JP3854731B2 - 微細構造の製造方法 - Google Patents
微細構造の製造方法 Download PDFInfo
- Publication number
- JP3854731B2 JP3854731B2 JP25236798A JP25236798A JP3854731B2 JP 3854731 B2 JP3854731 B2 JP 3854731B2 JP 25236798 A JP25236798 A JP 25236798A JP 25236798 A JP25236798 A JP 25236798A JP 3854731 B2 JP3854731 B2 JP 3854731B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fine
- semiconductor substrate
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 193
- 239000004065 semiconductor Substances 0.000 claims description 239
- 239000000758 substrate Substances 0.000 claims description 229
- 239000010408 film Substances 0.000 claims description 228
- 239000010409 thin film Substances 0.000 claims description 163
- 238000000034 method Methods 0.000 claims description 103
- 229910052710 silicon Inorganic materials 0.000 claims description 89
- 239000010703 silicon Substances 0.000 claims description 89
- 238000006243 chemical reaction Methods 0.000 claims description 49
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims description 32
- 239000002994 raw material Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 26
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 21
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 18
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 18
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 18
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 239000012808 vapor phase Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims description 3
- 239000012071 phase Substances 0.000 claims description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 claims 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims 4
- VXGHASBVNMHGDI-UHFFFAOYSA-N digermane Chemical compound [Ge][Ge] VXGHASBVNMHGDI-UHFFFAOYSA-N 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 87
- 239000007789 gas Substances 0.000 description 67
- 239000010419 fine particle Substances 0.000 description 46
- 238000005229 chemical vapour deposition Methods 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 26
- 239000013078 crystal Substances 0.000 description 16
- 239000002096 quantum dot Substances 0.000 description 15
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 13
- 238000007667 floating Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011859 microparticle Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000011534 incubation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007567 mass-production technique Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000005476 size effect Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229940043379 ammonium hydroxide Drugs 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011882 ultra-fine particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Description
【０００１】
【発明の属する技術分野】
この発明は、絶縁性基板上に量子サイズ効果を発現させうる程度に微小な金属または半導体からなる微小粒や細線を形成する微細構造の製造方法に関する。
【０００２】
【従来の技術】
今や産業の基幹となったエレクトロニクスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細化によって大容量,高速,低消費電力の性能を飛躍的に向上させてきた。しかし、素子のサイズが０.１μｍ以下になると、従来の素子の動作原理の限界に到達すると考えられ、新しい動作原理に基づいた新しい素子の研究が活発に行われている。この新しい素子としては、ナノメータサイズの量子ドットや量子細線と呼ばれる微細構造を有するものがある。上記ナノメータサイズの量子ドットは、種々の量子効果デバイスと共に特にクーロンブロッケード現象を用いた単電子デバイスへの応用のための研究が盛んに行われている。また、上記ナノメータサイズの量子細線は、量子効果を利用した超高速トランジスタへの応用が期待されている。
【０００３】
また、今後のエレクトロニクスの新しい潮流として、電子回路と光通信回路との融合が模索されており、その際、ＬＳＩ基板上に光電変換素子を搭載することが不可欠なため、ＬＳＩの主流であるＳi系の材料が用いられた受光発光素子が必要となる。従来より、Ｓi系材料で受光素子が実用化されてはいるが、発光に関しては、Ｓi系IV族半導体が間接遷移型のバンドギャップを有しているために発光しないとされてきた。しかしながら、近年、１０nm以下の大きさの微小結晶粒では、直接遷移型のバンド構造となって発光することが確認されて、活発な研究がなされている。
【０００４】
以上述べた以外にも、量子効果等その特徴を活かした様々な電気的および光学的素子への応用をめざし、量子ドットまたは量子細線の形成技術の多種多様な研究が行われている。以下、（１）〜（５）の文献に記載された量子ドットまたは量子細線の形成技術ついて説明する。
【０００５】
（１） 特開平８−６４５２５号公報
図２０は上記特開平８−６４５２５号公報に開示された「量子ドットの製造方法およびその量子ドットを用いた単電子トランジスタ」の構成を示す断面図である。上記単電子トランジスタでは、シリコン基板７１上に絶縁膜７２を形成した後、その絶縁膜７２上に導電膜を堆積し、その導電膜をパターンニングして、ソース領域７４,ドレイン領域７５を形成する。次に、超高真空中で、１２５℃で電子ビーム蒸着法によりＳi微小粒を２０Åの大きさで、かつ、２０Åの間隔で堆積し、次に、５００℃で熱処理する。このとき、上記Ｓi微小粒を制御性よく安定に成長させるため、シリコン基板７１の堆積温度をＳi堆積の下限温度近く(２４０℃程度)までを下げ、非晶質のＳi微小粒を堆積した後、結晶化温度(２４０℃)以上の熱処理によりＳi微小粒を結晶化して、結晶Ｓi微小粒７３を形成する。次に、上記絶縁膜７２,結晶Ｓi微小粒７３,ソース領域７４およびドレイン領域７５上にゲート絶縁膜７６を４０Å堆積し、ソース領域７４,ドレイン領域７５間の領域に対応するゲート絶縁膜７６の領域上にゲート電極７８を形成する。この単電子トランジスタは、ソース領域７４,ドレイン領域７５間に電圧を印加して、結晶Ｓi微小粒７３を介してソース領域７４,ドレイン領域７５間に電流を流し、その電流をゲート電極７８に印加する電圧によって制御する。上記ゲート電極７８に電圧が印加されていないときは、結晶Ｓi微小粒７３において量子サイズ効果によって発現するクーロンブロッケード現象のため、電流は流れないが、ゲート電極７８に電圧を印加して、結晶Ｓi微小粒７３間のトンネル抵抗を量子抵抗以下にすれば、クーロンブロッケード現象が敗れて電流が流れる。
【０００６】
また、図２１は上記特開平８−６４５２５号公報に開示された「量子ドットを用いた発光素子」の構成を示す断面図である。上記発光素子では、図２１に示すように、シリコン基板８１上に薄膜(３０Å)の絶縁膜８２を形成し、その絶縁膜８２上に上記単電子トランジスタの製造方法と同様の方法で結晶Ｓi微小粒８３を形成した後、その上に薄膜(３０Å)の絶縁膜８４を堆積し、さらにその上に透明電極８５を形成する。この発光素子は、上部電極である透明電極８５と下部電極であるシリコン基板８１の間に電圧を印加することによりトンネル電流を流して、結晶Ｓi微小粒８３にキャリアを注入することによって発光する。
【０００７】
（２） 石黒 他，１９９６年春季応用物理学会、講演番号２８ａ−ＰＢ−５，予稿集ｐ−７９８および講演番号２６Ｐ−ＺＡ−１２，予稿集ｐ−６４
図２２(a)〜(d)は上記（２）の文献に開示された「異方性エッチングを利用したＳＩＭＯＸ基板上の均一なＳi量子細線の製造方法」を示す工程図である。
まず、図２２(a)に示すように、シリコン基板９１,酸化膜９２およびＳＯＩ(Silicon On Insulator)膜９３からなる(１００)ＳＩＭＯＸ基板上に窒化シリコン(Ｓi3Ｎ4)を堆積した後、パターニングを行って窒化シリコン膜９４を形成する。
次に、図２２(b)に示すように、窒化シリコン膜９４をマスクとして、ＴＭＡＨ(Tetra Metyl Ammonium-Hydroxide)で異方性エッチングを行って、パターンエッジに(１１１)面を有するＳＯＩ膜９３aを形成する。
次に、図２２(c)に示すように、上記窒化シリコン膜９４をマスクとして、ＳＯＩ膜９３aの側壁の(１１１)面を選択的に酸化して、酸化膜９５を形成する。
そして、図２２(d)に示すように、上記窒化シリコン膜９４を除去した後、この酸化膜９５をマスクとして再びＴＭＡＨで異方性エッチングを行って、幅１０nm,長さ１００nmのＳi量子細線９６を形成する。このＳi量子細線９６の幅は、ＳＯＩ膜９３の膜厚により決まる。
図２１に示す単電子デバイスと同様にして、上記Ｓi量子細線９６がチャネル領域として形成された量子細線ＭＯＳＦＥＴでは、単電子現象の特徴であるクーロンブロケード振動が室温で観測されている(図２３参照)。なお、図２３は、Ｓi量子細線を用いた単電子デバイスのドレイン電流のゲート依存性を示し、横軸はゲート電圧、縦軸はドレイン電流を表している。
【０００８】
（３） 後藤 他，１９９７年春季応用物理学会，講演番号２８ａ−Ｔ−３，予稿集ｐ−１３１３
上記（３）の文献に開示された「金属材料の量子ドットの形成方法」では、Ａｒガス(４×１０-3Ｔorr)のＤＣ(直流)放電(２２０Ｖ，０.４Ａ)によりＡlをスパッタし、その周りに満たされたＨeガス(１０Ｔorr)で、それらの凝集を行うマグネトロンスパッタ凝集法によって、直径５〜５００nmの球形アルミニウムクラスターを生成している。
【０００９】
（４） 桜井 他，１９９７年春季応用物理学会，講演番号３０ａ−ＰＢ−４，予稿集ｐ−５１５
上記（４）の文献に開示された「金属材料の量子細線」では、ＳiＯ2絶縁基板上に幅３０μｍ,厚さ８nmのＡlを蒸着した後、ＡＦＭ(原子間顕微鏡)を用いてＡl細線以外の領域のＡlを酸化させる。具体的には、ＡＦＭの探針とＡlの間に電圧を加えることによって、Ａlが酸化して絶縁膜となり、残された部分が幅２０nmのＡl細線となる。
【００１０】
（５） 安田 他，第４５回応用物理学会関係連合講演会，講演番号２８ａ−Ｋ−３,予稿集ｐ−７５１
上記（５）の文献に開示された「Ｓi選択成長用マスクとしての酸化膜／窒化膜の特性および応用」では、シリコン基板２０１表面に形成した極薄のＳiＯ2酸化膜２０２(膜厚５〜２０Å)に電子線を照射して酸素を脱離させて、照射部２０３をＳiリッチなＳiＯxに変質させる(図２４(A),(B))。その後、変質した照射部２０３の表面にのみ選択的にＳiを成長させてＳi細線２０４を形成している(図２４(C))。このときのＳi成長は、基板温度を５８０℃にして原料ガスにジシラン(Ｓi2Ｈ6)ガスを用いて行う。
【００１１】
【発明が解決しようとする課題】
ところで、上記量子効果素子または単電子素子の基本となる量子ドットまたは量子細線を従来の主流であるＳi系大規模集積回路と同一基板に搭載するには、次のような問題点がある。
【００１２】
上記（１）の「量子ドットの製造方法およびその量子ドットを用いた単電子トランジスタと発光素子」では、電子ビーム蒸着の堆積初期に発生する極微小サイズの結晶粒は、その成長位置や大きさ,密度を制御することができず、また、表面の凹凸,不純物などの表面状態に強く影響されるため、均一性,再現性を確保することは極めて困難で、量産技術として成り立ち難い。
【００１３】
また、上記（２）の「異方性エッチングを利用したＳＩＭＯＸ基板上の均一なＳi量子細線の製造方法」では、窒化シリコンＳi3Ｎ4の堆積工程,除去工程およびＳi層のエッチング工程が必要であるため、高コストで歩留りが悪く生産性が低いということが問題となって、現実的な量産技術として成り立ち難い。
【００１４】
また、上記（３）の「金属材料の量子ドットの形成方法」では、スパッタリングと気相による凝集反応を利用するので、結晶粒の成長位置,大きさおよび密度の均一性,再現性を確保するのが極めて困難で、量産技術として成り立ち難い。
【００１５】
また、上記（４）の「金属材料の量子細線」では、ＡＦＭのような極めて特殊な微細化技術が必要であるが、現状、基板全面にわたって所望の位置に形成できる装置がなく、また、細線幅をいかにして均一にかつ再現性よく形成するかという問題がある。また、量産装置を開発するに当たっては、アライメントをどうするか、現実的なスループットをどう確保するかといった多くの課題がある。
【００１６】
さらに、上記（５）の文献に開示された「Ｓi選択成長用マスクとしての酸化膜／窒化膜の特性および応用」では、成長したＳiは、多結晶のため単結晶に比べ結晶性が劣り、優れた特性を有するデバイスを実現することができない。また、電子線を使用するため、現状では生産性が低く、現実的な量産技術として成り立ち難い。また、細線の幅は電子線のビーム径で決まるが、現状可能なビーム径では量子効果の発現に必要な１０nm以下を実現することができない。
【００１７】
そこで、この発明の目的は、微小粒または細線の成長位置が制御可能で、微小粒または細線の大きさや密度の均一性,再現性が良好であると共に、特殊な微細加工技術を用いることなく、簡単な工程で低コストに製造でき、歩留りがよくかつ生産性の高い量産性に適した優れた特性を有する半導体素子を実現できる微細構造の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴としている。
【００１９】
上記請求項１の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。
【００２０】
また、請求項２の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に絶縁性薄膜を形成した後に、その絶縁性薄膜の一部の領域のみを薄肉化することを特徴としている。
【００２１】
上記請求項２の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により、上記半導体基板表面に絶縁性薄膜を一旦形成した後にその絶縁性薄膜の一部の領域のみを薄肉化する。したがって、上記絶縁性薄膜に薄い領域を簡単な工程で容易に形成できる。
【００２２】
また、請求項３の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に上記厚い領域となる第１の部分を形成して、その第１の部分の一部の領域のみを除去した後、上記第１の部分が除去された上記半導体基板表面に上記薄い領域となる第２の部分を形成することを特徴としている。
【００２３】
上記請求項３の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に第１の部分を一旦形成し、その第１の部分の一部の領域のみを除去して、半導体基板表面の一部を露出させた後に、第１の部分が除去された半導体基板表面に第２の部分を形成する。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記半導体基板表面の露出領域の形成位置を制御することによって、上記微細構造の形成位置を容易に制御できる。
【００２４】
また、請求項４の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域を酸化することにより上記第２の部分を形成することを特徴としている。
【００２５】
上記請求項４の微細構造の製造方法によれば、上記第２の部分を上記半導体基板表面の露出領域を酸化することにより形成するので、簡単な工程で膜厚の薄い領域が得られる。
【００２６】
また、請求項５の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域上に上記第２の部分を堆積することを特徴としている。
【００２７】
上記請求項５の微細構造の製造方法によれば、上記半導体基板表面の露出領域上に第２の部分を堆積するので、簡単な工程で膜厚の薄い領域が得られる。
【００２８】
また、請求項６の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面にエッジ部を形成するステップを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成することを特徴としている。
上記請求項６の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に予めエッジ部(端,縁,段差の角,尖端または刃先等)を形成しておき、その半導体基板表面を酸化することによって、エッジ部に他の部分より薄い酸化膜を形成する。これは、酸化中にエッジ部では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。したがって、表面の形状が予め加工された半導体基板を酸化することによって、絶縁性薄膜としての酸化膜に膜厚が薄い領域を容易に形成できる。
【００２９】
また、請求項７の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面に段差または尖端を有する形状を形成するステップを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記段差または尖端を有する形状が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記段差または尖端を有する形状に他の領域よりも膜厚が薄い領域を形成することを特徴としている。
【００３０】
上記請求項７の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に予め段差または尖端を有する形状を形成しておき、その半導体基板表面を酸化することによって、段差または尖端を有する形状に他の部分より薄い酸化膜を形成する。これは、酸化中に段差または尖端を有する形状では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。したがって、表面の形状が予め加工された半導体基板を酸化することによって、絶縁性薄膜としての酸化膜に膜厚が薄い領域を容易に形成できる。
【００３１】
また、請求項８の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記絶縁性薄膜の膜厚が薄い領域の表面のみに上記微細構造を形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記絶縁性薄膜の膜厚が薄い領域のみに上記微細構造を気相成長させることを特徴としている。
【００３２】
上記請求項８の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板を反応室内に導入後、反応室内が一旦１０-6Ｔorr以下の高真空になるように、反応室内の大気の成分，水分等の不純物を排気して、高清浄な雰囲気にしてエピタキシャル成長を促すようにする。その後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、微小粒と細線の少なくとも一方である微細構造を下地となる絶縁性薄膜の膜厚の薄い領域のみに気相成長させる。この反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。このように、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微小粒,細線を均一に再現性よく形成できる。
【００３３】
また、請求項９の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴としている。
【００３４】
上記請求項９の微細構造の製造方法によれば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３５】
また、請求項１０の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴としている。
【００３６】
上記請求項１０の微細構造の製造方法によれば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３７】
また、請求項１１の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴としている。
【００３８】
上記請求項１１の微細構造の製造方法によれば、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３９】
また、請求項１２の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がアルミニウムからなる場合、原料に有機アルミニウムを用いることを特徴としている。
【００４０】
上記請求項１２の微細構造の製造方法によれば、微小粒または細線がアルミニウムの時は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ)等の有機アルミニウムを原料として、例えば有機金属ＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にアルミニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００４１】
また、請求項１３の微細構造の製造方法は、半導体基板表面にエッジ部を形成するステップと、上記半導体基板表面の上記エッジ部以外の領域に絶縁性薄膜を形成するステップと、上記エッジ部の表面のみに半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴としている。
【００４２】
上記請求項１３の微細構造の製造方法によれば、上記エッジ部(端,縁,段差の角または刃先等)が形成された半導体基板表面に、例えば酸化,エッチングにより上記エッジ部以外の領域に絶縁性薄膜を形成することで、上記エッジ部に沿って半導体基板が露出する微細な線状の領域が形成される。その後、上記半導体基板が露出するエッジ部の表面のみに、ＣＶＤ装置等を用いて、半導体からなる細線である微細構造を選択的に形成するである。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさの均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる幅１０nm以下の半導体細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を量子細線として用いることによって、優れた特性の半導体素子を実現できる。
【００４３】
また、請求項１４の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部以外の領域に絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成した後、さらに上記絶縁性薄膜をエッチングすることにより上記エッジ部の半導体表面のみを露出させることを特徴としている。
【００４４】
上記請求項１４の微細構造の製造方法によれば、上記半導体基板表面に予めエッジ部(端,縁,段差の角または刃先等)を形成しておき、その半導体基板表面を酸化することによって、絶縁性薄膜としてエッジ部に他の部分より薄い酸化膜を形成する。これは、酸化中にエッジ部では応力開放が進まず、他の部分に比べて絶縁性薄膜の膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。上記絶縁性薄膜のエッジ部に他の領域よりも膜厚が薄い領域のみをエッチングにより除去することによって、そのエッジ部の半導体表面のみを容易に露出させることができる。
【００４５】
また、請求項１５の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップを有することを特徴としている。
【００４６】
上記請求項１５の微細構造の製造方法によれば、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させることによって、その酸化膜により上記細線と半導体基板とを絶縁分離できる。
【００４７】
また、請求項１６の微細構造の製造方法は、請求項１５の微細構造の製造方法において、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップにおいて、上記絶縁性薄膜を一旦除去した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させることを特徴としている。
【００４８】
上記請求項１６の微細構造の製造方法によれば、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させる前に、上記絶縁性薄膜を一旦除去する。その後、上記半導体からなる細線である微細構造と上記半導体基板との間の接続領域を直接酸化して酸化膜に変質させる。そうすることによって、上記細線と半導体基板とを確実に絶縁分離する酸化膜を形成できる。
【００４９】
また、請求項１７の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部の表面のみに上記半導体からなる細線である微細構造を選択的に形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記エッジ部の表面のみに上記半導体からなる細線である微細構造を気相成長させることを特徴としている。
【００５０】
上記請求項１７の微細構造の製造方法によれば、上記半導体基板を反応室内に導入後、反応室内が一旦１０-6Ｔorr以下の高真空になるように、反応室内の大気の成分，水分等の不純物を排気して、高清浄な雰囲気にしてエピタキシャル成長を促すようにする。その後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、細線である微細構造を下地となる上記エッジ部の表面(半導体基板の露出領域)のみに気相成長させる。この反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。したがって、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさの半導体からなる単結晶細線を均一に再現性よく形成できる。特に、上記半導体からなる単結晶細線をトランジスタのチャネル領域に用いることによって、半導体細線内では、延在方向に対して直交する方向に量子化されて１次元伝導を示し、電子の弾性散乱が抑制されるため、電子の移動度が１０6〜１０7cm2／Ｖ・ｓにも達する可能性を有する超高速のトランジスタを実現できる。
【００５１】
また、請求項１８の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴としている。
【００５２】
上記請求項１８の微細構造の製造方法によれば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５３】
また、請求項１９の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴としている。
【００５４】
上記請求項１９の微細構造の製造方法によれば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つ原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５５】
また、請求項２０の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴としている。
【００５６】
上記請求項２０の微細構造の製造方法によれば、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
【発明の実施の形態】
以下、この発明の微細構造の製造方法を図示の実施の形態により詳細に説明する。
【００６４】
本出願人は、実験により、半導体基板表面に形成された絶縁性薄膜の膜厚の違いがあるとき、膜厚の薄い領域のみに選択的に微小粒や細線が形成されることを見出した。まず、実施形態の説明の前にこの微小粒,細線の選択成長について以下に述べる。
【００６５】
図１(A)〜(E)は、シリコン基板１表面に形成された絶縁性薄膜としての酸化膜２の膜厚が厚い領域２aと薄い領域２bの表面にＳi微小粒を成長させたときの成長過程を示している。
【００６６】
まず、膜厚が厚い領域２aと薄い領域２bとを有する酸化膜２が表面に形成されたシリコン基板１を反応室内に配置し、高真空かつ高清浄の雰囲気下で微量の反応ガスを流した場合、酸化膜２上では、初期のある時間内、いわゆる潜伏時間内は、ガス分子が酸化膜２の表面に吸着してもその表面を移動してやがて脱離し、酸化膜２の表面には何も形成されない(図１(A))。そして、上記潜伏時間が経過して酸化膜２の表面に核が形成されると、これを核として微小粒３が形成される(図１(B))。この潜伏時間は、下地絶縁膜である酸化膜２の膜厚に依存し、酸化膜２の膜厚が薄いほど短くなるため、酸化膜２の膜厚が薄い領域２bに先に微小粒３aが選択的に形成される(図１(C))。これは、極端に酸化膜２の膜厚が薄くなると、酸化膜２を介してシリコン基板１の結晶性を反映したエピタキシャル成長が生じるためか、または、酸化膜２の膜厚の薄い領域の表面の状態が厚い領域と異なるいわゆる特異点であるからと推定される。その後、時間の経過と共に、図１(D),(E)に示すように、酸化膜２の膜厚が厚い領域２aにも微小粒４が形成され、膜厚が薄い領域２b側も成長した微小粒３bとなる(図１(D))。そして、さらに成長が続くと、酸化膜２の膜厚が厚い領域２a側が微小粒４a、膜厚が薄い領域２b側が微小粒３cとなる(図１(E))。なお、上記酸化膜２の膜厚の薄い領域２bを線状に形成することによって、上記成長過程と同様にＳi細線を選択成長させることも可能である。
【００６７】
このように、半導体基板表面に形成された絶縁性薄膜の膜厚の違いによって、微細構造(微小粒や細線)を選択的に形成でき、この特徴を利用した微細構造の製造方法およびその微細構造を用いた半導体素子の実施形態について次に説明する。
【００６８】
（第１実施形態）
図２(A)〜(B)はこの発明の第１実施形態の微細構造の製造方法を説明する工程図である。
【００６９】
まず、図２(A)に示すように、シリコン基板１１表面を酸化して、膜厚７nmの酸化膜１２を形成する。
【００７０】
次に、図２(B)に示すように、電子線リソグラフィー技術を用いて幅２０nmの除去領域１４を有するレジストパターン１３を形成する。
【００７１】
次に、図２(C)に示すように、濃度０.５％の希フッ酸により残膜が２nmになるまで酸化膜１２をエッチングして、膜厚が薄い領域１２bを形成した後、レジストパターン１３を除去する。
【００７２】
そして、図２(D)に示すように、基板全体を高真空ＣＶＤ(ケミカル・ベイパー・ディポジション)装置と同等の反応室内に設置した後、反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、酸化膜厚２nmの部分(膜厚の薄い領域１２b)のみにＳi結晶を選択的に成長させる。これによって幅２０nm,高さ９nmの細線１５を形成する。
【００７３】
このように、下地となる絶縁性薄膜としての酸化膜１２の膜厚が薄い領域１２bのみに微細構造であるシリコンＳiからなる細線１５を選択的に形成するので、酸化膜１２の膜厚が薄い領域１２aの形成位置を制御することによって、細線１５の成長位置制御が可能となると共に、細線１５の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【００７４】
また、上記シリコン基板１１表面に酸化膜１２を形成した後、その酸化膜１２の一部の領域のみをエッチングにより薄肉化するので、酸化膜１２に膜厚の薄い領域１２bを簡単な工程で容易に形成することができる。
【００７５】
また、上記酸化膜１２が形成されたシリコン基板１１を反応室内に導入後、反応室内を１０-6Ｔorr以下の高真空にして、大気の成分や水分等の不純物を排気した後、原料ガスを反応室内に流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、下地となる酸化膜１２の膜厚の薄い領域１２bのみに細線１５のエピタキシャル成長を促すことができる。なお、反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。
【００７６】
なお、上記第１実施形態の微細構造の製造方法において、レジストパターンの開口を離散的な微小な円形状にすることによって、酸化膜１２の膜厚の薄い領域１２bのみに微小粒を選択的に形成することも可能である。このように、レジストパターンの開口の形状,大きさを制御することによって、微細構造の結晶の形状や大きさの制御が可能となる。
【００７７】
（第２実施形態）
図３(A)〜(E)はこの発明の第２実施形態の微細構造の製造方法を説明する工程図である。
【００７８】
まず、図３(A)に示すように、シリコン基板２１表面を酸化して、第１の部分としての膜厚６nmの酸化膜２２を形成する。なお、ＣＶＤ法によってＳiＯ2またはＳi3Ｎ4等の絶縁膜または積層の絶縁膜をシリコン基板２１上に堆積しても、以下の細線の成長は本質的には変わらない。
【００７９】
次に、図３(B)に示すように、電子線リソグラフィー技術を用いて幅２０nmの除去領域２４を有するレジストパターン２３を形成する。
【００８０】
次に、図３(C)に示すように、ドライエッチング技術を用いてシリコン基板２１の表面が露出するまで、酸化膜２２をエッチングして、露出領域２５を形成する。
【００８１】
次に、図３(D)に示すように、レジストパターン２３を除去した後、再び酸化して、Ｓi表面が露出した部分に膜厚２nmの薄い酸化膜２７を第２の部分として形成する。このとき、エッチングしなかった酸化膜２２(図３(C)に示す)は、第1の部分としての膜厚７nmの酸化膜２６となる。なお、ＣＶＤ法によりＳiＯ2またはＳi3Ｎ4等の絶縁膜または積層の絶縁膜を２nm堆積しても、以下の細線の成長は本質的には変わらないが、ＣＶＤ法による薄膜では選択成長が可能な膜厚が厚くなる場合が多く、膜厚５nmまでは選択成長が可能である。
【００８２】
そして、図３(E)に示すように、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置し、反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、膜厚が薄い領域(酸化膜２７)のみにＳi結晶が選択的に成長する。これによって幅２０nm,高さ９nmの細線２８を形成する。
【００８３】
このように、下地となる絶縁性薄膜としての酸化膜２２が膜厚が薄い領域２２bのみに微細構造であるシリコンＳiからなる細線２８を選択的に形成するので、酸化膜２２が膜厚が薄い領域２２bの形成位置を制御することによって、細線２８の成長位置制御が可能となると共に、細線２８の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【００８４】
また、上記シリコン基板２１表面に第１の部分として酸化膜２２を一旦形成し、その酸化膜２２の一部の領域のみを除去して、シリコン基板２１表面の一部を露出させた後に、酸化膜２２が除去されたシリコン基板２１表面に第２の部分としての酸化膜２７を形成することによって、シリコン基板２１表面に膜厚の薄い領域(酸化膜２７)を容易に形成することができる。
【００８５】
また、上記シリコン基板１表面の露出領域を酸化することにより第２の部分としての酸化膜２７を形成するので、簡単な工程で膜厚の薄い酸化膜２７を得ることができる。また、上記シリコン基板２１表面の露出領域上に第２の部分を堆積して、膜厚の薄い領域を形成してもよい。
【００８６】
なお、上記第２実施形態の微細構造の製造方法において、レジストパターンの開口を離散的な微小な円形状にすることによって、酸化膜２２の膜厚の薄い領域２２bのみに微小粒を選択的に形成することも可能である。このように、レジストパターンの開口の形状,大きさを制御することによって、微細構造の結晶の形状や大きさの制御が可能となる。
【００８７】
（第３実施形態）
図４(A)〜(C)はこの発明の第３実施形態の微細構造の製造方法を説明する工程図である。
【００８８】
まず、図４(A)に示すように、ドライエッチング技術を用いてシリコン基板３１に溝３２や段部３３を形成する。
【００８９】
次に、図４(B)に示すように、シリコン基板３１を酸化して、シリコン基板３１の表面に酸化膜３０を形成する。このとき、上記酸化膜３０は、平坦部が膜厚が６nmの厚い領域３５となり、溝３２の両側壁の上端および段部３３の上端コーナー部のエッジ部３４が、膜厚が厚い領域３５に比べて膜厚２nmの薄い領域３６となる。これは、酸化中にエッジ部３４では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、酸化温度が低い程この傾向が大きくなる。ここでエッジ部とは、端,縁,段差部の角,尖端または刃先等のことであって、溝の両側壁の上端および段部の上端コーナー部に限らない。
【００９０】
次に、図４(C)に示すように、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置した後、１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、溝３２の両側壁の上端および段部３３の上端コーナー部の膜厚の薄い領域３６に沿って(図４の紙面に垂直な方向に沿って)細線３７を形成する。
【００９１】
なお、成長条件を変えることによって、細線の代わりに微小粒を形成することができる。図５はこの第３実施形態の微細構造の製造方法を用いて、酸化膜の膜厚をさらに薄くして大きさ約３０nmのＳi微小粒３８を成長させたときの拡大図を示している。この場合、酸化膜３０の厚い領域の膜厚Ｔ1は約３０オングストローム、薄い領域３６の膜厚Ｔ2は約１５オングストロームであった。
【００９２】
図４(A)〜(C)では、エッジ部として、溝の両側壁の上端および段部の上端コーナー部について記したが、その他の形状としてシリコン基板をドライエッチングするときに、微小な点状または微細な線状のパターンをマスクとしてエッチングした場合に得られる針状またはナイフの刃先状のような鋭利な形状でもよい。
【００９３】
上記微細構造の製造方法では、表面にエッジ部３４が予め形成されたシリコン基板３１の表面を酸化することによって、エッジ部３４に他の部分(厚い領域３５)より薄い酸化膜(薄い領域３６)を容易に形成することができる。
【００９４】
（第４実施形態）
図６はこの発明の第４実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリ(フラッシュＥＥＰＲＯＭ等)の平面図であり、図７は図６のVII−VII線から見た断面図である。
【００９５】
図６,図７に示すように、シリコン基板４１に素子分離領域４２で囲まれた長方形状の領域を形成し、上記領域の略中央にその領域の長手方向に対して略直角方向に沿って段部４６を形成した後、シリコン基板４１表面を酸化して、第２絶縁膜としてのトンネル絶縁膜４５を形成する。そうすると、上記段部４６の上端コーナー部のトンネル絶縁膜４５は、膜厚が他の領域よりも薄い領域４５aとなる。このときのトンネル絶縁膜４５の薄い領域４５aの膜厚は２nmとなる。そして、上記トンネル絶縁膜４５の薄い領域４５a上に、上記第３実施形態の細線の製造方法を用いて、浮遊ゲート領域としてナノメータサイズの細線４７Ａを形成する。その後、さらにトンネル絶縁膜４５上および細線４７Ａ上に第１絶縁膜としての膜厚１０nmのコントロールゲート絶縁膜４８をＣＶＤ法により形成する。そして、上記コントロールゲート絶縁膜４８上にゲート電極４９を形成した後、ゲート電極４９をマスクとして不純物をイオン注入して、シリコン基板４１にソース,ドレイン領域４３,４４を形成し、そのソース領域４３とドレイン領域４４との間のゲート電極４９に対応する領域が活性領域４０となる。こうして、上記活性領域４０とゲート電極４９との間の浮遊ゲート領域に細線４７Ａを用いた不揮発性メモリを構成している。
【００９６】
図８(A)は図６のVIII−VIII線から見た断面図であり、図６に示すソース領域４３,ドレイン領域４４に対して略直角に交差するように、細線４７Ａを配置している。
【００９７】
なお、図６において細線の代わりに微小粒を形成してVIII−VIII線から見た場合は、図８(B)に示すように、ソース領域４３,ドレイン領域４４(図６に示す)の配列方向に対して直角方向に複数の微小粒４７Ｂが配列される。
【００９８】
このように、上記微細構造である細線４７Ａ,微小粒４７Ｂを浮遊ゲート領域に用いることによって、浮遊ゲート領域の蓄積電荷を減らすことができるので、消費電力が極めて少なく超高密度で大容量の不揮発性メモリを実現することができる。
【００９９】
また、上記微細構造の製造方法により形成されたシリコンＳiからなる細線４７Ａ,微小粒４７Ｂを不揮発性メモリの浮遊ゲート領域に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した不揮発性メモリ等を実現することができる。
【０１００】
なお、上記細線や微小粒である微細構造は、上記第１実施形態または第２実施形態の微細構造の製造方法を用いて形成してもよい。また、細線や微小粒の材料は半導体に限らず、金属でもよい。
【０１０１】
（第５実施形態）
図９(A)はこの発明の第５実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳ(メタル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果トランジスタ)の平面図を示し、図９(B)は図９(A)のＢ−Ｂ線から見た断面図を示し、図９(C)は図９(A)のＣ−Ｃ線から見た断面図を示している。
【０１０２】
図９(A)〜(C)に示すように、シリコン基板５１上に段部５３を形成した後、シリコン基板５１を酸化して、絶縁膜５２を形成する。そうすると、上記段部５３の上端コーナー部の絶縁膜５２の膜厚が他の領域よりも薄くなる。そして、上記第３実施形態の微細構造の製造方法を用いて、絶縁膜５２の段部５３の上側の膜厚が薄い領域５２aに沿った部分のみにナノメータサイズの半導体からなる細線５４を形成する。その後、上記絶縁膜５２上および細線５４上に膜厚３０nmのゲート絶縁膜５５をＣＶＤ法により形成する。そして、上記ゲート絶縁膜５５上にゲート電極５６を形成した後、そのゲート電極５６をマスクにして不純物をイオン注入して、細線５４にソース,ドレイン領域５７,５８を形成し、細線５４のソース領域５７とドレイン領域５８との間がチャネル領域５９となる。そうして、上記細線５４の幅を数十nm以下にすることによって、チャネル領域５９は、細線５４の延在方向に対して直交する方向に量子化されて１次元伝導を示すようになり、高速のＭＯＳＦＥＴが得られる。
【０１０３】
このように、上記微細構造であるシリコンＳiからなる細線５４の一部をチャネル領域５９に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した超高速トランジスタ等を実現することができる。
【０１０４】
なお、上記細線５４の形成には、第１,第２実施形態の微細構造の製造方法を用いてもよい。
【０１０５】
（第６実施形態）
図１０はこの発明の第６実施形態の微細構造の製造方法を用いた半導体素子としての発光素子の断面を示している。
【０１０６】
図１０に示すように、シリコン基板６１上に段部６６を形成した後、シリコン基板６１を酸化して、絶縁膜６２を形成して、段部６６の上端コーナー部の絶縁膜６２の膜厚が他の領域よりも薄くなる。そして、上記第３実施形態の微細構造の製造方法を用いて、絶縁膜６２の段部６６の上側の膜厚が薄い領域に沿って直径が数十nm以下の複数の微小粒６３を形成した後、絶縁膜６２上および微小粒６３上に膜厚３０nmのゲート絶縁膜６４をＣＶＤ法により形成し、さらにゲート絶縁膜６４上に透明なゲート電極(ＩＴＯ)６５を形成する。上記微小粒６３を絶縁膜６２,６４で挟み、さらに絶縁膜６２,６４をシリコン基板６１と透明電極６５で挟むことによって、微小粒６３は直接遷移型のバンド構成となる。そして、上記ゲート電極６５とシリコン基板６１との間に電圧を印加することによって、絶縁膜６２,ゲート絶縁膜６４間にトンネル電流が流れ、そのトンネル電流により微小粒６３に電子が注入されて、微小粒６３に電子の遷移が生じて発光する。
【０１０７】
上記シリコンＳiからなる微小粒６３を用いて、低コストで歩留りがよくかつ生産性の高い量産に適した発光素子を実現することができる。
【０１０８】
なお、上記微小粒６３の形成には、第１,第２実施形態の微細構造の製造方法を用いてもよい。
【０１０９】
さらに、本出願人は、エッジ部が形成された半導体基板表面に、上記エッジ部以外の領域に絶縁性薄膜を形成して、エッジ部の半導体表面のみに選択的に細線を形成する方法を見出した。まず、この細線の選択成長について以下に述べる。
【０１１０】
図１１(A)〜(D)は、シリコン基板１０１表面に形成されたエッジ部１０３の半導体表面にＳi細線を成長させたときの成長過程を示している。
【０１１１】
まず、表面に段部１０２とエッジ部１０３を除く領域に形成された酸化膜１０４を有するシリコン基板１０１を反応室内に配置し、高真空かつ高清浄の雰囲気下で微量の反応ガスを流した場合、酸化膜１０４上では、初期のある時間内、いわゆる潜伏時間内は、ガス分子が酸化膜１０４の表面に吸着してもその表面を移動してやがて脱離し、酸化膜１０４の表面には何も形成されない(図１１(A))。この潜伏時間内は、エッジ部１０３の表面に微結晶１０５が成長して(図１１(B))、エッジ部１０３の半導体表面が露出した部分のみに細線１０６を選択的にエピタキシャル成長する(図１１(C))。その後、時間の経過と共に、図１１(D)に示すように、酸化膜１０４の表面にも微小粒１０８が形成され、エッジ部１０３の表面側もさらに成長した細線１０７となる(図１１(D))。
【０１１２】
図１２は図１１(C)の要部の断面拡大図を示しており、上記半導体基板１０１に形成されたエッジ部１０３(図１１に示す)は、細線１０６と半導体基板１０１との接続領域１０９となる。
【０１１３】
このように、半導体基板表面に形成されたエッジ部に微細構造(細線)を選択的に形成でき、この特徴を利用した微細構造の製造方法およびその微細構造を用いた半導体素子の実施形態について次に説明する。
【０１１４】
（第７実施形態）
図１３(A)〜(C)はこの発明の第７実施形態の微細構造の製造方法により形成される半導体からなる細線の過程を示す斜視図である。
【０１１５】
まず、図１３(A)に示すように、一般的なフォトリソグラフィ技術とドライエッチング技術とを用いてシリコン基板１１１に溝１１２(深さ５００Å)を形成する。
【０１１６】
次に、上記シリコン基板１１１表面に熱酸化膜１１３(平坦部の膜厚７nm)を形成する。このとき、溝１１２の上端コーナー部のエッジ部１１４の酸化膜厚は、他の部分に比べ薄く５nmである。ここでエッジ部とは、端,縁,段差部の角または刃先等のことであって、溝の両側壁の上端および段部の上端コーナー部に限らない。例えば、シリコン基板をドライエッチングするときに、微小な点状または微細な線状のパターンをマスクとしてエッチングした場合に得られる針状またはナイフの刃先状のような鋭利な形状でもよい。
【０１１７】
次に、図１３(B)に示すように、上記酸化膜１１３の薄膜部を除去する。すなわち、酸化膜１１３を５．５nmエッチングして、平坦部の酸化膜厚を１．５nmの熱酸化膜１２０とすると、溝１１２の上端コーナー部のエッジ部１１４に沿って幅５nmの線状の領域１１５に半導体基板１１１表面を露出させるのである。
【０１１８】
そして、図１３(B)に示す基板を高真空ＣＶＤ装置の反応室内に設置した後、１０-8Ｔorr程度まで真空排気した後、基板温度は５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,６０秒間流すことによって、図１３(C)に示すように、シリコン基板１１１が露出した線状の領域１１５(図１３(B)に示す)にのみＳiを選択的にエピタキシャル成長させる。これによって幅１０nmのＳi細線１１６を形成する。
【０１１９】
さらに、上記細線１１６を形成した後、平坦部の酸化膜厚が６．５nmになるまで、細線１１６とシリコン基板１１１との接続領域および熱酸化膜１２０を酸化し、酸化された細線１１７とシリコン基板１１１を酸化膜１２１により絶縁分離する(図１４(A),(B)参照)。
【０１２０】
なお、絶縁分離のための酸化前に図１５(A)の状態から半導体表面に残っている酸化膜１２０(平坦部で１．５nm)を除去して図１５(B)の状態にした後、細線１１６とシリコン基板１１１とを酸化することにより、図１５(C)に示すように、熱酸化膜１２２を形成し、このとき同時に形成された膜厚５nmの酸化膜１１９により細線１１８とシリコン基板１１１との間を絶縁分離する(図１５(A)〜(C)参照)。
【０１２１】
以上により幅５nm程度の細線１１７(または１１８)を形成する。
【０１２２】
このように、下地となるエッジ部１１４の表面のみに微細構造であるシリコンＳiからなる細線１１６を選択的に形成するので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線１１６の成長位置制御が可能となると共に、細線１１６の大きさの均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【０１２３】
また、上記シリコン基板１１１表面に予めエッジ部１１４を形成しておき、そのシリコン基板１１１表面を酸化することによって、エッジ部１１４の酸化部分が他の部分より薄い熱酸化膜１１３を絶縁性薄膜として形成し、熱酸化膜１１３をエッチングして、熱酸化膜１１３の膜厚が薄い領域のみを除去することによって、そのエッジ部１１４の半導体表面のみを容易に露出させることができる。
【０１２４】
上記細線１１６とシリコン基板１１１との接続領域を酸化して酸化膜１１９に変質させて、細線１１６とシリコン基板１１１とを酸化膜１１９により絶縁分離することによって、単電子デバイスに応用可能な量子細線を得ることができる。
【０１２５】
また、上記細線１１６とシリコン基板１１１との接続領域を酸化して酸化膜１１９に変質させる前に、熱酸化膜１２０を一旦除去した後、細線１１６とシリコン基板１１１との間の接続領域を直接酸化して酸化膜１１９に変質させた場合は、その酸化膜１１９により細線１１６とシリコン基板１１１とを確実に絶縁分離することができる。
【０１２６】
また、上記シリコン基板１１１を反応室内に導入後、反応室内を１０-6Ｔorr以下の高真空にして、大気の成分や水分等の不純物を排気した後、原料ガスを反応室内に流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、下地となるエッジ部１１４の表面のみに細線１１６のエピタキシャル成長を促すことができる。なお、反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。
【０１２７】
（第８実施形態）
図１６はこの発明の第８実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリ(フラッシュＥＥＰＲＯＭ等)の平面図であり、図１７は図１６のXVII−XVII線から見た断面図である。
【０１２８】
図１６,図１７に示すように、シリコン基板１４１に素子分離領域１４２で囲まれた長方形状の領域を形成し、上記領域の略中央にその領域の長手方向に対して略直角方向に沿って段部１４６を形成する。次に、上記第7実施形態の細線の製造方法を用いて、第２絶縁膜としての膜厚２nmのトンネル絶縁膜１４５と、領域１４５により絶縁分離された浮遊ゲート領域として幅５nmの細線１４７とを形成する。その後、さらにトンネル絶縁膜１４５上および細線１４７上に第１絶縁膜としての膜厚１０nmのコントロールゲート絶縁膜１４８をＣＶＤ法により形成する。そして、上記コントロールゲート絶縁膜１４８上にゲート電極１４９を形成した後、ゲート電極１４９をマスクとして不純物をイオン注入して、シリコン基板１４１にソース,ドレイン領域１４３,１４４を形成し、そのソース領域１４３とドレイン領域１４４との間のゲート電極１４９に対応する領域が活性領域１４０となる。こうして、上記活性領域１４０とゲート電極１４９との間の浮遊ゲート領域に細線１４７を用いた不揮発性メモリを構成している。
【０１２９】
図１８は図１６のXVIII−XVIII線から見た断面図であり、図１６に示すソース領域１４３,ドレイン領域１４４に対して略直角に交差するように、細線１４７を配置している。
【０１３０】
したがって、上記微細構造である細線１４７を浮遊ゲート領域に用いることによって、浮遊ゲート領域の蓄積電荷を減らすことができるので、消費電力の極めて少なく超高密度で大容量の不揮発性メモリを実現することができる。
【０１３１】
また、上記微細構造の製造方法により形成されたシリコンＳiからなる細線１４７を不揮発性メモリの浮遊ゲート領域に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した不揮発性メモリ等を実現することができる。
【０１３２】
（第９実施形態）
図１９(A)はこの発明の第9実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳ(メタル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果トランジスタ)の平面図を示し、図１９(B)は図１９(A)のＢ−Ｂ線から見た断面図を示し、図１９(C)は図１９(A)のＣ−Ｃ線から見た断面図を示している。
【０１３３】
図１９(A)〜(C)に示すように、シリコン基板１５１上に段部１５３を形成した後、上記第7実施形態の細線の製造方法を用いて、絶縁膜１５２と、領域１５２aにより絶縁分離されたナノメータサイズの半導体からなる細線１５４(幅５nm)とを形成する。上記細線１５４は、絶縁膜１５２の段部１５３に沿って形成されている。その後、上記絶縁膜１５２上および細線１５４上に膜厚３０nmのゲート絶縁膜１５５をＣＶＤ法により形成する。そして、上記ゲート絶縁膜１５５上にゲート電極１５６を形成した後、そのゲート電極１５６をマスクにして不純物をイオン注入して、細線１５４にソース,ドレイン領域１５７,１５８を形成し、細線１５４のソース領域１５７とドレイン領域１５８との間がチャネル領域１５９となる。そうして、上記細線１５４の幅を１０nm以下にすることによって、チャネル領域１５９は、細線１５４の延在方向に対して直交する方向に量子化されて１次元伝導を示すようになり、高速のＭＯＳＦＥＴが得られる。
【０１３４】
したがって、上記微細構造であるシリコンＳiからなる細線１５４の一部をチャネル領域１５９に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した超高速トランジスタ等を実現することができる。
【０１３５】
上記第１〜第９実施形態では、半導体基板にシリコン基板を用いたが、半導体基板はこれに限らず、シリコン以外の半導体基板でもよい。
【０１３６】
また、上記第１〜第９実施形態では、微小粒および細線の材料が半導体のシリコンＳiの場合に原料ガスとしてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(ＳiＨ4),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いてもよい。
【０１３７】
また、上記微小粒および細線の材料がゲルマニウムＧeの場合は、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いてもよい。
【０１３８】
また、上記微小粒および細線の材料がシリコンゲルマニウムＳiＧeの場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いてもよい。
【０１３９】
また、上記微小粒および細線の材料が金属のアルミニウムＡlの場合は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ)等の有機アルミニウムを用いてもよい。
【０１４０】
なお、微小粒および細線の材料は、半導体のシリコンＳi,ゲルマニウムＧe,シリコンゲルマニウムＳiＧeおよび金属のアルミニウムＡlに限定するものではない。
【０１４１】
また、上記第１〜第３実施形態では、微小粒と細線のいずれか一方の微細構造の製造方法について説明したが、微小粒と細線とを両方同時に形成してもよいのは勿論である。また、上記第１〜第３実施形態では、微細構造である微小粒と細線を絶縁性薄膜の膜厚が薄い領域に選択的に結晶成長させたが、アモルファスの微小粒または細線を絶縁性薄膜の膜厚が薄い領域に選択的に形成してもよい。
【０１４２】
また、第４,第５実施形態では、この発明の微細構造の製造方法を具体的なデバイスに適用したが、特殊な微細加工装置を用いることなく、導電性の材料の超微細な細線を形成できることから、高密度のＬＳＩの配線に用いることもできる。
【０１４３】
また、この発明の微細構造の製造方法により製造される量子効果デバイス,単電子デバイスの基本となる量子ドット,量子細線を有する半導体素子は、Ｓi系大規模集積回路と同一の基板に搭載でき、この半導体素子を発光素子や光電変換素子に応用することにより、電子回路と光通信回路とを融合することができる。
【０１４４】
【発明の効果】
以上より明らかなように、請求項１の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成するものである。
【０１４５】
したがって、請求項１の発明の微細構造の製造方法によれば、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記絶縁性薄膜の膜厚が薄い領域の形成位置を制御することによって、細線の成長位置が制御可能になり、細線の大きさ,密度の均一性,再現性が良好になると共に、特殊な微細加工技術を用いず簡単な工程で低コストに製造することができ、歩留りがよく高い生産性を有する現実的な微細構造の量産技術を得ることができる。
【０１４６】
また、請求項２の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記半導体基板表面に絶縁性薄膜を形成した後に、その絶縁性薄膜の一部の領域のみを薄肉化したので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により上記絶縁性薄膜の一部の領域のみを薄肉化でき、絶縁性薄膜に薄い領域を簡単な工程で容易に形成することができる。
【０１４７】
また、請求項３の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記半導体基板表面に上記厚い領域となる第１の部分を形成して、その第１の部分の一部の領域のみを除去した後、上記第１の部分が除去された半導体基板表面に上記薄い領域となる第２の部分を形成したので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記半導体基板表面の露出領域の形成位置を制御することによって、上記微細構造の形成位置を容易に制御できる。
【０１４８】
また、請求項４の発明の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域を酸化することにより上記第２の部分を形成したので、簡単な工程で膜厚の薄い領域を得ることができる。
【０１４９】
また、請求項５の発明の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域上に上記第２の部分を堆積したので、簡単な工程で膜厚の薄い領域を得ることができる。
【０１５０】
また、請求項６の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面にエッジ部を予め形成し、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記エッジ部が予め形成された半導体基板表面を酸化すると、酸化中にエッジ部では応力開放が進まずに他の部分に比べて酸化膜厚が薄くなるので、絶縁性薄膜としての酸化膜に膜厚が薄い領域(エッジ部)を容易に形成することができる。
【０１５１】
また、請求項７の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面に段差または尖端を有する形状を予め形成し、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記段差または尖端を有する形状が予め形成された半導体基板表面を酸化すると、酸化中に段差または尖端を有する形状では応力開放が進まずに他の部分に比べて酸化膜厚が薄くなるので、絶縁性薄膜としての酸化膜に膜厚が薄い領域(段差または尖端を有する形状)を容易に形成することができる。
【０１５２】
また、請求項８の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板を反応室内に導入して、その反応室内が１０-6Ｔorr以下の高真空になるように排気した後、反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記絶縁性薄膜の膜厚が薄い領域のみに微細構造を気相成長させるので、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微小粒,細線を均一に再現性よく形成することができる。
【０１５３】
また、請求項９の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５４】
また、請求項１０の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５５】
また、請求項１１の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５６】
また、請求項１２の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がアルミニウムからなる場合、原料に有機アルミニウムを用いるので、例えば有機金属ＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にアルミニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５７】
また、請求項１３の発明の微細構造の製造方法は、半導体基板表面にエッジ部を形成し、上記半導体基板表面のエッジ部以外の領域に絶縁性薄膜を形成し、上記エッジ部の表面のみに半導体からなる細線である微細構造を選択的に形成するものである。
【０１５８】
したがって、上記請求項１３の発明の微細構造の製造方法によれば、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさの均一性,再現性も良好となると共に、特殊な微細加工技術を用いずに簡単な工程により上記微細構造を形成できるので、製造コストを低減でき、歩留りがよく高い生産性を有する現実的な微細構造の量産技術を得ることができる。また、上記微細構造を量子細線として用いることによって、優れた特性の半導体素子を実現することができる。
【０１５９】
また、請求項１４の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部が形成された上記半導体基板を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜のエッジ部に他の領域よりも膜厚が薄い領域を形成した後、さらに上記絶縁性薄膜をエッチングすることにより上記エッジ部の表面のみを露出させるので、そのエッジ部の半導体表面のみを容易に露出させることができる。
【０１６０】
また、請求項１５の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるので、上記細線と半導体基板とを酸化膜により絶縁分離することによって、単電子デバイスに応用可能な量子細線が得られる。
【０１６１】
また、請求項１６の発明の微細構造の製造方法は、請求項１５の微細構造の製造方法において、上記絶縁性薄膜を一旦除去した後、上記半導体からなる細線である微細構造と半導体基板との接続領域を酸化して酸化膜に変質させるので、上記細線と半導体基板とを確実に絶縁分離する酸化膜を形成することができる。
【０１６２】
また、請求項１７の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体基板を反応室内に導入して、その反応室内が１０-6Ｔorr以下の高真空になるように排気した後、反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記エッジ部の表面のみに微細構造を気相成長させるので、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微細構造を均一に再現性よく形成することができる。
【０１６３】
また、請求項１８の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６４】
また、請求項１９の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６５】
また、請求項２０の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６６】
【０１６７】
【０１６８】
【０１６９】
【０１７０】
【０１７１】
【図面の簡単な説明】
【図１】 図１は微小粒である微細構造の成長過程を示す図である。
【図２】 図２はこの発明の第１実施形態の微細構造の製造方法を示す工程図である。
【図３】 図３はこの発明の第２実施形態の微細構造の製造方法を示す工程図である。
【図４】 図４はこの発明の第３実施形態の微細構造の製造方法を示す工程図である。
【図５】 図５は上記第３実施形態の微細構造の製造方法により製造された微小粒の断面拡大図である。
【図６】 図６はこの発明の第４実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリの平面図である。
【図７】 図７は図６のVII−VII線から見た断面図である。
【図８】 図８(A)は図６のVIII−VIII線から見た断面図であり、図８(B)は微小粒を用いた場合の図６のVIII−VIII線から見た断面図である。
【図９】 図９(A)はこの発明の第５実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳＦＥＴの平面図であり、図９(B)は図９(A)のＢ−Ｂ線から見た断面図であり、図９(C)は図９(A)のＣ−Ｃ線から見た断面図である。
【図１０】 図１０はこの発明の第６実施形態の微細構造の製造方法を用いた半導体素子としての発光素子の平面図である。
【図１１】 図１１(A)〜(D)はこの発明の微細構造の製造方法における半導体からなる細線の成長過程を示す図である。
【図１２】 図１２は図１１(A)の要部の断面拡大図である。
【図１３】 図１３はこの発明の第７実施形態の微細構造の製造方法により形成される半導体からなる細線の過程を示す斜視図である。
【図１４】 図１４(A)は上記細線の形成後の断面図であり、図１４(B)は酸化により細線と半導体基板を絶縁分離した状態を示す断面図である。
【図１５】 図１５(A)は上記細線の形成後の断面図であり、図１５(B)は酸化膜を除去した状態を示す断面図であり、図１５(C)は酸化膜を除去した後に再び酸化により細線と半導体基板を絶縁分離した状態を示す断面図である。
【図１６】 図１６はこの発明の第８実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリの平面図である。
【図１７】 図１７は図１６のXVII−XVII線から見た断面図である。
【図１８】 図１８は図１６のXVIII−XVIII線から見た断面図である。
【図１９】 図１９(A)はこの発明の第９実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳＦＥＴの平面図であり、図１９(B)は図１９(A)のＢ−Ｂ線から見た断面図であり、図１９(C)は図１９(A)のＣ−Ｃ線から見た断面図である。
【図２０】 図２０は従来の微細構造を用いた半導体素子としての量子ドットを用いた単電子トランジスタの断面図である。
【図２１】 図２１は従来の微細構造を用いた半導体素子としての量子ドットを用いた発光素子の断面図である。
【図２２】 図２２(a)〜(d)は従来の微細構造の製造方法としてのＳi量子細線の製造方法を説明する工程図である。
【図２３】 図２３は上記Ｓi量子細線を用いた単電子デバイスのドレイン電流のゲート依存性を示す図である。
【図２４】 図２４(A)〜(C)は従来の選択成長を利用したＳi細線の成長過程を示す図である。
【符号の説明】
１,１１,２１…シリコン基板、２,１２,２２…酸化膜、
３,３a,３b,３c,４,１５,２８,３７…微小粒、
１３,２３…レジスト、１４,２４…除去領域、
２２,２６,２７…酸化膜、２４…除去領域、
２５…露出領域、
３１…シリコン基板、３２…溝、
３３…段部、３４…エッジ部、
３５…膜厚の厚い領域、３６…膜厚の薄い領域、
４１…シリコン基板、４２…素子分離領域、
４３…ソース領域、４４…ドレイン領域、
４５…トンネル絶縁膜、４６…段部、
４７Ａ…細線、４７Ｂ…微小粒、
４８…コントロール絶縁膜、４９…ゲート電極、
５１…シリコン基板、５２…絶縁膜、５３…段部、
５４…細線、５５…ゲート絶縁膜、
５６…ゲート電極、５７…ソース領域、
５８…ドレイン領域、５９…チャネル領域、
６１…シリコン基板、６２,６４…絶縁膜、
６３…微小粒、６５…透明電極、６６…段部、
１０１…シリコン基板、１０２…段部、１０３…エッジ部、
１０４…酸化膜、１０６…細線、１０９…接続領域、
１１１…シリコン基板、１１２…溝、１１３…酸化膜、
１１４…エッジ部、１１６,１１７,１１８…細線、
１４１…シリコン基板、１４２…素子分離領域、
１４３…ソース領域、１４４…ドレイン領域、
１４５…トンネル絶縁膜、１４６…段部、
１４７…細線、１４８…コントロール絶縁膜、
１４９…ゲート電極、
１５１…シリコン基板、１５２…絶縁膜、１５３…段部、
１５４…細線、１５５…ゲート絶縁膜、
１５６…ゲート電極、１５７…ソース領域、
１５８…ドレイン領域、１５９…チャネル領域。
【発明の属する技術分野】
この発明は、絶縁性基板上に量子サイズ効果を発現させうる程度に微小な金属または半導体からなる微小粒や細線を形成する微細構造の製造方法に関する。
【０００２】
【従来の技術】
今や産業の基幹となったエレクトロニクスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細化によって大容量,高速,低消費電力の性能を飛躍的に向上させてきた。しかし、素子のサイズが０.１μｍ以下になると、従来の素子の動作原理の限界に到達すると考えられ、新しい動作原理に基づいた新しい素子の研究が活発に行われている。この新しい素子としては、ナノメータサイズの量子ドットや量子細線と呼ばれる微細構造を有するものがある。上記ナノメータサイズの量子ドットは、種々の量子効果デバイスと共に特にクーロンブロッケード現象を用いた単電子デバイスへの応用のための研究が盛んに行われている。また、上記ナノメータサイズの量子細線は、量子効果を利用した超高速トランジスタへの応用が期待されている。
【０００３】
また、今後のエレクトロニクスの新しい潮流として、電子回路と光通信回路との融合が模索されており、その際、ＬＳＩ基板上に光電変換素子を搭載することが不可欠なため、ＬＳＩの主流であるＳi系の材料が用いられた受光発光素子が必要となる。従来より、Ｓi系材料で受光素子が実用化されてはいるが、発光に関しては、Ｓi系IV族半導体が間接遷移型のバンドギャップを有しているために発光しないとされてきた。しかしながら、近年、１０nm以下の大きさの微小結晶粒では、直接遷移型のバンド構造となって発光することが確認されて、活発な研究がなされている。
【０００４】
以上述べた以外にも、量子効果等その特徴を活かした様々な電気的および光学的素子への応用をめざし、量子ドットまたは量子細線の形成技術の多種多様な研究が行われている。以下、（１）〜（５）の文献に記載された量子ドットまたは量子細線の形成技術ついて説明する。
【０００５】
（１） 特開平８−６４５２５号公報
図２０は上記特開平８−６４５２５号公報に開示された「量子ドットの製造方法およびその量子ドットを用いた単電子トランジスタ」の構成を示す断面図である。上記単電子トランジスタでは、シリコン基板７１上に絶縁膜７２を形成した後、その絶縁膜７２上に導電膜を堆積し、その導電膜をパターンニングして、ソース領域７４,ドレイン領域７５を形成する。次に、超高真空中で、１２５℃で電子ビーム蒸着法によりＳi微小粒を２０Åの大きさで、かつ、２０Åの間隔で堆積し、次に、５００℃で熱処理する。このとき、上記Ｓi微小粒を制御性よく安定に成長させるため、シリコン基板７１の堆積温度をＳi堆積の下限温度近く(２４０℃程度)までを下げ、非晶質のＳi微小粒を堆積した後、結晶化温度(２４０℃)以上の熱処理によりＳi微小粒を結晶化して、結晶Ｓi微小粒７３を形成する。次に、上記絶縁膜７２,結晶Ｓi微小粒７３,ソース領域７４およびドレイン領域７５上にゲート絶縁膜７６を４０Å堆積し、ソース領域７４,ドレイン領域７５間の領域に対応するゲート絶縁膜７６の領域上にゲート電極７８を形成する。この単電子トランジスタは、ソース領域７４,ドレイン領域７５間に電圧を印加して、結晶Ｓi微小粒７３を介してソース領域７４,ドレイン領域７５間に電流を流し、その電流をゲート電極７８に印加する電圧によって制御する。上記ゲート電極７８に電圧が印加されていないときは、結晶Ｓi微小粒７３において量子サイズ効果によって発現するクーロンブロッケード現象のため、電流は流れないが、ゲート電極７８に電圧を印加して、結晶Ｓi微小粒７３間のトンネル抵抗を量子抵抗以下にすれば、クーロンブロッケード現象が敗れて電流が流れる。
【０００６】
また、図２１は上記特開平８−６４５２５号公報に開示された「量子ドットを用いた発光素子」の構成を示す断面図である。上記発光素子では、図２１に示すように、シリコン基板８１上に薄膜(３０Å)の絶縁膜８２を形成し、その絶縁膜８２上に上記単電子トランジスタの製造方法と同様の方法で結晶Ｓi微小粒８３を形成した後、その上に薄膜(３０Å)の絶縁膜８４を堆積し、さらにその上に透明電極８５を形成する。この発光素子は、上部電極である透明電極８５と下部電極であるシリコン基板８１の間に電圧を印加することによりトンネル電流を流して、結晶Ｓi微小粒８３にキャリアを注入することによって発光する。
【０００７】
（２） 石黒 他，１９９６年春季応用物理学会、講演番号２８ａ−ＰＢ−５，予稿集ｐ−７９８および講演番号２６Ｐ−ＺＡ−１２，予稿集ｐ−６４
図２２(a)〜(d)は上記（２）の文献に開示された「異方性エッチングを利用したＳＩＭＯＸ基板上の均一なＳi量子細線の製造方法」を示す工程図である。
まず、図２２(a)に示すように、シリコン基板９１,酸化膜９２およびＳＯＩ(Silicon On Insulator)膜９３からなる(１００)ＳＩＭＯＸ基板上に窒化シリコン(Ｓi3Ｎ4)を堆積した後、パターニングを行って窒化シリコン膜９４を形成する。
次に、図２２(b)に示すように、窒化シリコン膜９４をマスクとして、ＴＭＡＨ(Tetra Metyl Ammonium-Hydroxide)で異方性エッチングを行って、パターンエッジに(１１１)面を有するＳＯＩ膜９３aを形成する。
次に、図２２(c)に示すように、上記窒化シリコン膜９４をマスクとして、ＳＯＩ膜９３aの側壁の(１１１)面を選択的に酸化して、酸化膜９５を形成する。
そして、図２２(d)に示すように、上記窒化シリコン膜９４を除去した後、この酸化膜９５をマスクとして再びＴＭＡＨで異方性エッチングを行って、幅１０nm,長さ１００nmのＳi量子細線９６を形成する。このＳi量子細線９６の幅は、ＳＯＩ膜９３の膜厚により決まる。
図２１に示す単電子デバイスと同様にして、上記Ｓi量子細線９６がチャネル領域として形成された量子細線ＭＯＳＦＥＴでは、単電子現象の特徴であるクーロンブロケード振動が室温で観測されている(図２３参照)。なお、図２３は、Ｓi量子細線を用いた単電子デバイスのドレイン電流のゲート依存性を示し、横軸はゲート電圧、縦軸はドレイン電流を表している。
【０００８】
（３） 後藤 他，１９９７年春季応用物理学会，講演番号２８ａ−Ｔ−３，予稿集ｐ−１３１３
上記（３）の文献に開示された「金属材料の量子ドットの形成方法」では、Ａｒガス(４×１０-3Ｔorr)のＤＣ(直流)放電(２２０Ｖ，０.４Ａ)によりＡlをスパッタし、その周りに満たされたＨeガス(１０Ｔorr)で、それらの凝集を行うマグネトロンスパッタ凝集法によって、直径５〜５００nmの球形アルミニウムクラスターを生成している。
【０００９】
（４） 桜井 他，１９９７年春季応用物理学会，講演番号３０ａ−ＰＢ−４，予稿集ｐ−５１５
上記（４）の文献に開示された「金属材料の量子細線」では、ＳiＯ2絶縁基板上に幅３０μｍ,厚さ８nmのＡlを蒸着した後、ＡＦＭ(原子間顕微鏡)を用いてＡl細線以外の領域のＡlを酸化させる。具体的には、ＡＦＭの探針とＡlの間に電圧を加えることによって、Ａlが酸化して絶縁膜となり、残された部分が幅２０nmのＡl細線となる。
【００１０】
（５） 安田 他，第４５回応用物理学会関係連合講演会，講演番号２８ａ−Ｋ−３,予稿集ｐ−７５１
上記（５）の文献に開示された「Ｓi選択成長用マスクとしての酸化膜／窒化膜の特性および応用」では、シリコン基板２０１表面に形成した極薄のＳiＯ2酸化膜２０２(膜厚５〜２０Å)に電子線を照射して酸素を脱離させて、照射部２０３をＳiリッチなＳiＯxに変質させる(図２４(A),(B))。その後、変質した照射部２０３の表面にのみ選択的にＳiを成長させてＳi細線２０４を形成している(図２４(C))。このときのＳi成長は、基板温度を５８０℃にして原料ガスにジシラン(Ｓi2Ｈ6)ガスを用いて行う。
【００１１】
【発明が解決しようとする課題】
ところで、上記量子効果素子または単電子素子の基本となる量子ドットまたは量子細線を従来の主流であるＳi系大規模集積回路と同一基板に搭載するには、次のような問題点がある。
【００１２】
上記（１）の「量子ドットの製造方法およびその量子ドットを用いた単電子トランジスタと発光素子」では、電子ビーム蒸着の堆積初期に発生する極微小サイズの結晶粒は、その成長位置や大きさ,密度を制御することができず、また、表面の凹凸,不純物などの表面状態に強く影響されるため、均一性,再現性を確保することは極めて困難で、量産技術として成り立ち難い。
【００１３】
また、上記（２）の「異方性エッチングを利用したＳＩＭＯＸ基板上の均一なＳi量子細線の製造方法」では、窒化シリコンＳi3Ｎ4の堆積工程,除去工程およびＳi層のエッチング工程が必要であるため、高コストで歩留りが悪く生産性が低いということが問題となって、現実的な量産技術として成り立ち難い。
【００１４】
また、上記（３）の「金属材料の量子ドットの形成方法」では、スパッタリングと気相による凝集反応を利用するので、結晶粒の成長位置,大きさおよび密度の均一性,再現性を確保するのが極めて困難で、量産技術として成り立ち難い。
【００１５】
また、上記（４）の「金属材料の量子細線」では、ＡＦＭのような極めて特殊な微細化技術が必要であるが、現状、基板全面にわたって所望の位置に形成できる装置がなく、また、細線幅をいかにして均一にかつ再現性よく形成するかという問題がある。また、量産装置を開発するに当たっては、アライメントをどうするか、現実的なスループットをどう確保するかといった多くの課題がある。
【００１６】
さらに、上記（５）の文献に開示された「Ｓi選択成長用マスクとしての酸化膜／窒化膜の特性および応用」では、成長したＳiは、多結晶のため単結晶に比べ結晶性が劣り、優れた特性を有するデバイスを実現することができない。また、電子線を使用するため、現状では生産性が低く、現実的な量産技術として成り立ち難い。また、細線の幅は電子線のビーム径で決まるが、現状可能なビーム径では量子効果の発現に必要な１０nm以下を実現することができない。
【００１７】
そこで、この発明の目的は、微小粒または細線の成長位置が制御可能で、微小粒または細線の大きさや密度の均一性,再現性が良好であると共に、特殊な微細加工技術を用いることなく、簡単な工程で低コストに製造でき、歩留りがよくかつ生産性の高い量産性に適した優れた特性を有する半導体素子を実現できる微細構造の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴としている。
【００１９】
上記請求項１の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。
【００２０】
また、請求項２の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に絶縁性薄膜を形成した後に、その絶縁性薄膜の一部の領域のみを薄肉化することを特徴としている。
【００２１】
上記請求項２の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により、上記半導体基板表面に絶縁性薄膜を一旦形成した後にその絶縁性薄膜の一部の領域のみを薄肉化する。したがって、上記絶縁性薄膜に薄い領域を簡単な工程で容易に形成できる。
【００２２】
また、請求項３の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に上記厚い領域となる第１の部分を形成して、その第１の部分の一部の領域のみを除去した後、上記第１の部分が除去された上記半導体基板表面に上記薄い領域となる第２の部分を形成することを特徴としている。
【００２３】
上記請求項３の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に第１の部分を一旦形成し、その第１の部分の一部の領域のみを除去して、半導体基板表面の一部を露出させた後に、第１の部分が除去された半導体基板表面に第２の部分を形成する。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記半導体基板表面の露出領域の形成位置を制御することによって、上記微細構造の形成位置を容易に制御できる。
【００２４】
また、請求項４の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域を酸化することにより上記第２の部分を形成することを特徴としている。
【００２５】
上記請求項４の微細構造の製造方法によれば、上記第２の部分を上記半導体基板表面の露出領域を酸化することにより形成するので、簡単な工程で膜厚の薄い領域が得られる。
【００２６】
また、請求項５の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域上に上記第２の部分を堆積することを特徴としている。
【００２７】
上記請求項５の微細構造の製造方法によれば、上記半導体基板表面の露出領域上に第２の部分を堆積するので、簡単な工程で膜厚の薄い領域が得られる。
【００２８】
また、請求項６の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面にエッジ部を形成するステップを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成することを特徴としている。
上記請求項６の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に予めエッジ部(端,縁,段差の角,尖端または刃先等)を形成しておき、その半導体基板表面を酸化することによって、エッジ部に他の部分より薄い酸化膜を形成する。これは、酸化中にエッジ部では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。したがって、表面の形状が予め加工された半導体基板を酸化することによって、絶縁性薄膜としての酸化膜に膜厚が薄い領域を容易に形成できる。
【００２９】
また、請求項７の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面に段差または尖端を有する形状を形成するステップを有し、上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記段差または尖端を有する形状が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記段差または尖端を有する形状に他の領域よりも膜厚が薄い領域を形成することを特徴としている。
【００３０】
上記請求項７の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板表面に予め段差または尖端を有する形状を形成しておき、その半導体基板表面を酸化することによって、段差または尖端を有する形状に他の部分より薄い酸化膜を形成する。これは、酸化中に段差または尖端を有する形状では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。したがって、表面の形状が予め加工された半導体基板を酸化することによって、絶縁性薄膜としての酸化膜に膜厚が薄い領域を容易に形成できる。
【００３１】
また、請求項８の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、上記絶縁性薄膜の膜厚が薄い領域の表面のみに上記微細構造を形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記絶縁性薄膜の膜厚が薄い領域のみに上記微細構造を気相成長させることを特徴としている。
【００３２】
上記請求項８の微細構造の製造方法によれば、上記半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成することが可能となる。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜の膜厚の薄い領域の形成位置を制御することによって、微小粒,細線の成長位置制御が可能となると共に、微小粒または細線の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる大きさの微小粒,細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を用いることによって、優れた特性の半導体素子を実現できる。さらに、上記半導体基板を反応室内に導入後、反応室内が一旦１０-6Ｔorr以下の高真空になるように、反応室内の大気の成分，水分等の不純物を排気して、高清浄な雰囲気にしてエピタキシャル成長を促すようにする。その後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、微小粒と細線の少なくとも一方である微細構造を下地となる絶縁性薄膜の膜厚の薄い領域のみに気相成長させる。この反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。このように、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微小粒,細線を均一に再現性よく形成できる。
【００３３】
また、請求項９の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴としている。
【００３４】
上記請求項９の微細構造の製造方法によれば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３５】
また、請求項１０の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴としている。
【００３６】
上記請求項１０の微細構造の製造方法によれば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３７】
また、請求項１１の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴としている。
【００３８】
上記請求項１１の微細構造の製造方法によれば、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００３９】
また、請求項１２の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がアルミニウムからなる場合、原料に有機アルミニウムを用いることを特徴としている。
【００４０】
上記請求項１２の微細構造の製造方法によれば、微小粒または細線がアルミニウムの時は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ)等の有機アルミニウムを原料として、例えば有機金属ＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にアルミニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【００４１】
また、請求項１３の微細構造の製造方法は、半導体基板表面にエッジ部を形成するステップと、上記半導体基板表面の上記エッジ部以外の領域に絶縁性薄膜を形成するステップと、上記エッジ部の表面のみに半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴としている。
【００４２】
上記請求項１３の微細構造の製造方法によれば、上記エッジ部(端,縁,段差の角または刃先等)が形成された半導体基板表面に、例えば酸化,エッチングにより上記エッジ部以外の領域に絶縁性薄膜を形成することで、上記エッジ部に沿って半導体基板が露出する微細な線状の領域が形成される。その後、上記半導体基板が露出するエッジ部の表面のみに、ＣＶＤ装置等を用いて、半導体からなる細線である微細構造を選択的に形成するである。したがって、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさの均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により、量子効果を発現させうる幅１０nm以下の半導体細線である微細構造を形成できるので、製造コストを低減できると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現できる。また、上記微細構造を量子細線として用いることによって、優れた特性の半導体素子を実現できる。
【００４３】
また、請求項１４の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部以外の領域に絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成した後、さらに上記絶縁性薄膜をエッチングすることにより上記エッジ部の半導体表面のみを露出させることを特徴としている。
【００４４】
上記請求項１４の微細構造の製造方法によれば、上記半導体基板表面に予めエッジ部(端,縁,段差の角または刃先等)を形成しておき、その半導体基板表面を酸化することによって、絶縁性薄膜としてエッジ部に他の部分より薄い酸化膜を形成する。これは、酸化中にエッジ部では応力開放が進まず、他の部分に比べて絶縁性薄膜の膜厚が薄くなるためで、この傾向は酸化温度が低い程大きくなる。上記絶縁性薄膜のエッジ部に他の領域よりも膜厚が薄い領域のみをエッチングにより除去することによって、そのエッジ部の半導体表面のみを容易に露出させることができる。
【００４５】
また、請求項１５の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップを有することを特徴としている。
【００４６】
上記請求項１５の微細構造の製造方法によれば、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させることによって、その酸化膜により上記細線と半導体基板とを絶縁分離できる。
【００４７】
また、請求項１６の微細構造の製造方法は、請求項１５の微細構造の製造方法において、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップにおいて、上記絶縁性薄膜を一旦除去した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させることを特徴としている。
【００４８】
上記請求項１６の微細構造の製造方法によれば、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させる前に、上記絶縁性薄膜を一旦除去する。その後、上記半導体からなる細線である微細構造と上記半導体基板との間の接続領域を直接酸化して酸化膜に変質させる。そうすることによって、上記細線と半導体基板とを確実に絶縁分離する酸化膜を形成できる。
【００４９】
また、請求項１７の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部の表面のみに上記半導体からなる細線である微細構造を選択的に形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記エッジ部の表面のみに上記半導体からなる細線である微細構造を気相成長させることを特徴としている。
【００５０】
上記請求項１７の微細構造の製造方法によれば、上記半導体基板を反応室内に導入後、反応室内が一旦１０-6Ｔorr以下の高真空になるように、反応室内の大気の成分，水分等の不純物を排気して、高清浄な雰囲気にしてエピタキシャル成長を促すようにする。その後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、細線である微細構造を下地となる上記エッジ部の表面(半導体基板の露出領域)のみに気相成長させる。この反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。したがって、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさの半導体からなる単結晶細線を均一に再現性よく形成できる。特に、上記半導体からなる単結晶細線をトランジスタのチャネル領域に用いることによって、半導体細線内では、延在方向に対して直交する方向に量子化されて１次元伝導を示し、電子の弾性散乱が抑制されるため、電子の移動度が１０6〜１０7cm2／Ｖ・ｓにも達する可能性を有する超高速のトランジスタを実現できる。
【００５１】
また、請求項１８の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴としている。
【００５２】
上記請求項１８の微細構造の製造方法によれば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５３】
また、請求項１９の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴としている。
【００５４】
上記請求項１９の微細構造の製造方法によれば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つ原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５５】
また、請求項２０の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴としている。
【００５６】
上記請求項２０の微細構造の製造方法によれば、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを原料ガスとして、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
【発明の実施の形態】
以下、この発明の微細構造の製造方法を図示の実施の形態により詳細に説明する。
【００６４】
本出願人は、実験により、半導体基板表面に形成された絶縁性薄膜の膜厚の違いがあるとき、膜厚の薄い領域のみに選択的に微小粒や細線が形成されることを見出した。まず、実施形態の説明の前にこの微小粒,細線の選択成長について以下に述べる。
【００６５】
図１(A)〜(E)は、シリコン基板１表面に形成された絶縁性薄膜としての酸化膜２の膜厚が厚い領域２aと薄い領域２bの表面にＳi微小粒を成長させたときの成長過程を示している。
【００６６】
まず、膜厚が厚い領域２aと薄い領域２bとを有する酸化膜２が表面に形成されたシリコン基板１を反応室内に配置し、高真空かつ高清浄の雰囲気下で微量の反応ガスを流した場合、酸化膜２上では、初期のある時間内、いわゆる潜伏時間内は、ガス分子が酸化膜２の表面に吸着してもその表面を移動してやがて脱離し、酸化膜２の表面には何も形成されない(図１(A))。そして、上記潜伏時間が経過して酸化膜２の表面に核が形成されると、これを核として微小粒３が形成される(図１(B))。この潜伏時間は、下地絶縁膜である酸化膜２の膜厚に依存し、酸化膜２の膜厚が薄いほど短くなるため、酸化膜２の膜厚が薄い領域２bに先に微小粒３aが選択的に形成される(図１(C))。これは、極端に酸化膜２の膜厚が薄くなると、酸化膜２を介してシリコン基板１の結晶性を反映したエピタキシャル成長が生じるためか、または、酸化膜２の膜厚の薄い領域の表面の状態が厚い領域と異なるいわゆる特異点であるからと推定される。その後、時間の経過と共に、図１(D),(E)に示すように、酸化膜２の膜厚が厚い領域２aにも微小粒４が形成され、膜厚が薄い領域２b側も成長した微小粒３bとなる(図１(D))。そして、さらに成長が続くと、酸化膜２の膜厚が厚い領域２a側が微小粒４a、膜厚が薄い領域２b側が微小粒３cとなる(図１(E))。なお、上記酸化膜２の膜厚の薄い領域２bを線状に形成することによって、上記成長過程と同様にＳi細線を選択成長させることも可能である。
【００６７】
このように、半導体基板表面に形成された絶縁性薄膜の膜厚の違いによって、微細構造(微小粒や細線)を選択的に形成でき、この特徴を利用した微細構造の製造方法およびその微細構造を用いた半導体素子の実施形態について次に説明する。
【００６８】
（第１実施形態）
図２(A)〜(B)はこの発明の第１実施形態の微細構造の製造方法を説明する工程図である。
【００６９】
まず、図２(A)に示すように、シリコン基板１１表面を酸化して、膜厚７nmの酸化膜１２を形成する。
【００７０】
次に、図２(B)に示すように、電子線リソグラフィー技術を用いて幅２０nmの除去領域１４を有するレジストパターン１３を形成する。
【００７１】
次に、図２(C)に示すように、濃度０.５％の希フッ酸により残膜が２nmになるまで酸化膜１２をエッチングして、膜厚が薄い領域１２bを形成した後、レジストパターン１３を除去する。
【００７２】
そして、図２(D)に示すように、基板全体を高真空ＣＶＤ(ケミカル・ベイパー・ディポジション)装置と同等の反応室内に設置した後、反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、酸化膜厚２nmの部分(膜厚の薄い領域１２b)のみにＳi結晶を選択的に成長させる。これによって幅２０nm,高さ９nmの細線１５を形成する。
【００７３】
このように、下地となる絶縁性薄膜としての酸化膜１２の膜厚が薄い領域１２bのみに微細構造であるシリコンＳiからなる細線１５を選択的に形成するので、酸化膜１２の膜厚が薄い領域１２aの形成位置を制御することによって、細線１５の成長位置制御が可能となると共に、細線１５の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【００７４】
また、上記シリコン基板１１表面に酸化膜１２を形成した後、その酸化膜１２の一部の領域のみをエッチングにより薄肉化するので、酸化膜１２に膜厚の薄い領域１２bを簡単な工程で容易に形成することができる。
【００７５】
また、上記酸化膜１２が形成されたシリコン基板１１を反応室内に導入後、反応室内を１０-6Ｔorr以下の高真空にして、大気の成分や水分等の不純物を排気した後、原料ガスを反応室内に流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、下地となる酸化膜１２の膜厚の薄い領域１２bのみに細線１５のエピタキシャル成長を促すことができる。なお、反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。
【００７６】
なお、上記第１実施形態の微細構造の製造方法において、レジストパターンの開口を離散的な微小な円形状にすることによって、酸化膜１２の膜厚の薄い領域１２bのみに微小粒を選択的に形成することも可能である。このように、レジストパターンの開口の形状,大きさを制御することによって、微細構造の結晶の形状や大きさの制御が可能となる。
【００７７】
（第２実施形態）
図３(A)〜(E)はこの発明の第２実施形態の微細構造の製造方法を説明する工程図である。
【００７８】
まず、図３(A)に示すように、シリコン基板２１表面を酸化して、第１の部分としての膜厚６nmの酸化膜２２を形成する。なお、ＣＶＤ法によってＳiＯ2またはＳi3Ｎ4等の絶縁膜または積層の絶縁膜をシリコン基板２１上に堆積しても、以下の細線の成長は本質的には変わらない。
【００７９】
次に、図３(B)に示すように、電子線リソグラフィー技術を用いて幅２０nmの除去領域２４を有するレジストパターン２３を形成する。
【００８０】
次に、図３(C)に示すように、ドライエッチング技術を用いてシリコン基板２１の表面が露出するまで、酸化膜２２をエッチングして、露出領域２５を形成する。
【００８１】
次に、図３(D)に示すように、レジストパターン２３を除去した後、再び酸化して、Ｓi表面が露出した部分に膜厚２nmの薄い酸化膜２７を第２の部分として形成する。このとき、エッチングしなかった酸化膜２２(図３(C)に示す)は、第1の部分としての膜厚７nmの酸化膜２６となる。なお、ＣＶＤ法によりＳiＯ2またはＳi3Ｎ4等の絶縁膜または積層の絶縁膜を２nm堆積しても、以下の細線の成長は本質的には変わらないが、ＣＶＤ法による薄膜では選択成長が可能な膜厚が厚くなる場合が多く、膜厚５nmまでは選択成長が可能である。
【００８２】
そして、図３(E)に示すように、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置し、反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、膜厚が薄い領域(酸化膜２７)のみにＳi結晶が選択的に成長する。これによって幅２０nm,高さ９nmの細線２８を形成する。
【００８３】
このように、下地となる絶縁性薄膜としての酸化膜２２が膜厚が薄い領域２２bのみに微細構造であるシリコンＳiからなる細線２８を選択的に形成するので、酸化膜２２が膜厚が薄い領域２２bの形成位置を制御することによって、細線２８の成長位置制御が可能となると共に、細線２８の大きさおよび密度の均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【００８４】
また、上記シリコン基板２１表面に第１の部分として酸化膜２２を一旦形成し、その酸化膜２２の一部の領域のみを除去して、シリコン基板２１表面の一部を露出させた後に、酸化膜２２が除去されたシリコン基板２１表面に第２の部分としての酸化膜２７を形成することによって、シリコン基板２１表面に膜厚の薄い領域(酸化膜２７)を容易に形成することができる。
【００８５】
また、上記シリコン基板１表面の露出領域を酸化することにより第２の部分としての酸化膜２７を形成するので、簡単な工程で膜厚の薄い酸化膜２７を得ることができる。また、上記シリコン基板２１表面の露出領域上に第２の部分を堆積して、膜厚の薄い領域を形成してもよい。
【００８６】
なお、上記第２実施形態の微細構造の製造方法において、レジストパターンの開口を離散的な微小な円形状にすることによって、酸化膜２２の膜厚の薄い領域２２bのみに微小粒を選択的に形成することも可能である。このように、レジストパターンの開口の形状,大きさを制御することによって、微細構造の結晶の形状や大きさの制御が可能となる。
【００８７】
（第３実施形態）
図４(A)〜(C)はこの発明の第３実施形態の微細構造の製造方法を説明する工程図である。
【００８８】
まず、図４(A)に示すように、ドライエッチング技術を用いてシリコン基板３１に溝３２や段部３３を形成する。
【００８９】
次に、図４(B)に示すように、シリコン基板３１を酸化して、シリコン基板３１の表面に酸化膜３０を形成する。このとき、上記酸化膜３０は、平坦部が膜厚が６nmの厚い領域３５となり、溝３２の両側壁の上端および段部３３の上端コーナー部のエッジ部３４が、膜厚が厚い領域３５に比べて膜厚２nmの薄い領域３６となる。これは、酸化中にエッジ部３４では応力開放が進まず、他の部分に比べて酸化膜厚が薄くなるためで、酸化温度が低い程この傾向が大きくなる。ここでエッジ部とは、端,縁,段差部の角,尖端または刃先等のことであって、溝の両側壁の上端および段部の上端コーナー部に限らない。
【００９０】
次に、図４(C)に示すように、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置した後、１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,１２０秒間流すことによって、溝３２の両側壁の上端および段部３３の上端コーナー部の膜厚の薄い領域３６に沿って(図４の紙面に垂直な方向に沿って)細線３７を形成する。
【００９１】
なお、成長条件を変えることによって、細線の代わりに微小粒を形成することができる。図５はこの第３実施形態の微細構造の製造方法を用いて、酸化膜の膜厚をさらに薄くして大きさ約３０nmのＳi微小粒３８を成長させたときの拡大図を示している。この場合、酸化膜３０の厚い領域の膜厚Ｔ1は約３０オングストローム、薄い領域３６の膜厚Ｔ2は約１５オングストロームであった。
【００９２】
図４(A)〜(C)では、エッジ部として、溝の両側壁の上端および段部の上端コーナー部について記したが、その他の形状としてシリコン基板をドライエッチングするときに、微小な点状または微細な線状のパターンをマスクとしてエッチングした場合に得られる針状またはナイフの刃先状のような鋭利な形状でもよい。
【００９３】
上記微細構造の製造方法では、表面にエッジ部３４が予め形成されたシリコン基板３１の表面を酸化することによって、エッジ部３４に他の部分(厚い領域３５)より薄い酸化膜(薄い領域３６)を容易に形成することができる。
【００９４】
（第４実施形態）
図６はこの発明の第４実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリ(フラッシュＥＥＰＲＯＭ等)の平面図であり、図７は図６のVII−VII線から見た断面図である。
【００９５】
図６,図７に示すように、シリコン基板４１に素子分離領域４２で囲まれた長方形状の領域を形成し、上記領域の略中央にその領域の長手方向に対して略直角方向に沿って段部４６を形成した後、シリコン基板４１表面を酸化して、第２絶縁膜としてのトンネル絶縁膜４５を形成する。そうすると、上記段部４６の上端コーナー部のトンネル絶縁膜４５は、膜厚が他の領域よりも薄い領域４５aとなる。このときのトンネル絶縁膜４５の薄い領域４５aの膜厚は２nmとなる。そして、上記トンネル絶縁膜４５の薄い領域４５a上に、上記第３実施形態の細線の製造方法を用いて、浮遊ゲート領域としてナノメータサイズの細線４７Ａを形成する。その後、さらにトンネル絶縁膜４５上および細線４７Ａ上に第１絶縁膜としての膜厚１０nmのコントロールゲート絶縁膜４８をＣＶＤ法により形成する。そして、上記コントロールゲート絶縁膜４８上にゲート電極４９を形成した後、ゲート電極４９をマスクとして不純物をイオン注入して、シリコン基板４１にソース,ドレイン領域４３,４４を形成し、そのソース領域４３とドレイン領域４４との間のゲート電極４９に対応する領域が活性領域４０となる。こうして、上記活性領域４０とゲート電極４９との間の浮遊ゲート領域に細線４７Ａを用いた不揮発性メモリを構成している。
【００９６】
図８(A)は図６のVIII−VIII線から見た断面図であり、図６に示すソース領域４３,ドレイン領域４４に対して略直角に交差するように、細線４７Ａを配置している。
【００９７】
なお、図６において細線の代わりに微小粒を形成してVIII−VIII線から見た場合は、図８(B)に示すように、ソース領域４３,ドレイン領域４４(図６に示す)の配列方向に対して直角方向に複数の微小粒４７Ｂが配列される。
【００９８】
このように、上記微細構造である細線４７Ａ,微小粒４７Ｂを浮遊ゲート領域に用いることによって、浮遊ゲート領域の蓄積電荷を減らすことができるので、消費電力が極めて少なく超高密度で大容量の不揮発性メモリを実現することができる。
【００９９】
また、上記微細構造の製造方法により形成されたシリコンＳiからなる細線４７Ａ,微小粒４７Ｂを不揮発性メモリの浮遊ゲート領域に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した不揮発性メモリ等を実現することができる。
【０１００】
なお、上記細線や微小粒である微細構造は、上記第１実施形態または第２実施形態の微細構造の製造方法を用いて形成してもよい。また、細線や微小粒の材料は半導体に限らず、金属でもよい。
【０１０１】
（第５実施形態）
図９(A)はこの発明の第５実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳ(メタル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果トランジスタ)の平面図を示し、図９(B)は図９(A)のＢ−Ｂ線から見た断面図を示し、図９(C)は図９(A)のＣ−Ｃ線から見た断面図を示している。
【０１０２】
図９(A)〜(C)に示すように、シリコン基板５１上に段部５３を形成した後、シリコン基板５１を酸化して、絶縁膜５２を形成する。そうすると、上記段部５３の上端コーナー部の絶縁膜５２の膜厚が他の領域よりも薄くなる。そして、上記第３実施形態の微細構造の製造方法を用いて、絶縁膜５２の段部５３の上側の膜厚が薄い領域５２aに沿った部分のみにナノメータサイズの半導体からなる細線５４を形成する。その後、上記絶縁膜５２上および細線５４上に膜厚３０nmのゲート絶縁膜５５をＣＶＤ法により形成する。そして、上記ゲート絶縁膜５５上にゲート電極５６を形成した後、そのゲート電極５６をマスクにして不純物をイオン注入して、細線５４にソース,ドレイン領域５７,５８を形成し、細線５４のソース領域５７とドレイン領域５８との間がチャネル領域５９となる。そうして、上記細線５４の幅を数十nm以下にすることによって、チャネル領域５９は、細線５４の延在方向に対して直交する方向に量子化されて１次元伝導を示すようになり、高速のＭＯＳＦＥＴが得られる。
【０１０３】
このように、上記微細構造であるシリコンＳiからなる細線５４の一部をチャネル領域５９に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した超高速トランジスタ等を実現することができる。
【０１０４】
なお、上記細線５４の形成には、第１,第２実施形態の微細構造の製造方法を用いてもよい。
【０１０５】
（第６実施形態）
図１０はこの発明の第６実施形態の微細構造の製造方法を用いた半導体素子としての発光素子の断面を示している。
【０１０６】
図１０に示すように、シリコン基板６１上に段部６６を形成した後、シリコン基板６１を酸化して、絶縁膜６２を形成して、段部６６の上端コーナー部の絶縁膜６２の膜厚が他の領域よりも薄くなる。そして、上記第３実施形態の微細構造の製造方法を用いて、絶縁膜６２の段部６６の上側の膜厚が薄い領域に沿って直径が数十nm以下の複数の微小粒６３を形成した後、絶縁膜６２上および微小粒６３上に膜厚３０nmのゲート絶縁膜６４をＣＶＤ法により形成し、さらにゲート絶縁膜６４上に透明なゲート電極(ＩＴＯ)６５を形成する。上記微小粒６３を絶縁膜６２,６４で挟み、さらに絶縁膜６２,６４をシリコン基板６１と透明電極６５で挟むことによって、微小粒６３は直接遷移型のバンド構成となる。そして、上記ゲート電極６５とシリコン基板６１との間に電圧を印加することによって、絶縁膜６２,ゲート絶縁膜６４間にトンネル電流が流れ、そのトンネル電流により微小粒６３に電子が注入されて、微小粒６３に電子の遷移が生じて発光する。
【０１０７】
上記シリコンＳiからなる微小粒６３を用いて、低コストで歩留りがよくかつ生産性の高い量産に適した発光素子を実現することができる。
【０１０８】
なお、上記微小粒６３の形成には、第１,第２実施形態の微細構造の製造方法を用いてもよい。
【０１０９】
さらに、本出願人は、エッジ部が形成された半導体基板表面に、上記エッジ部以外の領域に絶縁性薄膜を形成して、エッジ部の半導体表面のみに選択的に細線を形成する方法を見出した。まず、この細線の選択成長について以下に述べる。
【０１１０】
図１１(A)〜(D)は、シリコン基板１０１表面に形成されたエッジ部１０３の半導体表面にＳi細線を成長させたときの成長過程を示している。
【０１１１】
まず、表面に段部１０２とエッジ部１０３を除く領域に形成された酸化膜１０４を有するシリコン基板１０１を反応室内に配置し、高真空かつ高清浄の雰囲気下で微量の反応ガスを流した場合、酸化膜１０４上では、初期のある時間内、いわゆる潜伏時間内は、ガス分子が酸化膜１０４の表面に吸着してもその表面を移動してやがて脱離し、酸化膜１０４の表面には何も形成されない(図１１(A))。この潜伏時間内は、エッジ部１０３の表面に微結晶１０５が成長して(図１１(B))、エッジ部１０３の半導体表面が露出した部分のみに細線１０６を選択的にエピタキシャル成長する(図１１(C))。その後、時間の経過と共に、図１１(D)に示すように、酸化膜１０４の表面にも微小粒１０８が形成され、エッジ部１０３の表面側もさらに成長した細線１０７となる(図１１(D))。
【０１１２】
図１２は図１１(C)の要部の断面拡大図を示しており、上記半導体基板１０１に形成されたエッジ部１０３(図１１に示す)は、細線１０６と半導体基板１０１との接続領域１０９となる。
【０１１３】
このように、半導体基板表面に形成されたエッジ部に微細構造(細線)を選択的に形成でき、この特徴を利用した微細構造の製造方法およびその微細構造を用いた半導体素子の実施形態について次に説明する。
【０１１４】
（第７実施形態）
図１３(A)〜(C)はこの発明の第７実施形態の微細構造の製造方法により形成される半導体からなる細線の過程を示す斜視図である。
【０１１５】
まず、図１３(A)に示すように、一般的なフォトリソグラフィ技術とドライエッチング技術とを用いてシリコン基板１１１に溝１１２(深さ５００Å)を形成する。
【０１１６】
次に、上記シリコン基板１１１表面に熱酸化膜１１３(平坦部の膜厚７nm)を形成する。このとき、溝１１２の上端コーナー部のエッジ部１１４の酸化膜厚は、他の部分に比べ薄く５nmである。ここでエッジ部とは、端,縁,段差部の角または刃先等のことであって、溝の両側壁の上端および段部の上端コーナー部に限らない。例えば、シリコン基板をドライエッチングするときに、微小な点状または微細な線状のパターンをマスクとしてエッチングした場合に得られる針状またはナイフの刃先状のような鋭利な形状でもよい。
【０１１７】
次に、図１３(B)に示すように、上記酸化膜１１３の薄膜部を除去する。すなわち、酸化膜１１３を５．５nmエッチングして、平坦部の酸化膜厚を１．５nmの熱酸化膜１２０とすると、溝１１２の上端コーナー部のエッジ部１１４に沿って幅５nmの線状の領域１１５に半導体基板１１１表面を露出させるのである。
【０１１８】
そして、図１３(B)に示す基板を高真空ＣＶＤ装置の反応室内に設置した後、１０-8Ｔorr程度まで真空排気した後、基板温度は５９０℃にしてジシラン(Ｓi2Ｈ6)を１８sccm,６０秒間流すことによって、図１３(C)に示すように、シリコン基板１１１が露出した線状の領域１１５(図１３(B)に示す)にのみＳiを選択的にエピタキシャル成長させる。これによって幅１０nmのＳi細線１１６を形成する。
【０１１９】
さらに、上記細線１１６を形成した後、平坦部の酸化膜厚が６．５nmになるまで、細線１１６とシリコン基板１１１との接続領域および熱酸化膜１２０を酸化し、酸化された細線１１７とシリコン基板１１１を酸化膜１２１により絶縁分離する(図１４(A),(B)参照)。
【０１２０】
なお、絶縁分離のための酸化前に図１５(A)の状態から半導体表面に残っている酸化膜１２０(平坦部で１．５nm)を除去して図１５(B)の状態にした後、細線１１６とシリコン基板１１１とを酸化することにより、図１５(C)に示すように、熱酸化膜１２２を形成し、このとき同時に形成された膜厚５nmの酸化膜１１９により細線１１８とシリコン基板１１１との間を絶縁分離する(図１５(A)〜(C)参照)。
【０１２１】
以上により幅５nm程度の細線１１７(または１１８)を形成する。
【０１２２】
このように、下地となるエッジ部１１４の表面のみに微細構造であるシリコンＳiからなる細線１１６を選択的に形成するので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線１１６の成長位置制御が可能となると共に、細線１１６の大きさの均一性,再現性も良好となる。また、特殊な微細加工技術を用いずに簡単な工程により低コストで製造することができると共に、高歩留りで生産性の高い量産性に適した微細構造の製造方法を実現することができる。
【０１２３】
また、上記シリコン基板１１１表面に予めエッジ部１１４を形成しておき、そのシリコン基板１１１表面を酸化することによって、エッジ部１１４の酸化部分が他の部分より薄い熱酸化膜１１３を絶縁性薄膜として形成し、熱酸化膜１１３をエッチングして、熱酸化膜１１３の膜厚が薄い領域のみを除去することによって、そのエッジ部１１４の半導体表面のみを容易に露出させることができる。
【０１２４】
上記細線１１６とシリコン基板１１１との接続領域を酸化して酸化膜１１９に変質させて、細線１１６とシリコン基板１１１とを酸化膜１１９により絶縁分離することによって、単電子デバイスに応用可能な量子細線を得ることができる。
【０１２５】
また、上記細線１１６とシリコン基板１１１との接続領域を酸化して酸化膜１１９に変質させる前に、熱酸化膜１２０を一旦除去した後、細線１１６とシリコン基板１１１との間の接続領域を直接酸化して酸化膜１１９に変質させた場合は、その酸化膜１１９により細線１１６とシリコン基板１１１とを確実に絶縁分離することができる。
【０１２６】
また、上記シリコン基板１１１を反応室内に導入後、反応室内を１０-6Ｔorr以下の高真空にして、大気の成分や水分等の不純物を排気した後、原料ガスを反応室内に流し、原料ガス分圧が１０-2Ｔorr以下の圧力下にすることによって、下地となるエッジ部１１４の表面のみに細線１１６のエピタキシャル成長を促すことができる。なお、反応時の原料ガス分圧が１０-2Ｔorrを越えると、絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長ができない。
【０１２７】
（第８実施形態）
図１６はこの発明の第８実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリ(フラッシュＥＥＰＲＯＭ等)の平面図であり、図１７は図１６のXVII−XVII線から見た断面図である。
【０１２８】
図１６,図１７に示すように、シリコン基板１４１に素子分離領域１４２で囲まれた長方形状の領域を形成し、上記領域の略中央にその領域の長手方向に対して略直角方向に沿って段部１４６を形成する。次に、上記第7実施形態の細線の製造方法を用いて、第２絶縁膜としての膜厚２nmのトンネル絶縁膜１４５と、領域１４５により絶縁分離された浮遊ゲート領域として幅５nmの細線１４７とを形成する。その後、さらにトンネル絶縁膜１４５上および細線１４７上に第１絶縁膜としての膜厚１０nmのコントロールゲート絶縁膜１４８をＣＶＤ法により形成する。そして、上記コントロールゲート絶縁膜１４８上にゲート電極１４９を形成した後、ゲート電極１４９をマスクとして不純物をイオン注入して、シリコン基板１４１にソース,ドレイン領域１４３,１４４を形成し、そのソース領域１４３とドレイン領域１４４との間のゲート電極１４９に対応する領域が活性領域１４０となる。こうして、上記活性領域１４０とゲート電極１４９との間の浮遊ゲート領域に細線１４７を用いた不揮発性メモリを構成している。
【０１２９】
図１８は図１６のXVIII−XVIII線から見た断面図であり、図１６に示すソース領域１４３,ドレイン領域１４４に対して略直角に交差するように、細線１４７を配置している。
【０１３０】
したがって、上記微細構造である細線１４７を浮遊ゲート領域に用いることによって、浮遊ゲート領域の蓄積電荷を減らすことができるので、消費電力の極めて少なく超高密度で大容量の不揮発性メモリを実現することができる。
【０１３１】
また、上記微細構造の製造方法により形成されたシリコンＳiからなる細線１４７を不揮発性メモリの浮遊ゲート領域に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した不揮発性メモリ等を実現することができる。
【０１３２】
（第９実施形態）
図１９(A)はこの発明の第9実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳ(メタル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果トランジスタ)の平面図を示し、図１９(B)は図１９(A)のＢ−Ｂ線から見た断面図を示し、図１９(C)は図１９(A)のＣ−Ｃ線から見た断面図を示している。
【０１３３】
図１９(A)〜(C)に示すように、シリコン基板１５１上に段部１５３を形成した後、上記第7実施形態の細線の製造方法を用いて、絶縁膜１５２と、領域１５２aにより絶縁分離されたナノメータサイズの半導体からなる細線１５４(幅５nm)とを形成する。上記細線１５４は、絶縁膜１５２の段部１５３に沿って形成されている。その後、上記絶縁膜１５２上および細線１５４上に膜厚３０nmのゲート絶縁膜１５５をＣＶＤ法により形成する。そして、上記ゲート絶縁膜１５５上にゲート電極１５６を形成した後、そのゲート電極１５６をマスクにして不純物をイオン注入して、細線１５４にソース,ドレイン領域１５７,１５８を形成し、細線１５４のソース領域１５７とドレイン領域１５８との間がチャネル領域１５９となる。そうして、上記細線１５４の幅を１０nm以下にすることによって、チャネル領域１５９は、細線１５４の延在方向に対して直交する方向に量子化されて１次元伝導を示すようになり、高速のＭＯＳＦＥＴが得られる。
【０１３４】
したがって、上記微細構造であるシリコンＳiからなる細線１５４の一部をチャネル領域１５９に用いることによって、低コストで歩留りがよくかつ生産性の高い量産に適した超高速トランジスタ等を実現することができる。
【０１３５】
上記第１〜第９実施形態では、半導体基板にシリコン基板を用いたが、半導体基板はこれに限らず、シリコン以外の半導体基板でもよい。
【０１３６】
また、上記第１〜第９実施形態では、微小粒および細線の材料が半導体のシリコンＳiの場合に原料ガスとしてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(ＳiＨ4),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いてもよい。
【０１３７】
また、上記微小粒および細線の材料がゲルマニウムＧeの場合は、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いてもよい。
【０１３８】
また、上記微小粒および細線の材料がシリコンゲルマニウムＳiＧeの場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いてもよい。
【０１３９】
また、上記微小粒および細線の材料が金属のアルミニウムＡlの場合は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ)等の有機アルミニウムを用いてもよい。
【０１４０】
なお、微小粒および細線の材料は、半導体のシリコンＳi,ゲルマニウムＧe,シリコンゲルマニウムＳiＧeおよび金属のアルミニウムＡlに限定するものではない。
【０１４１】
また、上記第１〜第３実施形態では、微小粒と細線のいずれか一方の微細構造の製造方法について説明したが、微小粒と細線とを両方同時に形成してもよいのは勿論である。また、上記第１〜第３実施形態では、微細構造である微小粒と細線を絶縁性薄膜の膜厚が薄い領域に選択的に結晶成長させたが、アモルファスの微小粒または細線を絶縁性薄膜の膜厚が薄い領域に選択的に形成してもよい。
【０１４２】
また、第４,第５実施形態では、この発明の微細構造の製造方法を具体的なデバイスに適用したが、特殊な微細加工装置を用いることなく、導電性の材料の超微細な細線を形成できることから、高密度のＬＳＩの配線に用いることもできる。
【０１４３】
また、この発明の微細構造の製造方法により製造される量子効果デバイス,単電子デバイスの基本となる量子ドット,量子細線を有する半導体素子は、Ｓi系大規模集積回路と同一の基板に搭載でき、この半導体素子を発光素子や光電変換素子に応用することにより、電子回路と光通信回路とを融合することができる。
【０１４４】
【発明の効果】
以上より明らかなように、請求項１の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成した後、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成するものである。
【０１４５】
したがって、請求項１の発明の微細構造の製造方法によれば、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記絶縁性薄膜の膜厚が薄い領域の形成位置を制御することによって、細線の成長位置が制御可能になり、細線の大きさ,密度の均一性,再現性が良好になると共に、特殊な微細加工技術を用いず簡単な工程で低コストに製造することができ、歩留りがよく高い生産性を有する現実的な微細構造の量産技術を得ることができる。
【０１４６】
また、請求項２の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記半導体基板表面に絶縁性薄膜を形成した後に、その絶縁性薄膜の一部の領域のみを薄肉化したので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により上記絶縁性薄膜の一部の領域のみを薄肉化でき、絶縁性薄膜に薄い領域を簡単な工程で容易に形成することができる。
【０１４７】
また、請求項３の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記半導体基板表面に上記厚い領域となる第１の部分を形成して、その第１の部分の一部の領域のみを除去した後、上記第１の部分が除去された半導体基板表面に上記薄い領域となる第２の部分を形成したので、一般的な成膜技術,リソグラフィー技術およびエッチング技術等を用いて、上記半導体基板表面の露出領域の形成位置を制御することによって、上記微細構造の形成位置を容易に制御できる。
【０１４８】
また、請求項４の発明の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域を酸化することにより上記第２の部分を形成したので、簡単な工程で膜厚の薄い領域を得ることができる。
【０１４９】
また、請求項５の発明の微細構造の製造方法は、請求項３の微細構造の製造方法において、上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域上に上記第２の部分を堆積したので、簡単な工程で膜厚の薄い領域を得ることができる。
【０１５０】
また、請求項６の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面にエッジ部を予め形成し、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記エッジ部が予め形成された半導体基板表面を酸化すると、酸化中にエッジ部では応力開放が進まずに他の部分に比べて酸化膜厚が薄くなるので、絶縁性薄膜としての酸化膜に膜厚が薄い領域(エッジ部)を容易に形成することができる。
【０１５１】
また、請求項７の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面に段差または尖端を有する形状を予め形成し、上記半導体基板表面に上記絶縁性薄膜を形成するとき、上記段差または尖端を有する形状が予め形成された半導体基板表面を酸化すると、酸化中に段差または尖端を有する形状では応力開放が進まずに他の部分に比べて酸化膜厚が薄くなるので、絶縁性薄膜としての酸化膜に膜厚が薄い領域(段差または尖端を有する形状)を容易に形成することができる。
【０１５２】
また、請求項８の発明の微細構造の製造方法は、半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有する微細構造の製造方法において、上記半導体基板を反応室内に導入して、その反応室内が１０-6Ｔorr以下の高真空になるように排気した後、反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記絶縁性薄膜の膜厚が薄い領域のみに微細構造を気相成長させるので、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微小粒,細線を均一に再現性よく形成することができる。
【０１５３】
また、請求項９の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５４】
また、請求項１０の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５５】
また、請求項１１の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５６】
また、請求項１２の発明の微細構造の製造方法は、請求項８の微細構造の製造方法において、上記微細構造がアルミニウムからなる場合、原料に有機アルミニウムを用いるので、例えば有機金属ＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にアルミニウムからなる上記微小粒,細線を形成することによって、微小粒,細線の大きさおよび密度の均一性や再現性がさらによくなる。
【０１５７】
また、請求項１３の発明の微細構造の製造方法は、半導体基板表面にエッジ部を形成し、上記半導体基板表面のエッジ部以外の領域に絶縁性薄膜を形成し、上記エッジ部の表面のみに半導体からなる細線である微細構造を選択的に形成するものである。
【０１５８】
したがって、上記請求項１３の発明の微細構造の製造方法によれば、一般的な成膜技術,リソグラフィー技術およびエッチング技術等により絶縁性薄膜に覆われていないエッジ部の形成位置を制御することによって、細線の成長位置制御が可能となると共に、細線の大きさの均一性,再現性も良好となると共に、特殊な微細加工技術を用いずに簡単な工程により上記微細構造を形成できるので、製造コストを低減でき、歩留りがよく高い生産性を有する現実的な微細構造の量産技術を得ることができる。また、上記微細構造を量子細線として用いることによって、優れた特性の半導体素子を実現することができる。
【０１５９】
また、請求項１４の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記エッジ部が形成された上記半導体基板を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜のエッジ部に他の領域よりも膜厚が薄い領域を形成した後、さらに上記絶縁性薄膜をエッチングすることにより上記エッジ部の表面のみを露出させるので、そのエッジ部の半導体表面のみを容易に露出させることができる。
【０１６０】
また、請求項１５の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるので、上記細線と半導体基板とを酸化膜により絶縁分離することによって、単電子デバイスに応用可能な量子細線が得られる。
【０１６１】
また、請求項１６の発明の微細構造の製造方法は、請求項１５の微細構造の製造方法において、上記絶縁性薄膜を一旦除去した後、上記半導体からなる細線である微細構造と半導体基板との接続領域を酸化して酸化膜に変質させるので、上記細線と半導体基板とを確実に絶縁分離する酸化膜を形成することができる。
【０１６２】
また、請求項１７の発明の微細構造の製造方法は、請求項１３の微細構造の製造方法において、上記半導体基板を反応室内に導入して、その反応室内が１０-6Ｔorr以下の高真空になるように排気した後、反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記エッジ部の表面のみに微細構造を気相成長させるので、一般的な高真空ＣＶＤ装置を用いて、反応室内に真空度,原料ガスの導入量,導入時間や基板温度等を制御することによって、所望の大きさ,密度の微細構造を均一に再現性よく形成することができる。
【０１６３】
また、請求項１８の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６４】
また、請求項１９の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６５】
また、請求項２０の発明の微細構造の製造方法は、請求項１７の微細構造の製造方法において、上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いるので、一般的なＣＶＤ装置を用いて反応させて、上記絶縁性薄膜の膜厚が薄い領域上にシリコンゲルマニウムからなる上記微細構造を形成することによって、微細構造の大きさおよび密度の均一性や再現性がさらによくなる。
【０１６６】
【０１６７】
【０１６８】
【０１６９】
【０１７０】
【０１７１】
【図面の簡単な説明】
【図１】 図１は微小粒である微細構造の成長過程を示す図である。
【図２】 図２はこの発明の第１実施形態の微細構造の製造方法を示す工程図である。
【図３】 図３はこの発明の第２実施形態の微細構造の製造方法を示す工程図である。
【図４】 図４はこの発明の第３実施形態の微細構造の製造方法を示す工程図である。
【図５】 図５は上記第３実施形態の微細構造の製造方法により製造された微小粒の断面拡大図である。
【図６】 図６はこの発明の第４実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリの平面図である。
【図７】 図７は図６のVII−VII線から見た断面図である。
【図８】 図８(A)は図６のVIII−VIII線から見た断面図であり、図８(B)は微小粒を用いた場合の図６のVIII−VIII線から見た断面図である。
【図９】 図９(A)はこの発明の第５実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳＦＥＴの平面図であり、図９(B)は図９(A)のＢ−Ｂ線から見た断面図であり、図９(C)は図９(A)のＣ−Ｃ線から見た断面図である。
【図１０】 図１０はこの発明の第６実施形態の微細構造の製造方法を用いた半導体素子としての発光素子の平面図である。
【図１１】 図１１(A)〜(D)はこの発明の微細構造の製造方法における半導体からなる細線の成長過程を示す図である。
【図１２】 図１２は図１１(A)の要部の断面拡大図である。
【図１３】 図１３はこの発明の第７実施形態の微細構造の製造方法により形成される半導体からなる細線の過程を示す斜視図である。
【図１４】 図１４(A)は上記細線の形成後の断面図であり、図１４(B)は酸化により細線と半導体基板を絶縁分離した状態を示す断面図である。
【図１５】 図１５(A)は上記細線の形成後の断面図であり、図１５(B)は酸化膜を除去した状態を示す断面図であり、図１５(C)は酸化膜を除去した後に再び酸化により細線と半導体基板を絶縁分離した状態を示す断面図である。
【図１６】 図１６はこの発明の第８実施形態の微細構造の製造方法を用いた半導体素子としての不揮発性メモリの平面図である。
【図１７】 図１７は図１６のXVII−XVII線から見た断面図である。
【図１８】 図１８は図１６のXVIII−XVIII線から見た断面図である。
【図１９】 図１９(A)はこの発明の第９実施形態の微細構造の製造方法を用いた半導体素子としてのＭＯＳＦＥＴの平面図であり、図１９(B)は図１９(A)のＢ−Ｂ線から見た断面図であり、図１９(C)は図１９(A)のＣ−Ｃ線から見た断面図である。
【図２０】 図２０は従来の微細構造を用いた半導体素子としての量子ドットを用いた単電子トランジスタの断面図である。
【図２１】 図２１は従来の微細構造を用いた半導体素子としての量子ドットを用いた発光素子の断面図である。
【図２２】 図２２(a)〜(d)は従来の微細構造の製造方法としてのＳi量子細線の製造方法を説明する工程図である。
【図２３】 図２３は上記Ｓi量子細線を用いた単電子デバイスのドレイン電流のゲート依存性を示す図である。
【図２４】 図２４(A)〜(C)は従来の選択成長を利用したＳi細線の成長過程を示す図である。
【符号の説明】
１,１１,２１…シリコン基板、２,１２,２２…酸化膜、
３,３a,３b,３c,４,１５,２８,３７…微小粒、
１３,２３…レジスト、１４,２４…除去領域、
２２,２６,２７…酸化膜、２４…除去領域、
２５…露出領域、
３１…シリコン基板、３２…溝、
３３…段部、３４…エッジ部、
３５…膜厚の厚い領域、３６…膜厚の薄い領域、
４１…シリコン基板、４２…素子分離領域、
４３…ソース領域、４４…ドレイン領域、
４５…トンネル絶縁膜、４６…段部、
４７Ａ…細線、４７Ｂ…微小粒、
４８…コントロール絶縁膜、４９…ゲート電極、
５１…シリコン基板、５２…絶縁膜、５３…段部、
５４…細線、５５…ゲート絶縁膜、
５６…ゲート電極、５７…ソース領域、
５８…ドレイン領域、５９…チャネル領域、
６１…シリコン基板、６２,６４…絶縁膜、
６３…微小粒、６５…透明電極、６６…段部、
１０１…シリコン基板、１０２…段部、１０３…エッジ部、
１０４…酸化膜、１０６…細線、１０９…接続領域、
１１１…シリコン基板、１１２…溝、１１３…酸化膜、
１１４…エッジ部、１１６,１１７,１１８…細線、
１４１…シリコン基板、１４２…素子分離領域、
１４３…ソース領域、１４４…ドレイン領域、
１４５…トンネル絶縁膜、１４６…段部、
１４７…細線、１４８…コントロール絶縁膜、
１４９…ゲート電極、
１５１…シリコン基板、１５２…絶縁膜、１５３…段部、
１５４…細線、１５５…ゲート絶縁膜、
１５６…ゲート電極、１５７…ソース領域、
１５８…ドレイン領域、１５９…チャネル領域。
Claims (20)
- 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴とする微細構造の製造方法。 - 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、
上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に絶縁性薄膜を形成した後に、その絶縁性薄膜の一部の領域のみを薄肉化することを特徴とする微細構造の製造方法。 - 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有し、
上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記半導体基板表面に上記厚い領域となる第１の部分を形成して、その第１の部分の一部の領域のみを除去した後、上記第１の部分が除去された上記半導体基板表面に上記薄い領域となる第２の部分を形成することを特徴とする微細構造の製造方法。 - 請求項３に記載の微細構造の製造方法において、
上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域を酸化することにより上記第２の部分を形成することを特徴とする微細構造の製造方法。 - 請求項３に記載の微細構造の製造方法において、
上記半導体基板表面に上記第１の部分を形成した後、上記第１の部分をパターニングして上記半導体基板表面の一部を露出させ、その後、上記半導体基板表面の露出領域上に上記第２の部分を堆積することを特徴とする微細構造の製造方法。 - 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、
上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面にエッジ部を形成するステップを有し、
上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成することを特徴とする微細構造の製造方法。 - 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、
上記半導体基板表面に上記絶縁性薄膜を形成するステップの前に、上記半導体基板表面に段差または尖端を有する形状を形成するステップを有し、
上記半導体基板表面に上記絶縁性薄膜を形成するステップにおいて、上記段差または尖端を有する形状が形成された上記半導体基板表面を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記段差または尖端を有する形状に他の領域よりも膜厚が薄い領域を形成することを特徴とする微細構造の製造方法。 - 半導体基板表面の少なくとも一部に、膜厚が厚い領域と膜厚が薄い領域とを有する絶縁性薄膜を形成するステップと、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに、金属または半導体からなる微小粒と細線のうちの少なくとも一方である微細構造を選択的に形成するステップとを有すると共に、
上記絶縁性薄膜の膜厚が薄い領域の表面のみに上記微細構造を形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記絶縁性薄膜の膜厚が薄い領域のみに上記微細構造を気相成長させることを特徴とする微細構造の製造方法。 - 請求項８に記載の微細構造の製造方法において、
上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴とする微細構造の製造方法。 - 請求項８に記載の微細構造の製造方法において、
上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴とする微細構造の製造方法。 - 請求項８に記載の微細構造の製造方法において、
上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴とする微細構造の製造方法。 - 請求項８に記載の微細構造の製造方法において、
上記微細構造がアルミニウムからなる場合、原料に有機アルミニウムを用いることを特徴とする微細構造の製造方法。 - 半導体基板表面にエッジ部を形成するステップと、
上記半導体基板表面の上記エッジ部以外の領域に絶縁性薄膜を形成するステップと、
上記エッジ部の表面のみに半導体からなる細線である微細構造を選択的に形成するステップとを有することを特徴とする微細構造の製造方法。 - 請求項１３に記載の微細構造の製造方法において、
上記エッジ部以外の領域に絶縁性薄膜を形成するステップにおいて、上記エッジ部が形成された上記半導体基板を酸化することにより上記絶縁性薄膜を形成して、上記絶縁性薄膜の上記エッジ部に他の領域よりも膜厚が薄い領域を形成した後、さらに上記絶縁性薄膜をエッチングすることにより上記エッジ部の半導体表面のみを露出させることを特徴とする微細構造の製造方法。 - 請求項１３に記載の微細構造の製造方法において、
上記半導体からなる細線である微細構造を形成した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップを有することを特徴とする微細構造の製造方法。 - 請求項１５に記載の微細構造の製造方法において、
上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させるステップにおいて、上記絶縁性薄膜を一旦除去した後、上記半導体からなる細線である微細構造と上記半導体基板との接続領域を酸化して酸化膜に変質させることを特徴とする微細構造の製造方法。 - 請求項１３に記載の微細構造の製造方法において、
上記エッジ部の表面のみに上記半導体からなる細線である微細構造を選択的に形成するステップにおいて、上記半導体基板を反応室内に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記エッジ部の表面のみに上記半導体からなる細線である微細構造を気相成長させることを特徴とする微細構造の製造方法。 - 請求項１７に記載の微細構造の製造方法において、
上記微細構造がシリコンからなる場合、原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つを用いることを特徴とする微細構造の製造方法。 - 請求項１７に記載の微細構造の製造方法において、
上記微細構造がゲルマニウムからなる場合、原料ガスとしてモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを用いることを特徴とする微細構造の製造方法。 - 請求項１７に記載の微細構造の製造方法において、
上記微細構造がシリコンゲルマニウムからなる場合、原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガスを用いることを特徴とする微細構造の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25236798A JP3854731B2 (ja) | 1998-03-30 | 1998-09-07 | 微細構造の製造方法 |
| US09/277,761 US6326311B1 (en) | 1998-03-30 | 1999-03-29 | Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure |
| TW088105029A TW452856B (en) | 1998-03-30 | 1999-03-30 | Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure |
| KR1019990010938A KR100301888B1 (ko) | 1998-03-30 | 1999-03-30 | 미소 입자 또는 세선의 성장 위치가 제어 가능한 미세 구조의 제조방법 및 그 미세 구조를 사용한 반도체 소자 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-84094 | 1998-03-30 | ||
| JP8409498 | 1998-03-30 | ||
| JP25236798A JP3854731B2 (ja) | 1998-03-30 | 1998-09-07 | 微細構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345959A JPH11345959A (ja) | 1999-12-14 |
| JP3854731B2 true JP3854731B2 (ja) | 2006-12-06 |
Family
ID=26425175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25236798A Expired - Fee Related JP3854731B2 (ja) | 1998-03-30 | 1998-09-07 | 微細構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6326311B1 (ja) |
| JP (1) | JP3854731B2 (ja) |
| KR (1) | KR100301888B1 (ja) |
| TW (1) | TW452856B (ja) |
Families Citing this family (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2385980B (en) | 1999-03-05 | 2003-10-29 | Nanovis Llc | Raman amplifier with aperiodic grating |
| US6993222B2 (en) * | 1999-03-05 | 2006-01-31 | Rj Mears, Llc | Optical filter device with aperiodically arranged grating elements |
| US6585947B1 (en) | 1999-10-22 | 2003-07-01 | The Board Of Trustess Of The University Of Illinois | Method for producing silicon nanoparticles |
| US20050072679A1 (en) * | 1999-10-22 | 2005-04-07 | Nayfeh Munir H. | Germanium and germanium alloy nanoparticle and method for producing the same |
| US6743406B2 (en) | 1999-10-22 | 2004-06-01 | The Board Of Trustees Of The University Of Illinois | Family of discretely sized silicon nanoparticles and method for producing the same |
| US6984842B1 (en) | 1999-10-25 | 2006-01-10 | The Board Of Trustees Of The University Of Illinois | Silicon nanoparticle field effect transistor and transistor memory device |
| FR2812763B1 (fr) * | 2000-08-04 | 2002-11-01 | St Microelectronics Sa | Formation de boites quantiques |
| KR100386614B1 (ko) * | 2000-11-17 | 2003-06-02 | 주식회사 하이닉스반도체 | 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 |
| US6410934B1 (en) * | 2001-02-09 | 2002-06-25 | The Board Of Trustees Of The University Of Illinois | Silicon nanoparticle electronic switches |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| KR101050377B1 (ko) * | 2001-02-12 | 2011-07-20 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| JP2003068891A (ja) * | 2001-08-24 | 2003-03-07 | Hitachi Ltd | 半導体記憶素子、半導体装置及びその制御方法 |
| US6992298B2 (en) * | 2001-11-21 | 2006-01-31 | The Board Of Trustees Of The University Of Illinois | Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making |
| EP2192616B1 (en) * | 2002-05-22 | 2012-12-05 | Fujitsu Limited | Quantum semiconductor device and method for fabricating the same |
| JP5005170B2 (ja) | 2002-07-19 | 2012-08-22 | エーエスエム アメリカ インコーポレイテッド | 超高品質シリコン含有化合物層の形成方法 |
| US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| KR100486607B1 (ko) * | 2002-09-17 | 2005-05-03 | 주식회사 하이닉스반도체 | 양자점 형성 방법 |
| KR100558287B1 (ko) | 2002-12-10 | 2006-03-10 | 한국전자통신연구원 | 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법 |
| US7092287B2 (en) * | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7045813B2 (en) * | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
| US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
| US6833294B1 (en) | 2003-06-26 | 2004-12-21 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
| WO2005018005A1 (en) * | 2003-06-26 | 2005-02-24 | Rj Mears, Llc | Semiconductor device including mosfet having band-engineered superlattice |
| US20060273299A1 (en) * | 2003-06-26 | 2006-12-07 | Rj Mears, Llc | Method for making a semiconductor device including a dopant blocking superlattice |
| US20050279991A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Semiconductor device including a superlattice having at least one group of substantially undoped layers |
| US7612366B2 (en) * | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
| US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
| US20060011905A1 (en) * | 2003-06-26 | 2006-01-19 | Rj Mears, Llc | Semiconductor device comprising a superlattice dielectric interface layer |
| US20070010040A1 (en) * | 2003-06-26 | 2007-01-11 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer |
| US7446002B2 (en) * | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
| US7531828B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
| US7153763B2 (en) | 2003-06-26 | 2006-12-26 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice using intermediate annealing |
| US7227174B2 (en) * | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
| US20060289049A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer |
| US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
| US20050282330A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers |
| US20070063186A1 (en) * | 2003-06-26 | 2007-03-22 | Rj Mears, Llc | Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer |
| US7229902B2 (en) * | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
| US7491587B2 (en) * | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
| US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
| US7531829B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
| US7535041B2 (en) * | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
| US20060231857A1 (en) * | 2003-06-26 | 2006-10-19 | Rj Mears, Llc | Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device |
| US20070063185A1 (en) * | 2003-06-26 | 2007-03-22 | Rj Mears, Llc | Semiconductor device including a front side strained superlattice layer and a back side stress layer |
| US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
| US20060243964A1 (en) * | 2003-06-26 | 2006-11-02 | Rj Mears, Llc | Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
| US7586116B2 (en) * | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
| US7531850B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
| US20060292765A1 (en) * | 2003-06-26 | 2006-12-28 | Rj Mears, Llc | Method for Making a FINFET Including a Superlattice |
| US7202494B2 (en) * | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
| US20040266116A1 (en) * | 2003-06-26 | 2004-12-30 | Rj Mears, Llc | Methods of fabricating semiconductor structures having improved conductivity effective mass |
| US7586165B2 (en) * | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
| US7514328B2 (en) * | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
| US20060220118A1 (en) * | 2003-06-26 | 2006-10-05 | Rj Mears, Llc | Semiconductor device including a dopant blocking superlattice |
| US7045377B2 (en) * | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
| US6897472B2 (en) * | 2003-06-26 | 2005-05-24 | Rj Mears, Llc | Semiconductor device including MOSFET having band-engineered superlattice |
| US20060267130A1 (en) * | 2003-06-26 | 2006-11-30 | Rj Mears, Llc | Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween |
| WO2005059978A2 (fr) * | 2003-12-16 | 2005-06-30 | Stmicroelectronics Sa | Couche semiconductrice monocristalline a macroreseau heteroatomique |
| US7459015B2 (en) * | 2004-04-16 | 2008-12-02 | Birla Research Institute For Applied Sciences | Process for the preparation of a cellulose solution for spinning of fibres, filaments or films therefrom |
| US7629270B2 (en) * | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7253084B2 (en) | 2004-09-03 | 2007-08-07 | Asm America, Inc. | Deposition from liquid sources |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7427571B2 (en) * | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7674726B2 (en) * | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| KR100736361B1 (ko) | 2004-11-12 | 2007-07-06 | 재단법인서울대학교산학협력재단 | 미끄러운 분자막을 이용하여 고체표면에 나노구조를 위치 및 정렬시키는 방법, 및 그 응용 |
| US7629267B2 (en) | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US20060213779A1 (en) * | 2005-03-23 | 2006-09-28 | The Board Of Trustees Of The University Of Illinois And The University Of Jordan | Silicon nanoparticle formation by electrodeposition from silicate |
| FR2884648B1 (fr) * | 2005-04-13 | 2007-09-07 | Commissariat Energie Atomique | Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors |
| KR100647699B1 (ko) * | 2005-08-30 | 2006-11-23 | 삼성에스디아이 주식회사 | 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치 |
| US20070054048A1 (en) * | 2005-09-07 | 2007-03-08 | Suvi Haukka | Extended deposition range by hot spots |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| US7553516B2 (en) * | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| WO2007075369A1 (en) | 2005-12-16 | 2007-07-05 | Asm International N.V. | Low temperature doped silicon layer formation |
| US7517702B2 (en) * | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
| TWI316294B (en) * | 2005-12-22 | 2009-10-21 | Mears Technologies Inc | Method for making an electronic device including a selectively polable superlattice |
| US7700447B2 (en) * | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| KR101009139B1 (ko) | 2006-10-02 | 2011-01-18 | 충북대학교 산학협력단 | 상온동작 실리콘 단전자 소자의 제작방법 |
| US7781827B2 (en) | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
| US20080179762A1 (en) * | 2007-01-25 | 2008-07-31 | Au Optronics Corporation | Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same |
| US7857907B2 (en) * | 2007-01-25 | 2010-12-28 | Au Optronics Corporation | Methods of forming silicon nanocrystals by laser annealing |
| US7928425B2 (en) * | 2007-01-25 | 2011-04-19 | Mears Technologies, Inc. | Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods |
| US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
| US7863066B2 (en) * | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
| US7812339B2 (en) * | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
| US7629256B2 (en) | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7851307B2 (en) * | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| DE602008006465D1 (de) * | 2007-09-26 | 2011-06-01 | Nxp Bv | Verfahren zur herstellung eines drahtteils in einer integrierten elektronischen schaltung |
| US8012876B2 (en) | 2008-12-02 | 2011-09-06 | Asm International N.V. | Delivery of vapor precursor from solid source |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| WO2015077580A1 (en) | 2013-11-22 | 2015-05-28 | Mears Technologies, Inc. | Semiconductor devices including superlattice depletion layer stack and related methods |
| CN106104805B (zh) | 2013-11-22 | 2020-06-16 | 阿托梅拉公司 | 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法 |
| US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
| US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
| CN107771355B (zh) | 2015-05-15 | 2022-01-14 | 阿托梅拉公司 | 具有超晶格和在不同深度处的穿通停止(pts)层的半导体装置和相关方法 |
| US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
| US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07211913A (ja) * | 1994-01-27 | 1995-08-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH0878669A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| JPH0982939A (ja) * | 1995-09-19 | 1997-03-28 | Toshiba Corp | 微細構造素子およびその製造方法 |
-
1998
- 1998-09-07 JP JP25236798A patent/JP3854731B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-29 US US09/277,761 patent/US6326311B1/en not_active Expired - Fee Related
- 1999-03-30 KR KR1019990010938A patent/KR100301888B1/ko not_active IP Right Cessation
- 1999-03-30 TW TW088105029A patent/TW452856B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW452856B (en) | 2001-09-01 |
| KR19990078392A (ko) | 1999-10-25 |
| JPH11345959A (ja) | 1999-12-14 |
| US6326311B1 (en) | 2001-12-04 |
| KR100301888B1 (ko) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854731B2 (ja) | 微細構造の製造方法 | |
| US6103600A (en) | Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method | |
| US10727051B2 (en) | Semiconductor nanowire fabrication | |
| CN1311525C (zh) | 制造超窄沟道半导体器件的方法 | |
| US7391074B2 (en) | Nanowire based non-volatile floating-gate memory | |
| KR101651123B1 (ko) | 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터 | |
| US6294399B1 (en) | Quantum thin line producing method and semiconductor device | |
| US10923348B2 (en) | Gate-all-around field effect transistor using template-assisted-slective-epitaxy | |
| JP2005244020A (ja) | 半導体装置及びその製造方法 | |
| US20040180499A1 (en) | Method of forming an element of a microelectronic circuit | |
| US6346436B1 (en) | Quantum thin line producing method and semiconductor device | |
| JP3869572B2 (ja) | 量子細線の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US20090246460A1 (en) | Structure And Method For Forming Crystalline Material On An Amorphous Structure | |
| JP3811323B2 (ja) | 量子細線の製造方法 | |
| KR100678739B1 (ko) | 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법 | |
| JP2005085777A (ja) | 半導体微細構造の製造方法および半導体デバイス | |
| JP4813675B2 (ja) | 微細パターンの形成方法 | |
| KR20010054538A (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPH1083962A (ja) | Ｓｏｓ基板の形成方法およびそれを用いた半導体装置 | |
| JP2012209473A (ja) | 半導体の製造方法及び半導体装置 | |
| EP3465737A2 (en) | Method for producing complimentary devices | |
| WO2016162576A2 (en) | Method for producing complimentary devices | |
| JPH09289208A (ja) | 半導体表面のパターニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |