TW452856B - Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure - Google Patents

Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure Download PDF

Info

Publication number
TW452856B
TW452856B TW088105029A TW88105029A TW452856B TW 452856 B TW452856 B TW 452856B TW 088105029 A TW088105029 A TW 088105029A TW 88105029 A TW88105029 A TW 88105029A TW 452856 B TW452856 B TW 452856B
Authority
TW
Taiwan
Prior art keywords
microstructure
region
semiconductor substrate
manufacturing
insulating film
Prior art date
Application number
TW088105029A
Other languages
English (en)
Inventor
Tohru Ueda
Yasumori Fukushima
Fumitoshi Yasuo
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW452856B publication Critical patent/TW452856B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

A7 B7 45285 〇 五、發明說明（1 ) 發明背景 發明範疇 本發明有關於一種微結構體製造方法以形成由金屬或半 導體製造的微細粒子或細線，其微細到足以在一絕緣基底 上產生量子大小效應，及採用一微結構體的半導體裝置作 爲單電子裝置或量子效應裝置使用。 大型積體電路（LSI)已支援電子工業的進步而且目前是關 鍵工業，藉由微結構體的發展已大幅改良大容量，高速及 低功率消耗的性能。惟若裝置大小變成等於或小於0.1 μιη， 則假設裝置遭遇到習用操作原理的極限，而且根據新的操 作原理其也在新裝置研發上產生激勵作用。關於此新裝 置，有一種具有微結構體的裝置，該微結構體稱爲毫微米 大小的量子點或量子細線。已加速研發毫微米大小的量子 點以應用在單電子裝置上，其尤其使用庫侖封阻現象以及 各種量子效應裝置。期望將毫微米大小的量子細線以利用 量子效應的方式應用在超高速電晶體上。 未來電子業的新趨勢是思索將電子電路與光學連通電路 合併。在此一情況下，必須將一光電轉換器裝在LSI基底 上，因此必須使用矽材料的吸光及發光裝置，即LSI主流。 吸光裝置於習知上已實際使用矽材料。惟，對於發光方面 的已知觀念是發光是不可能的，因爲矽的第四群半導體具 有非直接的轉移型帶隙。惟，稍後已確認用微細晶粒（因爲 存在直接轉移型帶結構而具有不大於1〇 nm的大小）可作到 發光，而這已大大地促進了研發。 二 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) -·裝--------訂·！ t-----線. 經濟部智慧財產局員工消費合作社印製 452856 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 除了上述例子外，已在量予點或量子細線的形成技術上 作了各種研究，意欲應用於利用量子特性的各種電子及光 學裝置上’等。現在説明以下參考前案（〖）至（5)中揭示的量 子點或點細線形成技術。 (1)曰本專利公告號HEI 8-64525的參考前案。 圖20的剖視圖顯示上述日本專利公告號HEI 8-64525的參 考前案所揭示的「量子點製造方法及使用量子點的單—電 子電晶體」的結構體。藉由在妙基底71上形成一絕緣膜72 以製造出上述的單一電子電晶體，然後在絕緣膜72上沉積 一傳導膜並且將該傳導膜圖案化以形成源極區域74及汲極 區域75»接著用電子束蒸發法在i25°C溫度的高眞空環境下 以20埃的間距將梦微細粒子沉積爲2〇埃的大小，接著以5〇〇 °C的溫度作熱處理。在此級中，爲了以良好的控制力來穩 定的成長矽微細粒子，要將矽基底71的沉積溫度降低到矽 沉積的下限溫度（約240°C )，以沉積非結晶的秒微細粒子。 然後在不低於結晶溫度（240°C )的溫度下作熱處理以使矽微 細粒子結晶，以形成結晶的碎微細粒子、。接著在絕緣膜 72 ’結晶的<5夕微細粒子73，源極區域74及没極區域75上， 將閘絕緣膜76沉積到40埃的厚度，而閘電極78則形成在閘 絕緣膜76的區域上，對應於源極區域74與没極區域75之間 的區域。藉由在源極區域74及汲極區域75上施加電壓而使 用單一電子電晶體，以便經由結晶的矽微細粒子73而在源 極區域74與汲極區域75之間形成電流，並且用施加在閘電 極78的電壓來控制電流。當無電壓施加在閘電極78時，因 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^---------裝--------訂---------線 >* (請先閱讀背面之注咅？事項再填寫本頁) 4 528 5 6 A7 B7 經濟部智慧財產局員工消費合作社印繫 五、發明說明（3 ) 結晶的㈣細粒子73中的量子大小效應而纟生庫I封阻現 象所以不會有电流。惟若結晶的妙微細粒子73間的随道 電阻不大於因施加電壓在閘電極78而產生的量子電阻，接 著因一序列庫侖封阻現象的崩潰而產生電流。 圖21是日本專利公告號HEI 8_64525的參考前案所揭示的 「使用量子點的發光裝置」的結構體。如圖21所示，製造 發光裝置的方法如下：在矽基底81上的薄膜（3〇埃）形成一 絕緣膜82，用一種類似於單一電子電晶體製造方法的方法 在絕緣膜82上形成結晶的矽微細粒子83，然後在該膜及粒 子上沉積薄膜（3〇埃）的絕緣膜84，並且進—步在絕緣膜84 上形成一透明電極85。將載子射入結晶的矽微細粒子83， 並藉由在透明電極85上施加電壓以產生隧道電流，而使此 發光裝置發光’而該透明電極85作爲一上電極，而矽基底 81作爲一下電極。 (2) Ishiguro等人在日本應用物理協會1996年春季季刊發 表的文章號28a-PB-5 ’ 798頁，及文章號26P-ZA-12，64頁。 圖22A至圖22D的製程圖顯示上述參考前案（2)揭示的「利 用各向異性蝕刻而在SIM0X基底上製造均勻矽量子細線之 方法」。 首先如圖22A所示’氮化矽（SisN4)沉積在由矽基底91，氧 化膜92及0SI (絕緣體上矽）膜93製造的（100) SIM0X基底， 然後執行圖案化以形成氮化矽膜94。 接著如圖22B所示’使用TMAH (四甲氫氧化氨）並以氮化 碎膜94當成光罩使用以執行各向異性餘刻，-以便在圖案邊 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 — — — — — — — —ill — - I -----訂111--- » « · (請先閱讀背面之注意事項再填寫本頁) 4528 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 緣上形成具（111)平面的SOI膜93a。 接著如圖22C所示，以當成光罩使用的氮化矽膜94將s〇I 膜93a侧壁的（111)平面作選擇性氧化，以形成氧化膜95。 接著如圖22D所示’去除氮化矽膜94，然後再由tmAH以 氧化膜95 (當成光罩使用）作各向異性轴刻，以形成w量子 細線96其具有1〇 nm的寬度及10〇 nm的長度。Si量子細線96 的寬度依SOI膜93的膜厚而定。 在量子細線M0SFET中，Si量子細線96形成成一通道區 域’類似於圖21所示的單一電子裝置，庫侖封阻振動，或 是在室溫觀察到的單一電子現象的特性（參考圖23)。圖23 的圖形顯示單一電子裝置的汲極電流的閘依附，其使用s } 量子細線，而水平軸表示閘電壓而垂直軸表示汲極電流。 (3) Goto等人在g本應用物理協會1997年春季季刊發表的 文章號 28a-T-3，1313 頁。 根據上述第（3)項參考前案在「形成金屬材料的量子點之 方法」中揭露的，藉由磁控管濺射群集法以便由氬氣（4 χ 1〇_3托）的DC (直流）放電（22〇 V，0.4 A)，以及填充在四周的 氦氣使鋁群集而濺射鋁，以產生具5至5〇〇 nm直徑的圓形鋁 群集。 ^ (4) Sakurai等人在曰本應用物理協會1997年春季季刊發表 的文章號30a-PB-4,515頁。 根據上述第（4)項參考前案在「金屬材料之量子細線」中 揭露的，在Si〇2 (二氣化矽）絕緣基底上沉積的鋁其寬度爲 30μιη而厚度是8 nm，然後藉由AFM (原子力顯微鏡）將位於 -7- 本紙張尺度適用令國國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i裝--------訂----------線. 4 5285 A7 B7 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 鋁細線區域以外區域中的鋁氧化。明確而言藉由在AFM探 針及鋁上施加電壓以氧化鋁而成爲絕緣膜，而剩餘部分則 成爲具20 nm的铭細線：> (5) Yasuda等人在第45屆日本應用物理聯合會上發表的文 章號 28a-K-3，751 頁。 根據上述第（5)項參考前案在r當矽選擇性成長使用光罩 之氧化膜/氮化膜特徵及應用」中揭露的，如圖24A及圖 24B所示’將電子束施加在矽基底201表面上形成的極細 SiCh膜202 (具有的膜厚爲5至20埃）以釋出氧氣，以使施加 在充滿矽SiOx中的部分203變質。然後使矽僅在變質的施加 部分203上選擇性的成長，以形成S i細線204 (圖24C)。在 此級中’使用乙矽烷（SbH6)氣體作爲材料氣體藉由將基底 溫度設定在580°C而執行矽成長。 爲了裝上量子點或量子細線存在以下的問題，其中量子 點或量子細線作爲上述量子效應裝置或單一電子裝置的基 礎，該等位於與矽製成的大型積體電路相同的基底上（其習 用上是主流）。 經濟部智慧財產局員工消費合作社印製 根據上述第（1)項的「量子點製造方法，及使用量子點的 單一電子電晶體和發光裝置」，闞於電子束沉積的初始沉 積級中產生的極小尺寸晶粒，可以控制其成長位置，大小 及密度，而且受到表面粗糙程度，雜質等的影響很大。因 此很難確保均勻及再製力，因此該方法很難作爲大量生產 的方法。 上述第（2 )項揭示的「利用各向異性蚀刻而^在基底 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 4528 5 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（6 ) 上製造均勻矽量子細線之方法」需要一沉積製程及氮化珍 SbNj的去除製程，及矽層的蝕刻製程β因此該方法的缺點 是高成本及良率不佳而導致生產力下降，因此很難作爲實 際的大量生產方法》 上述第（3)項在「形成金屬材料的量子點之方法」中利用 激射及蒸氣成長而作群集反應。因此很難確保晶粒的成長 位置’大小及密度的均勻及再製力，因此該方法很難作爲 大量生產方法。 上述第（4)項在「金屬材料之量子細線」需要極特殊的微 微結構體技術如AFM。惟，目前沒有裝置能在基底的整個 表面的期望位置中執行該成形，所以另一個問題是如何均 勻的形成具滿意再製力的細線寬度。在研發—大量生產裝 置時，有一些問題如關於如何管理對齊及如何確保實際的 生產量。 此外根據上述第（5)項參考前案在「當矽選擇性成長使用 光罩之氧化膜/氮化膜特徵及應用」中揭露的，成長的以 (其係多晶體)具有劣於單晶體的結晶，以不能實現一裝置 其具有極佳特性。此外因爲使用電子束，所以目前的生產 力較低，因此該方法很難作爲實際的大量生產方法。此 外’細線寬度是依電子束的束直徑而定，因此對於目前可 供使用的電子束直徑而言，不可能達成產生量子效應所需 不大於10 nm的尺寸。 發明總結 因此本發明的目的是提供一種能柄也丨 J疋极仏徑此控制一微-細粒子或細線 (請先W讀背面之注意事項再填寫本頁) 裝 --- I訂---------線.
b 5 8 2 5 4 A7B7 i、發明說明（7 ) (請先閱讀背面之注意事項再填寫本頁) 成長位置之微結構體製造方法，達成微細粒子或細線成長 大小及密度之滿意均勻及再製力，及使一半導體裝置實 現’其在不使用任何特殊微製造技術下能透過簡單製程而 以高良率及高生產力之低成本製造出，並具有極佳特徵適 於作大量生產，以及採用此微結構體之半導體裝置。 爲了達成上述目的，本發明提供一種微結構體製造方 法，包含以下步騾： 在一半導體基底表面之至少一部分上形成一絕緣薄膜， 具有一較大膜厚區域及一較小膜厚區域之一區域；以及 僅在絕緣薄膜之較小膜厚區域中選擇性地形成含至少一 微細粒子及一細線之微結構體，其各包含一金屬或半導 體。 經濟邹智慧財產局員Η消費合作杜印製 上述微結構體製造方法能在半導體基底表面之至少一部 分中形成絕緣薄膜，具有較大膜厚區域及較小膜厚區域， 然後僅在絕緣薄膜之較小膜厚區域中選擇性地形成含至少 一微細粒子及細線之微結構體，該微細粒子及細線由金屬 或半導體製成。因此藉由控制位置其中藉由一般膜形成 法，微影法，蝕刻法等即可形成絕緣薄膜的較小膜厚區 域，可控制微細粒子或細線的成長位置，而且微細粒子或 細線大小及密度的均勻及再製力也令人滿意。能在不使用 任何特定微製造法之下透過諸簡單製程而形成含微細粒子 或細線之微結構體，其大小能產生量子效應，因此能達成 —種微結構體製造方法，其能減少製造成本且適於大量生 產以確保高良率及高生產力。藉由使用上述|結構體，即 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 )
45285 6 五、發明說明（8 ) 可實現一種具極佳特徵之半導體裝置。 在一實施例的微結構體製造方法中，在半導體基底表面 上形成絕緣薄膜之步驟包含在半導體基底表面上形成一絕 緣薄膜，然後僅減少絕緣薄膜部分區域之厚度。 根據上述實施例的微結構體製造方法，藉由一般膜形成 法，微影法，蝕刻法等，一旦在半導體基底表面上形成絕 緣薄膜，然後僅減少絕緣薄膜部分區域之厚度。因此可透 過諸簡單製程而在絕緣薄膜上形成較薄區域。 在一實施例中，在半導體基底表面上形成絕緣薄膜之步 驟包含：形成一第一部分而成爲半導體基底表面上之較厚 區域，僅去除第一部分之部分區域，然後第二部分而成爲 半導體基底表面上之較薄區域’而第一部分則由此去除。 根據上述實施例的微結構體製造方法，一旦在半導體基 底表面上形成第一部分，藉由僅去除第一部分之部分區域 且在部分暴露半導體基底表面後即在半導體基底表面上形 成第二部分，而第二部分則由此去除。因此藉由控制位置 其中藉由一般膜形成法’微影法，姓刻法等即可形成半導 禮基底表面之暴露區域’且可易於控制其中形成微結構體 之位置。 在一實施例中，在半導體基底表面上形成第一部分後， 藉由使第一部分圖案化即可部分地暴露半導體基底表面， 然後藉由氧化半導體基底表面之暴露區域而形成第二部 分。 根據上述實施例的微結構體製造方法，藉-由氧化半導體 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閱讀背面之注意事項再填寫本頁) --------訂------ - . 經濟部智慧財產局員工消費合作社印製 4528 5 6 Α7
基底表面之暴露區域而形成第二部分。因此可透 製程而得到較小膜厚區域。 带間早 在-實施例中，在半導體基底表面上形成第一部分後 楮由使第-部分圖案化而部分地暴露半導體基底表面，炊 後第二部分沉積在半導體基底表面之暴露區域。 h 根據上述實施例的微結構體製造方法，第二部分沉積 半導體基底表面之暴露區因此可透過諸簡單製程 得到較小膜厚區域。 一實施例更包含在半導體基底表面上形成絕緣薄膜之步 驟前，在半導體基底表面上形成一邊緣部分之步報，而其 中在半導體基底表面上形成絕緣薄膜之步驟包含藉由氧化 半導體基底表面而形成絕緣薄膜，而邊緣部分形成在該半 導體基底表面上，以形成較小膜厚區域，其厚度小於絕緣 薄膜邊緣部分之其他區域之厚度。 根據上述實施例的微結構體製造方法，藉由在半導體基 底表面上初步形成邊緣部分（末端，邊緣，階狀部分角落， 尖銳部分，刀刃邊緣或類似者）及氧化半導體基底表面而 在邊緣部分中形成比其他部分薄的氧化膜。這是因爲在氧 化期間釋出的應力不會在邊緣部分前進，而且氧化膜厚度 變的比其他部分小。這趨勢於氧化溫度降低時更明顯。因 此藉由氧化半導體基底（其表面上形狀已初步處理過），即 可容易的在氧化膜上形成較小膜厚區域以作爲絕緣薄膜。 一實施例更包含在半導體基底表面上形成絕緣薄膜步驟 前’在半導體基底表面上形成具有等級差或尖銳邊緣之形 -12 本纸張尺度適用中國國家標準（CNS)A4規格<210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ;裝--------訂---------線· 經濟部智慧財產局員工消費合作社印製 452856 Α7
五、發明說明（1〇 ) 經濟部智慧財產局員工消費合作社印製 狀之步驟，而其中在半導體基底表面上形成絕緣薄膜之步 驟包含藉由氧化半導體基底表面而形成絕緣薄膜，該表 面上形成具等級差或尖銳邊緣之形狀，俾形成較小膜厚區 域’其厚度小於絕緣薄膜之其他區域之厚度，而該其他區 域在形狀中具有等級差或尖銳邊緣。 根據上述實施例的微結構體製造方法，藉由在半導體基 底表面上初步形成具等級差之形狀，或是尖銳邊緣，及氧 化半導體基底表面，而在具等級差之形狀或尖銳邊緣上形 成比其他部分薄的氧化膜。這是因爲在氧化期間釋出的應 力不會在具寺級差之形狀或尖銳邊緣中前進，而且其氧化 膜厚度變的比其他部分小β這趨勢於氧化溫度降低時更明 顯。因此藉由氧化半導體基底（其表面上形狀已初步處理 過），即可容易的在氧化膜上形成較小膜厚區域以作爲絕緣 薄膜。 在一實施例中’僅在區域表面上形成微結構體之步驟， 該區域具有絕緣薄膜之較小膜厚度，包含將半導體基底引 入一反應室，將反應室抽眞空以便在反應室内產生不大於 10^托的高眞空，然後在反應室内使一材料氣體流動，並且 在不大於1〇-2托的材料氣體部分壓力下，僅在絕緣薄膜的較 小膜厚區域中使微結構體作蒸氣成長。 根據上述實施例的微結構體製造方法，將半導體基底引 入反應室，然後釋出反應室中之大氣成分及雜質如溼氣， 俾在反應室中產生不大於10^托的高眞空，因此在高純度環 境中激勵羞晶成長。接著藉由使材料氣體流動以達成不大 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ! ----^-----1 I----—ir-------- « * · > (請先閱讀背面之注意事項再填寫本頁) 4 5285 6 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（11 ) 於1〇-2托的材料氣體部分壓力’該微結構體，係一微細粒子 或一細線，僅在絕緣薄膜之較小膜厚區域中作蒸氣成長以 作爲基極。若此反應級中的材料氣體部分壓力超過10-2托， 則膜成長立即在絕緣薄膜之整個表面開始，所以不能達成 選擇性成長。如上所述，藉由一般高眞空CVD反應器而控 制眞空程度，引入量及材料氣體的引入時間，反應室内的 基底溫度等，即可以高再製力而均勻的形成期望大小及密 度的微細粒子或細線。 在一實施例中，微結構體是由砍製成；以及使用單珍規 (SiH4)’ 乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙氣矽烷（SiH2Cl2)， 及四氣矽烷（SiCl4)中之任一者作爲材料氣體。 根據上述實施例的微結構體製造方法，藉由使用單硬垸 (SiH4)，乙矽烷（Si2H6)’ 丙矽烷（Si3H8)’ 乙氣矽烷（SiH2Cl2)， 及四氣矽烷（SiCU)中之任一者作爲材料氣體，並且藉由一 般CVD反應器而導致一反應，俾在絕緣薄膜之較小膜厚區 域上形成上述由碎製造之微細粒子或細線，以進一步改良 微細粒子或細線大小及密度的均勻及再製力。 在一實施例中，微結構體是由鍺製成；以及使用單錯 (GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一者作爲材 料氣體 根據上述實施例的微結構體製造方法，藉由使用單錯 (GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一者作爲材 料氣體，並且藉由一般CVD反應器而導致一反應，俾在絕 緣薄膜之較小膜厚區域上形成上述由鍺製造之微細粒子或 -14- 本紙張尺度適用+國國家標準（CNS>A4規格（210 X 297公釐） -Ι1ΙΙΓ--------- ---- I I 訂·---- ---- • . * (請先閱讀背面之注意事項再填寫本頁) 45285 〇 A7 B7 五、發明說明（12 ) 細線，以進一步改良微細粒子或細線大小及密度的均勻及 再製力。 在一實施例中，微結構體是由鍺矽製成；以及 使用單矽烷（SiH4)，乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙氣 矽烷（SiH2Cl2)，及四氣矽烷（SiCl4)中之任一氣體，與單鍺 (GeH4)，乙錯（Ge2H6)，及四氟化鍺（GeF4)中之任一氣體之混 合氣體作爲材料氣體。 根據上述實施例的微結構體製造方法，藉由使用單矽規 (SiH4)’ 乙發烷（Si2H6)’ 丙碎炫（Si3H8)，乙氣梦燒（SiH2Cl2)， 及四氣矽烷（SiCl4)中之任一氣體，與單鍺（GeH4)，乙鍺 (Ge2H6)，及四氟化鍺（GeF4)中之任一氣體之混合氣體作爲材 料氣體，並且藉由一般CVD反應器而導致一反應，俾在絕 緣薄膜之較小膜厚區域上形成上述由鍺矽製造之微細粒子 或細線’以進一步改良微細粒子或細線大小及密度的均勻 及再製力。 在一實施例中，微結構體是由紹製成；以及使用一有機 铭作爲一材料。 根據上述實施例的微結構體製造方法，藉由使用有機鋁 如氫化雙甲基鋁（DMAH : (CHahAlH)作爲材料，因爲微細粒 子或細線是由鋁製成，並且藉由例如有機金屬CVD反應器 而導致一反應，俾在絕緣薄膜之較小膜厚區域上形成上述 由銘製造之微細粒子或細線，以進一步改良微細粒予或細 線大小及密度的均勻及再製力。 本發明也提供一種微結構體製造方法，包—含以下步驟： -15- 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公爱） {請先閱讀背面之注意事項再填寫本頁) 裝 訂---------線 經濟部智慧財產局員工消費合作社印製 45285 6 A7 五、發明說明（13 ) 在—半導體基底表面上形成一邊緣部分； 在半導體基底表面之邊緣部分以外之區域中形成一絕緣 $膜；以及僅在邊緣部分之表面上選擇性形成微結構體製 造方法，其是由半導體製造之細線。 經濟部智慧財產局員工消費合作社印製 現具極佳特徵之半導體裝置。 --------^ 1----裝*-- <請先Μ讀背面之注意事項再填寫本頁) .線. 根據本發明的微結構體製造方法，藉由例如氧化而在邊 緣部分以外之區域中形成絕緣薄膜，及在半導體基底表面 上蝕刻，而其中形成邊緣部分（末端，邊緣，階狀部分角 落，尖銳部分，刀刀邊緣或類似者），而微細線狀區域，其 中暴露半導體基底，則沿著邊緣部分形成。接著藉由cvd 反應器或類似者而將微結構體，其是由半導體製造之細 泉’選擇性地僅形成在邊緣部分之表面上，並且暴露半導 體基底。因此藉由控制位置，其中藉由一般膜形成法，微 影法，蝕刻法等即可形成沒有覆蓋著絕緣薄膜之邊緣部 分，可控制細線之成長位置，而且細線大小之均勻及再製 力也令人滿意。可以經由諸簡單製程且不使用任何特定微 製造法而產生微結構體，即具有寬度不大於1〇 nm<半導體 細線並且能產生量子效應，因此能達成一微結構體製造方 法，能減少製造成本且適於大量生產以確保高良率及高生 產力。藉由將上述微結構體當成一量子細線使用，即可實 在一實施例中，在邊緣部分以外之區域中形成絕緣薄膜 之步骤，包含藉由氧化半導體基底而形成絕緣薄膜，而造 緣部分在該半導體基底上形成’形成一膜區域，其厚度小 於絕緣薄膜之邊緣部分中之其他區域厚度，―然後藉由進— 16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱〉 45285 6
經濟部智慧財產局員工消費合作社印製 五、發明說明（14 ) 步蝕刻絕緣薄膜而僅暴露邊緣部分之半導體表面。 根據上述實施例的微結構體製造方法，藉由在半導體基 底表面上初步形成邊緣部分（末端，邊緣，階狀部分角落， 刀刀迻緣或類似者）及氧化丰導體基底表面，在邊緣部分上 形成比其他部分薄的氧化膜以作爲絕緣薄膜。這是因爲在 氧化期間釋出的應力不會在邊緣部分前進，而且絕緣薄膜 的膜厚變的比其他部分小。這趨勢於氧化溫度降低時更明 顯。藉由僅將膜區域’其厚度比其他區域之厚度小，從絕 緣薄膜之邊緣部分中去除，即能易於暴露邊緣部分之丰導 體表面。 實袍例更包含形成微結構體後，其係由半導體製造之 細線，藉由氧化而將微結構體，其係由半導體製造之細 線與半導趙基底之連接區域變質成一氧化膜。 根據上述的微結構體製造方法，形成微結構體後，其係 由半導體製造之細線，藉由氧化而將微結構體，其係由半 導體製造之細線，與半導體基底之連接區域變質成氧化 膜，藉由氧化膜可以將細線與半導體基底互相隔離。因此 可得到能施加在一單一電子裝置之量子細線。 在一實施例中，藉由氧化而將微結構體，其係由半導體 製造之細線，與半導體基底之連接區域變質成氧化膜之步 驟，包含一旦去除絕緣薄膜，接著藉由氧化而將微結構 體，其係由半導體製造之細線，與半導體基底之連接區域 變質成氧化膜。 根據上述實施例的微結構體製造方法，藉—由氧化而將微 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） il-h11----裝 -----訂---------線 » r , (請先閱讀背面之注意事項再填寫本頁> 4 5285 6
經濟部智慧財產局員工消費合作社印製 五、發明說明（15) 結構體，其係由半導體製造之細線，與半導體基底之連接 區域變質成氧化膜之前，即去除絕緣薄膜。接著藉由直接 氡化而將微結構體，其係由半導體製造之細線，與半導體 基底之連接區域變質成氧化膜。藉由如此作，可形成氧化 膜，其能可靠地隔離細線與半導體基底。 在一實施例中，僅在邊緣部分之表面上選擇性形成由半 導體製造心微結構體之步驟，包含將半導體基底引入反應 1，將反應室抽眞空以便在反應室内產生不大於丨托之高 眞空，然後在反應室内使—材料氣體流動，並且在不大於 10 2托的材料氣體部分壓力下，僅在邊緣部分之表面上使由 半導體製造之細線微結構體作蒸氣成長。 根據上述的微結構體製造方法，將半導體基底引入反應 至，然後釋出反應室中之大氣成分及雜質如溼氣，俾在反 應至中產生不大於1〇4托的高眞空，因此在高純度環境中激 勵爲晶成長。接著藉由使材料氣體流動以達成不大於1〇_2托 的材料氣體部分壓力，該微結構體即細線，僅在邊緣部分 (半導體基底之暴露區域中）之表面上作蒸氣成長以作爲基 極°若此反應級中的材料氣體部分壓力超過1〇-2托，則膜成 長互即在絕緣薄膜之整個表面開始，所以不能達成選擇性 成長°因此藉由一般高眞空CVD反應器而控制眞空程度， 引入量及材料氣體的引入時間，反應室内的基底溫度等， 即可以高再製力而均勻的形成由期望大小的半導體製造的 單晶細線。尤其是藉由使用由半導體製造的單晶細線，作 爲—電晶體之通道區域，即可在一方向中量化該區域，該 -18 - 本紙張尺度適用中關家標準（CNSM4規格⑽x 297公髮） ---------------^--------^---------^ * - - . . (請先閱讀背面之注意事項再填寫本頁)
45285 6 五、發明說明（16 ) 万向垂直於其中細線延伸以便在半導體細線中顯示線性傳 導之方向’因此抑制電子之彈性散射。因此可實現一超高 速電晶體’具有達成高達1〇6至1〇7 cm2/V . s總子移動之可 能。 在一實施例中，微結構體是由矽製成；以及使用單矽烷 (S1H4)，乙矽烷（Si^6)’ 丙矽烷（Si3Hs)’ 乙氣矽燒（SiH2Cl2), 及四氣矽烷（SiCl4)中之任一者作爲材料氣體。 根據上述實施例的微結構體製造方法，藉由使用單矽烷 (SiHO ’及乙矽烷⑸此），丙矽烷（si3H8)，乙氣矽烷 (SiHAh)，及四氣矽烷（Sicl4)中之任一者作爲材料氣體，並 且藉由一般CVD反應器而導致一反應，俾在絕緣薄膜之較 小膜厚區域上形成上述由石夕製造之微細粒子或細線，以進 一步改良微細粒子或細線大小及密度的均勻及再製力。 在一實施例中，微結構體是由鍺製成；以及使用單鍺 (GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一者作爲材 料氣體。 根據上述實施例的微結構體製造方法，藉由使用單鍺 (GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一者作爲材 料氣體，並且藉由一般CVD反應器而導致一反應，俾在絕 緣薄膜之較小膜厚區域上形成上述由鍺製造之微結構體， 以進一步改良微結構體大小及密度的均勻及再製力。 在一實施例中，微結構體是由鍺矽製成；以及 使用單矽烷（SiH4)，乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙氣 硬烷（SiH2Cl2) ’及四氣矽烷（SiCl4)中之任一農體，與單鍺 -19" 本纸張尺度適用中國固家標準（CNS)A4規格（210 X 297公釐） -1111 ---—II---裝·-------訂---------缘 • ' r ' ί請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 45285 6 經濟部智慧財產局員工消費合作社印製 A7 __B7 五、發明說明（17 ) (GeH4)，乙鍺（Ge^6)，及四氟化鍺（GeF4)中之任—氣體之混 合氣體作爲材料氣體。 根據上述實施例的微結構體製造方法，藉由使用單梦燒 (SiHO ’及乙矽烷⑸此）’丙矽烷（SisHs)，乙氣矽燒 (SiHfl2) ’及四氣矽烷（SiCl4)中之任一氣體，與單鍺 (GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一氣體之混 合氣體作爲材料氣體，並且藉由一般CVD反應器而導致— 反應，俾在絕緣薄膜之較小膜厚區域上形成上述由鍺矽製 造之微結構體，以進一步改良微結構體大小及密度的均勻 及再製力。 根據一實施例的半導體裝置係一半導體裝置，設置有— 源極區域，一汲極區域，一通道區域位於源極區域與汲極 區域之間，一閘極區域用以控制流過通道區域之通道電 流’ 一浮間區域位於通道區域與閘極區域之間，一第一絕 緣膜位於浮閘區域與閘極區域之間，及一第二絕緣膜位於 通道區域與浮閘區域之間，浮閘區域係由微結構體製造方 法形成之微結構體。 根據上述實施例使用微結構體之半導體裝置，藉由使用 由上述微結構體製造方法形成之微結構體作爲浮閘區域， 減少累積之電荷結果，所以可減少射入浮閘區域之電荷 量，因此允許實現一非揮發記憶體，其具有一低功率消 耗，一向密度，及一大容量。可實現—非揮發記憶體以確 保低成本，高良率及高生產力，且適於大量生產。此外使 用本發明的半導體裝置可裝在與矽製成的大型積體電路相 -1,. U ^ 1 —^ ^--------^----------^ (猜先閱讀背面之注意事項再填寫本頁) 20- 45285 6 A7 B7 五、發明說明（18 ) 同的基底上，以作爲具有一量子點或一量子細線之半導體 裝置，其係單一電子裝置之基礎。 (請先閱讀背面之注意事項再填寫本頁) 一種使用一實施例的微結構體之半導體裝置係一半導體 裝置，設置有一源極區域，一汲極區域，一通道區域位於 源極區域與汲極區域之間，一閘極區域用以控制流過通道 區域之通道電流’及—閘絕緣膜位於通道區域與閘極區域 之間’通道區域係一細線，由微結構體製造方法形成之半 導體製造。 根據半導體裝置其使用上述實施例的微結構體，藉由使 用由上述微結構體製造方法形成之半導體所製成之細線作 爲通道區域，即可在一方向中量化該通道區域，該方向垂 直於其中細線的延伸以便顯示線性傳導之方向。因此可得 到说在超高速操作之電晶體’所以一超高速電晶體可確保 低成本’南良率且適於大量生產。使用本發明微結構體的 半導體装置可裝在與矽製成的大型積體電路相同的基底 上，以作爲具有一量子點之半導體裝置，其係量子效應之 基礎。 經濟部智慧財產局員工消費合作社印製 —種使用一實施例的微結構體之半導體裝置係一半導體 裝置’設置有藉由微結構體製造方法形成之半導體製造之 微細粒子，形成絕緣膜以使微細粒子置於諸絕緣膜與諸電 極之間’其形成以進一步使諸絕緣膜置於諸電極之間，微 細粒子藉由在諸電極上施加一電壓而發光。 根據半導體裝置其使用上述實施例的微結構體，藉由將 微細粒子’其由上述微結構體製造方法形成之半導體製 -21 - 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 452356 A7 _ B7 五、發明說明（19 ) 造，置於諸絕緣膜之間，並且進一步將諸絕緣膜置於諸電 極之間，微細粒子即具有一直接轉移型帶結構。若藉由將 一電壓施加在諸電極上而形成一随道電流以使一電子射入 微細粒子，則一電子轉移發生在微細粒子中，因而發光。 因此，可實現一發光裝置，以確保低成本，高良率且適於 大量生產。使用本發明微結構體的半導體裝置可裝在與碎 製成的大型積體電路相同的基底上，以作爲具有—量子點 之半導體裝置，其係量子效應之基礎。藉由將此半導體裝 置應用在一發光装置或一光電轉換器上，即可達成一電子 電路與一光學連通電路的整合。 附圖簡單説明 由以下詳細説明並配合附圖即可更了解本發明，該説明 及附圖爲説明性’因此不應視爲本發明的限制，其中： 圖iA，1B，1C，m&1E的圖形在顯示—微結構體或微細 粒子的成長過程； 圖2八，2B，2C及2D的製程圖顯示根據本發明第—實施例 的微結構體製造方法； ' 圖3A，3B，jC，3D及3E的製程圖顯示根據本發明第二實 施例的微結構體製造方法； 圖4A，❿及化的製程圖顯示根據本發明第三實施例的微 結構體製造方法； 圖5是上述第三實施例微結構體製造方法所製造的微細粒 子的放大剖視圖； ^ 圖6是作爲半導體裝置的非揮發記憶體的平面圖，其使用 -22- 未紙張尺度適5中國國家標準<CNS)A4規格（210 x 297公f「-------- (請先閱讀背面之注意事項再填寫本頁) I --------訂--------- 45285 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（20 ) 根據本發明第四實施例的微結構體； 圖7是沿著圖6線VII-VII看去的剖視圖； 圖8A是沿著圖6線VIII-VIII看去的剖視圖； 圖8 B是沿著圖6線VIII-VIII看去的剖視圖，在此例中使用 微細粒子； 圖9A是作爲半導體裝置的MOSFET的平面圖，其使用根 據本發明第五實施例的微結構體； 圖9B是沿著圖9A的線B-B看去的剖視圖； 圖9C是沿著圖9A的線C-C看去的剖視圓： 圖10是作爲半導體裝置的發光裝置的平面圖，其使用根 據本發明第六實施例的微結構體； 圖ΠΑ’ 11B，11C及11D的圖形顯示細線的成長過程，其 由根據本發明的微結構體製造方法的半導體裝置所製造 出； 圖12是圖11A重要部分的放大剖視圖； 圖13A，13B及13C的立體圖顯示細線的製程，其由根據本 發明第七實施例的微結構體製造方法所形成的半導體裝置 製造出； 圖14A是形成細線後細線上的剖視圖； 圖14B的剖視圖顯示一狀態其中細線與半導體基底藉由氧 化而互相隔離； 圖15 A是形成細線後細線上的剖視圖； 圖1533的剖視圖顯示一狀態其中氧化膜已去除； 圖15C的剖視圖顯示一狀態其中細線與半導—體基底於去除 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----·'---------裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) A7 45285 6 --§z_____ 五、發明說明（21 ) 氧化膜後藉由氧化又互相再度隔離； 圖16是作爲半導體裝置的非揮發記憶體的平面圖，其使 用根據本發明第八實施例的微結構體； 圖17是沿著圖16線XVII-XVn看去的剖視圖： 圖18是沿著圖16線XVIII-XVIII看去的剖視圖； 圖19Α是作爲半導體裝置的MOSFET的平面圈，其使用根 據本發明第九實施例的微結構體； 圖19Β是沿著圖19Α線Β-Β看去的剖視圖； 圖19C是沿著圖19Α線C-C看去的剖視圖； 圖20是^用量子點的單一電子電晶體的剖視圖，以作爲 使用一習知微結構體的半導體裝置； 圖21是使用量子點的發光裝置的剖視圖，以作爲使用— 習知微結構體的半導體裝置； 圖22A，22B，22C及22D的製程圖在解釋根據習知微結構 禮製造方法的S i量子細線製造方法； 圖23的圖形顯示單一電予裝置的汲極電流的閘極依附， 其使用上述Si量子細線；以及 圖24A，24B及24C顯示利用習知選擇性成長的s丨細線成長 過程。 較佳實施例詳細説明 以下根據附圖所示的實施例而詳細説明微結構體形成方 法及使用本發明微結構體的半導體裝置。 本發明人經由實驗發現以下事實，當形成在半導體基底 表面上的絕緣薄膜的膜厚中有_差異時，微細粒子或細線 -24 - 本紙張尺度適用中國國家標準χ 297公釐） < I ^.ΊI 農--------訂---------線 • · ί靖先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 45285 6 A7 _ B7 五、發明說明（22 ) 會選擇性的僅形成在具有小膜厚的區域中。在解釋這些實 施例之前，先在以下説明微細粒子或細線的選擇性成長。 圖1A至圖1E顯示當製造的Si微細粒子要在氧化膜2的較 大膜厚度的區域2a及較，〗、膜厚度的區域2b中成長時的成長 過程，以作爲形成在夕基底1表面上的絕緣薄膜。 首先若是在碎基底1表面上形成的氧化膜2 (其具有較大 膜厚度區域2a及較小膜厚度區域2b)置於反應室，並且在 南眞空高純度的環境中作少量反應氣體的流動，則氣體分 子（其會黏在氧化膜2的表面）會在初始時間或是所謂等待時 間中在表面上移動，而且接著氧化膜2表面上不形成任何 東西（圖1A)。接著當+待時間過去而且在氧化膜2表面上 形成核心時’即在核心四周形成一微細粒子3 (圖1B)。此 等待時間是依氧化膜2或基極絕緣膜的膜厚而定。因此_ 微細粒子3a首先選擇性形成在氧化膜2的較小膜厚區域2b中 (圖1C)。這假設當氧化膜2的膜厚減少時，導因於發生為 晶成長以反映通過氧化膜2的矽基底1結晶，或者導因於以 下事實’即氧化膜2的較小膜厚表面狀態是所謂單點而與 膜厚區域不同。接著當時間過去後，也在氧化膜2的較大 膜厚區域2a中形成微細粒子4，如圖1D及圖1E所示，而且 在較小膜厚區域2b側也有一成長的微細粒子3b (圖1D)。接 著若成長繼續，則在氧化膜2的較大膜厚區域2a側之上成長 一微細粒子4a，並且在較小膜厚區域2b側上成長一微細粒 子3c (圖1E)。可以選擇性的成長一 S i細線，類似於藉由將 氧化膜2的較小膜厚區域2b形成爲一線能形狀.的上述成長過 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----^----；—----装--------訂---------線 (請先閱讀背面之注意事項再填寫本頁〕 4528 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（23 ) 程。 如上所述，藉由半導體基底表面上形成的絕緣薄膜的膜 厚中的差，即可選擇性的形成微結構體（微細粒子或細 線）’而且接著説明以下實施例，即微結構體製造方法及一 半導體裝置，其使用利用此特徵的微結構體。 (第一實施例） 圖2A至圖2D的製程圖在解釋本發明第一實施例的微結構 體製造方法。 首先如圖2A所示’將矽基底11表面氧化以形成具7 nm膜 厚的氧化膜12。 接著如圖2B所示，藉由電子束微影技術而形成防蝕塗層 圖案13，其具有20 nm寬的去除區域14。 接著如圖2C所示，藉由稀釋的氫氟酸（其具有〇5%的濃 度）以蝕刻氧化膜1 2，直到剩餘膜具有2 ηιη的厚度，以形 成較小膜厚區域12b ’然後去除防蝕塗層圖案丨3。 接#如圖2D所示’整個基底置入等於高眞空cvd (化學 蒸汽沉積）反應器的反應室，然後將反應室抽眞空以產生約 10—8托的眞空。然後使乙矽烷（5丨汨6)以18 sccm的速率流動12〇 秒’並且將基底溫度設定在59〇X，以便僅在具2 nm氧化膜 厚的部分（較小膜厚區域12b)中選擇性成長一S丨晶體。藉由 此操作，可形成具2〇 nm寬及9 nm高的細線15。 如上所述，作爲由矽Si製成的細線15可選擇性僅形成在 氧化膜12的較小膜厚區域中’以作爲基極的絕緣薄膜。因 此，藉由控制其中形成氧化膜12的較小膜厚區域12b位置， -26- 本紙張尺度適用中固國家標準（CNS)A4規格⑵0x297公髮） {請先閱讀背面之注意事項再填寫本頁) -I -------—訂.--— — — — —— 經濟部智慧財產局員工消費合作社印" 45285 6 A7 __B7 五、發明說明（24 ) 即可達成細線15的成長位置控制，而且可使細線i 5的大小 及密度的均勻與再製力得到滿意。微結構體製造方法也可 達成能在低成本下，經由簡單製程且不使用任何特定微製 造技術而產生微結構體，因此適於大量生產以確保高良率 及高生產力。 藉由以下製程’即在矽基底11表面上形成氧化膜12，以 及然後藉由僅蝕刻氧化膜12的部分區域以減少厚度，透過 簡單製程即可在氧化膜12上容易的形成較小膜厚區域12b » 藉由將矽基底11 (其上形成氧化膜12)引入反應室，然後 在反應室中產生不大於10*托的高眞空，以釋出大氣成分及 雜質如澄氣，然後在反應室内使材料氣體流動，並且產生 不大於10·2托的材料氣體部分壓力，而細線15的磊晶成長僅 能在氧化膜12的較小膜厚區域12b中激勵以作爲基極。若反 應級中的材料氣體部分壓力超過10-2托，則膜成長立即在絕 緣薄膜的整個表面開始，所以不能達成選擇性成長。 根據第一實施例的微結構體製造方法而藉由將防蝕塗層 圖案的開口形成在離散的微細圓，也可僅在氧化膜12的較 小膜厚區域12b中選擇性形成微細粒子。因此藉由控制防蝕 塗層圖案的開口的形狀及大小，即可控制微結構體的晶體 形狀及大小。 (第二實施例） 圖3A至圖3E的製程圖用以解釋本發明第二實施例的微結 構體製造方法。 首先如圖3A所示，使矽基底21表面氧化，w形成一氧化 -27- 本紙張尺度適用中囷國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·--^------ 45285 i A7 -------- B7 五、發明說明（25 ) 膜22作爲具6 nm膜厚的第一部分。即使若si〇2，si3N4的絕緣 膜或類似者或疊層絕緣膜則藉由CVD方法而在碎基底21上 沉積，如以下所述的細線成長不會實質改變。 接著如圖3B所示，藉由電子束微影技術而形成具去除區 域24的防蝕塗層圖案23,該區域24具有20 nm的寬度。 接著如圖3C所示，蝕刻氧化膜22直到藉由乾蚀刻方法而 暴露矽基底21表面，以形成一暴露區域25。 接著如圖3D所示’藉由去除防蝕塗層圖案23及然後再度 作相同的氧化，即形成具2 nm膜厚的薄氧化膜27以作爲Si 表面的暴露區域中的第二部分。在此級中，尚未钱刻的氧 化膜22 (如圖3C所示）則成爲氧化膜26，其具有7 nm的膜厚 並作爲第一部分。即使若Si〇2，Si3N4的絕緣膜或類似者或疊 層絕緣膜則藉由CVD方法而在矽基底21上沉積2 nm厚度， 如以下所述的細線成長不會實質改變。惟，時常發生以下 情況’即藉由CVD方法而產生一薄膜以具有較大膜厚度以 便能完成選擇性成長，而且可以完成高達5 nm膜厚度的選 擇性成長。 接著如圖3E所示’整個基底置入等於高眞空CVD反應器 的反應室’並且將反應室抽眞空以便在反應室内產生約1 〇-8 托的眞空。然後使乙矽烷（Si2H6)以18 seem的速率流動120 秒，並且將基底溫度設定在590°C，以便僅在（氧化膜27)的 較小膜厚區域中選擇性成長一Si晶體。藉由此操作，可形 成具2 0 nm寬及9 inn高的細線2 8。 如上所述，作爲由矽Si製成的細線28可選.擇性僅形成在 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -1 --------訂--------- 經濟部智慧財產局員工湞貲合作社印製 經濟部智慧財產局具工消費合作社印製 45285 6 A7 _____B7 五、發明說明（26 ) 較小膜厚度氧化膜27之中，以作爲基極的絕緣薄膜。因 此’藉由控制其中形成較小膜厚度氧化膜27的位置，即可 達成細線28的成長位置控制，而且可使細線28的大小及密 度的均勻與再製力得到滿意。微結構體製造方法也可達成 能在低成本下’經由簡單製程且不使用任何特定微製造技 術而產生微結構體’且適於大量生產以確保高良率及高生 產力。 藉由一旦形成氧化膜22 (作爲矽基底21的第一部分）及僅 去除氧化膜22的部分區域以部分暴露矽基底21表面，然後 形成氧化膜27 (作爲妙基底21表面上的第二部分），而氧化 膜22已從其中去除’則可易於在矽基底21表面上形成較小 膜厚區域（氧化膜27)。 藉由形成氧化膜27以作爲第二部分，其經由砍基底1表面 的暴露區域氧化’則可經由簡單製程而得到具較小膜厚度 的氧化膜27。也可接受在夕基底21表面的暴露區域上沉積 第二部分，以形成較小膜厚區域。 根據第二實施例的微結構體製造方法而藉由將防钱塗層 圖案的開口形成在離散的微細圓，也可接受僅在氧化膜 的較小膜厚區域中選擇性形成微細粒子。因此藉由#制 姓塗層圖案開口的形狀及大小，即可控制微結構體的晶體 形狀及大小。 (第三實施例） 圖4Α至圖4C的製程圖用以解釋本發明第三實施例的微舌士 構體製造方法。 一 -29- 本紙張尺度適用中园國家標準（CNS)A4規格（210 X 297公釐） (請先W讀背面之注意事項再填寫本頁) --------訂---,·----- 452856 A7 B7 五、發明說明（27 ) 首先如圖4A所示’藉由乾蝕刻法而形成溝32及階狀部分 33 » (請先Μ讀背面之注意事項再填寫本頁) 其次，如圖4B所示，氧化一矽基底31以便於矽基底31之 表面上形成一氧化膜30。在此級中，至於氧化膜3〇，第— 平的部分則成爲具6 nm膜厚的較大膜厚區域35，而溝32的 兩側壁的上端及階狀部分33的上端角落邊緣部分34則成爲 具2 nm膜厚的較小膜厚區域36，其比較大膜厚區域35薄。 這是因爲釋出的應力不會在氧化期間於邊緣部分34前進， 而且氧化膜厚度變的比其他部分小。此趨勢於氧化溫度降 低時更明顯。在此例中，邊緣部分表示末端，邊緣，階狀 部分角落，尖銳部分，刀刃邊緣或類似者，1不受限於溝 的兩側壁的上端及階狀部分的上端角落部分。 線 接著如圖4C所示’整個基底置入等於高眞空cvd反應器 的反應室，並且將反應室抽成約i 0.8托的眞空。然後使乙妙 烷（Si^6)以18sccm的速率流動120秒，基底溫度則設定在59〇 °C ’以便沿著溝3 2的兩側壁的上端及階狀部分33的上端角 落部分（垂直於圖4平面的方向）形成細線3 7。 經濟部智慧財產局員工消費合作社印製 藉由改變成長條件即可在細線位置形成一微細粒子，圖5 顯示具約30nm大小的Si微細粒子38的放大，藉由此第三實 施例的微結構體製造方法以進一步減少氧化膜的膜厚，以 使S i微細粒子38成長。在此例中，氧化膜30的較厚區域有 約30埃的膜厚T 1，而較薄區域36具有約15埃的膜厚Τ2。 雖然已參考圖4A至圖4C來説明溝的兩側壁的上端及階狀 部分的上端角落部分，但是邊緣部分也可具方在此例中得 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐) 452856 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（28 到的針狀的尖銳形狀’或刀刀邊緣狀形狀，其中當乾钱刻 碎基底時，藉由將微細點狀或細小的線性圖案當成另一妒 狀使用即可實施蝕刻。 根據上述微結構體製造方法，可在邊緣部分34藉由氧化 矽基底31表面而易於形成比其他部分（較厚區域35)薄的氧 化膜（較薄區域36)，而邊綠部分34則在該矽基底3丨上開始 形成。 (第四實施例） 圖6是作爲半導體裝置的非揮發記憶體（快閃eEPROM或 類似者）的平面圖’其使用根據本發明第四實施例的微結構 體。圖7是沿著圖6線VII-VII看去的剖視圖。 在圖6及圖7中，在碎基底41上形成受到元件隔離區域42 園繞的矩形區域，而且大約在垂直於長度方向的方向中形 成一階狀部分46 (大約在上述區域的中央）。然後將矽基底 41氧化以形成一隧道絕緣膜45作爲第二絕緣膜。接著在階 狀部分46的上端角落部分的隧道絕緣膜45成爲區域45a，其 具有的膜厚小端其他部分的膜厚。在此級中，隧道絕緣膜 45的較薄區域45a具有2 nm的膜厚。接著藉由第三實施例的 細線製造方法而形成毫微米大小的細線47A作爲隧道絕緣 膜45的較薄區域45a上的浮閘區域。接著在隧道絕緣膜45上 形成一控制閘絕緣膜48作爲第一絕緣膜並且具有1〇 nm的膜 厚，以及藉由CVD法而形成細線47A。接著在控制閘絕緣膜 48上形成閘電極49，然後以閘電極49射入雜質離子作爲光 罩，以便在矽基底41上形成源極區域43及汲米區域44。對 -31 - 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） I-·---.T--^------裝--------訂 i·^----ί 線 (請先閱讀背面之注意事項再填寫本頁) 45285 i 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29 ) 應閘電極49的區域（位於源極區域43與汲極區域44之間）則 成爲動作區域40。如上所述，產生的該非揮發記憶體是使 用位於動作區域4〇與閘電極49之間的浮閘區域中的細線 47A。 圖8A是沿著圖6線VIII-VIII看去的剖視圖，而細線47A的 排列則大約垂直於方向的交又點，其中源極區域43及汲極 區域44的排列如圖6所示。 若微細粒子形成在圖6，7中的細線位置，接著如沿著圖 6線VIII-VIII看去的圖8B所示，許多微細粒子47B排列著， 其方向垂直於其中排列源極43及没極區域44的方向（如圖6 所示）。 如上所述，使用細線47A或微細粒子47B，在浮閘區域 中，即可減少浮閘區域中累積的電荷。因此可以實現一非 揮發記憶體，其具有極小的功率消耗，極高密度及大容 。 藉由使用由上述微結構體製造方法形成的細線47A或微 細粒子47B (由矽Si製成）’即可實現一非揮發記憶體或類 似者以確保低成本高良率及高生產力且適於大量生產。 由第一實施例或第二實施例的微結構體製造方法可形成 細線或微細粒子的微結構體。細線或微細粒子的材料不限 於半導體，而材料可以是金屬。 (第五實施例） 圖9A是作爲半導體裝置的MOS (金屬氧化半導體）FET (場效電晶體）的平面圖’其使用根據本發明第五實施例的 -32- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） --1---.·'--^---------------訂·-------I (請先閱讀背面之注意事項再填寫本頁)
45286 B A7 --------------B7______ 五、發明說明（30 ) 微結構體。圖9B是沿著圖9A的線b_b看去的剖視圖。圖9C 是沿·著圖9A的線C-C看去的剖視圖。 如圖9A至圖9C所示，在矽基底5丨上形成—階狀部分53， 然後將矽基底5 1氧化以形成一絕緣膜52作爲第二絕緣膜。 接著階狀部分53上端角落部分處的絕緣膜52的膜厚變的比 其他部分的厚度小。接著藉由使用第三實施例的微結構體 製造方法’而僅在絕緣膜52的階狀部分53上沿著較小膜厚 區域52a的一部分中形成由毫微米大小的半導體製成的細線 54。接著藉由CVD法而在絕緣膜52及細線54上形成具膜厚 30 nm的閘絕緣膜55。接著在閘絕緣膜55上形成一閘電極 56，然後以閘電極56射入雜質離子作爲光罩，以便在細線 54上形成源極區域57及汲極區域58。細線54的源極區域57 與汲極區域58之間的部分則成爲通道區域59。接著藉由使 細線54具有不大於數十nm的寬度，以便在一方向量化通道 區域59 ’該方向垂直於細線54延伸以展示線性傳導的方 向，以得到高速的MOSFET。 如上所述，藉由使用細線5 4的通道區域59部分（由矽s i 製造的微結構體），即可實現一超高速電晶體或類似者以確 保低成本，高良率及高生產力並且適於大量生產。 注意：第一或第二實施例的微結構體製造方法可用以形 成細線5 4。 (第六實施例） 圖10是作爲半導體裝置的發光裝置的剖視圖，其使用根 據本發明第六實施例的微結構體。 二 -33- 本紙張尺度遶用中國國家標準（CNS>A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁)
------- 11 · I I HI I 線 經濟部智慧財產局員工消費合作社印製
452B5 B A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（31 如圖10所示，在矽基底61上形成一階狀部分66，然後將 梦基底61氧化以形成一絕緣膜62。階狀部分66上端角落部 分處的絕緣膜62的膜厚變的比其他部分的厚度小。接著藉 由使用第三實施例的微結構體製造方法，而在絕緣膜62的 階狀部分66上沿著較小膜厚區域而形成許多微細粒子63， 具有數十毫微米的直徑。然後藉由CVD法而在絕緣膜62及 細線63上形成具膜厚30 nm的閘絕緣膜64。此外在閘絕緣膜 64上形成一透明的閘電極（1丁〇 :碘錫氧化物）65。藉由將 微細粒子63置於絕緣膜62與64之間，以及將絕緣膜62與64 置於硬基底61與透明電極65之間’微細粒子63即可具有直 接的轉移型帶結構。接著將電壓加入透明電極65及矽基底 61 ’隧道電流則在絕緣膜62與閘絕緣膜料之間流動。藉由 隨道電流而將電子射入微細粒子63，電子轉移即發生在微 細粒子63中，因而發光。 藉由使用由矽S i製成的微細粒子63，即可實現—發光裝 置以確保低成本，高良率及高生產力並且適於大量生產。 第一或第二實施例的微結構體製造方法可用以形成微細 粒子6 3。 本發明人又發現一種方法以便在半導體基底表面上邊緣 部分以外的區域中形成一絕緣薄膜，而邊緣部分即形成在 該表面上，並且選擇性的僅在邊緣部分的半導體表面上形 成一細線，首先，此細線的此選擇性成長如以下所述。 圖11A至11D的圖形顯示一成長製程’在該例中製造的Si 細線可以在逄緣部分103的半導體表面上成耒，而該部分 -34- I紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ ---- ^·'：--------------訂--------- - % * (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（32) 103形成在矽基底101的表面上。 首先具氧化膜104的發基底1〇1形成在階狀部分以外的 區域中’而邊緣部分103則置於反應室中，而少量的反應氣 體在高眞空及高純度的環境中流動。在此例中，氣體分子 (其會黏在氧化膜104的表面）會在初始時間或是所謂等待時 間中，在表面上移動之前即分開，而且接著氧化膜1〇4表面 上不形成任何東西（圖11Α)。在此等待時間中，一微細晶體 105在邊緣部分103的表面上成長（圖丨ιΒ)，而一細線1〇6選 擇性的僅在邊緣部分103的暴露部分中作磊晶成長，其中暴 露半導體表面（圖11C)。接著隨著時間的過去一微細粒子 108也形成在氧化膜1〇4的表面上如圖11D所示，也在邊緣部 分103的表面上形成一成長的微細細線丨〇7 (圖11D)。 圖12是圖11A重要部分的放大剖視圖，而説明在矽基底 101上的邊緣部分103 (如圖11A至圖11D所示）成爲細線1〇6 及矽基底101的連接區域109。 如上所述’微結構體（細線）可以選擇性的在半導體表面 上形成的邊緣部分中形成。利用此特徵的微結構體製造方 法及使用該微結構體的半導體裝置如以下所述。 (第七實施例） 圖13 A至圖13C的立體圖顯示細線的製程，其由本發明第 七實施例的微結構體製造方法所形成的半導體裝置製造 出。 首先如圖13 A所示，藉由一般的微影術及乾蝕刻法而在矽 基底111上形成溝112 (具有500埃的深度）。- -35- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X '297公釐〉 ζ請先Μ讀背面之注意事項再填寫本頁) 裝--------訂---------線 A7
4 5285 6 五、發明說明（33 ) 接著在矽基底111表面上形成—熱氧化膜113 (其平面部分 具有7 nm的膜厚）。在此級中，邊緣部分丨14的氧化膜（位於 溝112的上端角落邵分）具有5 nm的膜厚，其與其他部分的 膜厚相比較薄。在此例中，邊緣部分表示末端，邊緣，階 狀部分角落，刀刀邊緣或類似者’且不受限於溝的兩側壁 的上端及階狀部分的上端角落部分。例如，邊緣部分也可 具有在此例中得到的針狀的尖銳形狀，或刀刀邊緣狀形 狀，其中當乾蚀刻矽基底時，籍由將微細點狀或細，!、的線 性圖案當成一光罩使用即可實施蝕刻。 接著如圖13B所示，去除氧化膜ι13的薄膜部分。亦即若 假設平面部分的氧化膜厚度是1,5 nm厚的熱氧化膜120 (藉 由蝕刻氧化膜113達5.5 nm而得到），則矽基底1丨丨表面會沿 著溝112的上端角落部分的邊緣部分114，而暴露在5 nm寬 的線性區域115中。 接著圖13B所示的基底則置入高眞空CVD反應器的反應 室，並且將反應室抽成眞空以產生約1 〇 -8托的眞空。然後 使乙矽烷（Si2H6)以18 seem的速率流動60秒，基底溫度則設 定在59(TC，以便S i僅在線性區域115 (如圖13B所示）作選 擇性的磊晶成長，其中暴露矽基底111如圖13C所示。藉由 此操作，可形成具1 〇 nm寬的S i細線116。 此外形成細線116以後，細線116與矽基底111及熱氧化膜 120的連接區域即氧化’直到平面部分具有6.5 nm的氧化膜 厚度，而且藉由氧化膜121而將氧化細線117及矽基底111互 相隔離（參考圖14A及圖14B)。 - -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公S ) -----：----1----- I --------訂·-------- f靖先閱讀背面之注意事項再嗔寫本頁} 經濟部智慧財產局員工消費合作社印製 452856 A7 B7 五、發明說明（34) (請先閱讀背面之注意事項再填寫本頁) 氧化該隔離之前藉由將圖15所示狀態的半導體表面上剩 餘的氧化膜120 (其平面部分有1,5 nm的厚度）去除，以建立 一狀態如圖15B所示，然後氧化細線116及梦基底111，即形 成一熱氧化膜122如圓15C所示，而且藉由時間形成具5 nm 膜厚的氧化膜119，而將氧化細線118及矽基底ill互相隔離 (參考圖15A至圖I5C)。 因此形成的細線117 (或細線118)具有約5 mn的寬度。 如上所述’細線116 (作爲由矽S i製成的微結構體）可選 擇性的僅形成在邊緣部分114的表面上，以作爲基極。因 此，藉由控制位置，其中藉由一般膜形成法，微影法，蝕 刻法等即可形成邊緣部分（沒有覆蓋著絕緣薄膜），可控制 細線i 16的成長位置，而且細線π 6大小的均勻及再製力也 令人滿意。能實現一微結構體的微結構體製造方法可達成 在低成本下，經由簡單製程且不使用任何特定微製造技術 而產生微結構體’因此適於大量生產以確保高良率及高生 產力。 經濟部智慧財產局員工消費合作社印製 藉由開始在碎基底Π1表面上形成邊緣部分〖Μ並且氧化 矽基底111表面，即形成熱氧化膜113以作爲絕緣氧化膜， 其在邊緣部分114中具有的氧化部分比其他部分薄。藉由熱 氧化膜113並且僅去除熱氧化膜113的較小膜厚區域，即可 易於僅暴露邊緣部分114的半導體表面。 藉由氧化細線116與矽基底111的連接區域以便使該區域 變質成爲氧化膜119，並且用氧化膜119將細線丨丨6及矽基底 111互相隔離，即可得到量子細線，其可加入單一電子裝置 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公楚） 452856 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（35) 中 〇 熱氧化膜120—旦去除後，接著在氧化細線116與矽基底 U1的連接區域之前，將細線116與矽基底^丨丨的連接區域直 接氧化，以便使該區域變質成爲氧化膜i丨9，而使該連接區 域變質成爲氧化膜119，藉由氧化膜119能可靠地使細線116 與矽基底111互相隔離。 藉由將矽基底111引入反應室然後將反應室抽眞空以產生 不大於104托的高眞空，以釋出大氣成分及雜質如溼氣，然 後在反應室内使材料氣體流動以產生不大於1 托的材料氣 體部分壓力’可以激勵細線116以便僅在邊緣部分114表面 上作磊晶成長以作爲基極。若反應級中的材料氣體部分壓 力超過1托，則膜成長立即在絕緣薄膜的整個表面開始， 所以不能達成選擇性成長。 (第八實施例） 圖16是作爲半導體裝置的非揮發記憶體（快閃^£?110]^或 類似者）的平面圖，其使用根據本發明第八實施例的微結構 體。圖17是沿著圖16線XVII-XVII看去的剖視圖。 如圖16及圖17所示，在矽基底141上形成受到元件隔離區 域142園繞的矩形區域，而且大約在垂直於長度方向的方向 中形成一階狀部分1 46 (大約在上述區域的中央部分）。接 著用第七實施例的細線製造方法來形成一隧道絕緣膜i45 (具有2 tim的膜厚以作馬乐一絕緣膜）及細線147 (具有5 uni 的見度以作爲被區域145隔離的浮閑區域）。接著用c vd法 在隧道絕緣膜145及細線147上形成一控制閘絕緣膜148 (具 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----'--^------裝--------訂----^-----線 (請先間請背面之注意事項再填寫本頁) 45^85 6 A7 B7 五、發明說明（％ ) 有10 nm的膜厚以作爲第一絕緣膜）^接著在控制閘絕緣膜 148上形成一閘電極149，然後以閘電極149射入雜質灕子作 爲光罩’以便在矽基底141上形成源極區域143及汲極區域 144。對應閘電極149的區域（位於源極區域143與汲極區域 144之間）則成爲動作區域14〇。如上所述，產生的該非揮發 記憶體是使用位於動作區域140與閘電極149之間的浮閘區 域中的細線147 a 圖18是沿著圖16線χνπΙ_χνπι看去的剖視圖，而細線147 的排列則大約垂直於方向的交叉點，其中源極區域143及没 極區域144的排列如圖16所示。 因此藉由使用細線147以作爲浮閘區域中的微結構體，則 可減少浮閘區域中累積的電荷。因此可以實現一非揮發記 憶體’其具有極小的功率消耗，極高密度及大容量。 藉由在非揮發記憶體的浮閘區域中使用由上述微結構體 製造方法形成的細線147 (由矽S i製成），即可實現一非揮 發记憶體以確保低成本高良率及高生產力，且適於大量生 產。 (第九實施例） 圖19A是作爲半導體裝置的M〇s (金屬氧化半導體）FET (場效電晶體）的平面圖，其使用根據本發明第九實施例的 微結構體。圖19B是沿著圖19A線B-B看去的剖視圖。圖19(： 是沿著圖19A線C-C看去的剖視圖。 如圖19A至圖19C所示，在矽基底151上形成一階狀部分 153，然後用第七實施例的細線製造方法形成絕緣膜152及 -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) i I--I--訂--------- 經濟部智慧財產局員工消費合作社印製 45285 6 A7 B7 五、發明說明（37) (請先閱讀背面之注意事項再填寫本頁) 細線154 (具有5 nm的大小）（由區域152a隔離的毫微米大小 半導體所製成）。接著藉由CVD法而在絕緣膜152及細線154 上形成具膜厚30 nm的閘絕緣膜155。接著在閘絕緣膜155上 形成一閘電極156，然後以閘電極156射入雜質離子作爲光 罩，以便在細線154上形成源極區域157及汲極區域158。細 線154的源極區域157與汲極區域158之間的部分則成爲通道 區域159。接著藉由使細線1S4具有不大於數十nm的寬度， 以便在一方向量化通道區域159，該方向垂直於細線154延 伸以展示線性傳導的方向，以得到高速的MOSFET。 藉由使用部分的細線154即通道區域159中由矽Si製造的 微結構體’即可實現一超高速電晶體或類似者以確保低成 本，高良率及高生產力並且適於大量生產。 雖然在第一至第九實施例中將矽基底當成半導體基底來 使用’但是半導體基底並不限於此，也可使用由矽以外材 料製造的半導體基底。 雖然在第一至第九實施例中將乙矽烷（Si2H6)當成材料氣 體使用’其中微細粒子及細線的材料是矽s i半導體’但是 也可使用單碎燒⑻仏）’丙矽烷⑸而），乙氣矽烷 (SiH2Cl2) ’及四氣矽烷（sicl4)中的任一種。 經濟部智慧財產局員工消費合作社印裂 當微細粒子及細線的材料是由鍺Ge製成時，即可使用單 鍺（GeH4),乙鍺（Ge^6)，及四氟化鍺（GeF4)中的任—種作爲 材料氣體使用。 當微細粒子及細線的材料是由鍺矽（SiGe)製成時，則可使 用單梦燒（SiH4)，乙碎燒（Si2He)，丙魏（Si3Hs)，乙氣輕 -40· 本紙張尺度適用中國國家標丰⑽S〉A4規格咖x 297公楚） 452856 A7 B7 五、發明說明（38 ) (SiHKl2) ’及四氣矽烷（siCl4)中的任一種氣體，與單鍺 (GeH4)，乙鍺（Ge2H6),及四氟化鍺（GeF4)中的任一種氣體之 混合氣體作爲材料氣體使用。 當微細粒子及細線的材料是由金屬鋁AI製成時，則可使 用有機鋁如氫化雙甲基鋁（DMAH : (CH3)2A1H)。 注意微細粒子及細線的材料不受以下的限制，如：矽s i 半導體’鍺Ge及鍺矽SiGe，及鋁A1金屬。 雖然已根據微細粒子或細線的微結構體製造方法而説明 第一至第三實施例’但是微細粒子及細線可以當然同時形 成。微細粒子或細線（即微結構體）製成後可以當成晶體而 在第一至第三實施例的絕緣薄膜的較小膜厚區域中成長， 也接受選擇性的在絕緣薄膜的較小膜厚區域中形成一非晶 性微細粒子或細線。 本發明的微結構體製造方法適用於第四及第五實施例的 實體裝置。惟該方法也可使用在高密度LSI的佈線，因爲該 方法可以在不使用任何特定微製造裝置下能形成傳導材料 的超微薄線。 具有量子點或量子細線的半導體裝置可作爲量子效應裝 置的基礎’而本發明微結構體製造方法產生的單一電子裝 置可以裝在與矽製成的大型積體電路相同的基底上。藉由 將此半導體裝置應用在發光裝置或光電轉換器上，即可達 .成電子電路與光學連通電路的整合。 由上述説明可知，本發明的微結構體製造方法具有形成 絕緣薄膜的步驟，其在半導體基底表面的至少—部分中具 -41 - <請先W讀背面之注意事項再填寫本頁) -1 · ----I--訂---------- 經濟部智慧財產局員工消費合作社印製 ， 公 97 2 X 10 Z έ ^ c / ' V 丁 一 I 3 經濟部智慧財產局員工消費合作社印製 45285 6 A7 ____B7 —___— — 五、發明說明（39 ) 有較小膜厚區域及較大膜厚區域，然後選擇性的形成至少 一微細粒子及细線（由金屬或半導體製成）的微結構體。 因此根據本發明的微結構體製造方法，藉由控制位置其 中藉由一般膜形成法，微影法，蚀刻法等即可形成絕緣薄 膜的較小膜厚區域’可控制微細粒子或細線的成長位置， 而且微細粒子或細線大小及密度的均勻及再製力也令人滿 意。因此能得到實際的微結構體大量製造方法，其能達成 在低成本下，經由簡單製程且不使用任何特定微製造技術 而產生微結構體，同時確保高良率及高生產力。 根據一實施例的微結構體製造方法，在半導體基底表面 上形成絕緣薄膜時，絕緣薄膜即形成在半導體基底表面 上，然後僅有部分的絕緣薄膜區域的厚度減少。因此藉由 一般膜形成法’微影法’蚀刻法等僅能減少絕緣薄膜的部 分區域厚度，且可經由簡單製程而易於形成較薄區域。 根據一實施例的微結構體製造方法，在半導體基底表面 上形成絕緣薄膜時，成爲較厚區域的第一部分即形成在半 導體基底表面上，而且當僅去除第一部分的部分區域後， 成爲較薄區域的第二部分即形成在半導體基底表面上，而 第一部分已從其中去除。因此藉由控制位置其中半導體基 底表面的暴露區域已形成，藉由一般膜形成法，微影法， 触刻法等，即能容易控制其中形成微結構體的位置。 根據一實施例的微結構體製造方法，在半導體基底表面 上形成第一部分後’藉由使第一部分圖案化即可暴露半導 體基底表面部分’然後藉由氧化該半導體l底表面的暴露 -42- 本紙張尺沒過用中國固家標準（CNS)A4規格（210 X 297公爱) -- ! Ί. Γ ί ^--------^---------^ :. S _ (請先閱讀背面之注意事項再填寫本頁) 452856 A7 經濟部智慧財產局員工消費合作杜印製 五、發明說明（40 ) 區域而形成第二部分。因此經由簡單製程可得到較小膜厚 區域。 根據一實施例的微結構體製造方法，在半導體基底表面 上形成第一部分後，藉由使第一部分圖案化即可暴露半導 體基底表面部分，然後第二部分沉積在半導體基底表面的 暴露區域上。因此經由簡單製程可得到較小膜厚區域α 根據一實施例的微結構體製造方法，在半導體基底表面 上形成絕緣薄膜的步驟之前，即初步在半導體基底表面上 形成邊緣邵分。在半導體基底表面上形成絕緣薄膜時，若 半導體基底表面已氧化（上面已初步形成邊緣部分），則釋 出的應力不會在氧化期間於邊緣部分前進，而且氧化膜厚 度變的比其他部分小。因此可容易的在氧化膜上形成較小 膜厚區域（邊緣部分）以作爲絕緣薄膜。 根據一實施例的微結構體製造方法，在半導體基底表面 上形成丰導體基底表面上形成絕緣薄膜的步驟之前，即在 半導體基底表面上初步形成具有等級差的形狀或是尖銳邊 緣。在半導體基底表面上形成絕緣薄膜時，若是半導體基 底表面已氧化（上面已具有等級差的形狀或是尖銳邊緣，則 釋出的應力不會在氧化期間於具有等級差的形狀或是尖鋭 邊緣中前進，而甚氧化膜厚度變的比其他部分小。因此可 容易的在氧化膜上形成較小膜厚區域（具有等級差的形狀或 是尖銳邊緣）以作爲絕緣薄膜。 根據一實施例的微結構體製造方法，藉由將丰導體基底 引入反應室，釋出空氣以便在反應室内產生不大於i(r6托的 -43- 本紙張尺度過財國回家標準（CNS)A4規格（210 X 297公爱） •—•'—1·ίιιη — — — — · . I I I (請先閱讀背面之注意事項再填寫本頁) triT-----線 45285 6 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（41 ) 高眞S，然後在反應室内使材料氣體流動，並且在不大於 10 2托的材料氣體部分壓力下，僅在絕緣薄膜的較小膜厚區 域中使微結構體作蒸氣成長^因此藉由一般高眞空CVD反 應器而控制眞空程度’引入量及材料氣體的引入時間，反 應室内的基底溫度等，即可以高再製力而均勻的形成期望 大小及密度的微細粒子或細線。 根據一實施例的微結構體製造方法，當微結構體由矽製 成時’可使用單矽烷（SiH4) ’乙矽烷，丙矽烷 (SisHs)，乙氯矽烷（siHfl2)，及四氣矽烷（sicl4)中的任一種 作爲材料氣體。因此藉由一般CVD反應器而導致反應，以 便在絕緣薄膜的較小膜厚區域上形成微細粒子或細線（由矽 製成）’即可進一步改良微細粒子或細線大小及密度的均勻 及再製力。 根據一實施例的微結構體製造方法，當微結構體由鍺製 成時，可使用單鍺（GeH4)，乙鍺（Ge2H6),及四氟化鍺（GeF4) 中的任—種作爲材料氣體。因此藉由一般CVD反應器而導 致反應，以便在絕緣薄膜的較小膜厚區域上形成微細粒子 或細線（由鍺製成），即可進一步改良微細粒子或細線大小 及密度的均勻及再製力。
根據一實施例的微結構體製造方法，當微結構體由鍺矽 敫成時’可使用單矽坑，乙矽烷（51出6) ’丙矽烷 (叫仏），乙氣發烷（Sil^Cl2) ’及四氣矽烷（sicl4)中的任一種 氣體’與單鍺（GeH#)，乙鍺（Ge^6)，及四氟化鍺（GeF4)中的 任種氣體之混合氣體作爲材料氣體。因此^藉由一般CVD -44 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂----7-----線 45285 6 經濟部智慧財產局員工消費合作社印製 A7 _________ B7_______ 五、發明說明（42 ) 反應器而導致反應，以便在絕緣薄膜的較小膜厚區域上形 成微細粒子或細線（由鍺矽製成），即可進一步改良微細粒 子或細線大小及密度的均勻及再製力。 根據一實施例的微結構體製造方法，當微結構體由鋁製 成時，可使用有機鋁作爲材料。因此例如藉由有機金屬 CVD反應器而導致反應，以便在絕緣薄膜的較小膜厚區域 上形成微細粒子或細線（由鋁製成即可進—步改良微細 粒子或細線大小及密度的均勻及再製力。 本發明也提供一種微結構體製造方法，包含諸製程用以 在半導體基底表面上形成邊緣部分，在半導體基底表面的 邊緣部分以外的區域中形成絕緣薄膜，及僅在邊緣部分表 面上選擇性形成微結構體（即由半導體製成的細線）。 因此根據本發明的微結構體製造方法，藉由控制位置， 其中藉由一般膜形成法’微影法，钱刻法等即可形成邊緣 部分（沒有覆蓋著絕緣薄膜），可控制細線的成長位置，而 且細線大小的均勻及再製力也令人滿意，以允許經由簡單 製程且不使用任何特定微製造法而產生微結構體。因此能 得到實際的微結構體製造方法，其能減少製造成本互確保 高良率及高生產力。藉由將微結構體當成量子細線使用， 即可實現具極佳特性的半導體裝置。 根據一實施例的微結構體製造方法，藉由氧化半導體基 底而形成絕緣薄膜，而上面上形成邊緣部分，在絕緣薄膜 的邊緣部分形成一區域後，其具有的膜厚小於其他區域， 則藉由進一步蝕刻絕緣薄膜可以僅暴露邊炎部分的表面。 -45· 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） ! t-----„---1ί -裝--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 452856 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（43 ) 因此可易於暴露邊緣部分的半導體表面。 根據一實施例的微結構體製造方法，微結構體的連接區 域是由半導體製成的細線，而且形成微結構體後（其由半導 體基底表面量量的細線），即經由氧化而將半導體基底變質 成爲氧化膜。因此藉由氧化膜而使細線與半導體基底互相 隔離，即可得到一量子細線其適用於單一電子裝置。 根據一實施例的微結構體製造方法，微結構體的連接區 域是由半導體製成的細線，而且—旦去除絕緣薄膜後，即 經由氧化而將半導體基底變質成爲氧化膜。因此可形成氧 化膜以可靠地使細線與半導體基底互相隔離。 根據一實施例的微結構體製造方法，藉由將丰導體基底 引入反應室，釋出空氣以便在反應室内產生不大於1〇·6托的 高眞空，然後在反應室内使材料氣體流動，並且在不大於 10 2托的材料氣體部分壓力下，僅在邊緣部分的表面使微結 構禮作蒸氣成長。因此藉由一般高眞空CVD反應器而控制 眞空程度，引入量及材料氣體的引入時間，反應室内的基 底溫度等’即可以高再製力而均句的形成期望大小及密度 的微細粒子或細線。 根據一實施例的微結構體製造方法，當微結構體由矽製 成時’可使用單矽烷（SiH4) ’乙矽烷（Si2H6)，丙矽烷 (SiaH8)，乙氣矽烷（SiH2Cl2)，及四氣矽烷（SiCl4)中的任一種 作爲材料氣體。因此藉由一般CVD反應器而導致反應，以 便在絕緣薄膜的較小膜厚區域上形成由矽製造的微結構 禮’即可進一步改良微結構體大小及密度妁均勻及再製 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） ΙΓ-----------裝--------訂——.I-----線 <請先閱讀背面之注意事項再填寫本頁〕 52856 A7 B7 五 發明說明（44 ) 力。 根據一實施例的微結構體製造方法，當微結構體由緒製 成時’可使用單鍺（GeH4) ’乙鍺（Ge2H6)，及四氟化鍺（Gep4) 中的任一種作爲材料氣體。因此藉由一般CVD反應器而導 致反應，以便在絕緣薄膜的較小膜厚區域上形成由諸製造 的微結構體’即可進一步改良微結構體大小及密度的均勻 及再製力。 根據一實施例的微結構體製造方法，當微結構體由错沙 製成時’可使用單矽烷（SiH〇，乙矽烷（Si2H6)，丙矽烷 (ShH8) ’乙氣矽烷（SithCl：?) ’及四氣矽烷（SiCl4)中的任一種 氣體’與單鍺（GeH4)，乙鍺（Ge^6)，及四氟化鍺（GeF4)中的 任一種氣體之混合氣體作爲材料氣體。因此藉由一般CVD 反應器而引入反應，以便在絕緣薄膜的較小膜厚區域上形 成由鍺矽製造的微結構體，即可進一步改良微結構體大小 及密度的均勻及再製力。 一半導體裝置’其使用一實施例的微結構體，包含源極 區域’没極區域’位於源極區域與没極區域之間的通道區 域’閘極區域用以控制流過通道區域的通道電流，位於通 道區域及閘極區域之間的浮閘區域，位於浮閘區域與閘極 區域之間的第一絕緣膜，及位於通道區域與浮閘區域之間 的第二絕緣膜。藉由上述微結構體製造方法中的任一種可 形成浮閘區域。 因此根據使用上述微結構體的半導體裝置，藉由使用至 少一微細粒子及細線作爲浮閘區域，即可實現一非揮發記 -47- 本纸張尺度適用中國國家標準（CNS)A4規格（2〗〇 X 297公爱） {請先閱讀背面之注意事項再填寫本頁) 裝--------訂---^------線 經濟部智慧財產局員工消費合作社印製 45285 © A7 B7 五、發明說明（45 ) 憶體’其低功率消耗，高密度及大容量等都有大幅改良。 此外可實現適於大量生產的非揮發記憶體，以確保高良率 及高生產力。使用本發明微結構體的半導體裝置也可裝在 與碎製成的大型積體電路相同的基底上，以作爲具量子點 或量子細線的半導體裝置，其係單一電子裝置的基礎。 一丰導體裝置，其使用一實施例的微結構體，包含源極 區域，没極區域，位於源極區域與没極區域之間的通道區 域’閘極區域用以控制流過通道區域的通道電流，位於通 道區域與閘極區域之間的浮閘區域，位於浮閘區域與閘極 區域之間的第一絕緣膜，及位於通道區域與浮閘區域之間 的第二絕緣膜。藉由上述微結構體製造方法中的任一種可 形成浮閘區域。 因此根據使用上述微結構體的半導體裝置，藉由使用細 線作爲通道區域’即可在垂直於一方向的方向中量化該通 道區域’其中細線延伸以展示線性傳導。因此可得到能在 超高速操作的電晶體，所以能實現一超高速電晶體以適於 大量生產以確保低成本，高良率及高再製力。使用本發明 微結構體的半導體裝置可裝在與矽製成的大型積體電路相 同的基底上，以作爲具量子細線的半導體裝置，其係量子 效應裝置的基礎。 一半導體裝置，其使用一實施例的微結構體，設置有一 微細粒子，其由上述微結構體製造方法中的任—種形成的 半導體所製成，形成絕緣膜以使微細粒子置於絕緣膜與電 極之間，以形成以進一步使絕緣膜置於電極之間。藉由在 -48- 本紙張尺度適用中國國家標準（CNS>A4規格<210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員X消費合作社印製 452856 A7 五、發明說明（46 ) 電極上施加電壓而使微細粒子發光。 因此根據使用上述微結構體的半導體裝置，藉由將微細 粒子（由半導體製成）置於絕緣膜之間，以及再將絕緣膜置 於電極之間，以形成微細粒子的直接轉移型帶結構，一發 光裝置在電極上施加電壓時，從微細粒子上發光，且可實 現以適於大量生產以確保低成本，高良率及高再製力。使 用本發明微結構體的半導體裝置可裝在與發製成的大型積 體電路相同的基底上，以作爲具量子細線的半導體裝置， 其係量子效應裝置的基礎。藉由將此半導體裝置裝在發光 裝置或光電轉換器上’即可達成使電子電路與光學連通電 路整合。 由所述的本發明可明顯看出可以作許多改變。這些變化 不應視爲違反本發明的精神及範圍，而熟於此技術者明了 的所有這些修正都意欲包含在以下申請專利的範圍中。 IT---Μ-------裝----- (請先閲讀背面之注意事項再填寫本頁) 訂---Μ-----線 經濟部智慧財產局員工消費合作社印製 -49- 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公g )

Claims (1)

  1. 45285 6 經濟部智慧財產局員工消費合作社印製 A8 BS C8 D8 六、申請專利範圍 h 一種微結構體製造方法，包含以下步驟： 在—半導體基底表面之至少一部分上形成一絕緣薄 膜’具有一較大膜厚區域及一較小膜厚區域之一區域； 以及 僅在絕緣薄膜之較小膜厚區域中選擇性地形成含至少 一微細粒子及一細線之微結構體，其各包含一金屬或丰 導體。 ’ 2.如申請專利範圍第1項之微結構體製造方法，其中 在半導體基底表面上形成絕緣薄膜之步驟包含在半導 體基底表面上形成一絕緣薄膜，然後僅減少絕緣薄膜部 分區域之厚度。 ，3.如申請專利範固第1項之微結構體製造方法，其中 在半導體基底表面上形成絕緣薄膜之步驟包含：形成 一第一部分而成爲半導體基底表面上之較厚區域，僅去 除第一部分之部分區域，然後第二部分而成爲半導體基 底表面上之較薄區域，而第一部分則由此去除。 ^ 4，如申請專利範圍第3項之微結構體製造方法，其中 在半導體基底表面上形成第一部分後，藉由使第一部 分圖案化即可部分地暴露半導體基底表面，然後藉由氧 化半導體基底表面之暴露區域而形成第二部分。 、5‘如申請專利範園第3項之微結構體製造方法，其中 在半導體基底表面上形成第一部分後，藉由使第一部 分圖案化而部分地暴露半導體基底表面，然後第二部分 沉積在半導體基底表面之暴露區域。 _ -50- 本紙張尺度適用中國國家標準（CNS ) A4胁（210X2517公釐） ----；---；---裝------訂------線 • · * (請先聞讀背面之注^項再填寫本頁) 4528 b b A8 B8 C8 D8 經濟部智慧財產局員工消費合作钍印製 申請專利範圍 < 6.如申請專利範圍第丨項之微結構體製造方法，更包含以 下步驟： 在半導體基底表面上形成絕緣薄膜之步驟前，在丰導 體基底表面上形成一邊緣部分之步骤，而其中 在半導體基底表面上形成絕緣薄膜之步驟包含藉由氧 化半導體基底表面而形成絕緣薄膜，而邊緣部分形成在 該半導體基底表面上，以形成較小膜厚區域，其厚度小 於絕緣薄摸邊緣部分之其他區域之厚度。 7.如申請專利範圍第〖項之微結構體製造方法，更包含以 下步驟： 半導體基底表面上形成絕緣薄膜步驟前，在丰導體基 底表面上形成具有等級差之形狀或一尖銳邊緣之步驟， 而其中 在半導體基底表面上形成絕緣薄膜之步騍，包含藉由 氧化半導體基底表面而形成絕緣薄膜，該表面上形成具 等級差之形狀或尖銳邊緣’俾形成較小膜厚區域，其厚 度小於其他區域之厚度，而該其他區域在具有等級差之 形狀中，或在絕緣薄膜之尖銳邊緣中β 8.如申請專利範圍第〗項之微結構體製造方法，其中 僅在區域表面上形成微結構體之步驟，該區域具有絕 緣薄膜之較小膜厚度，包含將半導體基底引入—反應 1：，將反應室抽眞空以便在反應室内產生不大Mi 〇_6托 的南眞玄，然後在反應室内使一材料氣體流動，並且在 不大於10 2托的材料氣體部分壓力下，僅在絕緣薄膜的 51 - 匕紙張尺度速用中國國家標隼（CNS ) A4規格（210X297公嫠） ^ ... ~^ 訂·™ -*11———^ . - * (請先閱讀背面之注意事項再填寫本頁) ABCD 經濟部智慧財產局員工消費合作社印製 κ、申請專利範圍 較小膜厚區域中使微結構體作蒸氣成長。 9_如申請專利範圍第8項之微結構體製造方法，其中 微結構體是由<5夕製成；以及 使用單矽烷（sm4)，乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙 氣石夕烷（SiHfl2) ’及四氣矽烷（Sici4)中之任一者作爲材 料氣體。 10.如申請專利範圍第8項之微結構體製造方法，其中 微結構體是由錯製成：以及 使用單鍺（GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之 任一者作爲材料氣體。 如申請專利範圍第8項之微結構體製造方法，其中 微結構體是由錯沙製成；以及 使用單矽烷（SiH4)，乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙 氣矽烷（SiHfl2)，及四氯矽烷（Sicl4)中之任一氣體，與 單鍺（GeH4) ’乙鍺（Ge；^) ’及四氟化鍺（〇eF4)中之任一 乳體之混*合氣體作爲材料氣體。 12.如申請專利範圍第8項之微結構體製造方法，其中 微結構體是由鋁製成；以及 使用一有機鋁作爲一材料。 種微結構體製造方法，包含以下步驟： 在半導a3·基底表面上形成一邊緣部分； 在半導體基底表面之邊緣部分以外之區域中形成一絕 緣薄膜：以及 僅在邊緣部分之表面上選擇性形成微.結構體製造方 用中國園家標準（CNS ) Α4^72Ϊ〇^^~) ----^---^---装------I玎------^ * . - (請先閲讀背面之注意事項再填寫本頁) 45285 A8 B8 C8 D8 ’其中 申請專利範圍 法’其是由半導體製造之細線。 14 ‘如申請專利範圍第！ 3項之微結構體製造方法 在邊緣部分以外之區域中形成絕緣薄 藉由氧化半導體基底而形成絶緣薄膜：驟，包含 半導體基底上形成，形成_膜區域，^厚：緣部分在該 膜之邊緣部分中之其他區域厚度，然㈣絕緣薄 絕緣薄膜而僅暴露邊緣部分之半導體表面。—步敍刻 15. 如申請專利範圍第丨3项之微結構體製造方 下步驟： 左’更包含以 形成微結構體後，其係由半導體製造之細線一 化而將微結構體，其係由丰導體製造之細線，與 基底之連接區域變質成一氧化膜。 、 16. 如申請專利範圍第15項之微結構體製造方法，其中 藉由氧化而將微結構體，其係由半導體製造之細線， 與半導體基底之連接區域變質成氧化膜之步驟，包含一 旦去除絕緣薄膜，接著藉由氧化而將微結構體，其係由 半導體製造之細線，與丰導體基惠之連接區域變質成氧 化膜。 17. 如申請專利範圍第丨3項之微結構體製造方法，其中 僅在邊緣部分之表面上選擇性形成由半導體製造之微 結構體之步驟’包含將半導體基底引入反應室，將反應 室抽眞空以便在反應室内產生不大於1 〇·6托之高眞空， 然後在反應室内使一材料氣體流動，並且在不大於丨〇-2 托的材料氣體部分壓力下，僅在邊緣部分-之表面上使由 -53- 本紙張尺度適用中國國家標準（CNS ) Α4規格< 2丨0X297公釐） ^---^---^------^------Φ _ * ' (請先閱讀背面之注^|^項再填路本頁) 經濟部智慧財產局員工消費合作社印製 45285 ( 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 π、申請專利範圍 半導體製造之細線微結構體作蒸氣成長。 18. 如申請專利範圍第17項之微結構體製造方法，其中 微結構體是由矽製成；以及 使用單矽烷（SiH4)，乙矽烷（Si2H6)，丙矽烷（Si3Hs)，乙 氣矽烷（SiH2Cb)，及四氣矽烷（SiCl4)中之任一者作爲材 料氣體。 19. 如申請專利範圍第17項之微結構體製造方法，其中 微結構體是由鍺製成；以及 使用單鍺（GeH4)，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之 任一者作爲材料氣體。 20. 如申請專利範圍第17項之微結構體製造方法，其中 微結構體是由鍺矽製成；以及 使用單矽烷（SiH4)，乙矽烷（Si2H6)，丙矽烷（Si3H8)，乙 氣矽烷（SiHfh)，及四氣矽燒（SiCl4)中之任一氣體，與 單鍺（GeHO，乙鍺（Ge2H6)，及四氟化鍺（GeF4)中之任一 氣體之混合氣體作爲材料氣體。 21. —種半導體裝置，設置有一源極區域，一汲極區域，一 通道區域位於源極區域與汲極區域之間，一閘極區域用 以控制流過通道區域之通道電流，一浮閘區域位於通道 區域與閘極區域之間，一第一絕緣膜位於浮閘區域與閘 極區域之間，及一第二絕緣膜位於通道區域與浮閘區域 之間’浮閘區域係由如申請專利範園第1項之微結構體 製造方法所形成之微結構體。 22. —種半導體裝置，設置有一源極區域，一汲極區域，一 ---- —__-54-___ 本紙張尺度適用中國國家CNS ) A4· ( 210 X 297公楚) ^ -- -----------裝------訂------線 * * . - (請先閲讀背面之注意事項再填為本頁) 45285 e A8 BS C8 D8 申請專利範圍 通：區域位於源極區域與波極區域之間，一閉極區域用 流過通❹域之通道電流，—浮㈣域位於通道 區域與閉極區域之間’一第一絕緣膜位於浮間區域與閉 極區域〈間u二絕緣膜位於通道區域與浮閉區域 :間’浮開區域係由如申請專利範園第13J頁之微結構體 製造方法所形成之微結構體 經 濟 部 智 慧 財 產 局 員 X 消 費 乂 h 社 印 製 23·—種半導體裝置，設置有—源極區域 通道區域位於源極區域與没極區域之間，—閘極區域用 以控制流過通道區域之诵请I 艰、u埤疋逋道電流，及一閘絕緣膜位於通 道區域與問極區域之間，通道區域係一細線，由如申請 專利範園第i項之微結構體製造方法形成之半導體所製 造。 24. 種丰導體裝置，設置有—源極區域…區域… 通道區域位於源極區域與汲極區域之間，一閉極區域用 以控制流過通道區域之通道電流，及—閘絕緣膜位於通 道區域與閘極區域之間，通道區域係一細線，由如申請 專利範圍第13項之微結構體製造方法形成之半導體所製 造。 25. -種設置有一微細粒子之半導體裝置，該微細粒子由申 請專利範圍第丨項之微結構體製造方法形成之半導體所 製造，形成諸絕緣膜以使微細粒子置於諸絕緣膜與諸電 極之間，其形成以進一步使諸絕緣膜置於諸電極之間， 微細粒子藉由在諸電極上施加一電壓而發光。 没極區域，一 1 ^---1^,-- (請先閱讀背面之注意事項再堉舄本頁) 訂 -55 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐
TW088105029A 1998-03-30 1999-03-30 Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure TW452856B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8409498 1998-03-30
JP25236798A JP3854731B2 (ja) 1998-03-30 1998-09-07 微細構造の製造方法

Publications (1)

Publication Number Publication Date
TW452856B true TW452856B (en) 2001-09-01

Family

ID=26425175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105029A TW452856B (en) 1998-03-30 1999-03-30 Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure

Country Status (4)

Country Link
US (1) US6326311B1 (zh)
JP (1) JP3854731B2 (zh)
KR (1) KR100301888B1 (zh)
TW (1) TW452856B (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993222B2 (en) * 1999-03-05 2006-01-31 Rj Mears, Llc Optical filter device with aperiodically arranged grating elements
GB2385713B (en) 1999-03-05 2003-10-15 Nanovis Llc Aperiodic electronic bandgap structure
US20050072679A1 (en) * 1999-10-22 2005-04-07 Nayfeh Munir H. Germanium and germanium alloy nanoparticle and method for producing the same
US6585947B1 (en) 1999-10-22 2003-07-01 The Board Of Trustess Of The University Of Illinois Method for producing silicon nanoparticles
US6743406B2 (en) 1999-10-22 2004-06-01 The Board Of Trustees Of The University Of Illinois Family of discretely sized silicon nanoparticles and method for producing the same
US6984842B1 (en) 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
FR2812763B1 (fr) * 2000-08-04 2002-11-01 St Microelectronics Sa Formation de boites quantiques
KR100386614B1 (ko) * 2000-11-17 2003-06-02 주식회사 하이닉스반도체 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법
US6410934B1 (en) * 2001-02-09 2002-06-25 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle electronic switches
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
WO2002080244A2 (en) * 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
JP2003068891A (ja) * 2001-08-24 2003-03-07 Hitachi Ltd 半導体記憶素子、半導体装置及びその制御方法
US6992298B2 (en) * 2001-11-21 2006-01-31 The Board Of Trustees Of The University Of Illinois Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making
EP2192616B1 (en) * 2002-05-22 2012-12-05 Fujitsu Limited Quantum semiconductor device and method for fabricating the same
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100486607B1 (ko) * 2002-09-17 2005-05-03 주식회사 하이닉스반도체 양자점 형성 방법
KR100558287B1 (ko) 2002-12-10 2006-03-10 한국전자통신연구원 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법
US7092287B2 (en) * 2002-12-18 2006-08-15 Asm International N.V. Method of fabricating silicon nitride nanodots
US6897472B2 (en) * 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
JP2007521648A (ja) * 2003-06-26 2007-08-02 アール．ジェイ． メアーズ エルエルシー バンド設計超格子を有するｍｏｓｆｅｔを有する半導体装置
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US20040266116A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US7033437B2 (en) * 2003-06-26 2006-04-25 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
WO2005059978A2 (fr) * 2003-12-16 2005-06-30 Stmicroelectronics Sa Couche semiconductrice monocristalline a macroreseau heteroatomique
US7459015B2 (en) * 2004-04-16 2008-12-02 Birla Research Institute For Applied Sciences Process for the preparation of a cellulose solution for spinning of fibres, filaments or films therefrom
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US7966969B2 (en) 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7674726B2 (en) * 2004-10-15 2010-03-09 Asm International N.V. Parts for deposition reactors
US7427571B2 (en) * 2004-10-15 2008-09-23 Asm International, N.V. Reactor design for reduced particulate generation
KR100736361B1 (ko) 2004-11-12 2007-07-06 재단법인서울대학교산학협력재단 미끄러운 분자막을 이용하여 고체표면에 나노구조를 위치 및 정렬시키는 방법, 및 그 응용
US7629267B2 (en) 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US20060213779A1 (en) * 2005-03-23 2006-09-28 The Board Of Trustees Of The University Of Illinois And The University Of Jordan Silicon nanoparticle formation by electrodeposition from silicate
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
KR100647699B1 (ko) * 2005-08-30 2006-11-23 삼성에스디아이 주식회사 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
US20070054048A1 (en) * 2005-09-07 2007-03-08 Suvi Haukka Extended deposition range by hot spots
JP2007158176A (ja) * 2005-12-07 2007-06-21 Hitachi Ltd 半導体記憶装置およびその製造方法
US7553516B2 (en) * 2005-12-16 2009-06-30 Asm International N.V. System and method of reducing particle contamination of semiconductor substrates
WO2007075369A1 (en) 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US20070158640A1 (en) * 2005-12-22 2007-07-12 Rj Mears, Llc Electronic device including a poled superlattice having a net electrical dipole moment
US7700447B2 (en) * 2006-02-21 2010-04-20 Mears Technologies, Inc. Method for making a semiconductor device comprising a lattice matching layer
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
KR101009139B1 (ko) 2006-10-02 2011-01-18 충북대학교 산학협력단 상온동작 실리콘 단전자 소자의 제작방법
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US7880161B2 (en) * 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US7629256B2 (en) 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US7851307B2 (en) * 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
DE602008006465D1 (de) * 2007-09-26 2011-06-01 Nxp Bv Verfahren zur herstellung eines drahtteils in einer integrierten elektronischen schaltung
US8012876B2 (en) 2008-12-02 2011-09-06 Asm International N.V. Delivery of vapor precursor from solid source
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
CN106104805B (zh) 2013-11-22 2020-06-16 阿托梅拉公司 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9899479B2 (en) 2015-05-15 2018-02-20 Atomera Incorporated Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211913A (ja) * 1994-01-27 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
JPH0878669A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH0982939A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 微細構造素子およびその製造方法

Also Published As

Publication number Publication date
JPH11345959A (ja) 1999-12-14
KR19990078392A (ko) 1999-10-25
US6326311B1 (en) 2001-12-04
KR100301888B1 (ko) 2001-10-29
JP3854731B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
TW452856B (en) Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure
US7772059B2 (en) Method for fabricating graphene transistors on a silicon or SOI substrate
US8293608B2 (en) Intermediate product for a multichannel FET and process for obtaining an intermediate product
US6808986B2 (en) Method of forming nanocrystals in a memory device
US7391074B2 (en) Nanowire based non-volatile floating-gate memory
KR101651123B1 (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JP2004179658A (ja) Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
JP4116790B2 (ja) シリコン−ゲルマニウム膜の形成方法
JPH10112440A (ja) 微細パターンの形成方法
US6972228B2 (en) Method of forming an element of a microelectronic circuit
TW439120B (en) A quantum thin line producing method and semiconductor device
JP2695413B2 (ja) 結晶基材の製造方法
EP0486066B1 (en) Method for forming crystal article
JP3811323B2 (ja) 量子細線の製造方法
CN101369607B (zh) 闪存单元结构及其制作方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
KR20030087821A (ko) 양자점 형성방법
TW468252B (en) Method for manufacturing single-electron-tunneling CMOS transistor
JPH0661506A (ja) 量子細線及びその製造方法
Gopireddy Fabrication of silicon nanoparticles using atomic layer epitaxy
JPS63239187A (ja) 結晶物品
JPH0536649A (ja) 半導体装置の製造方法
JPH0393220A (ja) 結晶薄膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees