JPH0982939A - 微細構造素子およびその製造方法 - Google Patents

微細構造素子およびその製造方法

Info

Publication number
JPH0982939A
JPH0982939A JP23957695A JP23957695A JPH0982939A JP H0982939 A JPH0982939 A JP H0982939A JP 23957695 A JP23957695 A JP 23957695A JP 23957695 A JP23957695 A JP 23957695A JP H0982939 A JPH0982939 A JP H0982939A
Authority
JP
Japan
Prior art keywords
substrate
fine particles
region
fine
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23957695A
Other languages
English (en)
Inventor
Shigeki Takahashi
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23957695A priority Critical patent/JPH0982939A/ja
Publication of JPH0982939A publication Critical patent/JPH0982939A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 自己組織化的なエッチングと微粒子の持つ良
好なサイズ均一性により、動作特性の揃った高機能かつ
高集積可能な微細構造素子を簡単なプロセスで製造す
る。 【解決手段】 半導体等の結晶表面に異種材料を吸着さ
せた場合に現れる特徴的な2次元パターンとそれによる
表面反応違いを利用して選択エッチングを行う。さらに
そのエッチングによりサイズを制御して形成した微小な
凹部に粒径を揃えた微粒子を整列させることにより微小
構造素子を作製する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高集積回路等に用
いられる高機能微細構造素子とその特性向上を可能にす
る製造方法に関する。
【0002】
【従来の技術】半導体素子等の高集積化、高機能化のた
めには制御性良く微細構造を作製する必要がある。その
方法として数多くの提案がなされているが、EB(電子
ビーム)やFIB(集束イオンビーム)等の微細リソグ
ラフィを用いた方法では、自由なパターニングが可能で
あるものの、10nm程度の微細な領域ではサイズの揺
らぎを十分に抑えることが出来ない。そこで、半導体結
晶成長における自己組織化と呼ばれる現象を用いた微細
構造の作製方法が提案されている。
【0003】以下にその一例として、MBE(分子ビー
ム成長)法によりGaAs(100)基板上にInGa
Asを結晶成長する場合に得られる歪みを持った3次元
島を量子ドッドとして用いる場合(D. Leonard et al.,
Appl. Phys. Lett. 63, 3203 (1993))を説明する。
【0004】まず図15(a)に示すように、GaAs
(100)基板101上にGaAsバッファ層102を
基板温度600℃で結晶成長する。バッファ層102の
成長終了時には、結晶の表面状態をモニタするRHEE
D(反射高速電子線回折)パターンはGaAs(10
0)の2次元的な清浄表面の状態を示すストリークのあ
る(2×4)再配列構造パターンとなる。
【0005】次に図15(b)に示すように、基板温度
530℃で0.5原子層分のIn0.5 Ga0.5 As成長
とAs2 雰囲気中での5秒間の成長中断のサイクルをR
HEEDパターンが表面における3次元島状成長を示す
スポット状になるまで繰り返すことによりIn0.5 Ga
0.5 Asの3次元島103を形成する。
【0006】最後に図15(c)に示すように、基板温
度450℃以下でGaAsキャップ層104を成長し、
3次元島33を埋め込むと同時に表面を平坦化する。こ
の方法により、微小なIn0.5 Ga0.5 Asの3次元島
103をGaAs中に埋め込んだ量子ドット構造をその
直径を30nm程度に均一性良く制御して作製すること
が出来る。
【0007】しかしながら上記の作製方法は、図16に
示すように、In0.5 Ga0.5 As量子ドット105の
配置がランダムになってしまい、パターン配置を自由に
設計できないという問題を有している。それは、上記の
作製方法が結晶成長時の歪みの関係によって自己組織化
的に量子ドットを形成する方法であるため、量子ドット
のサイズや密度をある程度は制御することは出来るが、
量子ドットのもととなる3次元結晶成長核の位置制御を
行うことは実質的には出来ない。
【0008】選択成長マスク等を用いて成長領域の制御
を行うことはある程度出来るが、その領域中で量子ドッ
トの配置はやはりランダムになってしまう。このような
方法では、量子ドットのサイズだけでなくその配置(相
互間隔)が重要となるような高機能微細構造電子素子・
光素子を作製する場合に大きな問題とる。
【0009】さらに、量子ドットのサイズは基本的にバ
ッファ層と3次元島状成長層の格子定数の差で決まるた
めに、同じ組成でサイズの違う量子ドットを同じ基板上
に形成するのは難しい。従って作製するパターンの配置
を自由に設定できない、パターンの大きさが同一基板上
で同じものしか作成できず異なる大きさのパターンを形
成できない等自由度が極めて低い。
【0010】
【発明が解決しようとする課題】本発明は上記の点に鑑
みてなされたものであり、任意の加工サイズ、任意の場
所に微細加工できる微細加工方法を提供することを目的
とする。また本発明は、基板上の凹部に選択的に微粒子
を配置する微細加工方法を提供することを目的とする。
また本発明は、上記方法により形成された半導体素子を
提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明は、凹部を有する基板とこの凹部に設けられた
微粒子とを具備することを特徴とする微細構造素子を提
供する。また本発明は前記微粒子は複数個存在し、微粒
子間に電気的相互作用を有することを特徴とする微細構
造素子をていきょうする。
【0012】さらに本発明は、基板上に開口部を持った
マスクを形成する工程と、この基板上にこの基板とは異
なる第1の材料を堆積させた後表面処理を施して前記マ
スクの開口部に第1の材料の被覆領域と非被覆領域を形
成する工程と、被覆領域と非被覆領域の基板に対する反
応性の違いまたは第2の材料に対する反応性の違いを利
用して被覆領域または非被覆領域のどちらかの基板材料
を選択的にエッチング除去し凹部を形成する工程と、こ
の凹部に微粒子を堆積し整列させる工程と、凹部と微粒
子全体または一部を埋め込んで固定する工程を含むこと
を特徴とする微細構造素子の製造方法を提供する。
【0013】また本発明は、前記基板材料を選択的にエ
ッチング除去し凹部を形成する工程は、第1の材料をエ
ッチングマスクとして働かせて第1の材料の非被覆領域
をエッチング除去することによってなることを特徴とす
る微細構造素子の製造方法を提供する。
【0014】また本発明は、前記基板材料を選択的にエ
ッチング除去し凹部を形成する工程は、第1の材料が第
2の材料によるエッチングマスクを形成するための選択
マスクの働きをする、また第1の材料が基板エッチング
を促進するための触媒として働くことにより、第1の材
料の被覆領域をエッチング除去することによってなるこ
とを特徴とする微細構造素子の製造方法を提供する。
【0015】また本発明は、前記凹部に微粒子を堆積し
整列させる工程は、基板に熱、光、超音波、粒子線、或
いは微小プローブにより表面励起を行うことにより、前
記微粒子を前記凹部に選択的に整列させることによって
なることを特徴とする請求項3記載の微細構造素子の製
造方法を提供する。
【0016】すなわち本発明では、結晶材料表面での異
種材料吸着による特徴的な2次元パターン形成を利用し
たエッチングによる微小凹部形成方法と粒径を制御して
形成した微粒子を用いる。
【0017】
【発明の実施の形態】以下に本発明の実施例を説明す
る。以下に挙げる実施例は本発明の理解を助けるために
なされたものであり、本発明はこれに限定されるもので
なく種々変更して用いることができる。
【0018】最初にSET(単電子トランジスタ)型電
荷検出素子を製造する場合を例にして第1の実施例を説
明する。先ず図1に示すように、アンドープSi(11
1)基板11に酸化シリコンのマスク12を形成した
後、超高真空装置内で表面処理を行って素子作製領域の
下地を整える。酸化シリコンマスク12にはEBリソグ
ラフィとエッチングを用いて目的の素子を形成する位置
に約100nm×100nmの開口部をつくる。図1の
開口部のA−A′断面の拡大図を右側に示す。以下に説
明するように開口部にはステップ13を有するようにな
る。
【0019】ここで用いるSi基板11は[−1−1
2]方向に低くなるように微傾斜したSi(111)基
板である。このときの表面傾斜角により自然に表面に存
在するステップの間隔が決まる。例えば、単原子層ステ
ップの間隔が100nm程度になるためには約0.2度
の傾斜角のものを用意すれば良い。超高真空装置内でク
リーニングや熱処理などの表面処理を行うと、100n
m程度のステップ間隔で[−1−12]方向とは垂直方
向に向きの揃ったステップ列を形成することができる。
つまり、約100nmの広さを持つマスク12の開口部
には少なくとも1本のまっすぐなステップ13が現れる
ことになる。
【0020】次に図2に示すように、ステップ13の現
れた基板11上に、超高真空装置内でGaを蒸着する。
この基板を熱処理することによって、Gaが表面に吸着
した領域14と吸着せず清浄なSi表面が現れている領
域15を形成する。
【0021】これはSi基板11上に形成されたステッ
プ13により、Si表面に吸着エネルギーの差が生じる
ことを用いている。この吸着エネルギーはステップ端で
最も小さいため、基板表面に与える熱励起を調節するこ
とで、ステップ端13の上側の表面に形成されたGaか
ら順々に脱離させることが可能となり、Ga吸着のない
Si表面が露出された領域15を任意の幅で形成するこ
とが可能となる。
【0022】本実施例では室温で1原子層程度蒸着した
後、650℃で数分間アニールすると、表面のGa離脱
が起こりSi表面上で1/3原子層の被覆律となった時
点で√3×√3再配列構造と呼ばれるGaとSiが結合
した構造をとる。この√3×√3再配列構造が全面に現
れるタイミングはRHEEDで表面モニタすることによ
り容易に知ることが出来る。
【0023】この時点からさらに650℃でアニールを
行うと、Gaはステップ13の上側の端から蒸発を始
め、それによりステップ13に平行にストライプ状のS
i清浄表面領域15が現れる。このときのアニール温度
とアニール時間によりSi清浄表面領域15のストライ
プ幅を決めることができる。
【0024】なお酸化シリコンマスク12上に蒸着され
たGaは、下地との結合が弱いためにアニールによって
容易に離脱することとなり、この熱処理工程において酸
化シリコンマスク12上にはGaは形成されていない。
【0025】次に図3に示すように、基板表面全体にC
l原子16を吸着させた後に表面励起を行うと、Si清
浄表面領域15では選択的にエッチングが起こりSi清
浄表面領域15のみに凹部17が形成される。
【0026】Si(111)7×7清浄表面は表面活性
な構造であり、Cl原子が吸着するとイオン、電子、光
等の少しの励起によりSi−Si結合は容易にSi−C
l結合に置き換わり表面に塩化シリコンの反応生成物層
が形成される。ここでCl原子はSi基板中には拡散し
にくいため一旦反応生成物層が形成されると結合の置き
換え反応の進行は止まる。この反応生成物層にさらにイ
オン等で少しの励起を行うと、反応生成物は容易に表面
から脱離し、結果としてほぼ単原子層のエッチングが行
われる。このようにClの吸着と表面励起を繰り返すこ
とにより、Si清浄表面領域はほぼ1層ごとのデジタル
エッチングを行うことが出来る。こうしてエッチングサ
イクルの繰り返し数を変えることにより任意の深さのエ
ッチングを行うことが出来る。
【0027】ところがSi(111)清浄表面にGaが
1/3原子層吸着してできる√3×√3再配列構造は、
Siの活性なダングリングボンドをまとめてGa終端し
た表面不活性な構造であるので、Clが表面に吸着して
も容易にはGa−Si結合はGa−Cl結合に置き換わ
らない。また強い表面励起を行って強引にGaとClの
反応を起こさせても、塩化ガリウムの反応生成物は比較
的飽和蒸気圧が低いために容易に表面から脱離しない。
さらにGaが終端した表面や塩化ガリウムの反応生成物
層が脱離していない表面ではClは下地Si中に拡散出
来ない等の理由により、上記の化学反応、脱離、拡散の
過程でエッチングの進行は妨げられる。
【0028】上述の理由により、Si清浄表面が露出し
ている面17では、反応・脱離励起がおこりデジタルエ
ッチングされるが、Ga吸着表面14では反応・脱離励
起は生じない。従って本実施例ではGa吸着面をマスク
とした選択エッチングが可能となる。なお、酸化シリコ
ンマスク12はさらに不活性であるためClによってエ
ッチングされることはない。
【0029】次に図4に示すように、凹部17に絶縁層
としての厚い酸化膜18を形成した後、Si微粒子19
を堆積する。この時Si微粒子19は予めドープしてあ
り表面酸化をしている。このSi微粒子を堆積した後、
Si微粒子の拡散を励起するために基板を熱処理し、凹
部17にSi微粒子19を選択的に整列させる。本実施
例ではSi単体の微粒子は、Heガス雰囲気中でSi単
結晶をターゲットとしたArFエキシマレーザアブレー
ション法を用いることにより約10nmの粒径に制御し
たものを多量に生成する。
【0030】このSi単体微粒子をガスの流れに沿って
引き出し、Si微粒子にPイオンの低速イオン注入を行
ってn型ドーピングする。さらに酸素プラズマ中で表面
酸化とイオン化を行った後、電界によって引き出して目
的とする基板に照射する。このイオン化した微粒子はマ
スフィルターを通すことによりサイズ均一性の非常に優
れた微粒子だけを選び出すことができる。
【0031】また別の配列方法として、電磁レンズを用
いた集束イオンビーム装置により基板上の目的とした位
置(ここでは基板上に形成された凹部)に正確に微粒子
を堆積することが出来る。
【0032】堆積後に、熱、超音波等で表面励起を行う
ことにより、ドープして表面酸化したSi微粒子19
を、目的とする凹部17に整列させる。次に図5に示す
ように、CVD(化学気相堆積)法等の薄膜堆積装置で
微粒子ごと開口部全体を堆積酸化膜20で埋め込む。図
では分かりやすくするために、埋め込まれたSi微粒子
19及び凹部17が堆積酸化膜20を通して見えるよう
に描いてある。ここで、開口部に残った酸化膜堆積前に
アニールによって蒸発させておく。
【0033】最後に図6に示すように、EBリソグラフ
ィのリフトオフによりソース電極21、ドレイン電極2
2、ゲート電極23を形成してSET型電荷検出素子の
基本構造は完成する。ここでも分かりやすくするため
に、埋め込まれ電極の下になったSi微粒子19等を図
には描いている。
【0034】このSET型電荷検出素子の動作を以下に
説明する。先ず1列に並んだSi微粒子は、表面の酸化
膜が障壁層の働きをする多重トンネル接合のSET島と
なっている。Si微粒子の直径が10nmと微小なため
孤立球形島とみたときの静電容量は1aF以下となり、
電子1個の充電エネルギーは非常に大きくなり、十分な
クーロンブロッケード動作が観測される。Si微粒子列
に近接したゲート電極からバイアスを加えるとSET島
中の電位が変化し、クーロンブロッケード現象により電
子1個に対応する変化でドレイン電流が変調される。つ
まり、微小な電荷によるゲート電極の電圧変化をドレイ
ン電流の変化として増幅して検出することが出来る電荷
検出素子である。
【0035】本実施例の凹部パターン形成方法は、表面
における異種材料間の組み合わせによって生じる特徴的
なパターンを利用してエッチングを行うという、いわば
自己組織化エッチングとでも呼べる方法である。上記の
例では、[−1−12]方向に低くなるように微傾斜し
たSi(111)基板上を用い、この表面にGaが吸着
する場合の√3×√3再配列構造を利用し、熱処理を調
整することでGaがステップに対して平行に蒸発する現
象を利用している。一方[11−2]方向に低くなるよ
うに微傾斜したSi(111)基板を用いると、同様な
Ga蒸発がステップ端を一辺とした正三角形状に起こ
り、任意な大きさの正三角形状のSi清浄表面を得るこ
とが出来る。これを用いて上記実施例と同様に凹部を形
成し、この凹部に微粒子を配置することで別の半導体素
子構造を形成できる。
【0036】以下にこの構造をSET型電荷検出素子の
作製に用いた第2の実施例を説明する。基本的な構成は
第1の実施例と同様なため、異なる部分のみを詳しく述
べる。
【0037】先ず図7に示すように、[11−2]方向
に低くなるように微傾斜したアンドープSi(111)
基板31に、開口部を持つ酸化シリコンのマスク32を
形成した後、超高真空装置内で表面処理を行って素子作
製領域の下地を整える。図7の開口部のA−A′断面の
拡大図を右側に示す。第1の実施例と同様に開口部には
ステップ33を有するようになるが結晶方向は反対にな
る。
【0038】次に図8に示すように、ステップ33の現
れた基板31上に、超高真空装置内でGaを蒸着した
後、熱処理を施してGa吸着領域34とSi清浄表面領
域35を形成する。本実施例では[11−2]方向に低
くなるように微傾斜したSi(111)基板を用いてい
るため、一辺がステップ33に平行な正三角形状のSi
清浄表面領域35が現れる。このときのアニール温度と
アニール時間によりSi清浄表面領域35のサイズを決
めることができる。その後、基板表面全体にCl原子を
吸着させた後に表面励起を行うと、Si清浄表面領域3
5では選択的にエッチングが起こりSi清浄表面領域3
5のみに凹部36が形成される。
【0039】次に図9に示すように、凹部36に厚い酸
化膜38を形成し、直径10nm程度の3種のSi微粒
子を順番に堆積する。この時、Si微粒子A38は予め
ドープして軽く表面酸化をしており、微粒子B39はド
ープせずに強く表面酸化をしており、微粒子C40はド
ープして表面酸化は行っていない。ここでは電磁レンズ
を用いたFIB装置の構成により基板上の凹部に正確に
異なる微粒子を堆積させるとともに、表面励起を併用し
て整列させる。
【0040】次に図10に示すように、薄膜堆積装置で
微粒子ごと開口部全体を堆積酸化膜41で埋め込む。最
後に、EBリソグラフィのリフトオフやFIBの直接堆
積などによりソース電極42、ドレイン電極43、ゲー
ト電極44を形成してSET型電荷検出素子の基本構造
は完成する。図では分かりやすくするために、埋め込ま
れた3種のSi微粒子及び凹部が堆積酸化膜41や電極
を通して見えるように描いてある。
【0041】このSET型電荷検出素子の動作を以下に
説明する。先ず1列に並んだSi微粒子A38は、表面
の酸化膜が障壁層の働きをする多重トンネル接合のSE
T島となっている。その横に2列に並んだSi微粒子B
39は絶縁層であり、ゲート電極の働きをするSi微粒
子C40をSi微粒子A38のSET島から絶縁してい
る。この場合も、Si微粒子Aの列に近接したゲート電
極のバイアスによりクーロンブロッケード現象が制御さ
れるため、微小な電荷によるゲート電極の電圧変化をド
レイン電流の変化として増幅して検出することが出来る
電荷検出素子として働く。
【0042】このように本発明は異種材料の吸着による
特徴的なパターン形成を用いて、微細な凹部を形成し、
この凹部に選択的に微粒子を配置することで超微細な素
子構造を有する半導体素子を提供できるものである。例
えば異種材料の特徴的なパターン形成は、Si(10
0)等の他の指数面、SiGe、GaAs、InP、Z
nSe等の各種半導体の表面、さらにPt、Au等の金
属結晶表面においても実現可能である。
【0043】このような他の結晶面における特徴を生か
し、電子間のクーロン相互作用を用いたセル型量子効果
素子を作製する場合について、以下に本発明の第3の実
施例を説明する。作製工程については第1、第2の実施
例と共通する部分が多いため、特徴的な部分以外は簡単
に述べる。
【0044】先ず図11に示すように、アンドープSi
(100)基板51に、目的とする素子形成領域に対応
した開口部を持つ酸化シリコンのマスク52を形成した
後、超高真空装置内で表面処理を行い、さらにGaを蒸
着する。その後に熱処理を施して全体の被覆率を0.5
原子層とすることにより、開口部に2×2再配列構造を
とるGa吸着領域53を形成する。さらに、目的とする
セルを形成する位置に電子線照射を行い局所的にGaを
脱離させた微小領域54を形成する。図11の開口部の
A−A′断面の拡大図を右側に示す。
【0045】次に図12に示すように、開口部の励起を
行って、Ga脱離領域を拡大させて、正方形状のSi清
浄表面領域55を形成する。2×2再配列構造に光また
は電子線をパルス的に照射してGa脱離を促進すると、
微小領域54を中心にSi清浄表面領域が正方形状に広
がる。励起パルスの強度と回数を制御することにより、
約14nm角の正方形のSi清浄表面領域55を形成す
る。その後、基板表面全体にCl原子を吸着させた後に
表面励起を行うと、Si清浄表面領域55では選択的に
エッチングが起こりSi清浄表面領域55のみに凹部5
6が形成される。
【0046】次に図13に示すように、凹部56のSi
清浄表面に厚い酸化膜57を形成、さらに凹部56に直
径7nm程度のSi微粒子58を堆積する。この時、S
i微粒子58は予めドープして表面酸化層を形成してい
る。
【0047】次に図14に示すように、薄膜堆積装置で
微粒子ごと開口部全体を堆積酸化膜59で埋め込む。最
後に、中に微小な構造をもつ入力端子60および出力端
子61を形成してセル型量子効果素子の基本構造の一例
は完成する。
【0048】このセル型量子効果素子の動作を以下に説
明する。先ずセル内の4個の微粒子が電子を閉じ込める
量子ドットの働きをする。電子はセルを満たした厚い酸
化シリコンの高い障壁によりセル外には出られないが、
微粒子の極薄い酸化膜を通して量子ドット間はトンネル
することができる。セルに2個の電子を閉じ込めると、
電子は対角線に配置するのが安定となり、その2種の安
定状態を0、1の2値に対応させることができる。セル
の状態はクーロン相互作用により、近接したセルに伝わ
り、情報伝達することによって演算及び記憶動作を行う
素子となる。このように本発明を用いれば、結合量子ド
ットによって構成される論理素子または記憶素子、セル
ラーオートマトンのアーキテクチャーで構成される画像
処理素子、光のピックアップを用いた多重記憶素子、等
の量子ドットを用いた高機能微細素子も容易に作製する
ことが出来る。
【0049】下地基板の表面構造への異種材料の吸着構
造に現れる特徴的な2次元パターンを利用して下地基板
を選択的にエッチングする方法には幾つかの種類があ
る。上記の実施例では、下地Si基板に吸着したGa原
子が特徴的な2次元パターン(帯、正三角形、正方形)
を形成し、さらにGa吸着領域がエッチング種のClに
対して不活性な領域となるためエッチングが抑制され、
言わば微細なエッチングマスクを形成することになり、
その働きでGa吸着領域以外の下地を選択的にエッチン
グし凹部を形成した。逆に、2次元パターン形成のため
の第1の吸着種が第2の吸着種よりも下地基板との結合
が弱いために、第1の吸着種の吸着領域を選択的にエッ
チングできる場合もある。その一例として、Si基板に
対し第1の吸着種としてGa、第2の吸着種としてO2
を用いた場合を述べる。
【0050】先ず、Si(111)基板にGaを吸着さ
せた後、前記の実施例と同様にGaを脱離させてSi清
浄表面を露出させた2次元パターン形成する。次に室温
でO2 を10原子層相当量を暴露させるとSi清浄表面
領域にのみO2 は選択的に吸着する。その後適当な熱処
理を行うことによりGa吸着領域のGaは脱離し、また
2 吸着領域には強い酸化シリコン膜が形成される。こ
の酸化シリコン膜をエッチングマスクとして塩素でエッ
チングすることにより、今度はGa吸着領域と同じパタ
ーンで凹部を形成することが出来る。
【0051】ところで、上記のようにして形成した酸化
シリコン膜を用いてさらにパターン反転を行うことも可
能である。つまり、この酸化シリコン膜を選択成長マス
クとして用いると、Ga吸着領域にさらに厚くGa(ま
たはAl)を選択成長させることができるため、今度は
この厚いGa(またはAl)領域をエッチングマスクと
して用いる。このときエッチングガス種としてはFを用
いれば、酸化シリコンおよびSiは容易にエッチングさ
れるが、Ga(Al)領域には揮発性の低いGa弗化物
(Al弗化物)が形成されてエッチングが進行しない。
よって、酸化シリコン領域のみがエッチングされ凹部と
なる。
【0052】また、吸着種が下地の原子結合を弱めるこ
とによりエッチング種に対する反応を促進させ吸着領域
のエッチング速度が増大する一種の触媒的な過程の場合
もある。
【0053】さらに表面に吸着されるエッチング種は単
原子に限らず分子状のものもあるため、エッチング種自
体が下地表面との相互作用により特異なパターンで吸着
する場合もある。その一例として、メチル基を含む高分
子はGaAs基板上にパターン配列した後、少しの表面
励起を行うことによって容易にメチル基が解離して、基
板のGaやAsと結合しエッチングが行われる。
【0054】凹部形成のためのエッチングにおいて、エ
ッチング反応を励起するためには、エッチング種の吸
着、解離、下地との反応、脱離等の素過程のうちの律速
となる反応を選択的に励起してやればよい。上記の実施
例の場合は、エッチング種と被エッチング材間の化学反
応及び反応生成物の表面からの脱離の活性化エネルギー
の違いを用いている。また、エッチング反応における励
起が必要な素過程の数に違いがあれば、必ずしも律速過
程に選択性がなくても選択的なエッチングは可能であ
る。例えば、GaAs(100)2×1構造において、
Clを吸着させた場合に、Ga面ならば表面のダイマー
ボンドは励起なしに壊れて反応を起こすが、As面の場
合は励起なしに反応は起こらない。
【0055】本発明で微粒子とは、クラスター状のもの
であり、半導体に限ったものではなく、金属やドープし
たフラーレン等の電子の保持できる微粒子を用いること
もできる。またサイズとしては、直径が1nm以上10
0nm、好ましくは直径が1nm以上10nmであれ
ば、良好な特性を得られる電子素子を提供できる。
【0056】微粒子の作製方法に関しても、レーザアブ
レーションの他にもCVD、スパッタリング、電界蒸発
の方法を用いることができる。また微粒子のドーピング
には、予めドーピングされたターゲットを用いる方法、
微粒子形成時の雰囲気にドーピングガスを添加する方
法、ドーパント原子を含むガスプラズマ中に晒す方法が
ある。また、微粒子サイズのフィルタリングに関して
も、特にイオン化せずともTOF(飛行時間)法などで
分離は可能である。
【0057】
【発明の効果】以上説明したように、本発明によれば、
微細構造をサイズの制御性良く任意の位置に形成出来
る。したがって高集積化した場合にも特性のバラつきを
十分に抑えた微細構造素子を提供することが可能とな
る。
【図面の簡単な説明】
【図1】 本発明の第1の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図2】 本発明の第1の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図3】 本発明の第1の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図4】 本発明の第1の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図5】 本発明の第1の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図6】 本発明の第1の実施例に係る微細構造素子及
びその製造方法を説明する上面図及び断面図。
【図7】 本発明の第2の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図8】 本発明の第2の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図9】 本発明の第2の実施例に係る微細構造素子の
製造方法を説明する上面図及び断面図。
【図10】 本発明の第2の実施例に係る微細構造素子
及びその製造方法を説明する上面図及び断面図。
【図11】 本発明の第3の実施例に係る微細構造素子
の製造方法を説明する上面図及び断面図。
【図12】 本発明の第3の実施例に係る微細構造素子
の製造方法を説明する上面図及び断面図。
【図13】 本発明の第3の実施例に係る微細構造素子
の製造方法を説明する上面図及び断面図。
【図14】 本発明の第3の実施例に係る微細構造素子
及びその製造方法を説明する上面図及び断面図。
【図15】 従来例に係る微細構造素子の製造方法を説
明する断面図。
【図16】 従来例に係る微細構造素子を説明する上面
図。
【符号の説明】
11 Si(111)基板 12 酸化シリコンマスク 13 ステップ 14 Ga吸着領域 15 Si清浄表面領域 16 Cl 17 凹部 18 酸化膜 19 Si微粒子 20 堆積酸化膜 21 ソース電極 22 ドレイン電極 23 ゲート電極 31 Si(111)基板 32 酸化シリコンマスク 33 ステップ 34 Ga吸着領域 35 Si清浄表面領域 36 凹部 37 酸化膜 38 Si微粒子A 39 Si微粒子B 40 Si微粒子C 41 堆積酸化膜 42 ソース電極 43 ドレイン電極 44 ゲート電極 51 Si(100)基板 52 酸化シリコンマスク 53 Ga吸着領域 54 Ga脱離微小領域 55 Si清浄表面領域 56 凹部 57 酸化膜 58 Si微粒子 59 堆積酸化膜 60 入力端子 61 出力端子 101 GaAs(100)基板 102 GaAsバッファ層 103 In0.5 Ga0.5 Asの3次元島 104 GaAsキャップ層 105 In0.5 Ga0.5 As量子ドット

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】凹部を有する基板とこの凹部に設けられた
    微粒子とを具備することを特徴とする微細構造素子。
  2. 【請求項2】前記微粒子は複数個存在し、微粒子間に電
    気的相互作用を有することを特徴とする請求項1記載の
    微細構造素子。
  3. 【請求項3】基板上に開口部を持ったマスクを形成する
    工程と、この基板上にこの基板とは異なる第1の材料を
    堆積させた後表面処理を施して前記マスクの開口部に第
    1の材料の被覆領域と非被覆領域を形成する工程と、被
    覆領域と非被覆領域の基板に対する反応性の違いまたは
    第2の材料に対する反応性の違いを利用して被覆領域ま
    たは非被覆領域のどちらかの基板材料を選択的にエッチ
    ング除去し凹部を形成する工程と、この凹部に微粒子を
    堆積し整列させる工程と、凹部と微粒子全体または一部
    を埋め込んで固定する工程を含むことを特徴とする微細
    構造素子の製造方法。
  4. 【請求項4】前記基板材料を選択的にエッチング除去し
    凹部を形成する工程は、第1の材料をエッチングマスク
    として働かせて第1の材料の非被覆領域をエッチング除
    去することによってなることを特徴とする請求項3記載
    の微細構造素子の製造方法。
  5. 【請求項5】前記基板材料を選択的にエッチング除去し
    凹部を形成する工程は、第1の材料が第2の材料による
    エッチングマスクを形成するための選択マスクの働きを
    する、また第1の材料が基板エッチングを促進するため
    の触媒として働くことにより、第1の材料の被覆領域を
    エッチング除去することによってなることを特徴とする
    請求項3記載の微細構造素子の製造方法。
  6. 【請求項6】前記凹部に微粒子を堆積し整列させる工程
    は、基板に熱、光、超音波、粒子線、或いは微小プロー
    ブにより表面励起を行うことにより、前記微粒子を前記
    凹部に選択的に整列させることによってなることを特徴
    とする請求項3記載の微細構造素子の製造方法。
JP23957695A 1995-09-19 1995-09-19 微細構造素子およびその製造方法 Pending JPH0982939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23957695A JPH0982939A (ja) 1995-09-19 1995-09-19 微細構造素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23957695A JPH0982939A (ja) 1995-09-19 1995-09-19 微細構造素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0982939A true JPH0982939A (ja) 1997-03-28

Family

ID=17046852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23957695A Pending JPH0982939A (ja) 1995-09-19 1995-09-19 微細構造素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0982939A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150261A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 電子機能素子
KR100301888B1 (ko) * 1998-03-30 2001-10-29 마찌다 가쯔히꼬 미소 입자 또는 세선의 성장 위치가 제어 가능한 미세 구조의 제조방법 및 그 미세 구조를 사용한 반도체 소자
WO2002021600A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Element de commutation a canal court et procede permettant de produire cet element
US6472705B1 (en) 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
JP2008004791A (ja) * 2006-06-23 2008-01-10 Sony Corp 負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法
JP2008260297A (ja) * 2004-03-23 2008-10-30 Hewlett-Packard Development Co Lp ナノスケールフィーチャを備えたテンプレートが形成されている構造体およびその作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150261A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 電子機能素子
KR100301888B1 (ko) * 1998-03-30 2001-10-29 마찌다 가쯔히꼬 미소 입자 또는 세선의 성장 위치가 제어 가능한 미세 구조의 제조방법 및 그 미세 구조를 사용한 반도체 소자
US6472705B1 (en) 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
US6750471B2 (en) 1998-11-18 2004-06-15 International Business Machines Corporation Molecular memory & logic
WO2002021600A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Element de commutation a canal court et procede permettant de produire cet element
JP2008260297A (ja) * 2004-03-23 2008-10-30 Hewlett-Packard Development Co Lp ナノスケールフィーチャを備えたテンプレートが形成されている構造体およびその作製方法
JP2008004791A (ja) * 2006-06-23 2008-01-10 Sony Corp 負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法

Similar Documents

Publication Publication Date Title
US7259099B2 (en) Strongly textured atomic ridge nanowindows
JP3761319B2 (ja) 半導体装置の製造方法
JPH0982939A (ja) 微細構造素子およびその製造方法
KR100327496B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
CN111430513B (zh) 纳米柱的制备方法和纳米柱led器件的制备方法
WO2003098697A1 (fr) Procede de formation d'un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication
JP4309869B2 (ja) 半導体装置およびその製造方法
US20050181624A1 (en) Method of forming quantum dots at predetermined positions on a substrate
JP2904090B2 (ja) 単一電子素子
JPH11340449A (ja) 半導体量子ドットの作製方法
JP4803513B2 (ja) イオンビーム微細加工方法
JPH0794739A (ja) 量子箱を有する電界効果トランジスタ及びその作製方法
JP2004247431A (ja) 量子半導体装置及びその製造方法
KR100723758B1 (ko) 규칙적으로 노출된 패턴에 자발생성 방법을 적용한 균일하고 배열이 좋은 나노입자(nanoparticle) 제조 방법.
KR100442815B1 (ko) 기공 실리콘을 이용한 단일전자 트랜지스터 및 그 제조 방법
JPH09139491A (ja) 単電子半導体装置及びその製造方法
JP2803555B2 (ja) 極微細トンネル障壁の作製方法
KR100468834B1 (ko) 산화공정을 이용한 단일전자 트랜지스터 및그 제조방법
JPH06334177A (ja) マイクロエレクトロニック回路構造及びその製造方法
JP4813675B2 (ja) 微細パターンの形成方法
JPH07302886A (ja) 量子メモリおよびそれに用いられる針状電極
JPH04125966A (ja) 半導体装置およびその製造方法
JP2001077346A (ja) 単電子トランジスタおよびその製造方法
JP2000183327A (ja) 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ
JP2717125B2 (ja) 半導体量子井戸構造の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20050414

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20050606

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061107