KR100327496B1 - 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 - Google Patents
탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 Download PDFInfo
- Publication number
- KR100327496B1 KR100327496B1 KR1020000035702A KR20000035702A KR100327496B1 KR 100327496 B1 KR100327496 B1 KR 100327496B1 KR 1020000035702 A KR1020000035702 A KR 1020000035702A KR 20000035702 A KR20000035702 A KR 20000035702A KR 100327496 B1 KR100327496 B1 KR 100327496B1
- Authority
- KR
- South Korea
- Prior art keywords
- carbon nanotubes
- nano
- vertical transistor
- manufacturing
- electrode
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 112
- 239000002041 carbon nanotube Substances 0.000 title claims abstract description 110
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 22
- 239000002105 nanoparticle Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052723 transition metal Inorganic materials 0.000 claims description 16
- 150000003624 transition metals Chemical class 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000004215 Carbon black (E152) Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 229930195733 hydrocarbon Natural products 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000002096 quantum dot Substances 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Carbon And Carbon Compounds (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 실리콘 기판 위에 탄소나노튜브의 화학기상증착법에 의한 수직 성장을 이용하여 고밀도 및 고집적화가 가능하며 전기적으로 스위칭 특성을 갖는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그 제조 방법을 기재한다. 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터는 나노 마스크 및 화학기상증착법을 이용한 탄소나노튜브의 선택적 성장으로 제작되는 나노 크기의 수직형 트랜지스터이다. 일렬로 성장된 3개의 탄소나노튜브는 소스 및 드레인으로 사용됨과 동시에 가운데 탄소나노튜브는 양자점으로 사용된다. 따라서, 탄소나노튜브를 화학기상증착법에 의해 직접 기판에 성장함으로서 제조공정을 단순화시킬 수 있고, 실리콘 기판위에 기존의 반도체 제조 방법을 이용하여 고밀도 및 고집적화가 가능하다.
Description
본 발명은 실리콘 기판 위에 탄소나노튜브의 화학기상증착법에 의한 수직 성장을 이용하여 고밀도 및 고집적화가 가능하며 전기적으로 스위칭 특성을 갖는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그 제조 방법Vertical nano-size transistor using carbon nanotubes and Manufacturing method thereof에 관한 것이다.
종래의 실리콘 기판을 이용하여 제작하는 스위칭소자는 기본적으로 불순물 확산 영역과 소자 분리 영역과 채널이 수평적으로 연결된 구조를 가지고 있고 또한 이러한 스위칭 소자를 여러개로 집적화시킨 집적회로도 개개의 스위칭 소자를 수평적으로 배열하여 집적화시키는 회로 구조를 가지고 있을 뿐 만 아니라 실리콘 기판에 앞서 언급한 불순물 확산 영역이나 소자 분리 영역을 형성시킬 경우 공정상의 복잡성으로 인하여 미세화 및 집적화에 한계를 가지고 있었다. 기존의 미세한 스위칭소자로서 가장 일반적으로 사용되고 있는 MOSFET(Metal oxide semiconductor field effect transistor)의 경우, 실제로 최소 패턴크기가 0.25 μm인 256M DRAM에서 소자의 크기는 약 0.72 μm2 이고, 최소 패턴크기가 0.18 μm인 1G DRAM에서 소자의 크기는 약 0.32 μm2 이며, 최소 패턴크기가 0.13 μm인 4G DRAM에서 소자의 크기는 대략 0.18 μm2 이고, 최소 패턴크기가 0.1 μm인 16G DRAM에서 소자의 크기는 약 0.1 μm2 정도이다. 이러한 기존의 스위칭소자가 가지는 미세화의 한계를 극복하기 위한 방안으로 탄소나노튜브를 이용한 개별 스위칭소자가 제안되었지만 여전히 기존의 스위칭소자와 유사한 형태의 수평적인 구조를 가지고 있고 더욱이 개개의 탄소나노튜브를 조작하는데 많은 제약이 있기 때문에 이러한 탄소나노튜브를 이용한 개별 소자는 고밀도로 집적화시키는 것이 거의 불가능한 실정이다. 또 탄소나노튜브를 화학기상증착법으로 직접 성장한다해도 한 개의 전자를 제어하는 단전자 소자를 설계하는 것은 불가능하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로, 나노마스크를 이용한 탄소나노튜브의 선택적 수직 성장으로 3 개의 탄소나노튜브를 성장시켜 그 각각을 소스, 양자점 및 드레인으로 사용하고, 양자점 탄소나노튜브 상부에 절연층을 게재시켜 게이트 전극을 형성함으로써 고밀도 및 고집적화가 가능한 전기적으로 스위칭 특성을 갖는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 개략적 수직 단면도,
도 2는 도 1의 나노 크기 수직 트랜지스터의 평면도,
그리고 도 3a 내지 도 3e는 도 1의 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법을 공정 단계별로 보여주는 수직 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10. 전극용 금속층 20. 전이 금속층
30. 탄소나노튜브 31. 소스
32. 양자점 33. 드레인
40. 절연층 50. 금속 전극
51. 소스 전극 52. 게이트 전극
53. 드레인 전극 60. 절연층
100. 반도체 기판
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터는, 반도체 기판; 상기 반도체 기판 상에 형성된 3개의 전극용 금속층; 상기 전극용 금속층 상에 탄소나노튜브 성장을 위하여 형성된 전이 금속층; 상기 전이 금속층 상에 전자들이 터널링될 수 있는 간격으로 각각 형성된 탄소나노튜브들; 상기 중앙의 탄소나노튜브 위에 절연층; 및 상기 양쪽 가장자리의 탄소나노튜브 및 상기 절연층 위에 형성된 소스, 드레인 및 게이트 전극들;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체 기판은 실리콘 기판이고, 상기 탄소나노튜브는 10~200nm로 형성되며, 상기 탄소나노튜브의 간격은 10~200nm 로 형성된 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법은, (가) 실리콘 기판 위에 금속막을 증착시킨 다음, 이 금속막 상에 탄소나노튜브 성장을 위한 촉매로서 전이금속층을 형성하는 단계; (나) 상기 전이 금속층 상에 알루미나로 만들어진 10~200nm의 구멍과 10~200nm의 간격을 유지하고 있는 나노 마스크를 고정시킨 다음 화학기상증착법으로 탄소나노튜브를 성장시키는 단계; (다) 상기 준비된 가운데 탄소나노튜브 상부에 절연물을 도포하고 패터닝하여 가운데 탄소나노튜브 위에만 절연층을 남기고 다른 두 탄소나노튜브의 상부는 노출되도록 하는 단계; 및 (라) 상기 탄소나노튜브 및 절연층 상에 상기 나노 마스크를 재차 올려 놓고 100 nm 이하의 금속막을 선택적으로 증착시켜 소스 전극, 게이트 전극 및 드레인 전극을 각각 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계는 스퍼터나 e-beam을 사용하여 이루어지고, 상기 (가) 단계에서 상기 금속막은 TiN, Ti, Cr 중 적어도 어느 한 금속을 100nm의 두께로 증착시켜 형성하고, 상기 전이 금속층은 상기 금속막 상에 Ni, Co, Fe, 혹은 그 혼합물을 100 nm이하로 증착하여 형성하며, 상기 (나) 단계에서 상기 화학기상증착법으로 열화학기상법 혹은 플라즈마화학기상증착법을 사용하며, 상기 탄소나노튜브를 성장시키는데 사용되는 기체는 CH4, C2H2, C2H4, C2H6등의 탄화수소기체를 쓰며, 성장온도는 600℃ 이상으로 하며, 상기 탄소나노튜브의 길이는 성장 시간을 조절하여 1μm 이하로 조절하며, 상기 (라) 단계에서 상기 소스 전극, 드레인 전극 및 게이트 전극은 스퍼터나 e-beam으로 증착하거나 혹은 상기 나노 마스크를 이용하여 선택적으로 증착하는 대신에 e-beam lithography를 이용하여 형성하는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그 제조 방법을 상세하게 설명한다.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 개략적 수직 단면도이고, 도 2는 도 1의 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 평면도이다. 도시된 바와 같이, 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터는, 반도체 기판(100) 상에 전극용 금속층(10), 탄소나노튜브 성장을 위한 전이 금속층(20) 및 탄소나노튜브(30)들이 순차로 적층된 구조가 3개 형성되고, 중앙의 탄소나노튜브(30) 위에 절연층(40)이 형성되며, 이 절연층(40) 위와 양쪽의 탄소나노튜브(30) 상에 각각 금속 전극들(50)이 형성된 구조를 갖는다.
여기서, 반도체 기판(100)으로는 주로 실리콘 기판이 사용된다. 일측 가장자리의 금속 전극(51)은 소스 전극으로 사용되고, 중앙의 금속 전극(52)은 게이트 전극으로 사용되며, 타측 가장자리의 금속 전극(53)은 드레인 전극으로 사용된다. 즉, 일측 가장자리의 탄소나노튜브(31)는 소스가 되고, 가운데 탄소나노튜브(32)는 양자점이 되며, 타측 가장자리의 탄소나노튜브(33)는 드레인이 된다.
그리고, 탄소나노튜브(30)의 길이는 화학기상증착법에서 증착시간으로 10~200 nm로 조절 가능하다. 각 탄소나노튜브(30) 사이의 절연층(60)이 형성되는데, 이 절연층(60)의 간격은 10~200nm를 유지하여 각 탄소나노튜브(30) 사이에 터널링이 일어나도록 한다. 따라서, 소스(31)와 드레인(33) 사이에 전압이 인가되면, 게이트 전극(52)에 인가된 바이어스 전압에 의한 양자점(32)의 전하량에 의해 소스(31)와 드레인(33) 사이에 터널링되는 전자의 양이 제어되어 트랜지스터로서의 동작을 한다. 이는 양자점(quantum dot)을 이용한 단일 전자 트랜지스터(single electron transistor)의 동작 원리와 유사하다.
또한, 상기 3개의 탄소나노튜브로 구성된 수직 트랜지스터는 폭이 10 nm 이하이고 길이가 50 nm 이하로 제작이 가능하기 때문에 1개의 단위 소자의 면적이 500 nm2이어서 기존의 메모리 소자가 갖는 집적도의 한계를 극복할 수 있는 테라비트(Terabit)급의 메모리 소자의 제작도 가능하다.
이와 같은 구성의 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법은 도 3a 내지 도 3e에 도시된 바와 같은 공정 단계별로 진행된다.
탄소나노튜브의 제자리(in situ) 성장을 이용한 수직 트랜지스터의 제조 방법에 있어서, 먼저, 도 3a에 도시된 바와 같이, 실리콘 기판(100) 위에 금속 전극(10)을 증착시킨다.
다음에, 도 3b에 도시된 바와 같이, 탄소나노튜브 성장을 위한 전이 금속층(20)을 증착시킨다.
다음에, 도 3c에 도시된 바와 같이, 전이금속층(20) 상에 나노 마스크(70) 를 고정시킨 다음 화학기상증착법에 의해 탄화기체를 전이금속층(20)을 촉매로 증착시켜 단일 탄소나노튜브(30)를 나노 마스크(70) 구멍 속에 성장시킨다. 나노 마스크(70)로 알루미나와 같은 절연막을 사용하며 구멍의 크기, 구멍 사이의 간격은 10~200nm로 조절할 수 있기 때문에 전자를 투과시킬 수 있는 터널층으로 사용할 수 있다. 탄소나노튜브(30)의 길이는 화학기상증착법에서 증착시간으로 1μm 이하로 조절 가능하다.
다음에, 도 3d에 도시된 바와 같이, 나노 마스크(70)을 제거하고 절연물질을 도포한 다음 패터닝하여 성장된 탄소나노튜브(30) 상단에 절연층(40)을 형성한다.
다음에, 도 3e에 도시된 바와 같이, 성장된 탄소나노튜브(50)의 상단 및 절연층(40)의 상단에 또 다른 나노 마스크(미도시)를 설치하고 전극용 금속을 증착시켜 일측 가장자리의 탄소나노튜브(51) 위에는 소스 전극(51)을 형성하고, 절연층(40) 위에는 게이트 전극(52)를 형성하며, 타측 가장자리의 탄소나노튜브(53) 위에는 드레인 전극(55)을 각각 형성한다. 이 경우 각 탄소나노튜브(50) 사이에는 절연층(60)이 형성되는데, 이 절연층(60)의 간격은 10~200 nm를 유지하여 각 탄소나노튜브 사이에 터널링이 일어나도록 한다.
이하 본 발명의 실시예를 상세히 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 실리콘 기판(100) 위에 스퍼터나 e-beam을 사용하여 100 nm 정도의 두께로 TiN, Ti, Cr 등의 금속막(10)을 증착시킨 후, 이어 도 3b에 도시된 바와 같이 전이금속으로 Ni, Co, Fe, 혹은 그 혼합물을 100 nm이하로 증착시킨다.
다음에, 이와 같이 준비된 기판 위에, 도 3c에 도시된 바와 같이, 알루미나로 만들어진 10~200nm의 구멍과 10~200nm의 간격을 유지하고 있는 나노 마스크(70)를 고정시킨 다음 화학기상증착법(열화학기상법이나 플라즈마화학기상증착법)에 의해 탄소나노튜브(30)를 성장시킨다. 사용되는 기체는 CH4, C2H2, C2H4, C2H6등의 탄화수소기체를 쓰며, 성장온도는 600℃ 이상 가능한 한 크게하여 성장된 탄소나노튜브의 결함을 최소화시킨다. 또 성장시간을 적절히 조절하여 나노튜브의 길이를 조절할 수 있다. 즉, 탄소나노튜브의 길이는 화학기상증착법에서 증착 시간으로 1μm이하로 조절 가능하다.
다음에, 도 3d에 도시된 바와 같이, 상기 준비된 가운데 탄소나노튜브 상부에 절연물을 도포하고 패터닝하여 가운데 탄소나노튜브 위에만 절연층(40)을 남기고 다른 두 탄소나노튜브의 상부는 노출되도록 한다.
다음에, 도 3e에 도시된 바와 같이, 탄소나노튜브 및 절연층 상에 다시 동일한 나노마스크(미도시)를 올려 놓고 100 nm 이하의 금속막을 선택적으로 증착시켜 소스 전극(51), 게이트 전극(52) 및 드레인 전극(53)을 각각 형성한다. 이 때, 금속막은 스퍼터나 e-beam으로 증착이 가능하기 때문에 제조공정이 간단하다. 또한, 이 단계의 공정에서 소스 전극, 게이트 전극 및 드레인 전극은 나노 마스크를 이용하여 선택적으로 증착하는 대신에 e-beam lithography를 이용하여 형성하기도 한다.
상술한 바와 같은 본 발명은 실리콘 기판에 전하 공급원인 3개의 탄소나노튜브를 수직으로 성장하여 각각 소스, 양자점 및 드레인으로 사용하고 양자점 탄소나노튜브 상부에 절연층을 개재시켜 게이트를 형성함으로써 상온에서 동작이 가능한 트랜지스터를 제작한다.
이상 설명한 바와 같이, 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터는 나노 마스크 및 화학기상증착법을 이용한 탄소나노튜브의 선택적 성장으로 제작되는 나노 크기의 수직형 트랜지스터이다. 일렬로 성장된 3개의 탄소나노튜브는 소스 및 드레인으로 사용됨과 동시에 가운데 탄소나노튜브는 양자점으로 사용된다. 따라서, 탄소나노튜브를 화학기상증착법에 의해 직접 기판에 성장함으로서 제조공정을 단순화시킬 수 있고, 실리콘 기판위에 기존의 반도체 제조 방법을 이용하여 고밀도 및 고집적화가 가능한 나노 크기의 트랜지스터로 제작될 수 있다. 특히, 미세 구멍 속에 탄소나노튜브를 직접 성장시키므로 미세 구멍에 탄소나노튜브를 수직으로 집어넣는 공정이 불필요하여 공정이 아주 단순해지며, 불순물 확산공정이나 소자 분리 공정 등과 같은 복잡한 공정을 사용하지 않기 때문에 제조 공정이 간단하면서도 대면적 공정이 가능하므로 결국 단위 면적당 매우 높은 밀도를 가진 극미세 트랜지스터 소자를 만들 수 있다. 본 발명에 따른 탄소나노튜브의 나노 마스크를 이용한 수직 트랜지스터의 경우, 최소 단위 소자 면적이 500 nm2가 되어 앞서 언급한 기존의 미세한 스위칭 소자로서 가장 일반적으로 사용되고 있는 MOSFET 보다 소자의 크기면에서 훨씬 유리한 것을 알 수 있다. 또 나노튜브의 길이를 수 nm 정도로 만들어 상온에서 작동하는 SET소자도 구현할 수 있다.
또한, 화학기상증착법으로 탄소나노튜브를 성장시키는데 필요한 나노 마스크로 알루미나와 같은 절연막을 사용하여 구멍의 크기, 구멍 사이의 간격을 10~200nm로 조절할 수 있기 때문에 탄소나노튜브 사이의 절연층은 전자를 투과시킬 수 있는 터널층으로 사용할 수 있다. 성장되는 탄소나노튜브의 길이는 화학기상증착법에서 증착시간으로 1μm 이하로 조절 가능하기 때문에 상온에서 작동하는 트랜지스터의 제작이 가능하다.
또한, 3개의 탄소나노튜브로 구성된 이 수직형 트랜지스터는 폭이 10 nm 이하이고 길이가 50 nm 이하로 제작이 가능하기 때문에 1개의 단위 소자의 면적이 500 nm2이어서 기존의 메모리 소자가 갖는 집적도의 한계를 극복할 수 있는 테라비트(Terabit급) 메모리 소자에 적용할 수 있다.
또한, 화학기상증착법으로 탄소나노튜브를 제작할 수 있고, 스퍼터나 e-beam으로 금속 전극의 증착이 가능하기 때문에 제조공정이 간단하여 단가를 낮출 수 있다.
Claims (12)
- 반도체 기판;상기 반도체 기판 상에 형성된 3개의 전극용 금속층;상기 전극용 금속층 상에 탄소나노튜브 성장을 위하여 형성된 전이 금속층;상기 전이 금속층 상에 전자들이 터널링될 수 있는 간격으로 각각 형성된 탄소나노튜브들;상기 중앙의 탄소나노튜브 위에 절연층; 및상기 양쪽 가장자리의 탄소나노튜브 및 상기 절연층 위에 형성된 소스, 드레인 및 게이트 전극들;을구비한 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터.
- 제1항에 있어서,상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터.
- 제1항에 있어서,상기 탄소나노튜브는 10~200nm 로 형성된 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터.
- 제1항에 있어서,상기 탄소나노튜브의 간격은 10~200nm로 형성된 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터.
- (가) 실리콘 기판 위에 금속막을 증착시킨 다음, 이 금속막 상에 탄소나노튜브 성장을 위한 촉매로서 전이금속층을 형성하는 단계;(나) 상기 전이 금속층 상에 알루미나로 만들어진 10~200nm의 구멍과 10~200nm의 간격을 유지하고 있는 나노 마스크를 고정시킨 다음 화학기상증착법으로 탄소나노튜브를 성장시키는 단계;(다) 상기 준비된 가운데 탄소나노튜브 상부에 절연물을 도포하고 패터닝하여 가운데 탄소나노튜브 위에만 절연층을 남기고 다른 두 탄소나노튜브의 상부는 노출되도록 하는 단계; 및(라) 상기 탄소나노튜브 및 절연층 상에 상기 나노 마스크를 재차 올려 놓고 100 nm 이하의 금속막을 선택적으로 증착시켜 소스 전극, 게이트 전극 및 드레인 전극을 각각 형성하는 단계;를포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (가) 단계는 스퍼터나 e-beam을 사용하여 이루어지는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (가) 단계에서 상기 금속막은 TiN, Ti, Cr 중 적어도 어느 한 금속을 100nm의 두께로 증착시켜 형성하고, 상기 전이 금속층은 상기 금속막 상에 Ni, Co, Fe, 혹은 그 혼합물을 100 nm이하로 증착하여 형성하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 상기 화학기상증착법으로 열화학기상법 혹은 플라즈마화학기상증착법을 사용하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 상기 탄소나노튜브를 성장시키는데 사용되는 기체는 CH4, C2H2, C2H4, C2H6등의 탄화수소기체를 쓰며, 성장온도는 600℃ 이상으로 하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 상기 탄소나노튜브의 길이는 성장 시간을 조절하여 1μm 이하로 조절하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (라) 단계에서 상기 소스 전극, 게이트 전극 및 드레인 전극은 스퍼터나 e-beam으로 증착하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (라) 단계에서 상기 소스 전극, 게이트 전극 및 드레인 전극은 상기 나노 마스크를 이용하여 선택적으로 증착하는 대신에 e-beam lithography를 이용하여 형성하는 것을 특징으로 하는 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035702A KR100327496B1 (ko) | 2000-06-27 | 2000-06-27 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035702A KR100327496B1 (ko) | 2000-06-27 | 2000-06-27 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020001259A KR20020001259A (ko) | 2002-01-09 |
| KR100327496B1 true KR100327496B1 (ko) | 2002-03-15 |
Family
ID=19674221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000035702A KR100327496B1 (ko) | 2000-06-27 | 2000-06-27 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327496B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160094127A (ko) | 2015-01-30 | 2016-08-09 | 호서대학교 산학협력단 | 분산용매를 이용한 다중벽 탄소나노튜브의 분산 방법 |
| KR20160144583A (ko) | 2015-06-08 | 2016-12-19 | 단국대학교 산학협력단 | 탄소 나노튜브의 수직 성장을 위한 촉매의 증착 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434282B1 (ko) * | 2001-10-19 | 2004-06-05 | 엘지전자 주식회사 | 탄소나노튜브 합성방법 |
| KR100450825B1 (ko) * | 2002-02-09 | 2004-10-01 | 삼성전자주식회사 | 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법 |
| KR100462468B1 (ko) * | 2002-03-02 | 2004-12-17 | 학교법인 포항공과대학교 | 나노선과 이를 이용한 나노소자 |
| US6891227B2 (en) * | 2002-03-20 | 2005-05-10 | International Business Machines Corporation | Self-aligned nanotube field effect transistor and method of fabricating same |
| KR100510717B1 (ko) * | 2002-09-06 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100988080B1 (ko) * | 2003-02-27 | 2010-10-18 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 |
| JP2005045188A (ja) * | 2003-07-25 | 2005-02-17 | Fuji Xerox Co Ltd | 電子素子、集積回路およびその製造方法 |
| KR100666187B1 (ko) * | 2004-08-04 | 2007-01-09 | 학교법인 한양학원 | 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법 |
| KR100688542B1 (ko) | 2005-03-28 | 2007-03-02 | 삼성전자주식회사 | 수직형 나노튜브 반도체소자 및 그 제조방법 |
| KR101018294B1 (ko) * | 2008-09-19 | 2011-03-04 | 한국과학기술원 | 수직형 트랜지스터 소자 |
| US11239415B2 (en) * | 2019-04-18 | 2022-02-01 | Nanya Technology Corporation | Memory device and fabrication method thereof |
-
2000
- 2000-06-27 KR KR1020000035702A patent/KR100327496B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160094127A (ko) | 2015-01-30 | 2016-08-09 | 호서대학교 산학협력단 | 분산용매를 이용한 다중벽 탄소나노튜브의 분산 방법 |
| KR20160144583A (ko) | 2015-06-08 | 2016-12-19 | 단국대학교 산학협력단 | 탄소 나노튜브의 수직 성장을 위한 촉매의 증착 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001259A (ko) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360476B1 (ko) | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 | |
| JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
| JP3859199B2 (ja) | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ | |
| KR100688542B1 (ko) | 수직형 나노튜브 반도체소자 및 그 제조방법 | |
| KR100376768B1 (ko) | 전자, 스핀 및 광소자 응용을 위한 탄소나노튜브의 선택적 수평성장 방법 | |
| US6774052B2 (en) | Method of making nanotube permeable base transistor | |
| KR100327496B1 (ko) | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 | |
| US20030234407A1 (en) | Nanotube permeable base transistor | |
| KR100521433B1 (ko) | 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법 | |
| US6414333B1 (en) | Single electron transistor using porous silicon | |
| JP2004528710A (ja) | 薄膜トランジスタを具えた電子デバイス及びその製造方法 | |
| KR20050003620A (ko) | 반도체 소자의 양자점 형성방법 | |
| KR100276431B1 (ko) | 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법 | |
| KR20090028358A (ko) | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 | |
| EP1973179B1 (en) | Guiding nanowire growth | |
| KR100846514B1 (ko) | 수직 구조물 상에 증착된 박막의 선택적 식각방법 및동방법을 이용한 메모리 소자의 제조방법 | |
| KR100468834B1 (ko) | 산화공정을 이용한 단일전자 트랜지스터 및그 제조방법 | |
| KR100374042B1 (ko) | 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법 | |
| JP2001077346A (ja) | 単電子トランジスタおよびその製造方法 | |
| KR20010068389A (ko) | 전계방출 디스플레이 소자 및 그 제조방법 | |
| JP3329627B2 (ja) | 半導体素子 | |
| JP5135711B2 (ja) | 電子装置及びその製造方法 | |
| WO2004001860A1 (en) | Nanotube permeable base transistor and method of making same | |
| KR20080105338A (ko) | 전극, 전자 소자, 전계 효과 트랜지스터, 그 제조 방법 및탄소나노튜브 성장 방법 | |
| JPH08306934A (ja) | 多重トンネル接合の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140124 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160118 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180117 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20200120 Year of fee payment: 19 |