KR100688542B1 - 수직형 나노튜브 반도체소자 및 그 제조방법 - Google Patents

수직형 나노튜브 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100688542B1
KR100688542B1 KR1020050025368A KR20050025368A KR100688542B1 KR 100688542 B1 KR100688542 B1 KR 100688542B1 KR 1020050025368 A KR1020050025368 A KR 1020050025368A KR 20050025368 A KR20050025368 A KR 20050025368A KR 100688542 B1 KR100688542 B1 KR 100688542B1
Authority
KR
South Korea
Prior art keywords
nanotube
forming
layer
pillar
semiconductor device
Prior art date
Application number
KR1020050025368A
Other languages
English (en)
Other versions
KR20060103602A (ko
Inventor
김기남
김윤기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050025368A priority Critical patent/KR100688542B1/ko
Priority to US11/325,964 priority patent/US7411241B2/en
Publication of KR20060103602A publication Critical patent/KR20060103602A/ko
Application granted granted Critical
Publication of KR100688542B1 publication Critical patent/KR100688542B1/ko
Priority to US12/179,068 priority patent/US20080277646A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

나노튜브 비트라인을 포함한 수직형 나노튜브 반도체소자 및 그 제조방법에 대해 개시한다. 그 소자 및 방법은 기판 상에 기판과 평행하게 놓이며 도전성을 가진 나노튜브로 이루어진 비트라인과, 비트라인에 기판과 수직방향으로 연결되며 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 포함한다. 나노튜브로 이루어진 비트라인으로 반도체소자를 제조함으로써, 비트라인의 전기적인 접속이 끊어지는 것을 방지하고 반도체소자의 집적도를 향상시킬 수 있다.
나노튜브, 비트라인, 수직형, 나노튜브 기둥

Description

수직형 나노튜브 반도체소자 및 그 제조방법{Vertical type nanotube semiconductor device and method of manufacturing the same}
도 1은 본 발명의 제1 실시예에 의한 수직형 나노튜브 반도체소자를 각 부분별로 구분하여 나타낸 사시도이며, 도 2는 도 1의 주요부분을 포함하여 나타낸 단면도이다.
도 3 내지 도 10은 본 발명의 제1 실시예에 의한 수직형 나노튜브 반도체소자를 제조하는 방법을 나타낸 단면도들이다.
도 11은 본 발명의 제2 실시예에 의한 수직형 나노튜브 반도체소자를 부분별로 구분하여 나타낸 사시도이며, 도 12는 도 11의 주요부분을 나타내는 단면도이다.
도 13은 본 발명의 제2 실시예에 의한 수직형 나노튜브 반도체소자에 있어서, 복수개의 게이트전극들을 형성하는 방법을 나타낸 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
12; 기판 14; 제1 절연막
16; 비트라인 32; 제1 배리어층
40; 게이트절연막 42; 게이트전극
44; 나노튜브 기둥 48; 제2 배리어층
52; 하부전극 54; 유전막
56; 상부전극
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 도전성을 가진 나노튜브를 이용한 비트라인을 포함하는 수직형 나노튜브 반도체소자 및 그 제조방법에 관한 것이다.
도전성을 가진 나노튜브는 보통 수 내지 수십 나노미터(nm) 정도의 매우 미세한 직경과 약 10 내지 약 1,000 정도의 매우 큰 종횡비를 가진 원통형 재료이다. 한편, 나노튜브 내에서 캐리어의 이동은 탄도수송(ballistic transport)을 하고 입자경계(grain boundary)가 거의 없기 때문에, 나노튜브는 길이에 따라 일정한 저항을 가질 수 있다. 특히, 탄소나노튜브는 상온에서 실리콘보다 70배 이상 캐리어 이동도가 크다.
나노튜브의 우수한 전기적 특성으로 인해, 나노튜브는 반도체소자, 평판디스플레이, 배터리, 각종 센서 등에 다양하게 적용되고 있다. 특히, 종래의 나노튜브 반도체소자는 나노튜브를 캐리어가 이동하는 채널로 이용하거나, 커패시터의 하부전극에 적용시키고 있다.
그런데, 종래의 나노튜브 반도체소자에 적용되는 비트라인은 수 내지 수백 나노미터(nm) 정도의 직경으로 제작되어야 한다. 그런데, 단순하게 도전성물질의 폭을 줄이는 통상의 방식으로 수 내지 수백 나노미터 정도의 비트라인을 제작하면, 입자(grain) 사이의 경계(boundary)에 큰 결함이 생겨 전기적인 접속이 끊어지는 문제가 발생한다. 또한, 종래의 나노튜브 반도체소자는 집적도를 향상시키기 위한 방안이 미흡한 실정이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 전기적인 접속이 끊어지지 않고, 집적도를 향상시키는 수직형 나노튜브 반도체소자를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 전기적인 접속이 끊어지지 않고, 집적도를 향상시키는 수직형 나노튜브 반도체소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 수직형 나노튜브 반도체소자의 하나의 예는 기판과, 상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 포함한다. 상기 비트라인에 상기 기판과 수직방향으로 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 포함한다. 또한, 상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막 및 상기 게이트절연막의 바깥쪽 측면을 둘러싸면서, 상기 채널의 형성을 조절하는 게이트전극을 포함한다.
상기 비트라인은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 상기 비트라인은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다. 상기 비트라인의 직경은 1 내지 100㎚일 수 있다.
상기 비트라인과 상기 나노튜브 기둥 사이에 접착력을 향상시키기 위한 제1 배리어층을 더 포함할 수 있다. 상기 제1 배리어층은 Ni, Co, Fe, 알루미나 및 탄소계 도전성 물질 중에서 선택된 적어도 어느 하나일 수 있다.
상기 나노튜브 기둥은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 상기 나노튜브 기둥은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다. 상기 나노튜브 기둥의 높이는 상기 채널의 길이와 동일한 것이 바람직하다.
상기 게이트전극은 비정질 폴리실리콘, 도핑된 폴리실리콘, 폴리-SiGe 및 도전성 금속 함유 물질 중에 선택된 단일층 또는 복합층일 수 있다. 상기 게이트전극은 소정의 간격만큼 이격되어 분리된 복수개의 게이트전극들로 이루어질 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 수직형 나노튜브 반도체소자의 다른 예는 기판과, 상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 포함한다. 상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 포함한다. 또한, 상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막과, 상기 게이트절연막 바깥쪽 측면을 둘러싸며, 상기 채널의 형성을 조절하는 게이트전극을 포함한다. 상기 나노튜브 기둥에 일렬로 수직하게 연결되며, 나노튜브로 이루어진 커패시터 하부전극을 포함한다.
상기 하부전극은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 상기 하부전극은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 수직형 나노튜브 반도체소자의 제조방법의 하나의 예는 먼저 기판을 준비한다. 그후, 상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 형성한다. 상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 형성한다. 상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막을 형성한다. 상기 게이트절연막 바깥쪽 측면을 둘러싸며, 상기 채널의 형성을 조절하는 게이트전극을 형성한다.
상기 비트라인은 플라즈마 화학기상증착법, 열 화학기상증착법, 저압 화학기 상증착법 및 유기금속 화학기상증착법 중에서 선택된 어느 하나의 방식을 이용하여 형성할 수 있다.
상기 비트라인과 상기 나노튜브 기둥 사이에 접착력을 향상시키기 위한 제1 배리어층을 더 형성할 수 있다. 상기 제1 배리어층을 형성하는 단계는 상기 비트라인이 형성된 상기 기판을 덮는 제2 절연막을 형성하는 단계와, 상기 제2 절연막 내에 상기 비트라인을 노출시키는 배리어용 홀을 형성하는 단계와, 상기 배리어용 홀이 매립되도록 제1 배리어 물질층을 증착하는 단계 및 상기 제2 절연막의 상부면이 노출되면서 평탄화되도록 상기 제1 배리어 물질층을 제거하여 제1 배리어층을 형성하는 단계를 포함할 수 있다.
상기 나노튜브 기둥을 형성하는 단계는 상기 비트라인이 형성된 상기 기판을 덮는 제3 절연막을 형성하는 단계와, 상기 3 절연막 내에 상기 비트라인을 노출시키는 나노튜브 홀을 형성하는 단계와, 상기 제2 콘택홀이 매립되도록 나노튜브 물질층을 형성하는 단계 및 상기 제3 절연막의 상부면이 노출되면서 평탄화되도록 상기 나노튜브 물질층을 제거하여 나노튜브 기둥을 형성하는 단계를 포함할 수 있다.
상기 나노튜브 기둥을 형성하는 단계는 상기 제1 배리어층이 형성된 상기 제2 절연막 상에 제3 절연막을 형성하는 단계와, 상기 제3 절연막 내에 상기 제1 배리어층이 노출시키는 나노튜브 홀을 형성하는 단계와, 상기 나노튜브 홀이 매립되도록 나노튜브 물질층을 형성하는 단계 및 상기 제3 절연막의 상부면이 노출되면서 평탄화되도록 상기 나노튜브 물질층을 제거하여 나노튜브 기둥을 형성하는 단계를 포함할 수 있다.
상기 게이트절연막을 형성하는 단계는 상기 나노튜브 기둥이 형성된 상기 제3 절연막을 제거하는 단계와, 상기 나노튜브 기둥을 둘러싸는 게이트절연막 물질층을 블랭킷 방식으로 형성하는 단계와, 상기 게이트절연막을 균일한 두께로 형성하기 위한 제1 마스크층을 상기 나노튜브 기둥과 상기 게이트절연막 물질층 상에 형성하는 단계 및 상기 제1 마스크층을 식각마스크로 하여 상기 게이트절연막 물질층을 제거하여 게이트절연막을 형성하는 단계를 포함할 수 있다.
상기 게이트전극은 소정의 간격만큼 이격되어 분리된 복수개의 게이트전극들로 이루어질 수 있다. 상기 복수개의 게이트전극들을 형성하는 단계는 상기 비트라인이 형성된 상기 기판을 덮는 제2 절연막 상에 나노튜브 기둥을 형성하는 단계와, 상기 나노튜브 기둥의 하부에 제1 게이트전극을 형성하는 단계와, 상기 제1 게이트전극을 덮으면서, 상기 나노튜브의 상부를 노출시키는 제6 절연막을 형성하는 단계 및 상기 제6 절연막에 의해 노출된 상기 나노튜브 기둥에 제2 게이트전극을 형성하는 단계를 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 수직형 나노튜브 반도체소자의 제조방법의 다른 예는 먼저 기판을 준비한다. 그후, 상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 형성한다. 상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 형성한다. 상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막을 형성한다. 상기 게이트절연막을 둘러싸며, 상기 채널의 형성을 조절하는 게이트전극을 형성한다. 상기 나노튜브 기둥에 일렬로 수직하게 연결되며, 나노튜브로 이루어진 커패시터 하부전극을 형성한다.
상기 하부전극을 형성하는 단계는 상기 나노튜브 기둥, 상기 게이트절연막 및 상기 게이트전극이 형성된 상기 기판 상에 제4 절연막을 형성하는 단계 및 상기 나노튜브 기둥의 타단에 하부전극을 형성하는 단계를 포함할 수 있다.
상기 나노튜브 기둥과 상기 나노튜브 하부전극 사이의 접착력을 향상시키기 위한 제2 배리어층을 더 형성할 수 있다. 상기 제2 배리어층을 형성하는 단계는 상기 나노튜브 기둥, 상기 게이트절연막 및 상기 게이트전극이 형성된 상기 기판 상에 제4 절연막을 형성하는 단계와, 상기 나노튜브 기둥의 상부를 제거하는 상기 게이트절연막에 대하여 리세스된 나노튜브 기둥을 형성하는 단계와, 상기 리세스된 나노튜브 기둥의 상부면을 덮으면서, 상기 제4 절연막 상에 소정의 두께만큼 형성된 제2 배리어 물질층을 형성하는 단계 및 상기 나노튜브 기둥 상에 형성되는 상기 하부전극과 충분하게 접촉할 수 있도록 상기 제2 배리어 물질층을 패터닝하여 제2 배리어층을 형성하는 단계를 포함할 수 있다.
상기 하부전극은 상기 제2 배리어층 상에 나노튜브로 이루어진 하부전극을 성장시켜 형성할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
본 발명의 나노튜브 반도체소자는 수직형 구조를 갖는다. 즉, 수직형 구조는 기판에 형성된 비트라인과 채널이 형성되는 활성영역이 기판에 대해 수직한 방향으로 배열되며, 나아가 커패시터가 형성된 경우에는 커패시터는 기판에 수직한 방향으로 활성영역에 일렬로 연결되는 구조를 갖는다.
제1 실시예
도 1은 본 발명의 제1 실시예에 의한 수직형 나노튜브 반도체소자를 각 부분별로 구분하여 나타낸 사시도이며, 도 2는 도 1의 주요부분을 포함하여 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 제1 실시예에 의한 수직형 나노튜브 반도체소자는 크게 비트라인부(10), 트랜지스터부(30) 및 커패시터부(50)로 구분할 수 있다. 비트라인부(10)는 기판(12) 상에 기판(12)과 평행하게 놓이면서, 도전성을 가진 나노튜브로 이루어진 비트라인(16)을 포함한다. 기판(12)과 비트라인(16)사이에는 전기적인 절연을 위한 제1 절연막(14)이 형성될 수 있다.
비트라인(16)의 일단은 기판(12)과 수직한 방향으로 연장되는 리세스된 나노튜브 기둥(44)과 연결된다. 나노튜브 기둥(44)은 캐리어가 이동하는 채널을 제공한다. 이때, 나노튜브 기둥(44)은 상기 채널의 길이와 동일한 높이를 가지는 것이 바람직하다. 비트라인(16)과 나노튜브 기둥(44) 사이에 접착력을 향상시키기 위하여 제1 배리어층(32)을 게재할 수 있다.
게이트절연막(40)은 나노튜브 기둥(44)의 바깥쪽 측면을 균일한 두께로 둘러싼다. 게이트전극(42)은 게이트절연막(40) 바깥쪽 측면을 둘러싸며, 상기 채널의 형성을 조절한다. 커패시터 하부전극(52)은 나노튜브 기둥(44)의 타단에 나노튜브 기둥(44)과 일렬로 수직하게 연결된다. 이때, 리세스된 나노튜브 기둥(44)과 나노튜브 하부전극(52) 사이의 접착력을 향상시키기 위한 제2 배리어층(48)을 형성할 수 있다.
유전막(54)은 하부전극(52)과 제2 배리어층(48)의 노출된 면을 덮는 고유전율을 가지는 물질, 예를 들어 ONO막 또는 오산화탄탈륨(Ta2O5)으로 이루어진다. 상부전극(56)은 불순물이 도핑된 다결정실리콘과 같은 도전성 물질을 유전막(54)의 전면에 증착된다. 상부전극(56)을 덮는 제5 절연막(58) 내에 형성된 상부전극 콘택(60)은 외부와 전기적으로 연결하는 역할을 한다.
도 3 내지 도 10은 본 발명의 제1 실시예에 의한 수직형 나노튜브 반도체소자를 제조하는 방법을 나타낸 단면도들이다.
도 3을 참조하면, 기판(12) 상에 비트라인(16)과의 전기적인 절연을 위한 제1 절연막(14)을 형성할 수 있다. 제1 절연막(14)은 열산화법을 형성된 실리콘 산화막일 수 있으나, 이에 한정되는 것은 아니다. 기판(12)은 실리콘막, 갈륨비소막, 실리콘산화막 및 알루미나 중에서 선택된 적어도 어느 하나의 층일 수 있다. 도시되지는 않았지만, 기판(12) 내에는 별도의 도전라인 또는 도전영역이 형성되어 있을 수 있다.
비트라인(16)은 플라즈마 화학기상증착법, 열 화학기상증착법, 저압 화학기상증착법 및 유기금속 화학기상증착법 중에서 선택된 어느 하나의 방식을 이용하여 형성할 수 있다. 화학기상증착법은 기판(12) 또는 제1 절연막(14) 상에 형성되는 나노튜브의 밀도를 균일하게 하기 위하여, 기판(12) 또는 제1 절연막(14) 상에 미리 나노튜브의 성장을 유도하는 촉매층(catalyst layer; 도시 안됨)을 형성시킬 수 있다. 여기서, 촉매층은 나노튜브의 성장의 기초(base)가 되는 촉매(catalyst) 자체 또는 상기 촉매를 함유하는 임의의 재료를 의미한다. 반면에, 유기금속 화학기상증착법 등을 이용하여, 촉매층을 형성하기 않고 나노튜브를 제작할 수도 있다.
나노튜브인 비트라인(16)은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 비트라인(16)은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다. 이때, 비트라인(16)은 1 내지 100㎚의 직경을 가질 수 있다. 나노튜브 비트라인(16)은 나노미터 크기로 만들 수 있을 뿐만 아니라, 나노미터 크기에서 입자경계가 거의 없기 때문에 전기적인 연결이 끊어질 염려가 없다.
도 4를 참조하면, 비트라인(16)과 나노튜브 기둥(38) 사이에 접착력을 향상시키기 위한 제1 배리어층(barrier layer; 32)을 형성할 수 있다. 이때, 제1 배리어층(32)은 도 3에서 설명한 바와 같이 촉매층의 역할을 할 수도 있다. 제1 배리어층(32)은 Ni, Co, Fe, 알루미나 및 탄소계 도전성물질 중에서 선택된 적어도 어느 하나일 수 있다.
제1 배리어층(32)은 먼저, 비트라인(16)이 형성된 기판(12)을 덮는 제2 절연막(18), 예를 들어 실리콘 산화막을 형성한다. 그후, 제2 절연막(18) 내에 비트라인(16)의 일부를 노출시키는 배리어용 홀(20)을 형성한다. 배리어용 홀(20)의 상부는 나노튜브 기둥(38)을 충분하게 수용할 수 있고, 하부는 비트라인(16)과 완전하게 접촉될 수 있는 정도의 크기를 가질 수 있다. 배리어용 홀(20)이 매립되도록 제1 배리어 물질층을 증착한다. 제2 절연막(18)의 상부면이 노출되면서 평탄화되도록 제1 배리어 물질층을 제거하여 제1 배리어층(32)을 형성한다. .
한편, 제1 배리어층(32)은 본 발명의 반도체소자의 드레인으로 작용할 수 있다. 제1 배리어층(32)이 반도체소자의 드레인으로 작용한다면, 제1 배리어층(32)의 두께는 드레인의 전기적인 특성에 의해 결정될 수 있다. 구체적으로, 드레인의 전기적인 저항이 작으면 상대적으로 두께가 두꺼워질 수 있다.
경우에 따라, 제1 배리어층(32)을 형성하지 않고 비트라인(16)에 직접 나노튜브 기둥(38)을 연결할 수 있다. 왜냐하면, 채널은 게이트전극(42)에 의해 형성되므로 별도의 소오스/드레인 구조를 요구하지 않을 수 있기 때문이다.
도 5를 참조하면, 제1 배리어층(32)이 형성된 제2 절연막(18) 상에 제3 절연막(34)을 형성한다. 이어서, 제3 절연막(34) 내에 제1 배리어층(32)의 상부면을 노출시키는 나노튜브 홀(36)을 형성한다. 나노튜브 홀(36)은 나노튜브 기둥(38)이 형성되는 공간이다. 나노튜브 기둥(38)을 직접 제1 배리어층(32) 상에 성장시키지 않고 나노튜브 홀(36) 내에 한정시켜 성장시키는 이유는 나노튜브 기둥(38)의 크기를 정밀하게 제어하기 위함이다.
만일, 제1 배리어층(32)을 형성하지 않은 상태에서 나노튜브 기둥(38)을 형성하면, 먼저 비트라인(16)이 형성된 기판(12) 또는 제1 절연막(14)을 덮는 제3 절연막(34), 예를 들어 실리콘 산화막 또는 블록공중합체를 형성한다. 이어서, 제3 절연막(34) 내에 비트라인(16)의 일부를 노출시키는 나노튜브 홀(36)을 형성한다. 나노튜브 홀(36)은 다양한 방법으로 형성할 수 있다. 예를 들어, 블록공중합체의 일부를 제거하여 형성할 수 있고, 실리콘 산화막을 패터닝하여 형성할 수도 있다.
도 6을 참조하면, 나노튜브 홀(36)이 매립되도록 나노튜브 물질층을 형성한다. 그후, 제3 절연막(34)의 상부면이 노출되면서 평탄화되도록 나노튜브 물질층을 제거하여 나노튜브 기둥(38)을 형성한다. 나노튜브 물질층은 비트라인(16)과 동일하게 플라즈마 화학기상증착법, 열 화학기상증착법, 저압 화학기상증착법 및 유기금속 화학기상증착법 중에서 선택된 어느 하나의 방식을 이용하여 형성할 수 있다.
나노튜브 기둥(38)은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 나노튜브 기둥(38)은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다.
도 7을 참조하면, 게이트절연막(40)을 형성하기 위하여 먼저 나노튜브 기둥(38)이 형성된 제3 절연막(34)을 제거한다. 그후, 나노튜브 기둥(38)을 둘러싸는 게이트절연막 물질층을 블랭킷 방식으로 형성한다. 게이트절연막(40)을 균일한 두 께로 형성하기 위한 제1 마스크층(도시 안됨)을 나노튜브 기둥(38)과 게이트절연막 물질층 상에 형성한다. 상기 제1 마스크층을 식각마스크로 하여 게이트절연막 물질층을 제거하여 게이트절연막(40)을 형성한다. 게이트절연막(40)은 실리콘산화막 또는 실리콘산화막/실리콘질화막/실리콘산화막으로 이루어진 적층막 중에서 선택된 어느 하나일 수 있다.
다음에, 게이트절연막(40) 바깥쪽 측면을 둘러싸며, 채널의 형성을 조절하는 게이트전극(42)을 통상의 증착방법을 이용하여 형성한다. 이때, 게이트전극(42)은 게이트 절연막(40)보다 높이가 낮은 것이 바람직하다. 게이트전극(42)은 비정질 폴리실리콘, 도핑된 폴리실리콘, 폴리-SiGe 및 도전성 금속 함유 물질 중에 선택된 단일층 또는 복합층일 수 있다. 도전성 금속 함유 물질은 텅스텐 또는 몰리브덴과 같은 금속, 티타늄질화막, 탄탈륨질화막 또는 텅스텐질화막과 같은 도전성 금속질화막 중에 선택된 적어도 하나의 층으로 이루어질 수 있다.
도 8을 참조하면, 나노튜브 기둥(38)과 나노튜브 하부전극(52) 사이의 접착력을 향상시키기 위한 제2 배리어층(48)을 형성한다. 제2 배리어층(48)은 도 3에서 설명한 바와 같이 촉매층의 역할도 할 수 있다. 제2 배리어층(48)은 Ni, Co, Fe, 알루미나 및 탄소계 도전성 물질 중에서 선택된 적어도 어느 하나일 수 있다.
제2 배리어층(48)은 먼저 나노튜브 기둥(38), 게이트절연막(40) 및 게이트전극(42)이 형성된 제2 절연막(18) 상에 제4 절연막(46)을 형성한다. 그후, 제4 절연막(46)을 평탄화하여, 나노튜브 기둥(38)을 노출시킨다. 나노튜브 기둥(38)의 상부를 제거하여 게이트절연막(40)에 대하여 리세스된 나노튜브 기둥(44)을 형성한다. 리세스된 나노튜브 기둥(44)의 높이는 채널의 길이와 같을 수 있다. 리세스된 나노튜브 기둥(44)을 덮으면서, 제4 절연막(46) 상에 소정의 두께만큼 형성된 제2 배리어 물질층을 형성한다. 리세스된 나노튜브 기둥(44) 상에 형성되는 하부전극(52)과 충분하게 접촉할 수 있도록 제2 배리어 물질층을 패터닝하여 제2 배리어층(48)을 형성한다.
도 9를 참조하면, 제2 배리어층(48) 상에 나노튜브로 이루어진 하부전극(52)을 성장시킨다. 하부전극(52)은 비트라인(16)과 동일하게 플라즈마 화학기상증착법, 열 화학기상증착법, 저압 화학기상증착법 및 유기금속 화학기상증착법 중에서 선택된 어느 하나의 방식을 이용하여 형성할 수 있다.
하부전극(52)은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 하부전극(52)은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑될 수 있다.
도 10을 참조하면, 하부전극(52)과 제2 배리어층(48)의 노출된 면을 덮는 고유전율을 가지는 물질, 예를 들어 ONO막 또는 오산화탄탈륨(Ta2O5)과 같은 유전막(54)을 균일한 두께로 형성한다. 그후, 불순물이 도핑된 다결정실리콘과 같은 도전물질을 유전막(54)의 전면에 균일한 두께로 증착하여 상부전극(56)을 형성한다. 이어서, 도 2에서와 같이 상부전극(56)을 덮는 제5절연막(58) 내에 상부전극 콘택 (60)을 형성하여 외부와 전기적으로 연결한다.
본 발명의 제1 실시예에 의한 나노튜브 반도체소자는 비트라인 상에 나노튜브 기둥 또는 나노튜브 기둥/나노튜브 하부전극이 일렬로 수직하게 배열되므로 반도체소자가 차지하는 면적을 최소화할 수 있다. 이에 따라, 반도체소자의 집적도를 향상시킬 수 있다.
제2 실시예
도 11은 본 발명의 제2 실시예에 의한 수직형 나노튜브 반도체소자를 각 부분별로 구분하여 나타낸 사시도이며, 도 12는 도 11의 주요부분을 나타내는 단면도이다.
도 11 및 도 12를 참조하면, 제2 실시예에 의한 수직형 나노튜브 반도체소자는 크게 비트라인부(10), 트랜지스터부(30) 및 커패시터부(50)로 구분할 수 있다. 비트라인부(10)는 기판(12) 상에 기판(12)과 평행하게 놓이면서, 도전성을 가진 나노튜브로 이루어진 비트라인(16)을 포함한다. 기판(12)과 비트라인(16)사이에는 전기적인 절연을 위한 제1 절연막(14)이 형성될 수 있다. 나노튜브 비트라인(16)은 나노미터 크기로 만들 수 있을 뿐만 아니라, 나노미터 크기에서 입자경계가 거의 없기 때문에 전기적인 연결이 끊어질 염려가 없다.
비트라인(16)의 일단은 기판(12)과 수직한 방향으로 연장되는 리세스된 나노튜브 기둥(44)과 연결된다. 리세스된 나노튜브 기둥(44)은 캐리어가 이동하는 채널을 제공한다. 이때, 나노튜브 기둥(44)은 상기 채널의 길이와 동일한 높이를 가지는 것이 바람직하다. 비트라인(16)과 나노튜브 기둥(44) 사이에 접착력을 향상시키 기 위하여 제1 배리어층(32)을 게재할 수 있다.
게이트절연막(40)은 나노튜브 기둥(44)의 바깥쪽 측면을 균일한 두께로 둘러싼다. 게이트전극(42)은 게이트절연막(40) 바깥쪽 측면을 둘러싸며, 상기 채널의 형성을 조절한다. 본 발명의 제2 실시예에서의 게이트전극은 소정의 간격만큼 이격되어 분리된 복수개의 게이트전극들(72, 74)로 이루어질 수 있다.
커패시터 하부전극(52)은 나노튜브 기둥(44)의 타단에 나노튜브 기둥(44)과 일렬로 수직하게 연결된다. 이때, 리세스된 나노튜브 기둥(44)과 나노튜브 하부전극(52) 사이의 접착력을 향상시키기 위한 제2 배리어층(48)을 형성할 수 있다.
유전막(54)은 하부전극(52)과 제2 배리어층(48)의 노출된 면을 덮는 고유전율을 가지는 물질, 예를 들어 ONO막 또는 오산화탄탈륨(Ta2O5)으로 이루어진다. 상부전극(56)은 불순물이 도핑된 다결정실리콘과 같은 도전성 물질을 유전막(54)의 전면에 증착된다. 상부전극(56)을 덮는 제5 절연막(58) 내에 형성된 상부전극 콘택(60)은 외부와 전기적으로 연결하는 역할을 한다.
본 발명의 제2 실시예에 의한 수직형 나노튜브 반도체소자의 제조방법은 게이트전극을 형성하는 과정을 제외하고는 도 3 내지 도 9를 참조하여 설명한 제1 실시예에서와 같으므로 중복된 부분의 설명은 생략하기로 한다.
도 13은 본 발명의 제2 실시예에 의한 수직형 나노튜브 반도체소자에 있어서, 복수개의 게이트전극들(72, 74)을 형성하는 방법을 나타낸 단면도이다.
도 13을 참조하면, 복수개의 게이트전극들(72, 74)은 먼저, 비트라인(16)이 형성된 기판(12)을 덮는 제2 절연막(18) 상에 나노튜브 기둥(38)을 형성한다. 그후, 나노튜브 기둥(38)의 측면 하부에 제1 게이트전극(72)을 제1 실시예와 동일한 방법으로 형성한다. 제1 게이트전극(72)을 덮으면서, 나노튜브 기둥(38)의 상부를 노출시키는 제6 절연막(76)을 형성한다. 제6 절연막(76)에 의해 노출된 나노튜브 기둥(38)의 측면에 제2 게이트전극(74)을 형성한다.
본 발명의 제2 실시예에 의한 나노튜브 반도체소자는 비트라인 상에 나노튜브 기둥 또는 나노튜브 기둥/나노튜브 하부전극이 일렬로 수직하게 배열되므로 반도체소자가 차지하는 면적을 최소화할 수 있다. 이에 따라, 반도체소자의 집적도를 향상시킬 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 수직형 나노튜브 반도체소자 및 그 제조방법에 의하면, 나노튜브로 이루어진 비트라인을 수직형 반도체소자에 적용함으로써 나노미터 수준의 반도체소자에서 비트라인의 전기적인 접속이 끊어지는 것을 방지할 수 있다.
또한, 비트라인을 기판 상에 형성하여 수직형 트랜지스터를 구비하는 반도체소자를 구현함으로써, 반도체소자의 집적도를 향상시킬 수 있다.

Claims (40)

  1. 기판;
    상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인;
    상기 비트라인에 상기 기판과 수직방향으로 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥;
    상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막: 및
    상기 게이트절연막의 바깥쪽 측면을 둘러싸면서, 상기 나노튜브 기둥에 채널의 형성을 조절하는 게이트전극을 포함하는 수직형 나노튜브 반도체소자.
  2. 제1항에 있어서, 상기 기판은 실리콘막, 갈륨비소막, 실리콘산화막 및 알루미나 중에서 선택된 적어도 어느 하나의 막인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  3. 제1항에 있어서, 상기 기판과 상기 비트라인 사이의 전기적인 절연을 위한 제1 절연막을 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  4. 제3항에 있어서, 상기 제1 절연막 상에 상기 비트라인을 형성하기 위한 촉매 층을 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  5. 제1항에 있어서, 상기 비트라인은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  6. 제1항에 있어서, 상기 비트라인은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑된 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  7. 제1항에 있어서, 상기 비트라인의 직경은 1 내지 100㎚인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  8. 제1항에 있어서, 상기 비트라인과 상기 나노튜브 기둥 사이에 접착력을 향상시키기 위한 제1 배리어층을 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  9. 제8항에 있어서, 상기 제1 배리어층은 Ni, Co, Fe, 알루미나 및 탄소계 도전성 물질 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  10. 제8항에 있어서, 상기 제1 배리어층이 상기 반도체소자의 드레인으로 작용할 때, 상기 제1 배리어층의 두께는 상기 드레인의 전기적인 특성에 의해 결정되는 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  11. 제1항에 있어서, 상기 나노튜브 기둥은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  12. 제1항에 있어서, 상기 나노튜브 기둥은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑된 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  13. 제1항에 있어서, 상기 나노튜브 기둥의 높이는 상기 채널의 길이와 동일한 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  14. 제1항에 있어서, 상기 게이트절연막은 실리콘산화막 또는 실리콘산화막/실리콘질화막/실리콘산화막으로 이루어진 적층막 중에서 선택된 어느 하나인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  15. 제1항에 있어서, 상기 게이트 절연막의 높이는 상기 게이트전극의 높이에 비해 높은 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  16. 제1항에 있어서, 상기 게이트전극은 비정질 폴리실리콘, 도핑된 폴리실리콘, 폴리-SiGe 및 도전성 금속 함유 물질 중에 선택된 단일층 또는 복합층인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  17. 제1항에 있어서, 상기 게이트전극은 소정의 간격만큼 이격되어 분리된 복수개의 게이트전극들로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  18. 기판;
    상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인;
    상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥;
    상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막;
    상기 게이트절연막 바깥쪽 측면을 둘러싸며, 상기 나노튜브 기둥에 채널의 형성을 조절하는 게이트전극; 및
    상기 나노튜브 기둥에 일렬로 수직하게 연결되며, 나노튜브로 이루어진 커패시터 하부전극을 포함하는 수직형 나노튜브 반도체소자.
  19. 제18항에 있어서, 상기 비트라인은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  20. 제18항에 있어서, 상기 나노튜브 기둥은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  21. 제18항에 있어서, 상기 나노튜브 기둥과 상기 나노튜브 하부전극 사이의 접착력을 향상시키기 위한 제2 배리어층을 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  22. 제21항에 있어서, 상기 제2 배리어층은 Ni, Co, Fe, 알루미나 및 탄소계 도전성 물질 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  23. 제18항에 있어서, 상기 하부전극은 탄소(C), ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  24. 제18항에 있어서, 상기 하부전극은 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H 중에서 선택된 적어도 하나 이상의 물질로 도핑된 것을 특징으로 하는 수직형 나노튜브 반도체소자.
  25. 기판을 준비하는 단계;
    상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 형성하는 단계;
    상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 형성하는 단계;
    상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막을 형성하는 단계; 및
    상기 게이트절연막 바깥쪽 측면을 둘러싸며, 상기 나노튜브 기둥에 채널의 형성을 조절하는 게이트전극을 형성하는 단계를 포함하는 수직형 나노튜브 반도체소자의 제조방법.
  26. 제25항에 있어서, 상기 비트라인은 플라즈마 화학기상증착법, 열 화학기상증착법, 저압 화학기상증착법 및 유기금속 화학기상증착법 중에서 선택된 어느 하나의 방식을 이용하여 형성하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  27. 제25항에 있어서, 상기 기판과 상기 비트라인 사이에 전기적인 절연을 위한 제1 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  28. 제27항에 있어서, 상기 제1 절연막 상에 상기 비트라인을 형성하기 위한 촉매층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  29. 제25항에 있어서, 상기 비트라인과 상기 나노튜브 기둥 사이에 접착력을 향상시키기 위한 제1 배리어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  30. 제29항에 있어서, 상기 제1 배리어층을 형성하는 단계는,
    상기 비트라인이 형성된 상기 기판을 덮는 제2 절연막을 형성하는 단계;
    상기 제2 절연막 내에 상기 비트라인을 노출시키는 배리어용 홀을 형성하는 단계;
    상기 배리어용 홀이 매립되도록 제1 배리어 물질층을 증착하는 단계; 및
    상기 제2 절연막의 상부면이 노출되면서 평탄화되도록 상기 제1 배리어 물질층을 제거하여 제1 배리어층을 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  31. 제25항에 있어서, 상기 나노튜브 기둥을 형성하는 단계는,
    상기 비트라인이 형성된 상기 기판을 덮는 제3 절연막을 형성하는 단계;
    상기 3 절연막 내에 상기 비트라인을 노출시키는 나노튜브 홀을 형성하는 단계;
    상기 제2 콘택홀이 매립되도록 나노튜브 물질층을 형성하는 단계; 및
    상기 제3 절연막의 상부면이 노출되면서 평탄화되도록 상기 나노튜브 물질층을 제거하여 나노튜브 기둥을 형성하는 단계를 포함하는 수직형 나노튜브 반도체소 자의 제조방법.
  32. 제29항에 있어서, 상기 나노튜브 기둥을 형성하는 단계는,
    상기 제1 배리어층이 형성된 상기 제2 절연막 상에 제3 절연막을 형성하는 단계;
    상기 제3 절연막 내에 상기 제1 배리어층이 노출시키는 나노튜브 홀을 형성하는 단계;
    상기 나노튜브 홀이 매립되도록 나노튜브 물질층을 형성하는 단계; 및
    상기 제3 절연막의 상부면이 노출되면서 평탄화되도록 상기 나노튜브 물질층을 제거하여 나노튜브 기둥을 형성하는 단계를 포함하는 수직형 나노튜브 반도체소자의 제조방법.
  33. 제31항에 있어서, 상기 게이트절연막을 형성하는 단계는,
    상기 나노튜브 기둥이 형성된 상기 제3 절연막을 제거하는 단계;
    상기 나노튜브 기둥을 둘러싸는 게이트절연막 물질층을 블랭킷 방식으로 형성하는 단계;
    상기 게이트절연막을 균일한 두께로 형성하기 위한 제1 마스크층을 상기 나노튜브 기둥과 상기 게이트절연막 물질층 상에 형성하는 단계; 및
    상기 제1 마스크층을 식각마스크로 하여 상기 게이트절연막 물질층을 제거하여 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  34. 제25항에 있어서, 상기 게이트전극은 소정의 간격만큼 이격되어 분리된 복수개의 게이트전극들로 이루어진 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  35. 제34항에 있어서, 상기 복수개의 게이트전극들을 형성하는 단계는,
    상기 비트라인이 형성된 상기 기판을 덮는 제2 절연막 상에 나노튜브 기둥을 형성하는 단계;
    상기 나노튜브 기둥의 하부에 제1 게이트전극을 형성하는 단계;
    상기 제1 게이트전극을 덮으면서, 상기 나노튜브의 상부를 노출시키는 제6 절연막을 형성하는 단계; 및
    상기 제6 절연막에 의해 노출된 상기 나노튜브 기둥에 제2 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  36. 기판을 준비하는 단계;
    상기 기판 상에 상기 기판과 평행하게 놓이며, 도전성을 가진 나노튜브로 이루어진 비트라인을 형성하는 단계;
    상기 비트라인에 상기 기판과 수직하게 연결되며, 캐리어가 이동하는 채널을 제공하는 나노튜브 기둥을 형성하는 단계;
    상기 나노튜브 기둥의 바깥쪽 측면을 균일한 두께로 둘러싸는 게이트절연막을 형성하는 단계;
    상기 게이트절연막을 둘러싸며, 상기 나노튜브 기둥에 채널의 형성을 조절하는 게이트전극을 형성하는 단계; 및
    상기 나노튜브 기둥에 일렬로 수직하게 연결되며, 나노튜브로 이루어진 커패시터 하부전극을 형성하는 단계를 포함하는 수직형 나노튜브 반도체소자의 제조방법.
  37. 제36항에 있어서, 상기 하부전극을 형성하는 단계는,
    상기 나노튜브 기둥, 상기 게이트절연막 및 상기 게이트전극이 형성된 상기 기판 상에 제4 절연막을 형성하는 단계; 및
    상기 나노튜브 기둥의 타단에 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  38. 제36항에 있어서, 상기 나노튜브 기둥과 상기 나노튜브 하부전극 사이의 접착력을 향상시키기 위한 제2 배리어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  39. 제38항에 있어서, 상기 제2 배리어층을 형성하는 단계는,
    상기 나노튜브 기둥, 상기 게이트절연막 및 상기 게이트전극이 형성된 상기 기판 상에 제4 절연막을 형성하는 단계;
    상기 나노튜브 기둥의 상부를 제거하는 상기 게이트절연막에 대하여 리세스된 나노튜브 기둥을 형성하는 단계;
    상기 리세스된 나노튜브 기둥의 상부면을 덮으면서, 상기 제4 절연막 상에 소정의 두께만큼 형성된 제2 배리어 물질층을 형성하는 단계; 및
    상기 나노튜브 기둥 상에 형성되는 상기 하부전극과 충분하게 접촉할 수 있도록 상기 제2 배리어 물질층을 패터닝하여 제2 배리어층을 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
  40. 제38항에 있어서, 상기 하부전극을 형성하는 단계는,
    상기 제2 배리어층 상에 나노튜브로 이루어진 하부전극을 성장시키는 것을 특징으로 하는 수직형 나노튜브 반도체소자의 제조방법.
KR1020050025368A 2005-03-28 2005-03-28 수직형 나노튜브 반도체소자 및 그 제조방법 KR100688542B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050025368A KR100688542B1 (ko) 2005-03-28 2005-03-28 수직형 나노튜브 반도체소자 및 그 제조방법
US11/325,964 US7411241B2 (en) 2005-03-28 2006-01-05 Vertical type nanotube semiconductor device
US12/179,068 US20080277646A1 (en) 2005-03-28 2008-07-24 Vertical Type Nanotube Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050025368A KR100688542B1 (ko) 2005-03-28 2005-03-28 수직형 나노튜브 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060103602A KR20060103602A (ko) 2006-10-04
KR100688542B1 true KR100688542B1 (ko) 2007-03-02

Family

ID=37233791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050025368A KR100688542B1 (ko) 2005-03-28 2005-03-28 수직형 나노튜브 반도체소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US7411241B2 (ko)
KR (1) KR100688542B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872075B2 (en) 2008-12-05 2014-10-28 Hyundai Motor Company Positive temperature coefficient (PTC) rod assembly
US8895898B2 (en) 2008-12-05 2014-11-25 Hyundai Motor Company Positive temperature coefficient (PTC) rod assembly and PTC heater using the same

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법
US7608877B2 (en) * 2005-12-06 2009-10-27 Canon Kabushiki Kaisha Circuit device having capacitor and field effect transistor, and display apparatus therewith
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
US7667260B2 (en) * 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
JP2010525557A (ja) * 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
US8378333B2 (en) * 2007-09-27 2013-02-19 University Of Maryland Lateral two-terminal nanotube devices and method for their formation
US7791433B2 (en) * 2008-02-29 2010-09-07 Nokia Corporation Apparatus, method, and computer program product providing edgeless carbon nanotube resonator arrays
US20110089477A1 (en) * 2008-06-13 2011-04-21 Qunano Ab Nanostructured mos capacitor
WO2010005380A1 (en) * 2008-07-09 2010-01-14 Qunano Ab Nanostructured memory device
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US20100148221A1 (en) * 2008-11-13 2010-06-17 Zena Technologies, Inc. Vertical photogate (vpg) pixel structure with nanowires
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8890271B2 (en) 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US8350360B1 (en) 2009-08-28 2013-01-08 Lockheed Martin Corporation Four-terminal carbon nanotube capacitors
US8405189B1 (en) * 2010-02-08 2013-03-26 Lockheed Martin Corporation Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors
WO2012121265A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8835255B2 (en) * 2013-01-23 2014-09-16 Globalfoundries Inc. Method of forming a semiconductor structure including a vertical nanowire
US9240317B2 (en) * 2013-03-28 2016-01-19 Umm Al-Qura University High temperature GaN based super semiconductor and fabrication process
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP7341810B2 (ja) * 2019-09-13 2023-09-11 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110977A (ja) 2000-06-27 2002-04-12 Samsung Electronics Co Ltd 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法
KR100376199B1 (ko) 1999-01-14 2003-03-15 일진나노텍 주식회사 탄소나노튜브를 이용한 수직형 스위칭소자의 제작.
JP2004103802A (ja) 2002-09-09 2004-04-02 Sharp Corp 電界効果型トランジスタおよびその製造方法
KR20040043043A (ko) * 2002-11-15 2004-05-22 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR20040077000A (ko) * 2003-02-27 2004-09-04 삼성전자주식회사 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법
EP1508926A1 (en) 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
KR20060012724A (ko) * 2004-08-04 2006-02-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320136B1 (ko) 1999-01-14 2002-01-10 최규술 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제작
KR100327496B1 (ko) 2000-06-27 2002-03-15 윤종용 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
EP1299914B1 (de) * 2000-07-04 2008-04-02 Qimonda AG Feldeffekttransistor
US6599808B2 (en) * 2001-09-12 2003-07-29 Intel Corporation Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode
US6617639B1 (en) * 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
JP4695817B2 (ja) 2002-10-23 2011-06-08 富士通株式会社 キャパシタ、半導体記憶装置及び方法
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법
US7262991B2 (en) 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376199B1 (ko) 1999-01-14 2003-03-15 일진나노텍 주식회사 탄소나노튜브를 이용한 수직형 스위칭소자의 제작.
JP2002110977A (ja) 2000-06-27 2002-04-12 Samsung Electronics Co Ltd 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法
JP2004103802A (ja) 2002-09-09 2004-04-02 Sharp Corp 電界効果型トランジスタおよびその製造方法
KR20040043043A (ko) * 2002-11-15 2004-05-22 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR20040077000A (ko) * 2003-02-27 2004-09-04 삼성전자주식회사 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법
EP1508926A1 (en) 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
KR20060012724A (ko) * 2004-08-04 2006-02-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872075B2 (en) 2008-12-05 2014-10-28 Hyundai Motor Company Positive temperature coefficient (PTC) rod assembly
US8895898B2 (en) 2008-12-05 2014-11-25 Hyundai Motor Company Positive temperature coefficient (PTC) rod assembly and PTC heater using the same

Also Published As

Publication number Publication date
US20080277646A1 (en) 2008-11-13
KR20060103602A (ko) 2006-10-04
US20060244361A1 (en) 2006-11-02
US7411241B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
KR100688542B1 (ko) 수직형 나노튜브 반도체소자 및 그 제조방법
US8637849B2 (en) Vertical nanowire FET devices
JP4493344B2 (ja) カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法
CN100580971C (zh) 垂直纳米管半导体器件结构及其形成方法
US7700978B2 (en) Semiconductor device and method of manufacturing the same
KR100360476B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US8053809B2 (en) Device including high-K metal gate finfet and resistive structure and method of forming thereof
US6740910B2 (en) Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor
US20140167109A1 (en) Continuous metal semiconductor alloy via for interconnects
US20050276093A1 (en) Memory cell, memory cell arrangement, patterning arrangement, and method for fabricating a memory cell
TWI482290B (zh) 半導體裝置
US8907495B2 (en) Semiconductor device and manufacturing method thereof
US11903213B2 (en) Memory device and method for making same
JP5755618B2 (ja) 半導体装置
US7989286B2 (en) Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
KR20110011692A (ko) 다이오드, 및 다이오드 형성 방법
KR100327496B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US20220278208A1 (en) Method of manufacturing semiconductor device and associated memory device
US20210408290A1 (en) Thin film transistor and vertical non-volatile memory device including metal oxide channel layer having bixbyite crystal
KR20090028115A (ko) 상온에서 동작하는 단전자 논리 소자 및 그 제조방법
WO2024032536A1 (en) Mram integration with self-aligned direct back side contact
US7884430B2 (en) Isolated metal plug process for use in fabricating carbon nanotube memory cells
WO2008069485A1 (en) The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
JPH08236546A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14