JP2001077346A

JP2001077346A - 単電子トランジスタおよびその製造方法

Info

Publication number: JP2001077346A
Application number: JP25289499A
Authority: JP
Inventors: Kimitaka Ono; 公隆大野; Atsuhisa Inoue; 敦央井上; Kazushi Fujioka; 一志藤岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-09-07
Filing date: 1999-09-07
Publication date: 2001-03-23

Abstract

(57)【要約】【課題】室温で動作可能でかつ特性ばらつきの小さい
単電子トランジスタおよびその製造方法を提供する。【解決手段】ＳＯＩ基板の表面を相対湿度２０％以下
の雰囲気中で走査型プローブ顕微鏡探針と試料間に電圧
を印加した状態で走査することにより表面の酸化層を形
成させる。そして、その酸化層１１表面の性質が未走査
領域１０に比して異なることを利用して、有機分子を含
む溶液中に浸漬し、選択的に未走査領域１０上に有機単
分子層８を形成する。その後、上記有機単分子層８をレ
ジストとして選択エッチング処理を施すことによって、
酸化シリコン層３上にソース電極４,ゲート電極５,ドレ
イン電極６および整列したナノメートルサイズのシリコ
ン島７Ａを同時に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、単電子トンネル
現象を利用した単電子トランジスタおよびその製造方法
に関する。

【０００２】

【従来の技術】２１世紀はいつでもどこでも好みの情報
を世界規模で交換できるモバイル機器が期待され、これ
に搭載されるエレクトロニクス技術は高機能で高速かつ
記憶容量が大容量であることは勿論、その一方でモバイ
ル機器は電源や重量に関する問題から開放されなければ
ならない。その鍵となるＵＬＳＩ技術は、主として微細
加工技術の進歩により集積度の向上が図られ、同時に動
作速度の向上と消費電力,コスト,重量および体積の低減
を果たしてきた。しかしながら、集積度がＴ(テラ)ビッ
ト(１テラ＝１０¹²)級となると、現在のトランジスタの
ように、電子数の確率的制御を動作原理とする素子で
は、この領域に到達することは困難であり、個々の電子
を確実に輸送,貯蔵できる新たな原理に基づく素子が望
まれてきている。その有力候補としてクーロンブロッケ
ード効果を利用した単電子トランジスタが考えられてい
る。

【０００３】従来、単電子トランジスタとしては、金属
系と半導体系の２つに大きく分けられ、金属系の場合
は、次の(1)〜(4)ものがある。 (1) FultonとDolanによる「２重シャドウ蒸着法により
作製した例(Phys. Rev. Lett. 59(1)，1987 p.109)」 (2) Chenらの「高分解電子ビーム露光装置によるチャ
ンネル長２５ｎｍ,幅約４０ｎｍのギャップを作製した
例(Appl. Phys. Lett. 66(24)，12 June 1995 p.338
3)」 (3) Kleinらによる「ナノメータサイズのソース電極,
ドレイン電極間ギャップ内にコロイド粒子を配置して、
ＭＴＪ(Multiple Tunnel Junction)を形成した例(Appl.
Phys. Lett. 68(18), 29 April 1996 p.2574)」 (4) Langheinrichらによる「ＡuＰdのナノワイヤ上の
ごく近接した２点に不連続部を設けて、トレンチのエッ
ジで自然に破断させることでＡuＰdの島を形成するステ
ップクラック法を用いて形成した例(Jpn. Appl. Phys.
34(Pt1，12B)1995 p.6956)」

【０００４】一方、半導体系(特にシリコン系)の単電子
トランジスタの場合は、次の(5),(6)のものがある。 (5) Aliらによって提案された「ＳＯＩ(Semiconductor
on Insulator)基板を用いたＳｉ単結晶の島によるクー
ロンブロッケード素子(Appl．Phys．Lett．64(16)，Apr
il 1994 p.2119)」 (6) 矢野らによって開発された「多結晶シリコンナノ
粒子細線による単一電子メモリ(IEEE TRANSACTIONS ON
ELECTRON DEVICES，41(9)September 1994 p.1628)」

【０００５】

【発明が解決しようとする課題】しかしながら、上記
(1)〜(6)の単電子トランジスタのいずれにおいても、従
来のリソグラフィーを用いており、 (a) ＵＶリソグラフィー(Ultraviolet Light Lithogra
phy)では、紫外線の波長の１５０ｎｍ程度しか分解能が
望めない。 (b) ＦＩＢ(Focused Ion Beam)では、収束させる技術
が未熟である。 (c) ＥＢリソグラフィー(Electron Beam Lithography)
では、電子線のビーム径自体は１ｎｍ程度まで絞ること
は可能であるが、用いるレジスト膜厚が１μｍ程度と厚
く、オージェ電子や電子の非弾性散乱等入射電子によっ
て発生する副次的な相互作用の結果、感光領域が広が
る。等の理由から、加工線幅が０．１μｍ以下にできないた
めに、クーロンブロッケードが発現する温度が低くな
り、動作温度が低くなって室温で動作しないという欠点
がある。また、たとえ数１０ｎｍ程度の構造の作製が実
現(J. Vac. Sci. Technol. B16(6)，Nov/Dec 1998 p.38
04)できたとしても、再現性が乏しいという問題があ
る。

【０００６】また、上記(3)の金属コロイド粒子をトン
ネル接合として利用した単電子トランジスタの場合、粒
径の揃ったナノメータサイズの金属コロイド粒子をトン
ネル接合に用いるので、室温動作が期待されるが、これ
らのコロイド粒子がソース電極とドレイン電極との間に
無秩序に配置されるので、ソース電極とドレイン電極と
の間のコロイド島の数およびトンネル障壁の大きさは全
くの偶然に頼る他はなく、トランジスタ特性のばらつき
が大きくなり、実用的でない。

【０００７】さらに、Ｓi多結晶の場合は、室温動作が
可能であるが、粒界を介したグレイン間の電子のトンネ
リングを利用するため、島の大きさやトンネル障壁の大
きさを正確に制御できず、トランジスタ毎の特性がばら
つくという問題があり、実用的ではない。

【０００８】そこで、この発明の目的は、室温動作が可
能な特性ばらつきの小さい単電子トランジスタおよびそ
の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、この発明の単電子トランジスタは、ソース電極とド
レイン電極とを結ぶ線上に所定の間隔をあけて整列する
ように上記ソース電極と上記ドレイン電極との間に形成
され、クーロンブロッケードを発現可能な複数の半導体
の島を有することを特徴としている。

【００１０】上記構成の単電子トランジスタによれば、
上記ソース電極とドレイン電極とを結ぶ線上に所定の間
隔をあけて整列するように形成された複数の半導体の島
を、クーロンブロッケードを発現可能な量子サイズにす
ることによって、各半導体の島が電子閉じ込め領域とな
り、ソース電極と半導体の島との間、ドレイン電極と半
導体の島との間、および、隣接する半導体の島の間がト
ンネル障壁となる。上記各半導体の島に１個の電子が夫
々蓄積され、クーロンブロッケードが発現すると、ソー
ス電極とドレイン電極との間に電圧が印加されていて
も、別の電子が入ってくるのを阻止する。そして、上記
各半導体の島にゲート電極から電界が印加されて、トン
ネル抵抗を量子抵抗以下にすると、クーロンブロッケー
ド効果が敗れて、ソース電極とドレイン電極との間に電
圧が印加された条件では、ソース電極とドレイン電極と
の間に各半導体の島を介して電流が流れる。したがっ
て、半導体の島の大きさとトンネル障壁の大きさをナノ
メートル精度で精密に制御することによって、室温動作
が可能な特性ばらつきの小さい単電子トランジスタを実
現できる。さらに、半導体の島が１つでなく複数(２つ
以上)並べた場合、トランジスタ全体がコンデンサと抵
抗が直列に接続された等価回路とみなせるので、素子全
体の抵抗はトンネル抵抗が島の数が１つ増える毎に加算
され室温動作には不利であるが、逆に素子全体の静電容
量は減少することになる。一方、デバイスを作製する上
では、トンネル抵抗を小さくするよりもむしろ島のサイ
ズを小さくする方が技術的に困難であり、ソース電極と
ドレイン電極の間に島を複数個並べることで、室温での
トランジスタ動作が島の大きさがあまり小さく無くても
可能となり、作製プロセス上有利である。

【００１１】また、一実施形態の単電子トランジスタ
は、上記ソース電極,ドレイン電極および上記半導体の
島の夫々の表面を被覆する有機単分子層を有することを
特徴とする。

【００１２】上記実施形態の単電子トランジスタによれ
ば、上記半導体の島の表面を被覆する有機単分子層上
に、例えば金属膜を蒸着することにより絶縁性の高い有
機単分子層を介してゲート電極を容易に形成できる。

【００１３】また、一実施形態の単電子トランジスタ
は、上記ソース電極と上記半導体の島との間、上記ドレ
イン電極と上記半導体の島との間、および、隣接する上
記半導体の島の間を分離する下地絶縁層を有することを
特徴とする。

【００１４】上記実施形態の単電子トランジスタによれ
ば、ソース電極と半導体の島との間、ドレイン電極と半
導体の島との間、および、隣接する半導体の島の間を分
離する下地絶縁層が良好なトンネル障壁となる。

【００１５】また、一実施形態の単電子トランジスタ
は、上記ソース電極近傍の上記半導体の島と上記ソース
電極とを接続し、上記ドレイン電極近傍の上記半導体の
島と上記ドレイン電極とを接続し、隣接する上記半導体
の島同士を接続する半導体狭窄層を有し、上記半導体狭
窄層の幅が上記半導体の島の大きさよりも小さいことを
特徴とする。

【００１６】上記実施形態の単電子トランジスタによれ
ば、上記ソース電極近傍の半導体の島とソース電極とを
接続し、上記ドレイン電極近傍の半導体の島とドレイン
電極とを接続し、隣接する上記半導体の島同士を接続す
る半導体狭窄層の幅が、電子閉じ込め領域である半導体
の島の大きさよりも小さいので、良好なトンネル障壁と
なる。

【００１７】また、一実施形態の単電子トランジスタ
は、上記ソース電極と上記半導体の島との間、上記ドレ
イン電極と上記半導体の島との間、および、隣接する上
記半導体の島の間を分離する酸化層を有することを特徴
とする。

【００１８】上記実施形態の単電子トランジスタによれ
ば、上記ソース電極と半導体の島との間、ドレイン電極
と半導体の島との間、および、隣接する半導体の島の間
を分離する下地絶縁層が良好なトンネル障壁となる。

【００１９】また、一実施形態の単電子トランジスタ
は、上記半導体の島は、直径１〜３０ｎｍの円形の島の
静電容量に相当する静電容量を有する大きさであること
を特徴とする。

【００２０】通常、シリコン等の半導体の場合、室温で
クーロンブロッケード効果が得られる円形の島の直径は
１０ｎｍ以下と言われ、島の静電容量が大きくなるほど
クーロンブロッケードが発現する温度が低くなる。そこ
で、上記実施形態の単電子トランジスタによれば、半導
体のドーピング量等により変化する島の静電容量を考慮
して、半導体の島を直径１〜３０ｎｍの円形の島の静電
容量に相当する静電容量を有する大きさに設定すること
により、クーロンブロッケードが確実に発現可能とな
る。

【００２１】また、この発明の単電子トランジスタの製
造方法は、上記単電子トランジスタを製造する単電子ト
ランジスタの製造方法であって、相対湿度２０％以下の
雰囲気中で、かつ、表面に半導体層が形成された基板と
微小プローブとの間に所定電圧を印加した状態で、上記
微小プローブにより上記半導体層表面の所定のパターン
の領域を走査して、ソース電極,ドレイン電極およびチ
ャネル領域となるべき領域以外の上記半導体層表面の領
域を酸化する工程と、上記半導体表面が酸化された上記
基板を有機分子を含む溶液中に浸漬することにより、上
記ソース電極,ドレイン電極およびチャネル領域となる
べき上記半導体層表面の未走査領域に選択的に上記有機
分子を吸着させる工程とを有することを特徴としてい
る。

【００２２】上記単電子トランジスタの製造方法によれ
ば、相対湿度２０％以下の雰囲気中で、かつ、表面に半
導体層が形成された基板(例えばＳＯＩ基板)と微小プロ
ーブとの間に所定電圧を印加した状態で、微小プローブ
により半導体層表面の所定のパターンの領域を走査し
て、ソース電極,ドレイン電極およびチャネル領域とな
るべき領域(サイド・ゲート構造の場合はゲート電極と
なるべき領域を含む)以外の半導体層表面の領域を電界
支援酸化する。次に、上記半導体表面が酸化された基板
を有機分子を含む溶液中に浸漬することにより、ソース
電極,ドレイン電極およびチャネル領域となるべき半導
体層表面の未走査領域(サイド・ゲート構造の場合はゲ
ート電極となるべき領域を含む)に選択的に有機分子を
吸着させる。例えば、半導体層が単結晶シリコン層の場
合、クロロシリル基またはアルコキシシリル基を少なく
とも１つ有する有機分子を含む溶液中に基板を浸漬する
だけで、単結晶シリコン層表面の未走査領域であって水
酸基が存在する特定領域のみに有機分子のクロロシリル
基またはアルコキシシリル基が選択的に化学吸着する。
そうして、ソース電極,ドレイン電極およびチャネル領
域(サイド・ゲート構造の場合はゲート電極を含む)上に
有機単分子膜が形成される。上記有機単分子膜をレジス
トとして用いて、ソース電極,ドレイン電極およびチャ
ネル領域(サイド・ゲート構造の場合はゲート電極を含
む)以外の半導体層の領域をエッチングにより除去する
ことが可能となる。このように、上記単電子トランジス
タの製造方法では、ソース電極,ドレイン電極およびト
ンネル接合を有するチャネル領域(サイド・ゲート構造
の場合はゲート電極を含む)が一度に効率がよく形成さ
れ、同一面内に２次元的に配列された層厚が数ｎｍ程度
の有機単分子層をレジストとして使用するため、加工の
切れが大変優れている。また、レジストパターニングに
ＡＦＭ等の微小プローブによるナノリソグラフィー技術
を用いていることによって、従来のリソグラフィーに比
べて極めて高い分解能と精度で表面加工を行うことがで
きる。したがって、半導体の島とトンネル障壁の大きさ
をナノメートル精度で精密に制御でき、室温で動作可能
な特性ばらつきが小さい単電子トランジスタを製造でき
る。なお、サイド・ゲート構造の単電子トランジスタの
場合、ソース電極,ドレイン電極等とゲート電極を同時
に形成する。

【００２３】また、一実施形態の単電子トランジスタの
製造方法は、上記半導体層表面の未走査領域に選択的に
上記有機分子を吸着させる工程の後、上記有機分子の吸
着領域以外の上記半導体層の領域を化学エッチングによ
り除去する工程を有することを特徴とする。

【００２４】上記実施形態の単電子トランジスタの製造
方法によれば、湿式化学反応や気相化学反応によるエッ
チング装置を用いて、上記有機分子の吸着領域以外の上
記半導体層の領域を容易に除去できる。

【００２５】また、この発明の単電子トランジスタの製
造方法は、上記単電子トランジスタを製造する単電子ト
ランジスタの製造方法であって、相対湿度２０％以下の
雰囲気中で、かつ、表面に半導体層が形成された基板と
微小プローブとの間に所定電圧を印加した状態で、上記
微小プローブにより上記半導体層表面の所定のパターン
の領域を走査して、ソース電極,ドレイン電極および線
状のチャネル領域となるべき領域以外の上記半導体層表
面の領域を酸化する工程と、上記半導体表面が酸化され
た上記基板を有機分子を含む溶液中に浸漬することによ
り、上記ソース電極,ドレイン電極および線状のチャネ
ル領域となるべき上記半導体層表面の未走査領域に選択
的に上記有機分子を吸着させる工程と、上記半導体層表
面の未走査領域に選択的に上記有機分子を吸着させた
後、上記有機分子の吸着領域以外の上記半導体層の領域
を化学エッチングにより除去する工程と、上記有機分子
の吸着領域以外の上記半導体層の領域を化学エッチング
により除去する工程の後、上記基板と上記微小プローブ
との間に定電圧を印加した状態で、上記線状のチャネル
領域を上記微小プローブにより走査して、上記線状のチ
ャネル領域の３以上の部分を所定の間隔をあけて酸化す
る工程とを有することを特徴としている。

【００２６】上記単電子トランジスタの製造方法によれ
ば、相対湿度２０％以下の雰囲気中で、かつ、表面に半
導体層が形成された基板(例えばＳＯＩ基板)と微小プロ
ーブとの間に所定電圧を印加した状態で、微小プローブ
により半導体層表面の所定のパターンの領域を走査し
て、ソース電極,ドレイン電極および線状のチャネル領
域となるべき領域(サイド・ゲート構造の場合はゲート
電極となるべき領域を含む)以外の半導体層表面の領域
を電界支援酸化する。次に、上記半導体表面が酸化され
た基板を有機分子を含む溶液中に浸漬することにより、
ソース電極,ドレイン電極および線状のチャネル領域と
なるべき半導体層表面の未走査領域(サイド・ゲート構
造の場合はゲート電極となるべき領域を含む)に選択的
に有機分子を吸着させる。例えば、半導体層が単結晶シ
リコン層の場合、クロロシリル基またはアルコキシシリ
ル基を少なくとも１つ有する有機分子を含む溶液中に基
板を浸漬するだけで、単結晶シリコン層表面の未走査領
域であって水酸基が存在する特定領域のみに有機分子の
クロロシリル基またはアルコキシシリル基が選択的に化
学吸着する。そうして、ソース電極,ドレイン電極およ
び線状のチャネル領域(サイド・ゲート構造の場合はゲ
ート電極を含む)上に有機単分子膜が形成される。上記
有機単分子膜をレジストとして用いて、ソース電極,ド
レイン電極および線状のチャネル領域(サイド・ゲート
構造の場合はゲート電極を含む)以外の半導体層の領域
を化学エッチングにより除去する。そして、上記基板と
微小プローブとの間に定電圧を印加した状態で、上記線
状のチャネル領域を微小プローブにより走査して、線状
のチャネル領域の３以上の部分を所定の間隔をあけて酸
化して、トンネル障壁を形成すると共に、そのトンネル
障壁で分離された複数の半導体の島を形成する。このよ
うに、上記単電子トランジスタの製造方法では、ソース
電極,ドレイン電極およびトンネル接合を有するチャネ
ル領域(サイド・ゲート構造の場合はゲート電極を含む)
が一度に効率がよく形成され、同一面内に２次元的に配
列された層厚が数ｎｍ程度の有機単分子層をレジストと
して使用するため、加工の切れが大変優れている。ま
た、レジストパターニングにＡＦＭ等の微小プローブに
よるナノリソグラフィー技術を用いていることによっ
て、従来のリソグラフィーに比べて極めて高い分解能と
精度で表面加工を行うことができる。したがって、半導
体の島とトンネル障壁の大きさをナノメートル精度で精
密に制御でき、室温で動作可能な特性ばらつきが小さい
単電子トランジスタを製造できる。

【００２７】

【発明の実施の形態】まず、この発明の単電子トランジ
スタの実施の形態を図を用いて説明する前に、単電子ト
ランジスタの製造方法について先に述べる。

【００２８】始めに、レジストパターニングとして走査
型プローブ顕微鏡の探針とＳＯＩ基板との間に電界を印
加した状態で探針により走査することにより、局所的
(数ｎｍの線幅で)に表面を酸化させて、ＳＯＩ基板表面
の性質を部分的に変成させる。この探針とＳＯＩ基板と
の間に電界を印加した状態で探針を走査するとき、雰囲
気を低湿度にする。この低湿度の雰囲気とは、探針およ
びＳＯＩ基板を取り巻く雰囲気の相対湿度が０〜２０％
以下であることを意味しており、好ましくは０〜１０％
であり、具体的には窒素ガス,六フッ化硫黄ガス,アルゴ
ンガスおよびキセノンガス等の比較的反応性が低い気体
が用いられるが、上記相対湿度範囲であれば特にガスの
種類は問わない。また、上記パターニング形状は、通
常、走査型プローブ顕微鏡に装備されたパターンジェネ
レータに予めプログラミングされ、ソース電極,ゲート
電極,ドレイン電極および電子の量子閉じ込め可能な島
を形成させる領域以外の領域の表面の走査が行われる。

【００２９】上記探針とＳＯＩ基板間の電界支援酸化に
よるパターニングの後、そのパターニングされたＳＯＩ
基板を、クロロシリル基またはアルコキシシリル基を少
なくとも１つ有する有機分子が含まれた溶液中に浸漬す
る。この溶液は、通常ヘキサデカンと四塩化炭素との比
が７：３の溶媒を用い、上記有機分子濃度を１ｍＭ〜１
Ｍ程度とする溶液を用いるが、有機分子濃度は１ｍＭが
好ましい。また、溶媒は他にテトラヒドロフランやシク
ロヘキサン等の有機溶媒も利用されるが、含有水分が少
ない溶液であれば種類は問わない。

【００３０】上記有機分子にある特定の化学種(水酸基)
と結合し得る官能基(ＳiＣl₃や(ＣＨ₂ＯＨ)₃)をくっつ
けることで、ＳＯＩ基板を有機分子を含む溶液中に浸漬
するだけで、水酸基が存在する基板上の特定領域のみに
有機分子が選択的に化学吸着する。例えば、有機分子と
してトリクロロステアリルシラン［ＣＨ₃(ＣＨ₂)₁₇Ｓi
Ｃl₃］を用いた場合の反応式は、ＣＨ₃(ＣＨ₂)₁₇ＳiＣl₃＋３ＯＨ^- → ３ＨＣl＋ＣＨ₃
(ＣＨ₂)₁₇ＳiＯ^- ₃ となる。したがって、水酸基のない表面は、有機分子が
吸着しないことになると共に、この有機分子のように長
鎖の飽和炭化水素を用いると、ファンデルワールス(Van
del Waals)力や有機分子同士の立体障害により分子が
密に並んだ有機単分子膜となる(この有機単分子膜を自
己組織化単分子膜という)。したがって、数ｎｍ厚の単
分子膜でありながら、有機分子が密に並んだ構造をして
いるため、酸やアルカリに強いレジストとしての役割を
果たすことができる。

【００３１】次に、クロロホルム等の有機溶媒でＳＯＩ
基板表面に過剰に吸着した上記有機分子を除去する。そ
うすると、探針とＳＯＩ基板との間の電界印加によって
酸化層が形成されなかった表面領域に、上記の有機分子
が表面の水酸基と脱塩酸反応(または脱水反応)により選
択吸着し、有機単分子層レジストを形成する。次に、有
機単分子層レジストの形成後、湿式化学反応による選択
エッチング装置または気相化学反応エッチング装置によ
り有機単分子層レジストで被覆されていないシリコン層
を完全に除去することにより、ソース電極,ゲート電極,
ドレイン電極および整列したシリコン島を、同時に下地
の酸化シリコン層を介して孤立化させることが可能とな
る。

【００３２】上記湿式化学反応による選択エッチング装
置を用いたエッチングでは、アンモニウム系水溶液によ
るエッチングが通常用いられるが、水酸化カリウム,水
酸化ナトリウム等の他のアルカリ系の溶液でも良いし、
エッチング速度を促進させるために過酸化水素を添加し
ても良い。また、酸性溶液としては、フッ化アンモニウ
ムと過酸化水素の混合溶液等が用いられる。しかし、有
機単分子層レジストが剥離せずにシリコンをエッチング
可能な溶液であれば、いずれの溶液を用いても良い。

【００３３】また、上記気相化学反応によるエッチング
装置を用いたエッチングとしては、ＲＩＥ(Reactive Io
n Etching：反応性イオンエッチング)法が使用される。
この場合のガスの種類としては、六フッ化硫黄と酸素の
混合ガスのプラズマを通常使用する。なお、エッチング
ガスとしては、その他に塩素ガス等が用いられるが、有
機単分子層レジストに損傷を与えずにシリコンを選択的
にエッチングできれば、いずれのガスを用いても構わな
い。

【００３４】次に、この発明の単電子トランジスタおよ
びその製造方法を図示の実施の形態により具体的に説明
する。

【００３５】(第１実施形態)図１はこの発明の実施の一
形態の単電子トランジスタの模式的に示す構造図であ
る。この単電子トランジスタは、図１に示すように、単
結晶シリコン基板２上に形成された酸化シリコン層３上
に、所定の間隔をあけて単結晶シリコンでソース電極４
とドレイン電極６とを形成している。上記ソース電極４
とドレイン電極６とを結ぶ直線上に所定の間隔をあけて
整列するように４つのシリコン島７Ａを形成すると共
に、ソース電極４とシリコン島７Ａとを接続し、ドレイ
ン電極６とシリコン島７Ａとを接続し、隣接するシリコ
ン島７Ａの間を接続するトンネル接合部としてのシリコ
ン狭窄領域７Ｂを形成している。上記シリコン島７Ａと
シリコン狭窄領域７Ｂでチャネル領域７を形成してい
る。そして、上記酸化シリコン層３上に、チャネル領域
７に略平行に所定の間隔をあけてゲート電極５を形成し
ている。また、上記ソース電極４,ゲート電極５,ドレイ
ン電極６およびチャネル領域７のシリコン島７Ａは、互
いに下地の酸化シリコン層３で電気的に隔離されてい
る。そして、上記ソース電極４,ゲート電極５,ドレイン
電極６,シリコン島７Ａおよびシリコン狭窄領域７Ｂ上
に有機単分子層８を形成している。なお、図１では、図
を見やすくするためにシリコン狭窄領域７Ｂ上の有機単
分子層を省略している。

【００３６】上記構成の単電子トランジスタによれば、
ソース電極４とドレイン電極６とを結ぶ直線上に所定の
間隔をあけて整列するように形成された４つのシリコン
の島７Ａを、クーロンブロッケードを発現可能な量子サ
イズにすることによって、各シリコンの島７Ａが電子閉
じ込め領域となり、ソース電極４とシリコンの島７Ａと
の間、ドレイン電極６とシリコンの島７Ａとの間、およ
び、隣接するシリコンの島７Ａの間のシリコン狭窄領域
７Ｂがトンネル障壁となる。上記各シリコンの島７Ａに
１個の電子が夫々蓄積され、クーロンブロッケードが発
現すると、ソース電極４とドレイン電極６との間に電圧
が印加されていても、別の電子が入ってくるのを阻止す
る。そして、上記各シリコンの島７Ａにゲート電極４か
ら電界が印加されて、トンネル抵抗を量子抵抗以下にす
ると、クーロンブロッケード効果が敗れて、ソース電極
４とドレイン電極６との間に電圧が印加された条件で
は、ソース電極４とドレイン電極６との間に各シリコン
の島７Ａを介して電流が流れる。

【００３７】したがって、上記シリコンの島７Ａの大き
さとトンネル障壁(シリコン狭窄領域７Ｂ)の大きさをナ
ノメートル精度で精密に制御することによって、室温動
作が可能な特性ばらつきの小さい単電子トランジスタを
実現することができる。

【００３８】図２(a)〜(c)は上記単電子トランジスタの
製造方法を説明するための工程図を示している。

【００３９】以下、上記単電子トランジスタの製造方法
を図２に従って詳細に説明する。なお、基板は、単結晶
シリコン基板２上に酸化シリコン層３,表面シリコン層
９が形成されたＳＯＩ基板を用いる。このＳＯＩ基板の
形成方法は、ＭｅＶ程度の高エネルギー酸素をイオン注
入した後に高温でアニールすることにより酸化シリコン
層をシリコン中に埋め込んで形成するＳＩＭＯＸ(シリ
コン・インプランティド・オキシゲン)プロセスを用い
る方法や、酸化表面を挟む形でウエハ接合を行い、Ｓi
層を研磨により薄くして埋め込み酸化シリコン層を形成
する方法が主流であり、このようなＳＯＩ基板はSOITEC
社やSiBOND社等から購入可能である。上記ＳＯＩ基板の
表面シリコン層は、トンネル電子を閉じ込めるために導
電性の高いものを用いる必要がある。

【００４０】上記ＳＯＩ基板の表面シリコン層９を熱酸
化およびフッ酸エッチング工程により、約５〜３０ｎｍ
程度まで薄層化する。この表面シリコン層の薄層化の最
終工程として、フッ化アンモニウムによりＳＯＩ基板表
面を平坦化する。

【００４１】次に、上記表面シリコン層９が薄層化され
たＳＯＩ基板を密閉容器(図示せず)に入れ、密閉容器内
の走査型プローブ顕微鏡である原子間力顕微鏡(Atomic
Force Microscope: ＡＦＭ)をセットする。そして、密
閉容器内に窒素ガスを所定時間還流させて、密閉容器内
の相対湿度を約１％とする。

【００４２】次に、ＳＯＩ基板に対して原子間力顕微鏡
(以下、ＡＦＭという)探針１２を負の電位に保った状態
で、予めプログラミングされたパターンに従ってＡＦＭ
探針１２を走査し、表面シリコン層９に酸化層１１を形
成する(図２(a)に示す)。このとき、上記表面シリコン
層９の酸化層１１以外の領域は自然酸化され、未走査領
域１０となる。上記ＡＦＭ探針１２の電圧は−５〜−１
３Ｖが用いられるが、−１０Ｖ程度が好ましい。また、
ＡＦＭ探針１２を走査する速度は、０．１〜１０μｍ／
secが用いられるが、７．５μｍ／secがより好ましい。

【００４３】次に、ＳＯＩ基板を、窒素ガスで置換され
た雰囲気中で調製した四塩化炭素とヘキサデカンの比が
３：７の割合の混合溶媒の１ｍＭトリクロロステアリル
シラン［ＣＨ₃(ＣＨ₂)₁₇ＳiＣ₃］溶液中に浸漬し、約１
０分保持する。その後、ＳＯＩ基板をクロロホルムでリ
ンスして乾燥させる。そして、膜厚２ｎｍの均一な厚さ
の有機単分子層８のパターンが形成されていることをＡ
ＦＭ観察より確認した(図２(b)に示す)。

【００４４】次に、上記ＳＯＩ基板を、図２(c)に示す
ように、ＮＨ₄Ｆ/Ｈ₂Ｏ₂/Ｈ₂Ｏが１０：３：１００の割
合の溶液に約５分間浸漬して、有機単分子層８のパター
ンをレジストとしてエッチングした後、エッチングされ
たＳＯＩ基板を純水で洗浄し、窒素ガスブローで乾燥す
る。

【００４５】このようにしてＳＯＩ基板表面に形成され
た単電子トランジスタをＡＦＭ観察により調べた結果、
ソース電極４,ゲート電極５およびドレイン電極６が形
成され、そのソース電極４とドレイン電極６との間に、
ソース電極４とドレイン電極６とを結ぶ直線上に所定の
間隔をあけて整列する大きさ(最大幅)が１０ｎｍの４個
のシリコン島７Ａが形成されていることが分かる。さら
に、隣接するシリコン島７Ａ同士をシリコン狭窄領域７
Ｂ(幅が５ｎｍ程度)で接続すると共に、ソース電極４近
傍のシリコン島７Ａとソース電極４とをシリコン狭窄領
域７Ｂ(幅が５ｎｍ程度)で接続する一方、ドレイン電極
６近傍のシリコン島７Ａとドレイン電極６とを幅がシリ
コン狭窄領域７Ｂ(幅が５ｎｍ程度)で接続していること
が分かる。

【００４６】上記単電子トランジスタの製造方法では、
ソース電極４,ゲート電極５,ドレイン電極６およびシリ
コントンネル接合を有するチャネル領域７が一度に形成
され、大変効率がよく、同一面内に２次元的に配列され
た層厚が数ｎｍ程度の有機単分子層８をレジストとして
使用するため、加工の切れが大変優れている。また、レ
ジストパターニングにＡＦＭによるナノリソグラフィー
技術を用いているため、従来のビームによるリソグラフ
ィーに比べて極めて高い分解能と精度で表面加工を行う
ことができる。

【００４７】(第２実施形態)図３(a)〜(c)はこの発明の
第２実施形態の単電子トランジスタの製造方法を説明す
るための工程図を示している。この単電子トランジスタ
は、チャネル領域を除いて第１実施形態の単電子トラン
ジスタと同一の構成をしている。

【００４８】この第２実施形態の単電子トランジスタ
は、図３(b)まで第１実施形態で示された製造方法と同
一の方法で単電子トランジスタを作製する。ただし、ソ
ース電極２４とドレイン電極２６との間のチャネル領域
は第１実施形態の単電子トランジスタとは異なる。

【００４９】図３(a)に示すように、第１実施形態の図
２(a)〜(c)と同様の方法によって、ソース電極,ドレイ
ン電極,ゲート電極および２０ｎｍの幅を有する直線状
のチャネル領域となるべき領域３０以外の領域を酸化し
て、表面シリコン層２９に酸化層３１を形成する。そし
て、図３(b)に示すように、ソース電極２４,ゲート電極
２５,ドレイン電極２６およびシリコンロッド３３とが
形成されたトランジスタ構造をＳＯＩ基板に作製した
後、有機単分子層(図示せず)がついたまま、上記ＳＯＩ
基板を再びＡＦＭ装置にセットし、ＡＦＭ探針−ＳＯＩ
基板間に１０Ｖ(探針負バイアス)電界を印加した状態
で、ソース電極２４とドレイン電極２６との間にまたが
るシリコンロッド３３に対して略直角方向にＡＦＭ探針
を走査することにより、図３(c)に示すように、シリコ
ンロッド３３の４つの部分を所定の間隔(約１０nm)をあ
けて電界支援酸化させて、トンネル接合部としての４つ
の酸化シリコントンネル障壁３４を形成する。

【００５０】そして、この単電子トランジスタのシリコ
ンロッド３３をＡＦＭ観察により詳細に調べた結果、隣
接する酸化シリコントンネル障壁３４の間に３つのシリ
コン島３５が夫々形成されており、トンネル接合(酸化
シリコントンネル障壁３４)が存在する単電子トランジ
スタ構造が実現していることが分かった。

【００５１】この第２実施形態の単電子トランジスタお
よびその製造方法は、第１実施形態の単電子トランジス
タおよびその製造方法と同様の効果を有している。

【００５２】上記第１,第２実施形態の単電子トランジ
スタの製造方法を用いて、いくつものパラメータを変化
させたトランジスタ構造を作製して、そのトランジスタ
特性を調べることにより、これまで余り明らかにされて
いなかった弾性・非弾性コトンネリングによるデバイス
特性の影響、オフセット電荷の起源、ショット雑音の定
量的な評価等の物理現象の解明にも役立つものと考えら
れる。

【００５３】上記第１,第２実施形態では、半導体とし
てシリコンの島を有する単電子トランジスタについて説
明したが、半導体はシリコンに限らず、ＧaＡs等の他の
半導体でもよいのは勿論である。例えば、ＧaＡs系の場
合、ＳＯＩ基板の代わりに、ＭＯＣＶＤ(有機金属気相
成長)法、ＭＢＥ(分子線エピタキシャル)法等のエピタ
キシャル成長によりＧaＡs／ＡlＧaＡs／ＧaＡs(sub.)
という構造を形成して、ＡlＧaＡsを絶縁層として用い
る。

【００５４】また、上記第１,第２実施形態では、単電
子トランジスタの構造は、ソース電極４,ドレイン電極
６と同一面内に形成されたゲート電極を形成したサイド
・ゲート構造としたが、シリコン島の上に有機単分子膜
を介してゲート電極を形成したトランジスタ構造でもよ
い。この場合、ゲート電極のサイズが小さいため、ゲー
ト電極形成には、ＦＩＢ(Focused Ion Beam)や走査型プ
ローブ顕微鏡を用いれば良い。

【００５５】また、上記第１,第２実施形態では、有機
分子としてトリクロロステアリルシランを用いたが、例
えばＨＳ(ＣＨ₃)₁₇ＳiＣl₃の有機分子を用いれば、シリ
コン表面にＳiＣl₃基が吸着するので、単分子膜の表面
はＨＳ基が並んで表面に現れ、このＨＳ基が金等の貴金
属と選択的に化学吸着することを利用して、貴金属イオ
ンを含む溶液中に基板を浸漬することによって、シリコ
ン表面のみに貴金属膜を形成することができる。したが
って、有機分子の他端にいろいろな機能性を有する官能
基を選ぶことによって、様々なデバイスに応用すること
が可能となる。

【００５６】また、上第１実施形態では、シリコン狭窄
領域７Ｂにより、ソース電極４とシリコン島７Ａとを接
続し、ドレイン電極６とシリコン島７Ａとを接続し、隣
接するシリコン島７Ａの間を接続したが、シリコン狭窄
領域はなくともよく、下地絶縁層や第２実施形態の酸化
シリコントンネル障壁等を用いて電子が流れ難くなる領
域が、ソース電極とシリコン島との間、ドレイン電極と
シリコン島との間、および、隣接するシリコン島の間に
あればよい。

【００５７】さらに、上記第１,第２実施形態では、シ
リコン島７Ａ,３５をソース電極４とドレイン電極６と
の間に直線上に整列するように形成したが、半導体の島
は直線上に整列するものに限らず、ソース電極とドレイ
ン電極とを結ぶ線上に所定の間隔をあけて整列するよう
にソース電極とドレイン電極との間に形成され、クーロ
ンブロッケードを発現可能な複数の半導体の島であれば
よい。

【００５８】

【発明の効果】以上より明らかなように、この発明の単
電子トランジスタによれば、室温で動作可能でかつ特性
ばらつきの小さい単電子トランジスタおよびその製造方
法を提供でき、冷却装置を用いることなく、超小型電子
機器に搭載できるスイッチング素子が得られる。

【図面の簡単な説明】

【図１】図１はこの発明の第１実施形態の単電子トラ
ンジスタの模式図である。

【図２】図２(a)〜(c)は上記単電子トランジスタの製
造過程を示す図である。

【図３】図３(a)〜(c)はこの発明の第２実施形態の単
電子トランジスタの製造過程を示す図である。

【符号の説明】

２…単結晶シリコン基板、３…酸化シリコン層、４…ソース電極、５…ゲート電極、６…ドレイン電極、７…チャネル領域、７Ａ…シリコン島、７Ｂ…狭窄領域、８…有機単分子層、９…表面シリコン層、１０…未走査領域、１１…酸化層、１２…ＡＦＭ探針、３３…シリコンロッド、３４…酸化シリコントンネル障壁、３５…シリコン島。

───────────────────────────────────────────────────── フロントページの続き (72)発明者藤岡一志大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 2H096 AA27 CA05 CA20 HA17 LA30 5F110 BB13 BB20 DD05 DD13 DD24 EE42 FF02 GG02 GG04 GG29 GG42

Claims

【特許請求の範囲】

【請求項１】ソース電極とドレイン電極とを結ぶ線上
に所定の間隔をあけて整列するように上記ソース電極と
上記ドレイン電極との間に形成され、クーロンブロッケ
ードを発現可能な複数の半導体の島を有することを特徴
とする単電子トランジスタ。
【請求項２】請求項１に記載の単電子トランジスタに
おいて、上記ソース電極,ドレイン電極および上記半導体の島の
夫々の表面を被覆する有機単分子層を有することを特徴
とする単電子トランジスタ。
【請求項３】請求項１または２に記載の単電子トラン
ジスタにおいて、上記ソース電極と上記半導体の島との間、上記ドレイン
電極と上記半導体の島との間、および、隣接する上記半
導体の島の間を分離する下地絶縁層を有することを特徴
とする単電子トランジスタ。
【請求項４】請求項１または２に記載の単電子トラン
ジスタにおいて、上記ソース電極近傍の上記半導体の島と上記ソース電極
とを接続し、上記ドレイン電極近傍の上記半導体の島と
上記ドレイン電極とを接続し、隣接する上記半導体の島
同士を接続する半導体狭窄層を有し、上記半導体狭窄層の幅が上記半導体の島の大きさよりも
小さいことを特徴とする単電子トランジスタ。
【請求項５】請求項１または２に記載の単電子トラン
ジスタにおいて、上記ソース電極と上記半導体の島との間、上記ドレイン
電極と上記半導体の島との間、および、隣接する上記半
導体の島の間を分離する酸化層を有することを特徴とす
る単電子トランジスタ。
【請求項６】請求項１乃至５のいずれか１つに記載の
単電子トランジスタにおいて、上記半導体の島は、直径１〜３０ｎｍの円形の島の静電
容量に相当する静電容量を有する大きさであることを特
徴とする単電子トランジスタ。
【請求項７】請求項１乃至６のいずれか１つの単電子
トランジスタを製造する単電子トランジスタの製造方法
であって、相対湿度２０％以下の雰囲気中で、かつ、表面に半導体
層が形成された基板と微小プローブとの間に所定電圧を
印加した状態で、上記微小プローブにより上記半導体層
表面の所定のパターンの領域を走査して、ソース電極,
ドレイン電極およびチャネル領域となるべき領域以外の
上記半導体層表面の領域を酸化する工程と、上記半導体表面が酸化された上記基板を有機分子を含む
溶液中に浸漬することにより、上記ソース電極,ドレイ
ン電極およびチャネル領域となるべき上記半導体層表面
の未走査領域に選択的に上記有機分子を吸着させる工程
とを有することを特徴とする単電子トランジスタの製造
方法。
【請求項８】請求項７に記載の単電子トランジスタの
製造方法において、上記半導体層表面の未走査領域に選択的に上記有機分子
を吸着させる工程の後、上記有機分子の吸着領域以外の
上記半導体層の領域を化学エッチングにより除去する工
程を有することを特徴とする単電子トランジスタの製造
方法。
【請求項９】請求項５の単電子トランジスタを製造す
る単電子トランジスタの製造方法であって、相対湿度２０％以下の雰囲気中で、かつ、表面に半導体
層が形成された基板と微小プローブとの間に所定電圧を
印加した状態で、上記微小プローブにより上記半導体層
表面の所定のパターンの領域を走査して、ソース電極,
ドレイン電極および線状のチャネル領域となるべき領域
以外の上記半導体層表面の領域を酸化する工程と、上記半導体表面が酸化された上記基板を有機分子を含む
溶液中に浸漬することにより、上記ソース電極,ドレイ
ン電極および線状のチャネル領域となるべき上記半導体
層表面の未走査領域に選択的に上記有機分子を吸着させ
る工程と、上記半導体層表面の未走査領域に選択的に上記有機分子
を吸着させた後、上記有機分子の吸着領域以外の上記半
導体層の領域を化学エッチングにより除去する工程と、上記有機分子の吸着領域以外の上記半導体層の領域を化
学エッチングにより除去する工程の後、上記基板と上記
微小プローブとの間に定電圧を印加した状態で、上記線
状のチャネル領域を上記微小プローブにより走査して、
上記線状のチャネル領域の３以上の部分を所定の間隔を
あけて酸化する工程とを有することを特徴とする単電子
トランジスタの製造方法。