KR100374042B1 - 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법 - Google Patents

탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법 Download PDF

Info

Publication number
KR100374042B1
KR100374042B1 KR10-2001-0041523A KR20010041523A KR100374042B1 KR 100374042 B1 KR100374042 B1 KR 100374042B1 KR 20010041523 A KR20010041523 A KR 20010041523A KR 100374042 B1 KR100374042 B1 KR 100374042B1
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
drain
source
voltage
gate voltage
Prior art date
Application number
KR10-2001-0041523A
Other languages
English (en)
Other versions
KR20030005990A (ko
Inventor
윤상수
이재은
정민재
한영수
신진국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0041523A priority Critical patent/KR100374042B1/ko
Publication of KR20030005990A publication Critical patent/KR20030005990A/ko
Application granted granted Critical
Publication of KR100374042B1 publication Critical patent/KR100374042B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Abstract

본 발명에 따른 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법은, (a) 소스와 드레인 사이에 탄소나노튜브를 성장시키는 단계와; (b) 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 양의 게이트 전압을 인가하는 단계; 및 (c) 게이트에 양의 전압이 인가된 상태에서, 소스와 드레인 사이에 흐르는 전류를 증가시켜, 금속성 탄소나노튜브를 발열시켜 선택적으로 제거하는 단계를 포함한다.
여기서 단계 (b)는, (b-1) 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 게이트 전압을 인가하고, 게이트 전압에 대한 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와; (b-2) 게이트 전압을 변화시키며, 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와; (b-3) 게이트 전압의 변화에 따라, 소스와 드레인 사이의 전압-전류 곡선이 변화되는 소자를 선택하는 단계; 및 (b-4) 선택된 소자에 대하여, 양의 게이트 전압을 인가하는 단계를 구비한다.
이와 같은 본 발명에 의하면, 탄소나노튜브를 소스와 드레인 사이에 수평성장시키고, 반도체적인 전기적 특성을 지니는 부분과 금속성 전기 특성을 지니는 부분이 혼합되어 성장된 탄소나노튜브 중에서, 금속성 탄소나노튜브만을 선택적으로 제거함으로써, 반도체 소자를 용이하게 제조할 수 있는 장점이 있다.

Description

탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법{Semiconductor device fabrication method using selective excluding process of carbon nanotube having various characteristics}
본 발명은 탄소나노튜브(CNT:Carbon NanoTube)에 관한 것으로서, 특히 탄소나노튜브를 소스(source)와 드레인(drain) 사이에 수평성장시키고, 반도체적인 전기적 특성을 지니는 부분과 금속적인 전기적 특성을 지니는 부분이 혼재되어 성장된 탄소나노튜브 중에서, 금속성 탄소나노튜브만을 선택적으로 제거함으로써, 반도체 소자를 용이하게 제조할 수 있는 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법에 관한 것이다.
탄소나노튜브는 일차원 양자선(One-dimensional Quantum Wire) 구조를 가지고 있으며 기계적, 화학적 특성이 우수하고, 일차원에서의 양자 수송(quantum transport) 현상을 보이는 등 매우 흥미로운 전기적 특성을 갖고 있는 것으로 알려져 있다. 또한, 탄소나노튜브는 상기 특성 외에도 새로이 발견되고 있는 특수한 성질들이 있어 새로운 신 소재로서 많은 주목을 받고 있다.
또한 초고집적 회로용, 나노 크기의 테라비트(Terabit) 급 메모리 소자를 제작하는데 있어, 탄소나노튜브를 이용하는 방법으로는 화학적 기상 증착법을 이용한 수직 및 수평 성장방법으로 기판 위에 직접적으로 성장시키는 방법과 이미 성장된 탄소나노튜브를 개별 조작하여 기판 위에 부착하는 방법이 이용된다. 도 1은 종래의 탄소나노튜브를 개별 조작하여 미리 형성된 전극에 붙이는 모습을 나타낸 도면이고, 도 2는 종래의 선택적 수평 성장법에 의하여 성장된 탄소나노튜브의 모습을 나타낸 도면이다.
도 1에 나타낸 바와 같이, AFM(Atomic Force Microscope) 팁(tip)을 이용하여 탄소나노튜브를 개별 조작하여 미리 형성된 전극에 붙일 수는 있지만, 이러한 개별 조작방식은 일반적으로 미래의 집적화된 소자에 이용되기에는 어려운 방식으로 분류되고 있다.
한편, 패턴(pattern)된 금속 사이로 탄소나노튜브가 수평 성장되어 연결될 수 있다는 보고는, 도 3에 나타낸 바와 같이, 홍지 다이(Hongjie Die)에 의해서 최초로 수행되었다(Nature Vol.395, p878). 도 3은 홍지다이에 의해 보고된 탄소나노튜브의 수평 성장 방법을 개략적으로 나타낸 도면이다. 그런데, 도 3에 나타낸 바와 같이, 무수히 많은 탄소나노튜브가 수평 방향뿐만 아니라, 수직 방향으로도 자라나고 있다.
이에 본 연구실의 선행 발명(대한민국 출원번호 10-2000-0041012, 출원일 2000년 7월 18일)에서는 탄소나노튜브가 원하지 않는 방향으로 성장되는 것을 방지하기 위하여, 성장 방지막으로 실리콘 산화막을 증착시키고, 탄소나노튜브가 성장될 수 있는 공간을 선택적으로 마련함으로써, 탄소나노튜브의 선택적 수평 성장법을 실현하였다. 도 4는 종래의 성장 방지막을 이용하여 탄소나노튜브를 선택적으로 수평 성장시키는 방법을 개념적으로 나타낸 도면이다.
그런데, 이와 같은 탄소나노튜브의 수평 성장 방법을 이용하여 탄소나노튜브를 수평 방향으로 성장시키는 경우에 있어서도, 탄소나노튜브를 원하는 위치(나노 스케일)에서 선택적으로 수평 성장시키는 데는 많은 어려움이 있다.
이에 따라, 이를 개선한 성장 방법이 본 연구실의 선행 발명(대한민국 출원번호 10-2001-0034013, 출원일 2001년 6월 15일)에 게시되어 있다. 도 5는 개선된 탄소나노튜브의 수평 성장 방법에 의하여, 원하는 위치에서 탄소나노튜브를 수평 성장시키는 과정을 개략적으로 나타낸 도면이다.
먼저, 도 5의 (a)에 나타낸 바와 같이, 산화막이 형성된 실리콘 기판 위에 나노점(nano dot) 또는 나노선(nano wire)의 형상으로 패턴된 촉매금속을 증착한다. 이때, 일반적으로 촉매금속으로는 니켈(Ni), 코발트(Co), 철(Fe) 등의 금속과 또는 이들의 합금 성분을 사용한다.
그리고, 도 5의 (b)에 나타낸 바와 같이, 상기 나노점 또는 나노선 위에 실리콘 산화막(SiO2)이나 실리콘 질화막(SiN)의 절연체 또는 몰리브데늄(Mo), 니오비움(Nb), 팔라디움(Pd) 등으로 성장 억제층을 증착시킨다. 이는 상기 촉매에서 탄소나노튜브가 수직 방향으로 성장되는 것을 억제하는 역할을 하며, 금속의 경우에는 전극으로서의 역할을 동시에 수행한다. 이때, 상기 성장 억제층은 일반적인 반도체 공정(Photo Resist 공정, 리소그라피 공정)을 통하여 원하는 모양으로 패터닝될 수 있다.
이에 따라, 도 5의 (c)에 나타낸 바와 같이, 성장 억제층이 패턴으로 형성된 기판 위에서 화학적 기상증착법을 통하여 탄소나노튜브를 상기 촉매로부터 수평 방향으로 성장시킬 수 있게 된다.
도 6 및 도 7은 촉매 금속이 나노선(nano wire)으로 형성된 경우에 있어, 수평 방향으로 선택적인 탄소나노튜브를 성장키는 방법을 나타낸 도면으로서, 습식 에칭(wet etching)을 통하여 촉매 형성 위치를 조절할 수 있는 방법에 관한 것이다.
먼저, 도 6(a) 및 도 7(a)에 나타낸 바와 같이, 산화막이 형성된 실리콘 기판 위에 나노선(nano wire) 형상으로 패턴된 촉매 금속을 증착시킨다. 이때, 일반적으로 촉매금속으로는 니켈(Ni), 코발트 (Co), 철(Fe) 등의 금속과 또는 이들의 합금 성분을 사용한다.
그리고, 도 6(b) 및 도 7(b)에 나타낸 바와 같이, 상기 나노선 형상의 촉매 위에 산화막(SiO2)이나 실리콘 질화막(SiN)의 절연체 또는 몰리브데늄(Mo), 니오비움(Nb), 팔라디움(Pd) 등으로 소정 간격이 마련된 성장 억제층을 증착시킨다. 이는 상기 촉매에서 탄소나노튜브가 수직 방향으로 성장되는 것을 억제하는 역할을 하며, 금속의 경우에는 전극으로서의 역할을 동시에 수행한다.
이는 일반적인 반도체 공정(Photo Resist 공정, 리소그라피 공정)을 통하여 원하는 형상으로 패터닝될 수 있다. 여기서, 도 7(b)는 패턴을 형성하는 과정에서 오차가 발생된 경우를 나타낸 것으로서, 성장 억제층을 패터닝하는 과정에서 원치 않는 영역에 촉매가 노출되어 있는 경우이다.
그리고, 도 6(c) 및 도 7(c)에 나타낸 바와 같이, 습식 에칭(wet etching)을 통하여, 상기 성장 억제층이 형성되지 않은 영역의 상기 나노선 형상의 촉매(원하지 않는 부분의 촉매 금속)를 제거한다. 이때, 습식 에칭을 수행하는 경우에는, 등방성 식각이 이루어지기 때문에 촉매 금속은 성장 억제층 안쪽으로 더 파이게 되어(도 6(c) 참조), 탄소나노튜브를 수직으로 성장하지 못하게 하는 성장 방지막의 역할이 더 증대된다.
또한, 나노선(nano wire) 형상으로 촉매가 형성되는 경우에는, 나노점(nano dot)과 달리 과다 에칭이 발생되어도, 탄소나노튜브가 성장될 수 있는 촉매 금속이 기판에 남아 있게 되고, 더 효과적인 성장 억제층을 형성할 수 있게 된다. 그리고, 도 7(b) 및 도 7(c)에 나타낸 바와 같이, 리소그라피 공정에서 성장 억제층의 패턴이 잘못 형성된 경우에도, 습식 에칭을 이용하면 리소그라피 공정에서 발생된 오차를 해소할 수 있게 된다.
이에 따라, 화학적 기상증착법을 이용하여, 소정 간격이 마련된 상기 성장억제층 아래에 형성되어 있는 상기 촉매 간에 탄소나노튜브를 수평 성장시킬 수 있게 된다.
한편, 탄소나노튜브의 다양한 수송현상은 앞으로의 응용 가능성에 있어서 매우 크고 또한 매우 광범위하게 연구되어 지고 있다. 그 응용에 있어서 도체가 필요한 경우와 반도체가 필요한 경우가 다르게 된다. 즉, 원하는 전도성을 보이는 탄소나노튜브만을 선택할 수 있어야 한다.
현재, 선택적으로 탄소나노튜브를 구현하는 방법은 전기방전법이나 레이저 증착법을 이용하여 탄소나노튜브를 선택적으로 합성하는 것이다. 하지만, 수율이 낮고 레이저를 이용하는 경우에는 응용상 비용 때문에 실현되기 어려운 문제점이 있다. 또한, 레이저 증착법을 이용하는 경우에도 원하는 특성(도체 또는 반도체 특성)만을 갖는 완전한 선택성장에는 어려움이 있다.
한편, 화학기상증착법(CVD:Chemical Vapor Deposition)을 이용한 합성의 경우에는, 양산 장치에 유리하기 때문에 많은 연구가 진행되고 있다. 하지만, CVD를 이용하여 원하는 전도 특성만을 선택적으로 갖는 탄소나노튜브를 성장하는 데에는 아직 많은 어려움이 있다.
또한, 원하는 전도 특성만을 가지는 탄소나노튜브를 성장시키기가 어려움에 따라, 반도체적 특성과 도체적 특성이 같이 존재하는 탄소나노튜브를 성장시킨 후에, 원치 않는 특성을 제거할 수 있는 방법들에 대한 연구가 진행되고 있다. 그러한 하나의 방법이 본 연구실의 선행 발명(대한민국 출원번호 10-2000-0056244, 출원일 2000년 9월 25일)에 게시되어 있다.
일반적으로, 금속성과 반도체성을 갖는 물질은 온도에 따라 저항이 변하게 된다. 이때, 금속성의 물성을 갖는 경우에는 온도가 증가함에 따라 저항이 증가하고, 반도체성의 물성을 갖는 경우에는 온도가 증가하면 저항이 감소한다.
즉, 금속적 특성과 반도체적 특성이 혼재된 탄소나노튜브에 있어서, 상온에서 같은 전압을 병렬로 걸었을 때, 금속성 탄소나노튜브는 저항이 작으므로 전류가 많이 흐르고, 많은 열이 발생된다.
또한, 금속적 특성과 반도체적 특성이 혼재된 탄소나노튜브에 있어서, 온도가 증가함에 따라 금속성 탄소나노튜브의 저항이 높아지고, 반도체성 탄소나노튜브의 저항이 낮아지게 되므로, 고온에서는 반도체적 특성을 갖는 탄소나노튜브의 발열량이 증가하게 된다(P=V2/R).
따라서, 이러한 성질을 이용하여 저온에서 전압 펄스를, 반도체성과 금속성이 혼재된 탄소나노튜브에, 인가해 주면 저항이 작은 금속성 탄소나노튜브로 강한 전류가 흐르게 되고, 발열량이 순간적으로 증가하면서 금속성 탄소나노튜브를 제거할 수 있다.
그런데, 이는 반도체성 탄소나노튜브의 저항이 금속성에 비해 아주 켜야만 효과를 볼 수 있고, 그 차이가 크지 않으면 반도체성 탄소나노튜브도 인가된 전압 펄스에 의해 손상될 수 있는 문제점이 있다.
본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 탄소나노튜브를소스와 드레인 사이에 수평성장시키고, 반도체적인 전기적 특성을 지니는 부분과 금속성 전기 특성을 지니는 부분이 혼재되어 성장된 탄소나노튜브 중에서, 금속성 탄소나노튜브만을 선택적으로 제거함으로써, 반도체 소자를 용이하게 제조할 수 있는 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 탄소나노튜브를 개별 조작하여 미리 형성된 전극에 붙이는 과정을 나타낸 도면.
도 2는 종래의 선택적 수평 성장법에 의하여 성장된 탄소나노튜브의 모습을 나타낸 도면.
도 3은 홍지 다이(Hongjie Die)에 의해 보고된 탄소나노튜브의 수평 성장 방법을 개략적으로 나타낸 도면.
도 4는 종래의 성장 방지막을 이용하여 탄소나노튜브를 선택적으로 수평 성장시키는 방법을 개념적으로 나타낸 도면.
도 5는 종래의 개선된 탄소나노튜브의 수평 성장 방법에 의하여, 원하는 위치에서 탄소나노튜브를 수평 성장시키는 과정을 개략적으로 나타낸 도면.
도 6 및 도 7은 종래의 개선된 탄소나노튜브 수평 성장의 다른 방법에 의하여, 원하는 위치에서 탄소나노튜브를 수평 성장시키는 과정을 개략적으로 나타낸 도면.
도 8은 도 5 내지 도 7에 나타낸 수평성장 방법에 의하여 소스와 드레인 사이에 탄소나노튜브가 성장된 형상의 예를 개념적으로 나타낸 도면.
도 9는 본 발명에 따른 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법에 의하여 금속성 탄소나노튜브를 제거하기 위한 회로도를 개략적으로 나타낸 도면.
도 10은 도 9에 나타낸 회로도에 있어서 게이트 전압 변화에 따라, 소스와 드레인 사이의 전압-전류 변화를 나타낸 도면.
도 11은 본 발명에 따른 탄소나노튜브의 선택적 제거방법에 의하여, 금속성 탄소나노튜브가 제거되는 과정에서 탄소나노튜브에 흐르는 전류의 변화를 나타낸 도면.
도 12는 본 발명에 따른 탄소나노튜브의 선택적 제거방법에 의하여, 금속성 탄소나노튜브가 제거되는 것을 개념적으로 나타낸 도면.
상기의 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법은,
(a) 소스와 드레인 사이에 탄소나노튜브를 성장시키는 단계와;
(b) 상기 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 양의 게이트 전압을 인가하는 단계; 및
(c) 상기 게이트에 양의 전압이 인가된 상태에서, 상기 소스와 드레인 사이에 흐르는 전류를 증가시켜, 금속성 탄소나노튜브를 발열시켜 선택적으로 제거하는 단계를 포함하는 점에 그 특징이 있다.
여기서 상기 단계 (b)는,
(b-1) 상기 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 게이트 전압을 인가하고, 상기 게이트 전압에 대한 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와;
(b-2) 상기 게이트 전압을 변화시키며, 상기 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와;
(b-3) 상기 게이트 전압의 변화에 따라, 상기 소스와 드레인 사이의 전압-전류 곡선이 변화되는 소자를 선택하는 단계; 및
(b-4) 상기 선택된 소자에 대하여, 양의 게이트 전압을 인가하는 단계를 구비하는 점에 그 특징이 있다.
또한, 상기 단계 (b-2)에서 상기 게이트 전압을 증가시키는 경우에, 상기 소스와 드레인 사이에 인가되는 동일 전압에 대하여, 상기 소스와 드레인 사이에 흐르는 전류의 크기가 감소되는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 탄소나노튜브를 소스와 드레인 사이에 수평성장시키고, 반도체적인 전기적 특성을 지니는 부분과 금속성 전기 특성을 지니는 부분이 혼재되어 성장된 탄소나노튜브 중에서, 금속성 탄소나노튜브만을 선택적으로 제거함으로써, 반도체 소자를 용이하게 제조할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
종래 기술에서 설명한 도 5 내지 도 7에 나타낸 탄소나노튜브의 수평성장 방법을 이용하면, 도 8에 나타낸 바와 같이 소스와 드레인 사이에 탄소나노튜브를 수평성장시킬 수 있다. 도 8은 도 5 내지 도 7에 나타낸 수평성장 방법에 의하여 소스와 드레인 사이에 탄소나노튜브가 성장된 형상의 예를 개념적으로 나타낸 도면이다.
그런데, 이와 같이 소스와 드레인 사이에 탄소나노튜브를 선택적으로 수평성장시키는 경우에도, 성장되는 탄소나노튜브에는 반도체적인 특성을 갖는 탄소나노튜브와 금속적인 특성을 갖는 탄소나노튜브가 혼재되어 생성되게 된다. 따라서, 반도체 소자를 제조하고자 하는 경우에는 성장된 탄소나노튜브 중에서 금속성 탄소나노튜브를 제거해야만 한다.
한편, 도 9는 본 발명에 따른 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법에 의하여 금속성 탄소나노튜브를 제거하기 위한 회로도를 개략적으로 나타낸 도면이다.
도 9를 설명하면, 기판(Heavily doped Si 기판) 위에 소스(source)와 드레인 (drain)이 형성되어 있으며, 그 형성된 소스와 드레인 사이에서 탄소나노튜브 (carbon nanotube)가 수평으로 성장된 소자이다. 그리고, 상기 소스와 드레인 사이에 연결된 탄소나노튜브에 흐르는 전류를 제어할 수 있는 게이트(gate)가 구성되어 있다.
이때, 반도체성 탄소나노튜브의 주된 전하 운반자(charge carrier)는 정공 (hole)이다. 따라서, 도 9와 같이 구성된 회로에서 상기 게이트에 양의 전압을 걸어 주면, 상기 탄소나노튜브에 정공(hole)이 지나갈 수 있는 통로가 좁아지므로, 상기 소스와 드레인 사이에 인가되는 같은 전압에서도 전류의 양이 줄게된다. 또한, 상기 게이트에 음의 전압을 걸어 주면, 상기 탄소나노튜브에 정공(hole)이 흐를 수 있는 통로가 넓어지므로, 상기 소스와 드레인 사이에 인가되는 같은 전압에서도 전류의 흐름이 증가하게 된다. 이러한 특성을 보이는 탄소나노튜브를 P형(P-type) 반도체성 탄소나노튜브라 한다.
그런데, 금속성 탄소나노튜브가 성장된 경우에는 게이트 전압의 변화에 대하여 소스와 드레인 사이에 흐르는 전압-전류 곡선에 변화가 발생되지 않는다. 한편,도 10의 (a)는 금속성 탄소나노튜브가 성장된 소자에서 게이트 전압 변화에 따라, 소스와 드레인 사이의 전압-전류 변화를 나타낸 도면이고, 도 10의 (b)는 P형 반도체성 탄소나노튜브가 성장된 소자에서 게이트 전압 변화에 따라, 소스와 드레인 사이의 전압-전류 변화를 나타낸 도면이다.
즉, 도 10의 (a)에 나타낸 바와 같이, 소스와 드레인 사이에 금속성 탄소나노튜브가 성장된 경우에는, 게이트 전압의 변화에 대하여 소스와 드레인 사이의 전압-전류 곡선에 변화가 발생되지 않는다.
또한, 도 10의 (b)에 나타낸 바와 같이, 소스와 드레인 사이에 반도체성 탄소나노튜브가 성장된 경우에는, 음의 게이트 전압이 인가되면, 소스와 드레인 간에 인가되는 동일 전압에 대하여 전류의 흐름이 증가된다. 또한, 양의 게이트 전압이 인가되면, 소스와 드레인 간에 인가되는 동일 전압에 대하여 전류의 흐름이 감소된다.
따라서, 게이트 전압 인가에 따른 소스와 드레인 사이의 전압-전류 곡선의 변화로부터, 반도체성 탄소나노튜브가 수평성장된 소자를 선택할 수 있다. 즉, 게이트 전압의 변화에 따라, 소스와 드레인 사이의 전압-전류 곡선의 변화가 발생되는 소자에는 반도체성 탄소나노튜브가 형성되어 있는 것이다. 그런데, 이와 같이 반도체성 탄소나노튜브가 형성된 소자에도 금속성 탄소나노튜브가 혼재되어 형성될 수 있기 때문에, 반도체성 소자로 사용하기 위해서는 금속성 탄소나노튜브를 제거해야만 한다. 이는 다음과 같은 과정을 통하여 구현할 수 있다.
상기에서 설명된 바와 같이, 반도체성 탄소나노튜브(RS)는 양의 게이트 전압이 인가되면 흐르는 전류의 양이 감소되며, 금속성 탄소나노튜브(Rm)는 게이트 전압의 인가에 대하여 전류의 흐름에 변화가 발생되지 않는다.
따라서, 양의 게이트 전압이 인가된 상태에서, 소스와 게이트 간에 전압을 인가하여 전류의 흐름을 증가시키면, 전류의 흐름은 주로 금속성 탄소나노튜브(Rm)에 의해 수행된다. 이에 따라, 전류의 흐름이 커지는 경우에는 금속성 탄소나노튜브(Rm)에는 열이 많이 발생되고, 결과적으로는 금속성 탄소나노튜브(Rm)는 타버리고, 반도체성 탄소나노튜브(RS)만 남게 된다.
한편, 도 11은 본 발명에 따른 탄소나노튜브의 선택적 제거방법에 의하여, 금속성 탄소나노튜브가 제거되는 과정에서 탄소나노튜브에 흐르는 전류의 변화를 나타낸 도면이고, 도 12는 본 발명에 따른 탄소나노튜브의 선택적 제거방법에 의하여, 금속성 탄소나노튜브가 제거되는 것을 개념적으로 나타낸 도면이다.
도 11 및 도 12에 나타낸 바와 같이, 소스와 드레인 사이에 연결된 탄소나노튜브가 금속성 탄소나노튜브(Rm)와 반도체성 탄소나노튜브(RS)가 혼재된 상태에서는, 소스와 드레인 사이에 인가되는 전압의 증가에 대하여 전류의 흐름이 증가하게 된다. 이와 같은 전류 흐름의 증가에 대하여, 금속성 탄소나노튜브(Rm)가 연소되어 끊어지게 되고 반도체성 탄소나노튜브(RS)만이 남게 되면, 전류의 흐름은 급속하게 줄어들게 되며, 전압의 변화에 대하여 동일한 전류가 흐르게 된다.
이와 같은 과정을 통하여, 소스와 드레인 사이에 연결된 탄소나노튜브 중에 반도체성 탄소나노튜브(RS)가 성장된 소자를 선택할 수 있으며, 그 선택된 소자 중에서 금속성 탄소나노튜브(Rm)를 선택적으로 제거함으로써, 반도체성 탄소나노튜브 (RS)만이 형성된 반도체 소자를 제조할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법에 의하면, 탄소나노튜브를 소스와 드레인 사이에 수평성장시키고, 반도체적인 전기적 특성을 지니는 부분과 금속성 전기 특성을 지니는 부분이 혼합되어 성장된 탄소나노튜브 중에서, 금속성 탄소나노튜브만을 선택적으로 제거함으로써, 반도체 소자를 용이하게 제조할 수 있는 장점이 있다.

Claims (3)

  1. (a) 소스와 드레인 사이에 탄소나노튜브를 성장시키는 단계와;
    (b) 상기 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 양의 게이트 전압을 인가하는 단계; 및
    (c) 상기 게이트에 양의 전압이 인가된 상태에서, 상기 소스와 드레인 사이에 흐르는 전류를 증가시켜, 금속성 탄소나노튜브를 발열시켜 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법.
  2. 제 1항에 있어서, 상기 단계 (b)는
    (b-1) 상기 소스와, 드레인 및 탄소나노튜브로 구성된 소자에 게이트 전압을 인가하고, 상기 게이트 전압에 대한 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와;
    (b-2) 상기 게이트 전압을 변화시키며, 상기 소스와 드레인 사이의 전압-전류 곡선을 측정하는 단계와;
    (b-3) 상기 게이트 전압의 변화에 따라, 상기 소스와 드레인 사이의 전압-전류 곡선이 변화되는 소자를 선택하는 단계; 및
    (b-4) 상기 선택된 소자에 대하여, 양의 게이트 전압을 인가하는 단계를 구비하는 것을 특징으로 하는 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법.
  3. 제 2항에 있어서,
    상기 단계 (b-2)에서 상기 게이트 전압을 증가시키는 경우에, 상기 소스와 드레인 사이에 인가되는 동일 전압에 대하여, 상기 소스와 드레인 사이에 흐르는 전류의 크기가 감소되는 것을 특징으로 하는 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법.
KR10-2001-0041523A 2001-07-11 2001-07-11 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법 KR100374042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041523A KR100374042B1 (ko) 2001-07-11 2001-07-11 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041523A KR100374042B1 (ko) 2001-07-11 2001-07-11 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20030005990A KR20030005990A (ko) 2003-01-23
KR100374042B1 true KR100374042B1 (ko) 2003-03-03

Family

ID=27714439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041523A KR100374042B1 (ko) 2001-07-11 2001-07-11 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100374042B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253262B1 (ko) 2006-04-06 2013-04-10 주성엔지니어링(주) 기판 처리 장치 및 이를 이용한 탄소 나노 튜브 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958055B1 (ko) * 2003-05-02 2010-05-13 삼성전자주식회사 게이트에 의해 둘러싸인 카본나노튜브 전계효과트랜지스터및 그 제조방법
KR100829579B1 (ko) 2006-11-27 2008-05-14 삼성전자주식회사 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08198611A (ja) * 1995-01-18 1996-08-06 Nec Corp カーボンナノチューブの精製方法
JPH11139815A (ja) * 1997-11-07 1999-05-25 Canon Inc カーボンナノチューブデバイスおよびその製造方法
JP2001130904A (ja) * 1999-08-18 2001-05-15 Lucent Technol Inc パターン形成されたカーボンナノチューブ薄膜の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08198611A (ja) * 1995-01-18 1996-08-06 Nec Corp カーボンナノチューブの精製方法
JPH11139815A (ja) * 1997-11-07 1999-05-25 Canon Inc カーボンナノチューブデバイスおよびその製造方法
JP2001130904A (ja) * 1999-08-18 2001-05-15 Lucent Technol Inc パターン形成されたカーボンナノチューブ薄膜の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253262B1 (ko) 2006-04-06 2013-04-10 주성엔지니어링(주) 기판 처리 장치 및 이를 이용한 탄소 나노 튜브 형성 방법

Also Published As

Publication number Publication date
KR20030005990A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
US7084507B2 (en) Integrated circuit device and method of producing the same
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US6833558B2 (en) Parallel and selective growth method of carbon nanotube on the substrates for electronic-spintronic device applications
US7361579B2 (en) Method for selective chemical vapor deposition of nanotubes
JP3859199B2 (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US7553472B2 (en) Nanotube forming methods
JP4974263B2 (ja) 半導体装置の製造方法
JP2007509831A (ja) ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
JP4670640B2 (ja) カーボンナノチューブの製造方法、並びにカーボンナノチューブ構造体を用いた素子、及び配線
JP4234348B2 (ja) パターン間配線形成法
KR100327496B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP3963686B2 (ja) カーボンナノチューブゲート高電子移動度トランジスタ、及びその製造方法
KR20020003782A (ko) 탄소나노튜브의 제작 방법
KR100374042B1 (ko) 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법
KR100405974B1 (ko) 카본나노튜브의 수평 성장 방법
JP2013144627A (ja) 炭素ナノチューブの水平成長方法、これを用いた水平配線及びこれを用いた電界効果トランジスタ
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
KR100434271B1 (ko) 탄소나노튜브 길이별 제조방법
KR102088111B1 (ko) 고전도성 고성능 탄소나노튜브 에미터 제조방법 및 그 에미터
KR101319613B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선
JP2004359478A (ja) 繊維状カーボンの形態・位置制御方法、その方法を用いて位置制御された繊維状カーボン素子、及びその素子を用いたデバイス
JP2006135187A (ja) カーボンナノチューブの作製方法,電流制御素子及びその作製方法
KR100972913B1 (ko) 반도체 소자의 제조 방법
CN111863714A (zh) 一种互连结构的形成方法
KR20020024476A (ko) 탄소나노튜브의 선택적 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee