CN111863714A - 一种互连结构的形成方法 - Google Patents

一种互连结构的形成方法 Download PDF

Info

Publication number
CN111863714A
CN111863714A CN202010670216.4A CN202010670216A CN111863714A CN 111863714 A CN111863714 A CN 111863714A CN 202010670216 A CN202010670216 A CN 202010670216A CN 111863714 A CN111863714 A CN 111863714A
Authority
CN
China
Prior art keywords
layer
carbon
hole
forming
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010670216.4A
Other languages
English (en)
Inventor
陈张发
闫神锁
周晓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202010670216.4A priority Critical patent/CN111863714A/zh
Publication of CN111863714A publication Critical patent/CN111863714A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

本发明公开了一种互连结构的形成方法,包括以下步骤:步骤S01:提供一衬底,所述衬底上形成有具有平整表面的后道互连层;步骤S02:在所述后道互连层表面上选择性形成催化剂层,以及在所述催化剂层上形成保护层;步骤S03:在所述保护层上覆盖介质层,以及在所述介质层上形成底部连接所述保护层表面的通孔;步骤S04:在所述通孔底部的所述保护层上形成多个穿孔,露出所述穿孔下方的所述催化剂层表面;步骤S05:提供含碳的前驱体并进行催化反应,沿所述穿孔催化生长出多条碳纳米管/线,从而在所述通孔中形成碳互连线。本发明方法简单,具有较大的工艺窗口和较低的工艺门槛。

Description

一种互连结构的形成方法
技术领域
本发明涉及集成电路制造技术领域,特别是涉及一种互连结构的形成方法。
背景技术
集成电路制造主要可以分为两个部分:前道器件,后道互连。随着摩尔定律的发展,技术节点已经发展到7纳米,甚至是5纳米。随着技术节点的向下延伸,限制芯片工作速度的主要因素已经由前道器件,转移到后道互连层。当前,由于后道互连层存在的RC延迟现象,导致了芯片的工作速度无法有进一步的突破。
在集成电路的发展过程中,集成电路后道互连层也在不断地改进过程中。在微米级别的技术节点中,后道互连层所用金属一般为铝。随着技术节点的延伸,铝由于电阻率大,并且抗电迁移性差等原因,导致铝互连层已经无法满足电学性能的要求,因此急需采用新的材料来取代铝互连。铜和铝相比,电阻率更低,为1.7μΩ·cm;并且,铜的抗电迁移性明显优于铝,因此铜互连成为取代铝互连的优选方案。以往,铜由于在刻蚀方面存在问题,导致无法取代铝互连。现在,随着大马士革工艺的开发,为铜互连取代铝互连提供了工艺上的可行性方案。随着后期工艺改进,铜互连已逐渐取代铝,成为深亚微米后道互连层的主要互连材料。
目前,铜互连在深亚微米集成电路中已获得了大规模的应用。但随着技术节点的延伸,铜互连存在的问题也逐渐显现出来,成为限制芯片工作速率的主要原因。在铜互连工艺过程中,由于铜容易扩散,会导致电学参数波动,因此,在铜电沉积前,要先进行Ta,TaN等阻挡层的沉积。由于阻挡层的电阻率远高于铜,并且阻挡层的厚度不能随着技术节点的延伸而减小(为了有效阻挡铜扩散),因此在通孔中,铜所占的体积比逐渐下降,而铜的尺寸也逐渐减小。上述情况导致铜互连层中铜的电阻率随着技术节点的延伸,反而逐渐增大了。由于互连层中铜电阻率的逐渐增大,导致无法适应当前先进技术节点对互连层内部电阻的要求。因此,铜互连层日益成为限制先进工艺芯片工作速度的主要条件。
1991年,日本著名学者S.Lijima发现了碳纳米管(carbon nanotubes),并在《Nature》杂志上发表了文章,从而在全世界的范围内掀起了研究碳纳米管性能和特征的热潮。碳纳米管由于其独特的一维结构和分子特性,令其具有独特的电学、力学、光学和机械等方面的特性,在不同领域都展现出广泛的应用。特别是在集成电路的互连中使用时,可以显著地减小互连层的电阻,极大地提高电流负载能力,有效地提升器件可靠性。
碳纳米管是由单层或者几层的石墨类元素,以一定的规律,按照一定的角度进行扭转,并卷曲,从而形成的一种真正的一维管状结构,直径为1nm-100nm不等。其中,单壁碳纳米管只含有一层石墨元素材料;而多壁碳纳米管则是由许多层石墨元素材料组成,且这些层之间都公用一条轴线,只是各自的直径不同;而且,各层石墨元素材料在碳纳米管的结构中互不相连。更多层碳层通过卷曲还可以形成碳纳米线。碳纳米管/线(碳纳米管或碳纳米线)的物理性能优越,有着良好的应用空间;且其结构独到,价格低廉的特点也引起了学术领域各个专家学者的普遍关注。
在铜互连电学性能逐渐无法满足集成电路要求的趋势下,碳纳米管/线由于天然的纳米尺寸特点,成为集成电路互连材料的有潜力的替代方案之一。但是,由于碳纳米管/线量子电阻的存在,使得其只有当密度达到3×1013ions/cm2时,电阻率才能和铜相当。因此,如果要使碳纳米管/线取代铜成为互连材料,就必须提高单位面积上碳纳米管/线的密度。
然而,由于催化剂尺寸的限制,导致提高碳纳米管/线的密度在工艺实现上存在一定的难度。同时,如何将碳纳米管/线互连集成到当前的后道工艺中,也是亟待解决的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种互连结构的形成方法。
为实现上述目的,本发明的技术方案如下:
一种互连结构的形成方法,包括以下步骤:
步骤S01:提供一衬底,所述衬底上形成有具有平整表面的后道互连层;
步骤S02:在所述后道互连层表面上选择性形成催化剂层,以及在所述催化剂层上形成保护层;
步骤S03:在所述保护层上覆盖介质层,以及在所述介质层上形成底部连接所述保护层表面的通孔;
步骤S04:在所述通孔底部的所述保护层上形成多个穿孔,露出所述穿孔下方的所述催化剂层表面;
步骤S05:提供含碳的前驱体并进行催化反应,沿所述穿孔催化生长出多条碳纳米管/线,从而在所述通孔中形成碳互连线。
进一步地,所述催化剂材料包括Ni、Co或Fe。
进一步地,步骤S04中,通过注入方式,将杂质粒子注入到所述保护层中,形成所述穿孔。所述粒子包括原子、离子和/或分子。
进一步地,通过改变注入杂质的种类,调整所述穿孔的大小,以调整所述穿孔下方露出的所述催化剂层表面的大小,实现对所述碳纳米管/线直径的调整。
进一步地,通过控制注入剂量,调整所述穿孔在单位面积上的密度,以调整所述穿孔下方露出的所述催化剂层表面在单位面积上的密度,实现对所述碳纳米管/线生长密度的调整。
进一步地,步骤S05中,采用PECVD工艺,进行所述碳纳米管/线的催化生长。
进一步地,通过控制射频功率、气体流量及比例以及腔体温度,以催化生长出单壁碳纳米管、多壁碳纳米管或碳纳米线,并控制其催化生长的长度。
进一步地,步骤S05中,进行所述碳纳米管/线的催化生长时,在所述衬底的上下两侧相对设置磁铁。
进一步地,步骤S05中,还包括:在催化生长所述碳纳米管/线之前,对注入后的所述保护层和所述催化剂层的表面进行预处理。
进一步地,所述预处理包括退火或氢气还原处理。
本发明具有以下优点:
(1)利用保护层覆盖在催化剂表面,同时使用杂质粒子(包括原子、离子和/或分子)注入的方式撞击保护层来形成纳米尺寸的孔洞(穿孔),并可通过调整注入时的能量、杂质种类、密度等调整保护层中孔洞尺寸和密度,从而实现对暴露的催化剂尺寸的调整。
(2)碳纳米管/线催化生长过程中,碳纳米管/线在带有孔洞的保护层中垂直生长,此时保护层对碳纳米管/线的生长具有限域作用,最终实现了高密度碳纳米管/线的生长;同时,碳纳米管/线的直径、密度、长度皆可调,可以满足工艺的多样化需求。相比于铜通孔或铜互连线工艺,实现更加简单。
(3)利用催化生长机制,消除了以往铜电镀过程中存在的通孔填充性问题。
(4)根据设计需求,可通过调整注入工艺过程中杂质的类型,实现对催化剂尺寸进行调整,从而调整生长的碳纳米管/线的直径,并可通过调整注入剂量,调整单位面积上碳纳米管/线的密度,使得本发明具有较大的工艺窗口和较低的工艺门槛。
附图说明
图1是本发明一种互连结构的形成方法流程图。
图2-图8是本发明一较佳实施例的互连结构的形成方法的工艺步骤示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参考图1,图1是本发明一种互连结构的形成方法流程图。如图1所示,本发明的一种互连结构的形成方法,包括以下步骤:
步骤S01:提供一衬底,衬底上形成有具有平整表面的后道互连层。
请参考图2。可采用一个常规半导体硅片衬底,在衬底上制作形成前道器件层100,包括栅结构140;以及在器件层100上制作形成部分互连层110、130,包括在器件层100上制作形成接触孔110的基础上,通过光刻、刻蚀、物理气相沉积和电镀等工艺,在第一层电介质层120上实现铜电镀,并通过CMP工艺,实现平整的铜互连线层130,从而在衬底上形成有具有平整表面的后道互连层110、130。
本发明不仅仅包括在铜互连线层130上生长碳纳米管/线,可根据集成电路制造需求,在其他互连层或互连孔表面通过相同工艺催化生长碳纳米管/线。
步骤S02:在后道互连层表面上选择性形成催化剂层,以及在催化剂层上形成保护层。
请参考图3。将具有平整的铜互连线层130表面的硅片置于CVD机台中,在CVD机台中选择性沉积0.1-100纳米厚的钴层、镍层或铁层等可以催化出碳纳米管/线的催化剂层150。
本发明中沉积的钴层、镍层或铁层是作为碳纳米管/线的催化剂。但原则上,任何可以催化生长出碳纳米管/线的材料,都可以沉积作为催化剂层150,并都在本发明的保护范围内。
本发明中优选选择性沉积工艺,在铜互连线层130表面沉积催化剂层150,但沉积催化剂层150的方式不仅仅包括选择性沉积,也可以用其他沉积方式,只要达到在铜互连线层130表面形成催化剂层150,但第一层电介质层120上无催化剂层150沉积即可。因此,本发明的保护范围不仅仅包括选择性沉积,也包括通过其他工艺方式实现碳纳米管/线。
请参考图4。完成催化剂层150沉积之后,进行保护层160的沉积。
可通过CVD、ALD等相关工艺,在沉积有催化剂层150的硅片上沉积1-500nm厚的保护层160。本实施例中,保护层160可为硅介电层(SCD),其厚度可为10nm。
保护层160的主要作用,是防止催化剂层150和其下面的铜被氧化腐蚀,其厚度可以根据工艺要求进行调整。
本发明中,保护层160可以是硅介电层,也可以是其他能隔绝氧气,并且不会影响催化剂层150催化性能,以及铜的导电性能的膜层。并且,本发明中对保护层160的沉积方式不作具体限制,任何满足保护要求的沉积方式,都可用在本发明中。
步骤S03:在保护层上覆盖介质层,以及在介质层上形成底部连接保护层表面的通孔。
请参考图5。完成保护层160沉积之后,在其上部沉积第二层电介质层(介质层)170。
本实施例中,第二层电介质层170可为low-k材料,其厚度可为200nm,并可通过CVD等相关工艺设备沉积生长。
本发明中沉积的第二层电介质层170,为集成电路制造过程中常用的第二层电介质层170材料,其厚度可以根据工艺要求进行调整。本发明中对第二层电介质层170的种类不作限制,其可以是Low-k材料,也可以是其他具有电介质性能,并应用在集成电路领域中的介质材料。
请参考图6。接下来,可通过光刻和刻蚀工艺,在催化剂层150对应位置的保护层160的特定位置上,刻蚀出目标通孔180。本实施例中,通孔180直径为50nm。本发明中通孔180大小和位置可以根据设计要求而定。
步骤S04:在通孔底部的保护层上形成多个穿孔,露出穿孔下方的催化剂层表面。
请参考图7。下一步,将形成特定通孔180的硅片置于注入机中。注入机通过离子源、离化室,将目标分子氢气离化,形成氢离子。在质量筛选器中,将氢离子筛选出来,并通过加速器将氢离子加速到目标能量,例如5KeV。
在注入前,可通过平行透镜组将离子束流整形到特定状态。最后在打开电子枪的情况下,将氢粒子注入到铜互连线层130中。
氢粒子的注入剂量可为1E11-1E18 ions/cm2范围。本实施例中,注入剂量为1E14ions/cm2,并且以0度角,不进行旋转的方式注入。
本发明中,目标离子的能量高低,要求目标离子可以穿透保护层160,但不穿透铜互连线层130,其目的是为了在保护层160中形成穿孔190,充分暴露出催化剂层150中的催化剂。
并且,本发明中,可通过控制注入剂量,以控制通孔180底部催化剂层150中的催化剂暴露的面密度。
本发明中,注入过程中可以开启离子枪,以中和离子,即在离化和加速过程中,催化剂元素以离子状态存在,但在最后注入时,注入元素主要以原子状态存在。因此,注入到保护层160中和催化剂层表面上的氢粒子中可包括原子、离子和/或分子等粒子。
当注入离子较少时,也可以选择不开启离子枪。
本发明的注入步骤中,注入的目标离子种类可以进行调整,例如可以是氢离子,氩离子或多元素离子等。该注入过程中,可通过调整注入的目标离子(原子)的大小,从而调整催化剂层150中的催化剂暴露的尺寸。
当注入的是氢离子时,可暴露出小于1nm的催化剂尺寸;当注入的是硼离子时,暴露的是接近甚至大于1nm的催化剂尺寸;当注入的是氩离子时,则可暴露出更大尺寸的催化剂。
本发明中,通过改变注入离子的种类,以调整注入形成的穿孔190孔径的大小,从而改变暴露的催化剂的尺寸。并可通过改变注入剂量,以调整暴露的单位面积上的催化剂的密度。
步骤S05:提供含碳的前驱体并进行催化反应,沿穿孔催化生长出多条碳纳米管/线,从而在通孔中形成碳互连线。
请参考图8。将完成注入工艺的硅片放入可低温催化碳互连线的设备中,例如PECVD等设备中。催化生长碳纳米管/线时,要求生长温度满足后道要求,过高的生长温度会导致器件失效等问题。本实施例中,碳纳米管/线的催化生长温度可为350-400℃。
本实施例中,优选使用PECVD机台催化生长碳纳米管/线,但不仅限于PECVD,原则上,只要满足可以低温催化生长碳纳米管/线的设备,都可用在本发明中作为催化碳纳米管/线设备使用。
本实施例中,催化生长碳纳米管/线之前,可对硅片进行一定程度的预处理;预处理包括但不限于前期低温退火处理、氢气还原处理等工艺,但不限于该方法。预处理的目的是调整注入后保护层160和催化剂层150的表面状态等。本实施例中,优选方案为在温度为400℃和流量为100sccm的H2环境中,退火2分钟。
完成硅片预处理后,在PECVD腔体中进行碳纳米管/线催化生长。生长过程例如为:将硅片置于腔体中,在380℃温度下稳定30秒;然后,通入氢气和碳前驱体。本实施例中,碳前驱体可为乙炔,氢气流量可为200sccm,乙炔流量可为30sccm。但本发明对碳纳米管/线催化生长过程中用到的气体和气体流量及比例,不作具体限制,可以根据工艺要求进行调整。
为实现碳互连线的优质生长,本发明中在催化碳互连线过程中,可以在硅片的上下方添加磁铁。
本发明中,可采用控制射频功率、气体流量及比例以及腔体温度的方式,调整催化生长的碳纳米管/线的具体状态;该具体状态包括单壁碳纳米管、多壁碳纳米管或碳纳米线等。生长的碳互连线具体状态可根据工艺需求进行选择。
同时,还可采用控制射频功率、气体流量及比例以及腔体温度的方式,控制碳纳米管/线的生长长度。本实施例中,生长的碳互连线(碳纳米管/线)200的长度为200nm。
最终生产出的高密度碳互连线200如图8所示。优选方案为催化剂顶端生长方式,但也可以根据工艺要求,通过调整工艺参数,实现催化剂底端生长或其他生长方式。
完成碳纳米管/线200生长后,可通过刻蚀工艺去除催化剂材料。也可以保留催化剂材料,以实现更佳电学性质的互连材料。
以上的仅为本发明的优选实施例,实施例并非用以限制本发明的保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (11)

1.一种互连结构的形成方法,其特征在于,包括以下步骤:
步骤S01:提供一衬底,所述衬底上形成有具有平整表面的后道互连层;
步骤S02:在所述后道互连层表面上选择性形成催化剂层,以及在所述催化剂层上形成保护层;
步骤S03:在所述保护层上覆盖介质层,以及在所述介质层上形成底部连接所述保护层表面的通孔;
步骤S04:在所述通孔底部的所述保护层上形成多个穿孔,露出所述穿孔下方的所述催化剂层表面;
步骤S05:提供含碳的前驱体并进行催化反应,沿所述穿孔催化生长出多条碳纳米管/线,从而在所述通孔中形成碳互连线。
2.根据权利要求1所述的互连结构的形成方法,其特征在于,所述催化剂材料包括Ni、Co或Fe。
3.根据权利要求1所述的互连结构的形成方法,其特征在于,步骤S04中,通过注入方式,将杂质粒子注入到所述保护层中,形成所述穿孔。
4.根据权利要求3所述的互连结构的形成方法,其特征在于,通过改变注入杂质的种类,调整所述穿孔的大小,以调整所述穿孔下方露出的所述催化剂层表面的大小,实现对所述碳纳米管/线直径的调整。
5.根据权利要求3所述的互连结构的形成方法,其特征在于,通过控制注入剂量,调整所述穿孔在单位面积上的密度,以调整所述穿孔下方露出的所述催化剂层表面在单位面积上的密度,实现对所述碳纳米管/线生长密度的调整。
6.根据权利要求1所述的互连结构的形成方法,其特征在于,步骤S05中,采用PECVD工艺,进行所述碳纳米管/线的催化生长。
7.根据权利要求6所述的互连结构的形成方法,其特征在于,通过控制射频功率、气体流量及比例以及腔体温度,以催化生长出单壁碳纳米管、多壁碳纳米管或碳纳米线,并控制其催化生长的长度。
8.根据权利要求1所述的互连结构的形成方法,其特征在于,步骤S05中,进行所述碳纳米管/线的催化生长时,在所述衬底的上下两侧相对设置磁铁。
9.根据权利要求1所述的互连结构的形成方法,其特征在于,步骤S05中,还包括:在催化生长所述碳纳米管/线之前,对注入后的所述保护层和所述催化剂层的表面进行预处理。
10.根据权利要求9所述的互连结构的形成方法,其特征在于,所述预处理包括退火或氢气还原处理。
11.根据权利要求3所述的互连结构的形成方法,其特征在于,所述粒子包括原子、离子和/或分子。
CN202010670216.4A 2020-07-13 2020-07-13 一种互连结构的形成方法 Pending CN111863714A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010670216.4A CN111863714A (zh) 2020-07-13 2020-07-13 一种互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010670216.4A CN111863714A (zh) 2020-07-13 2020-07-13 一种互连结构的形成方法

Publications (1)

Publication Number Publication Date
CN111863714A true CN111863714A (zh) 2020-10-30

Family

ID=72982933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010670216.4A Pending CN111863714A (zh) 2020-07-13 2020-07-13 一种互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN111863714A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992198A (zh) * 2005-12-27 2007-07-04 三星Sdi株式会社 生长碳纳米管的方法及形成半导体器件的导电线的方法
CN101179050A (zh) * 2006-10-26 2008-05-14 三星电子株式会社 采用保护的催化剂层的碳纳米管集成电路器件及其制造方法
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法
US20130075929A1 (en) * 2011-09-27 2013-03-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992198A (zh) * 2005-12-27 2007-07-04 三星Sdi株式会社 生长碳纳米管的方法及形成半导体器件的导电线的方法
CN101179050A (zh) * 2006-10-26 2008-05-14 三星电子株式会社 采用保护的催化剂层的碳纳米管集成电路器件及其制造方法
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法
US20130075929A1 (en) * 2011-09-27 2013-03-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4777619B2 (ja) カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
EP2011572A2 (en) Method for forming catalyst nanoparticles for growing elongated nanostructures
JP5414756B2 (ja) 半導体装置とその製造方法
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
JP2002118248A (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
TWI336897B (en) Ultra low k plasma cvd nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication
JP2006297549A (ja) 金属ナノ粒子の配列蒸着方法及び金属ナノ粒子を用いたカーボンナノチューブの成長方法
EP1946833A1 (en) Catalyst nanoparticles for obtaining carbon nanotubes
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
KR100738060B1 (ko) 탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의배선 형성 방법
US20050112049A1 (en) Methods of direct growth of carbon nanotubes on catalytic surfaces
US20060286851A1 (en) Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device
US7858147B2 (en) Interconnect structure and method of fabricating the same
US20070041886A1 (en) Method of producing a carbon nanotube and a carbon nanotube structure
JP2007180546A (ja) カーボンナノチューブの形成方法、及びそれを利用した半導体素子の配線形成方法
JP5374801B2 (ja) 炭素元素からなる線状構造物質の形成体及び形成方法
Srivastava et al. Overview of carbon nanotube interconnects
CN111863714A (zh) 一种互连结构的形成方法
US8531029B2 (en) Electron beam induced deposition of interface to carbon nanotube
Dubosc et al. Impact of the Cu-based substrates and catalyst deposition techniques on carbon nanotube growth at low temperature by PECVD
CN111863713A (zh) 一种互连结构的形成方法
JP4774665B2 (ja) 半導体装置の製造方法
Chen et al. A self-assembled synthesis of carbon nanotubes for interconnects
KR100374042B1 (ko) 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210223

Address after: No. 497, Gauss Road, Zhangjiang, Pudong New Area, Shanghai, 201210

Applicant after: SHANGHAI IC R & D CENTER Co.,Ltd.

Applicant after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: No. 497, Gauss Road, Zhangjiang, Pudong New Area, Shanghai, 201210

Applicant before: SHANGHAI IC R & D CENTER Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030

RJ01 Rejection of invention patent application after publication