JP4974263B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4974263B2 JP4974263B2 JP2002144905A JP2002144905A JP4974263B2 JP 4974263 B2 JP4974263 B2 JP 4974263B2 JP 2002144905 A JP2002144905 A JP 2002144905A JP 2002144905 A JP2002144905 A JP 2002144905A JP 4974263 B2 JP4974263 B2 JP 4974263B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- carbon
- island
- linear structure
- based linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/211—Fullerenes, e.g. C60
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
- Y10S977/745—Carbon nanotubes, CNTs having a modified surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
- Y10S977/745—Carbon nanotubes, CNTs having a modified surface
- Y10S977/748—Modified with atoms or molecules bonded to the surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
- Y10S977/745—Carbon nanotubes, CNTs having a modified surface
- Y10S977/749—Modified with dissimilar atoms or molecules substituted for carbon atoms of the cnt, e.g. impurity doping or compositional substitution
Description
【０００１】
【発明の属する技術分野】
本発明は、自己組織的ナノ構造体であるカーボンナノチューブを用いた単一電子トランジスタ等に好適な半導体装置及びその効率的な製造方法に関する。
【０００２】
【従来の技術】
単一電子トランジスタは、単一電子効果を利用した３端子素子である。前記単一電子効果とは、クーロンブロッケード効果ともいい、電子のもつ素電荷量より小さな電気量は存在しないということに由来した現象に基づく効果である。キャパシタをナノメートルのレベルまで近づけると、キャパシタに蓄えられた電子は電極間をトンネル効果で移動できるようになる。ところが、キャパシタ電極の容量が非常に小さい場合（例えば１０−１８ファラド位）、電子１個がトンネルすることによって生じる静電ポテンシャルの変化はキャパシタ（トンネル接合）にかかる電圧を大きく変えることになる。もし、その変化が前記トンネル接合にかかる電圧の向きを逆転させるような場合にはトンネル現象は実際には起こらない。こうした有限の電圧の範囲でトンネル現象が生じない現象を利用し、電子１個づつをディスクリートにトンネルさせることが可能になる。これを単一電子効果と呼ぶ。ここで、この効果を利用した単一電子トランジスタの作製方法と構造とを図８に示す。この単一電子トランジスタでは、Ｔｉ薄膜をＡＦＭ陽極酸化によって局所的に酸化させ、Ｔｉ金属アイランドとＴｉ酸化膜キャパシタとが形成されている。この作製方法では、ＡＦＭを用いることから原子レベルでの操作は可能であるが、アイランド形成に陽極酸化現象を用いるため、微細化に限界がある。そこで、更なる微細化が可能で容易に製造可能な単一電子トランジスタ及びその効率的な製造方法の提供が望まれている。
【０００３】
【発明が解決しようとする課題】
本発明は、従来における諸問題を解決し、前記要望に応え、以下の目的を達成することを課題とする。即ち、本発明は、微細な構造を有し、室温での安定動作に優れ、光リソグラフィやＣＶＤ等を利用して安価にかつ量産可能であり、単一電子トランジスタに特に好適な半導体装置及びその効率的な製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記課題を解決するために本発明者等が鋭意検討を行ったところ、以下の知見を得た。即ち、従来よりカーボンナノチューブについては以下のことが知られている。前記カーボンナノチューブは、炭素原子からなるグラファイトシート(グラフィン)を、直径０．４〜１０ｎｍ程度の円筒状に丸めた自己組織的構造である。前記カーボンナノチューブは、カイラリティ(円筒の丸め方)の違いによって金属的にもなるし半導体的にもなる伝導特性を有する。前記カーボンナノチューブは、アーク放電法やレーザーアブレーション法等により一般に製造でき、最近では、デバイス応用を念頭にした、パターニングされた触媒金属からのＣＶＤ成長法によっても製造できることが報告されている。また、ＣＶＤ成長時に外部電界を加えると、前記カーボンナノチューブの成長方向が電界方向になることも知られている。このような自己組織的構造をとり各種の特性を有するカーボンナノチューブ等の炭素系線状構造体を用いることにより、微細な構造を有する単一電子トランジスタを効率的に得られるとの知見である。
【０００５】
前記課題を解決するための手段としては、後述の（付記１）から（付記２３）に記載の通りである。
本発明の一の半導体装置は、導電性粒子を少なくとも１個含む炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなることを特徴とする。該半導体装置においては、前記炭素系線状構造体中にアイランドとして機能する導電性粒子が少なくとも１個（複数個）含まれている。この導電性粒子は前記炭素系線状構造体中で電気的にアイソレイトされており、該炭素系線状構造体においてはトンネル接合が複数個直列に接続されている。このため、前記第１の電極をソース電極として機能させ、前記第２の電極をドレイン電極として機能させると、該半導体装置は、単一電子の半導体装置として機能する。また、前記炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成すると、該半導体装置は、単一電子トランジスタとして機能する。
本発明の一の半導体装置の製造方法は、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、該触媒による粒子を含む炭素系線状構造体を形成し、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成することを特徴とする。該半導体装置の製造方法においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、ＣＶＤ法等により、該触媒による粒子を含むカーボンナノチューブ等の炭素系線状構造体が形成される。次に、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とが形成される。その結果、単一電子の半導体装置が得られる。
【０００６】
【発明の実施の形態】
本発明の半導体装置は、炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなり、更に必要に応じて、炭素系線状構造体に対し電界効果を与える第３の電極、その他の部材を有してなる。
【０００７】
前記炭素系線状構造体としては、内部にトンネル接合が複数個直列に接続されている構造のものであれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、導電性粒子を少なくとも１個含む炭素系線状構造体、などが好適に挙げられる。
【０００８】
前記導電性粒子としては、導電性を有しアイランドとして機能する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、金属粒子、フラーレン、金属内包フラーレンなどが好適に挙げられ、これらの中でも金属粒子が好ましい。
前記金属粒子としては、例えば、遷移金属、その合金などが好適に挙げられ、これらの中から選択される少なくとも１種が好ましい。
前記遷移金属としては、鉄、ニッケル、コバルトなどが好適に挙げられ、これらの中から選択される。
【０００９】
前記格子欠陥としては、格子欠陥で囲まれた前記炭素系線状構造体の領域がアイランドとして機能する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、炭素原子の欠落、変形、他の不純物原子との置換などが挙げられ、これらの中から選択されるものが好ましい。
【００１０】
本発明において、前記炭素系線状構造体の中に、アイランドとして機能する導電性粒子、又は、前記格子欠陥で囲まれ、アイランドとして機能する前記炭素系線状構造体の領域の数としては、１以上であり、特に制限はなく目的に応じて適宜選択することができる。
前記炭素系線状構造体が、導電性粒子を少なくとも１個含む炭素系線状構造体の場合には、該炭素系線状構造体の一部はトンネル接合として機能する。
【００１１】
前記炭素系線状構造体としては、特に制限はなく、目的に応じて適宜選択することができるが、炭素６員環や炭素５員環が互いに連結した構造のものが好適に挙げられ、カーボンナノチューブが特に好ましい。該カーボンナノチューブとしては、シングルウォール構造であってもよいし、マルチウォール構造のものであってもよい。
前記炭素系線状構造体の数としては、特に制限はなく、目的に応じて適宜選択することができ、１つであってもよいし、２以上であってもよい。
【００１２】
本発明においては、炭素系線状構造体に対し電界効果を与える第３の電極を備えていることが好ましい。この場合、該半導体装置においては、前記第１の電極及び前記第２の電極がソース電極及びドレイン電極として機能し、第３の電極がゲート電極として機能し、単一電子トランジスタとして機能する。該第３の電極をゲート電極として機能させる場合、該第３の電極のゲート電圧を適宜調整することにより、単一電子トランジスタの挙動を調整することができる。
前記第１の電極、前記第２の電極及び前記第３の電極としては、特に制限はなく、半導体装置において使用されている公知のものの中から適宜選択することができるが、金属電極などが好適に挙げられる。
【００１３】
本発明の半導体装置は、単一電子の半導体装置乃至単一電子トランジスタ等として各種分野で好適に使用することができ、以下の本発明の半導体装置の製造方法により好適に製造することができる。
【００１４】
本発明の半導体装置の製造方法においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体を形成し（これを「炭素系線状構造体形成工程」と称することがある）、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成すること（これを「電極形成工程」と称することがある）を含み、更に必要に応じて、第１の電極及び第２の電極を形成した後、炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成すること（これを「第３の電極形成工程」と称することがある）、あるいは適宜選択したその他の工程を含む。
【００１５】
前記炭素系線状構造体形成工程においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体を形成する。
【００１６】
前記半導体基板としては、特に制限はなく、半導体装置における基板として使用されている公知のものの中から適宜選択することができ、例えば、シリコン基板などが好適に挙げられる。
前記触媒によるアイランドは、前記半導体基板上に絶縁膜を堆積（形成）した後、該絶縁膜上に形成することができる。
前記触媒としては、上述の導電性粒子が挙げられる。
前記絶縁膜としては、特に制限はなく、目的に応じて適宜選択することができ、例えば酸化ケイ素などが挙げられ、公知の酸化法等により形成することができる。前記触媒によるアイランドは、リソグラフィーの技術を利用して形成することができ、例えば、前記絶縁膜上に公知のレジスト材料によるレジストパターンを形成した後、該レジストパターンをマスクパターンとして前記絶縁膜上に前記触媒によるアイランドを形成し、次に前記レジストパターンをリフトオフ、エッチング等の処理により除去することにより形成することができる。以上により、前記半導体基板上には、触媒によるアイランドが２以上形成される。なお、該触媒によるアイランドの大きさとしては、特に制限はなく目的に応じて適宜選択することができる。
【００１７】
前記炭素系線状構造体は、前記半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように形成される。
前記炭素系線状構造体は、上述の通りであり、前記第１のアイランドと前記第２のアイランドとの間に、例えば電界を印加してＣＶＤ法により形成することができる。前記ＣＶＤ法としては、特に制限はなく、プラズマＣＶＤ法、熱ＣＶＤ法等のいずれであってもよい。
前記炭素系線状構造体をＣＶＤ法により形成する場合、前記第１の電極が前記第２の電極側に尖端部を有し、前記第２の電極が前記第１の電極側に尖端部を有しているのが好ましい。この場合、触媒としての前記第１のアイランドと前記第２のアイランドとの間に印加する電界が効率よく集中させることができ、該炭素系線状構造体の形成効率に優れる点で有利である。
【００１８】
前記電極形成工程においては、前記第１のアイランド及び前記炭素系線状構造体に接するように前記第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように前記第２の電極とが形成される。
【００１９】
前記第１の電極及び前記第２の電極は、上述の通りであり、リソグラフィーの技術を利用して形成することができ、例えば、前記炭素系線状構造体、前記第１のアイランド及び前記第２のアイランド上にレジスト材料によるレジストパターンを形成した後、該レジストパターンをマスクパターンとして前記電極材料を蒸着し、次に前記レジストパターンをリフトオフ、エッチング等の処理により除去することにより形成することができる。以上により、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極が形成され、前記第２のアイランド及び前記炭素系線状構造体の少なくとも一方に接するように前記第２のアイランド上に第２の電極が形成される。
【００２０】
前記第３の電極は、前記第１の電極と同様の材料、例えば公知の金属材料を用いて蒸着等により、前記半導体基板の裏面に形成することができる。該第３の電極は、前記第１の電極及び前記第２の電極から電気的に絶縁されており、ゲート電極として機能させることができる。
【００２１】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
鉄を触媒として用いてＣＶＤ法により成長させたカーボンナノチューブにおいては、図１（ａ）に示すように、内部に触媒である鉄が原子状あるいは少数クラスターとして点在している。ここでは、この触媒である鉄をアイランドとして機能させる。前記カーボンナノチューブの長さが長い場合、前記アイランドはカーボンナノチューブ内に複数個存在し、その結果、トンネル接合が複数個直列に接続された、いわゆるマルチ・ジャンクション型の単一電子の半導体装置乃至単一電子トランジスタが形成される。図１（ｂ）は、図１（ａ）に示すカーボンナノチューブを用いた半導体装置（単一電子トランジスタ）の一例である。該半導体装置（単一電子トランジスタ）においては、半導体基板（シリコン基板）上に堆積した絶縁膜（酸化ケイ素）上であって触媒（鉄）パターン間にカーボンナノチューブが形成されており、該触媒（鉄）パターン上にはコンタクト抵抗低減のための金属電極が付加されている。該金属電極は、該単一電子トランジスタにおけるソース電極及びドレイン電極として機能する。また、前記半導体基板の裏面には、電流制御用のゲート電極が設けられている。なお、前記触媒（鉄）パターンの形状は、後述するカーボンナノチューブ形成プロセスの中のＣＶＤ成長時に、触媒（鉄）パターン間に印加する電界が効率よく集中するように、対向する金属電極側に対し尖端部を有している（対向する金属電極側に向かって先端が細くなっている）。なお、該尖端部は、図７の左側に示すように、一つであってもよいし、図７の右側に示すように、複数並列されていてもよい。
【００２２】
前記カーボンナノチューブの位置制御は、従来においては非常に困難であった。従来においては、前記カーボンナノチューブを液体に混ぜて、分散塗布した後、ＡＦＭカンチレバー等で該カーボンナノチューブを所定の位置に移動させる方法しか採れなかった。本発明では、上述のように、触媒パターニング法を利用して位置制御を行う。即ち、まず単一導電型（ここではｐ型を示す）シリコン基板にシリコン絶縁膜１００ｎｍを形成し、光露光によってレジスト材料をパターニングする。次に、触媒である鉄を蒸着し、リフトオフによって触媒パターンを形成する（この工程は、触媒金属蒸着、レジストパターニング、触媒金属のエッチングという一連の工程と置き換えてもよい）。その後、プラズマＣＶＤ法又は熱ＣＶＤ法によってカーボンナノチューブを成長させる。なお、前記熱ＣＶＤ法の条件としては、例えば、原料ガスがメタンガス（あるいはアセチレンガス）を用い、該原料ガスの流量が１０００ｓｃｃｍ、前記半導体基板の温度が約９００℃、カーボンナノチューブの成長時間が３０分、という条件などが具体例として挙げられる。なお、カーボンナノチューブ成長の際、対向パターン間に電界を印加することによって、パターン間を最短距離でカーボンナノチューブによってつなぐことができる。
【００２３】
図２は、鉄触媒の円形パターンを用いて上記カーボンナノチューブ形成プロセスによって作製したカーボンナノチューブの成長位置制御の結果を示す。ここでは、該鉄触媒の円形パターン間にカーボンナノチューブが１本成長していることが判る。該カーボンナノチューブは、鉄を触媒として用いているのでシングルウォール構造（単層構造）である。なお、他の金属を触媒として用いるとマルチウォール構造（多層構造）のカーボンナノチューブを作成することができる。以上の炭素系線状構造体形成工程により、半導体基板（シリコン基板）上に２以上形成した触媒（鉄）によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体（カーボンナノチューブ）を形成した（図６参照）。
【００２４】
次に、レジストパターニング、電極金属の蒸着、リフトオフ等を行うことによって、触媒パターン上にソース電極及びドレイン電極を形成する。更に必要に応じてソース電極及びドレイン電極のコンタクト抵抗低減のためのアルゴン雰囲気中で６００〜８００℃程度の熱処理を行うことができる。さらに、前記半導体基板の裏面に、パターニング、ゲート電極蒸着リフトオフ、高温アニール等を行うことによりゲート電極を形成して、単一電子トランジスタを製造することができる。以上の前記電極形成工程において、前記第１のアイランド（鉄触媒の円形パターン）及び前記炭素系線状構造体（カーボンナノチューブ）に接するように前記第１の電極（ソース電極）と、前記第２のアイランド（鉄触媒の円形パターン）及び前記炭素系線状構造体（カーボンナノチューブ）に接するように前記第２の電極（ドレイン電極）とを形成し、前記半導体基板（シリコン基板）の裏面に前記第３の電極（ゲート電極）を形成することにより、単一電子トランジスタを製造した（図６参照）。
【００２５】
以上により製造した単一電子トランジスタの特性として、ドレイン電流のゲート電圧及びドレイン電圧依存性を図３に示した。図３中の色の濃い（暗い）部分は、電流が流れにくいクーロンブロッケード領域であり、この領域がゲート電圧によって大きく変調を受けていることが明らかである。したがって、前記単一電子トランジスタは、室温で良好なクーロンダイアモンド（単一電子）特性を示すことが判る。
【００２６】
図４は、第１の電極が第２の電極側に尖端部を有し、第２の電極が第１の電極側に尖端部を有する態様で形成した本発明の単一電子トランジスタの一例を示す概略説明図である。前記第１のアイランド（触媒パターン）及び前記第２のアイランド（触媒パターン）の形状を変更した以外は上述の実施例と同様にして単一電子トランジスタを製造したところ、上記実施例と同様に高品質な単一電子トランジスタが得られた。
【００２８】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 導電性粒子を少なくとも１個含む炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなることを特徴とする半導体装置。
（付記２） 導電性粒子が、金属粒子、カーボンナノチューブ及び金属内包カーボンナノチューブから選択される付記１に記載の半導体装置。
（付記３） 金属粒子が、遷移金属及びその合金から選択される少なくとも１種で形成された付記２に記載の半導体装置。
（付記４） 遷移金属が、鉄、ニッケル及びコバルトから選択される少なくとも１種で形成された付記３に記載の半導体装置。
（付記７） 炭素系線状構造体に対し電界効果を与える第３の電極を更に有してなる付記１から４のいずれかに記載の半導体装置。
（付記８） 第１の電極及び第２の電極がソース電極及びドレイン電極であり、第３の電極がゲート電極である付記７に記載の半導体装置。
（付記９） 炭素系線状構造体が、炭素６員環や炭素５員環が互いに連結した構造を有する付記１から８のいずれかに記載の半導体装置。
（付記１０） 炭素系線状構造体が、カーボンナノチューブである付記９に記載の半導体装置。
（付記１１） 半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、該触媒による粒子を含む炭素系線状構造体を形成し、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成することを特徴とする半導体装置の製造方法。
（付記１２） 触媒によるアイランドが、半導体基板上に絶縁膜を堆積した後、該絶縁膜上に形成された付記１１に記載の半導体装置の製造方法。
（付記１３） 触媒が、金属粒子、カーボンナノチューブ及び金属内包カーボンナノチューブから選択される付記１１又は１２に記載の半導体装置の製造方法。
（付記１４） 金属粒子が、遷移金属及びその合金から選択される少なくとも１種で形成された付記１３に記載の半導体装置の製造方法。
（付記１５） 遷移金属が、鉄、ニッケル及びコバルトから選択される少なくとも１種で形成された付記１４に記載の半導体装置の製造方法。
（付記１８） 第１の電極及び第２の電極を形成した後、炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成する付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１９） 第１の電極及び第２の電極がソース電極及びドレイン電極であり、第３の電極がゲート電極である付記１８に記載の半導体装置の製造方法。
（付記２０） 第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する付記１１から１９のいずれかに記載の半導体装置の製造方法。
（付記２１） 炭素系線状構造体が、第１のアイランドと第２のアイランドとの間に電界を印加してＣＶＤにより形成された付記１１から２０のいずれかに記載の半導体装置の製造方法。
（付記２２） 炭素系線状構造体が、炭素６員環や炭素５員環が互いに連結した構造を有する付記１１から２１のいずれかに記載の半導体装置の製造方法。
（付記２３） 炭素系線状構造体が、カーボンナノチューブである付記２２に記載の半導体装置の製造方法。
【００２９】
【発明の効果】
本発明によると、従来における諸問題を解決することができ、微細な構造を有し、室温での安定動作に優れ、光リソグラフィやＣＶＤ等を利用して安価にかつ量産可能であり、単一電子トランジスタに特に好適な半導体装置及びその効率的な製造方法を提供することができる。
【図面の簡単な説明】
【図１】 図１（ａ）は、導電性粒子を少なくとも１個含む炭素系線状構造体を示す概略説明図であり、図１（ｂ）は、該炭素系線状構造体を用いた単一電子トランジスタの一例を示す概略説明図である。
【図２】 図２は、図１に示す単一電子トランジスタの平面図に相当する電子顕微鏡写真の一例を模式化した模式図である。
【図３】 図３は、本発明の単一電子トランジスタが、室温でクーロンダイヤモンド特性を示すことを説明するためのゲート電圧とドレイン電圧との関係図の一例である。
【図４】 図４は、第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する態様で形成した本発明の単一電子トランジスタの一例を示す概略説明図である。
【図５】 図５は、本発明の単一電子トランジスタの一製造例を示す工程図である。
【図６】 図６は、第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する態様でカーボンナノチューブを形成した状態を説明するための概略説明図である。
【図７】 図７（ａ）は、ＡＦＭ陽極酸化法を説明するための説明図であり、図７（ｂ）は、ＡＦＭ陽極酸化法により、従来の単一電子トランジスタの製造を説明するための概略図である。
【発明の属する技術分野】
本発明は、自己組織的ナノ構造体であるカーボンナノチューブを用いた単一電子トランジスタ等に好適な半導体装置及びその効率的な製造方法に関する。
【０００２】
【従来の技術】
単一電子トランジスタは、単一電子効果を利用した３端子素子である。前記単一電子効果とは、クーロンブロッケード効果ともいい、電子のもつ素電荷量より小さな電気量は存在しないということに由来した現象に基づく効果である。キャパシタをナノメートルのレベルまで近づけると、キャパシタに蓄えられた電子は電極間をトンネル効果で移動できるようになる。ところが、キャパシタ電極の容量が非常に小さい場合（例えば１０−１８ファラド位）、電子１個がトンネルすることによって生じる静電ポテンシャルの変化はキャパシタ（トンネル接合）にかかる電圧を大きく変えることになる。もし、その変化が前記トンネル接合にかかる電圧の向きを逆転させるような場合にはトンネル現象は実際には起こらない。こうした有限の電圧の範囲でトンネル現象が生じない現象を利用し、電子１個づつをディスクリートにトンネルさせることが可能になる。これを単一電子効果と呼ぶ。ここで、この効果を利用した単一電子トランジスタの作製方法と構造とを図８に示す。この単一電子トランジスタでは、Ｔｉ薄膜をＡＦＭ陽極酸化によって局所的に酸化させ、Ｔｉ金属アイランドとＴｉ酸化膜キャパシタとが形成されている。この作製方法では、ＡＦＭを用いることから原子レベルでの操作は可能であるが、アイランド形成に陽極酸化現象を用いるため、微細化に限界がある。そこで、更なる微細化が可能で容易に製造可能な単一電子トランジスタ及びその効率的な製造方法の提供が望まれている。
【０００３】
【発明が解決しようとする課題】
本発明は、従来における諸問題を解決し、前記要望に応え、以下の目的を達成することを課題とする。即ち、本発明は、微細な構造を有し、室温での安定動作に優れ、光リソグラフィやＣＶＤ等を利用して安価にかつ量産可能であり、単一電子トランジスタに特に好適な半導体装置及びその効率的な製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記課題を解決するために本発明者等が鋭意検討を行ったところ、以下の知見を得た。即ち、従来よりカーボンナノチューブについては以下のことが知られている。前記カーボンナノチューブは、炭素原子からなるグラファイトシート(グラフィン)を、直径０．４〜１０ｎｍ程度の円筒状に丸めた自己組織的構造である。前記カーボンナノチューブは、カイラリティ(円筒の丸め方)の違いによって金属的にもなるし半導体的にもなる伝導特性を有する。前記カーボンナノチューブは、アーク放電法やレーザーアブレーション法等により一般に製造でき、最近では、デバイス応用を念頭にした、パターニングされた触媒金属からのＣＶＤ成長法によっても製造できることが報告されている。また、ＣＶＤ成長時に外部電界を加えると、前記カーボンナノチューブの成長方向が電界方向になることも知られている。このような自己組織的構造をとり各種の特性を有するカーボンナノチューブ等の炭素系線状構造体を用いることにより、微細な構造を有する単一電子トランジスタを効率的に得られるとの知見である。
【０００５】
前記課題を解決するための手段としては、後述の（付記１）から（付記２３）に記載の通りである。
本発明の一の半導体装置は、導電性粒子を少なくとも１個含む炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなることを特徴とする。該半導体装置においては、前記炭素系線状構造体中にアイランドとして機能する導電性粒子が少なくとも１個（複数個）含まれている。この導電性粒子は前記炭素系線状構造体中で電気的にアイソレイトされており、該炭素系線状構造体においてはトンネル接合が複数個直列に接続されている。このため、前記第１の電極をソース電極として機能させ、前記第２の電極をドレイン電極として機能させると、該半導体装置は、単一電子の半導体装置として機能する。また、前記炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成すると、該半導体装置は、単一電子トランジスタとして機能する。
本発明の一の半導体装置の製造方法は、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、該触媒による粒子を含む炭素系線状構造体を形成し、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成することを特徴とする。該半導体装置の製造方法においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、ＣＶＤ法等により、該触媒による粒子を含むカーボンナノチューブ等の炭素系線状構造体が形成される。次に、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とが形成される。その結果、単一電子の半導体装置が得られる。
【０００６】
【発明の実施の形態】
本発明の半導体装置は、炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなり、更に必要に応じて、炭素系線状構造体に対し電界効果を与える第３の電極、その他の部材を有してなる。
【０００７】
前記炭素系線状構造体としては、内部にトンネル接合が複数個直列に接続されている構造のものであれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、導電性粒子を少なくとも１個含む炭素系線状構造体、などが好適に挙げられる。
【０００８】
前記導電性粒子としては、導電性を有しアイランドとして機能する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、金属粒子、フラーレン、金属内包フラーレンなどが好適に挙げられ、これらの中でも金属粒子が好ましい。
前記金属粒子としては、例えば、遷移金属、その合金などが好適に挙げられ、これらの中から選択される少なくとも１種が好ましい。
前記遷移金属としては、鉄、ニッケル、コバルトなどが好適に挙げられ、これらの中から選択される。
【０００９】
前記格子欠陥としては、格子欠陥で囲まれた前記炭素系線状構造体の領域がアイランドとして機能する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、炭素原子の欠落、変形、他の不純物原子との置換などが挙げられ、これらの中から選択されるものが好ましい。
【００１０】
本発明において、前記炭素系線状構造体の中に、アイランドとして機能する導電性粒子、又は、前記格子欠陥で囲まれ、アイランドとして機能する前記炭素系線状構造体の領域の数としては、１以上であり、特に制限はなく目的に応じて適宜選択することができる。
前記炭素系線状構造体が、導電性粒子を少なくとも１個含む炭素系線状構造体の場合には、該炭素系線状構造体の一部はトンネル接合として機能する。
【００１１】
前記炭素系線状構造体としては、特に制限はなく、目的に応じて適宜選択することができるが、炭素６員環や炭素５員環が互いに連結した構造のものが好適に挙げられ、カーボンナノチューブが特に好ましい。該カーボンナノチューブとしては、シングルウォール構造であってもよいし、マルチウォール構造のものであってもよい。
前記炭素系線状構造体の数としては、特に制限はなく、目的に応じて適宜選択することができ、１つであってもよいし、２以上であってもよい。
【００１２】
本発明においては、炭素系線状構造体に対し電界効果を与える第３の電極を備えていることが好ましい。この場合、該半導体装置においては、前記第１の電極及び前記第２の電極がソース電極及びドレイン電極として機能し、第３の電極がゲート電極として機能し、単一電子トランジスタとして機能する。該第３の電極をゲート電極として機能させる場合、該第３の電極のゲート電圧を適宜調整することにより、単一電子トランジスタの挙動を調整することができる。
前記第１の電極、前記第２の電極及び前記第３の電極としては、特に制限はなく、半導体装置において使用されている公知のものの中から適宜選択することができるが、金属電極などが好適に挙げられる。
【００１３】
本発明の半導体装置は、単一電子の半導体装置乃至単一電子トランジスタ等として各種分野で好適に使用することができ、以下の本発明の半導体装置の製造方法により好適に製造することができる。
【００１４】
本発明の半導体装置の製造方法においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体を形成し（これを「炭素系線状構造体形成工程」と称することがある）、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成すること（これを「電極形成工程」と称することがある）を含み、更に必要に応じて、第１の電極及び第２の電極を形成した後、炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成すること（これを「第３の電極形成工程」と称することがある）、あるいは適宜選択したその他の工程を含む。
【００１５】
前記炭素系線状構造体形成工程においては、半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体を形成する。
【００１６】
前記半導体基板としては、特に制限はなく、半導体装置における基板として使用されている公知のものの中から適宜選択することができ、例えば、シリコン基板などが好適に挙げられる。
前記触媒によるアイランドは、前記半導体基板上に絶縁膜を堆積（形成）した後、該絶縁膜上に形成することができる。
前記触媒としては、上述の導電性粒子が挙げられる。
前記絶縁膜としては、特に制限はなく、目的に応じて適宜選択することができ、例えば酸化ケイ素などが挙げられ、公知の酸化法等により形成することができる。前記触媒によるアイランドは、リソグラフィーの技術を利用して形成することができ、例えば、前記絶縁膜上に公知のレジスト材料によるレジストパターンを形成した後、該レジストパターンをマスクパターンとして前記絶縁膜上に前記触媒によるアイランドを形成し、次に前記レジストパターンをリフトオフ、エッチング等の処理により除去することにより形成することができる。以上により、前記半導体基板上には、触媒によるアイランドが２以上形成される。なお、該触媒によるアイランドの大きさとしては、特に制限はなく目的に応じて適宜選択することができる。
【００１７】
前記炭素系線状構造体は、前記半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように形成される。
前記炭素系線状構造体は、上述の通りであり、前記第１のアイランドと前記第２のアイランドとの間に、例えば電界を印加してＣＶＤ法により形成することができる。前記ＣＶＤ法としては、特に制限はなく、プラズマＣＶＤ法、熱ＣＶＤ法等のいずれであってもよい。
前記炭素系線状構造体をＣＶＤ法により形成する場合、前記第１の電極が前記第２の電極側に尖端部を有し、前記第２の電極が前記第１の電極側に尖端部を有しているのが好ましい。この場合、触媒としての前記第１のアイランドと前記第２のアイランドとの間に印加する電界が効率よく集中させることができ、該炭素系線状構造体の形成効率に優れる点で有利である。
【００１８】
前記電極形成工程においては、前記第１のアイランド及び前記炭素系線状構造体に接するように前記第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように前記第２の電極とが形成される。
【００１９】
前記第１の電極及び前記第２の電極は、上述の通りであり、リソグラフィーの技術を利用して形成することができ、例えば、前記炭素系線状構造体、前記第１のアイランド及び前記第２のアイランド上にレジスト材料によるレジストパターンを形成した後、該レジストパターンをマスクパターンとして前記電極材料を蒸着し、次に前記レジストパターンをリフトオフ、エッチング等の処理により除去することにより形成することができる。以上により、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極が形成され、前記第２のアイランド及び前記炭素系線状構造体の少なくとも一方に接するように前記第２のアイランド上に第２の電極が形成される。
【００２０】
前記第３の電極は、前記第１の電極と同様の材料、例えば公知の金属材料を用いて蒸着等により、前記半導体基板の裏面に形成することができる。該第３の電極は、前記第１の電極及び前記第２の電極から電気的に絶縁されており、ゲート電極として機能させることができる。
【００２１】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
鉄を触媒として用いてＣＶＤ法により成長させたカーボンナノチューブにおいては、図１（ａ）に示すように、内部に触媒である鉄が原子状あるいは少数クラスターとして点在している。ここでは、この触媒である鉄をアイランドとして機能させる。前記カーボンナノチューブの長さが長い場合、前記アイランドはカーボンナノチューブ内に複数個存在し、その結果、トンネル接合が複数個直列に接続された、いわゆるマルチ・ジャンクション型の単一電子の半導体装置乃至単一電子トランジスタが形成される。図１（ｂ）は、図１（ａ）に示すカーボンナノチューブを用いた半導体装置（単一電子トランジスタ）の一例である。該半導体装置（単一電子トランジスタ）においては、半導体基板（シリコン基板）上に堆積した絶縁膜（酸化ケイ素）上であって触媒（鉄）パターン間にカーボンナノチューブが形成されており、該触媒（鉄）パターン上にはコンタクト抵抗低減のための金属電極が付加されている。該金属電極は、該単一電子トランジスタにおけるソース電極及びドレイン電極として機能する。また、前記半導体基板の裏面には、電流制御用のゲート電極が設けられている。なお、前記触媒（鉄）パターンの形状は、後述するカーボンナノチューブ形成プロセスの中のＣＶＤ成長時に、触媒（鉄）パターン間に印加する電界が効率よく集中するように、対向する金属電極側に対し尖端部を有している（対向する金属電極側に向かって先端が細くなっている）。なお、該尖端部は、図７の左側に示すように、一つであってもよいし、図７の右側に示すように、複数並列されていてもよい。
【００２２】
前記カーボンナノチューブの位置制御は、従来においては非常に困難であった。従来においては、前記カーボンナノチューブを液体に混ぜて、分散塗布した後、ＡＦＭカンチレバー等で該カーボンナノチューブを所定の位置に移動させる方法しか採れなかった。本発明では、上述のように、触媒パターニング法を利用して位置制御を行う。即ち、まず単一導電型（ここではｐ型を示す）シリコン基板にシリコン絶縁膜１００ｎｍを形成し、光露光によってレジスト材料をパターニングする。次に、触媒である鉄を蒸着し、リフトオフによって触媒パターンを形成する（この工程は、触媒金属蒸着、レジストパターニング、触媒金属のエッチングという一連の工程と置き換えてもよい）。その後、プラズマＣＶＤ法又は熱ＣＶＤ法によってカーボンナノチューブを成長させる。なお、前記熱ＣＶＤ法の条件としては、例えば、原料ガスがメタンガス（あるいはアセチレンガス）を用い、該原料ガスの流量が１０００ｓｃｃｍ、前記半導体基板の温度が約９００℃、カーボンナノチューブの成長時間が３０分、という条件などが具体例として挙げられる。なお、カーボンナノチューブ成長の際、対向パターン間に電界を印加することによって、パターン間を最短距離でカーボンナノチューブによってつなぐことができる。
【００２３】
図２は、鉄触媒の円形パターンを用いて上記カーボンナノチューブ形成プロセスによって作製したカーボンナノチューブの成長位置制御の結果を示す。ここでは、該鉄触媒の円形パターン間にカーボンナノチューブが１本成長していることが判る。該カーボンナノチューブは、鉄を触媒として用いているのでシングルウォール構造（単層構造）である。なお、他の金属を触媒として用いるとマルチウォール構造（多層構造）のカーボンナノチューブを作成することができる。以上の炭素系線状構造体形成工程により、半導体基板（シリコン基板）上に２以上形成した触媒（鉄）によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、炭素系線状構造体（カーボンナノチューブ）を形成した（図６参照）。
【００２４】
次に、レジストパターニング、電極金属の蒸着、リフトオフ等を行うことによって、触媒パターン上にソース電極及びドレイン電極を形成する。更に必要に応じてソース電極及びドレイン電極のコンタクト抵抗低減のためのアルゴン雰囲気中で６００〜８００℃程度の熱処理を行うことができる。さらに、前記半導体基板の裏面に、パターニング、ゲート電極蒸着リフトオフ、高温アニール等を行うことによりゲート電極を形成して、単一電子トランジスタを製造することができる。以上の前記電極形成工程において、前記第１のアイランド（鉄触媒の円形パターン）及び前記炭素系線状構造体（カーボンナノチューブ）に接するように前記第１の電極（ソース電極）と、前記第２のアイランド（鉄触媒の円形パターン）及び前記炭素系線状構造体（カーボンナノチューブ）に接するように前記第２の電極（ドレイン電極）とを形成し、前記半導体基板（シリコン基板）の裏面に前記第３の電極（ゲート電極）を形成することにより、単一電子トランジスタを製造した（図６参照）。
【００２５】
以上により製造した単一電子トランジスタの特性として、ドレイン電流のゲート電圧及びドレイン電圧依存性を図３に示した。図３中の色の濃い（暗い）部分は、電流が流れにくいクーロンブロッケード領域であり、この領域がゲート電圧によって大きく変調を受けていることが明らかである。したがって、前記単一電子トランジスタは、室温で良好なクーロンダイアモンド（単一電子）特性を示すことが判る。
【００２６】
図４は、第１の電極が第２の電極側に尖端部を有し、第２の電極が第１の電極側に尖端部を有する態様で形成した本発明の単一電子トランジスタの一例を示す概略説明図である。前記第１のアイランド（触媒パターン）及び前記第２のアイランド（触媒パターン）の形状を変更した以外は上述の実施例と同様にして単一電子トランジスタを製造したところ、上記実施例と同様に高品質な単一電子トランジスタが得られた。
【００２８】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 導電性粒子を少なくとも１個含む炭素系線状構造体と、該炭素系線状構造体に含まれる前記導電性粒子を少なくとも１個挟むように配置した第１の電極及び第２の電極とを有してなることを特徴とする半導体装置。
（付記２） 導電性粒子が、金属粒子、カーボンナノチューブ及び金属内包カーボンナノチューブから選択される付記１に記載の半導体装置。
（付記３） 金属粒子が、遷移金属及びその合金から選択される少なくとも１種で形成された付記２に記載の半導体装置。
（付記４） 遷移金属が、鉄、ニッケル及びコバルトから選択される少なくとも１種で形成された付記３に記載の半導体装置。
（付記７） 炭素系線状構造体に対し電界効果を与える第３の電極を更に有してなる付記１から４のいずれかに記載の半導体装置。
（付記８） 第１の電極及び第２の電極がソース電極及びドレイン電極であり、第３の電極がゲート電極である付記７に記載の半導体装置。
（付記９） 炭素系線状構造体が、炭素６員環や炭素５員環が互いに連結した構造を有する付記１から８のいずれかに記載の半導体装置。
（付記１０） 炭素系線状構造体が、カーボンナノチューブである付記９に記載の半導体装置。
（付記１１） 半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとを接続するように、該触媒による粒子を含む炭素系線状構造体を形成し、前記第１のアイランド及び前記炭素系線状構造体に接するように第１の電極と、前記第２のアイランド及び前記炭素系線状構造体に接するように第２の電極とを形成することを特徴とする半導体装置の製造方法。
（付記１２） 触媒によるアイランドが、半導体基板上に絶縁膜を堆積した後、該絶縁膜上に形成された付記１１に記載の半導体装置の製造方法。
（付記１３） 触媒が、金属粒子、カーボンナノチューブ及び金属内包カーボンナノチューブから選択される付記１１又は１２に記載の半導体装置の製造方法。
（付記１４） 金属粒子が、遷移金属及びその合金から選択される少なくとも１種で形成された付記１３に記載の半導体装置の製造方法。
（付記１５） 遷移金属が、鉄、ニッケル及びコバルトから選択される少なくとも１種で形成された付記１４に記載の半導体装置の製造方法。
（付記１８） 第１の電極及び第２の電極を形成した後、炭素系線状構造体に対し電界効果を与える第３の電極を前記第１の電極及び前記第２の電極から電気的に絶縁された状態で形成する付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１９） 第１の電極及び第２の電極がソース電極及びドレイン電極であり、第３の電極がゲート電極である付記１８に記載の半導体装置の製造方法。
（付記２０） 第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する付記１１から１９のいずれかに記載の半導体装置の製造方法。
（付記２１） 炭素系線状構造体が、第１のアイランドと第２のアイランドとの間に電界を印加してＣＶＤにより形成された付記１１から２０のいずれかに記載の半導体装置の製造方法。
（付記２２） 炭素系線状構造体が、炭素６員環や炭素５員環が互いに連結した構造を有する付記１１から２１のいずれかに記載の半導体装置の製造方法。
（付記２３） 炭素系線状構造体が、カーボンナノチューブである付記２２に記載の半導体装置の製造方法。
【００２９】
【発明の効果】
本発明によると、従来における諸問題を解決することができ、微細な構造を有し、室温での安定動作に優れ、光リソグラフィやＣＶＤ等を利用して安価にかつ量産可能であり、単一電子トランジスタに特に好適な半導体装置及びその効率的な製造方法を提供することができる。
【図面の簡単な説明】
【図１】 図１（ａ）は、導電性粒子を少なくとも１個含む炭素系線状構造体を示す概略説明図であり、図１（ｂ）は、該炭素系線状構造体を用いた単一電子トランジスタの一例を示す概略説明図である。
【図２】 図２は、図１に示す単一電子トランジスタの平面図に相当する電子顕微鏡写真の一例を模式化した模式図である。
【図３】 図３は、本発明の単一電子トランジスタが、室温でクーロンダイヤモンド特性を示すことを説明するためのゲート電圧とドレイン電圧との関係図の一例である。
【図４】 図４は、第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する態様で形成した本発明の単一電子トランジスタの一例を示す概略説明図である。
【図５】 図５は、本発明の単一電子トランジスタの一製造例を示す工程図である。
【図６】 図６は、第１のアイランドが第２のアイランド側に尖端部を有し、第２のアイランドが第１のアイランド側に尖端部を有する態様でカーボンナノチューブを形成した状態を説明するための概略説明図である。
【図７】 図７（ａ）は、ＡＦＭ陽極酸化法を説明するための説明図であり、図７（ｂ）は、ＡＦＭ陽極酸化法により、従来の単一電子トランジスタの製造を説明するための概略図である。
Claims (1)
- 半導体基板上に２以上形成した触媒によるアイランドのうちの第１のアイランドと第２のアイランドとにそれぞれ対向させて尖端部を設け、前記第１のアイランドと前記第２のアイランドとの間に電界を印加してＣＶＤを行い、アイソレイトされている導電性粒子を少なくとも１個含む炭素系線状構造体を形成し、前記第１のアイランド上にソース電極を形成し、前記第２のアイランド上にドレイン電極を形成した後、前記炭素系線状構造体に対し電界効果を与えるゲート電極を前記ソース電極及び前記ドレイン電極から電気的に絶縁された状態で形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144905A JP4974263B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体装置の製造方法 |
| US10/440,332 US7696512B2 (en) | 2002-05-20 | 2003-05-19 | Electron device and process of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144905A JP4974263B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338621A JP2003338621A (ja) | 2003-11-28 |
| JP4974263B2 true JP4974263B2 (ja) | 2012-07-11 |
Family
ID=29417091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002144905A Expired - Lifetime JP4974263B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7696512B2 (ja) |
| JP (1) | JP4974263B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253434B2 (en) * | 2002-10-29 | 2007-08-07 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
| WO2005000739A1 (en) * | 2002-10-29 | 2005-01-06 | President And Fellows Of Harvard College | Carbon nanotube device fabrication |
| TW200504359A (en) * | 2003-05-23 | 2005-02-01 | Japan Science & Tech Agency | Single-electron transistor, field-effect transistor, sensor, method for producing sensor, and sensing method |
| TWI239071B (en) * | 2003-08-20 | 2005-09-01 | Ind Tech Res Inst | Manufacturing method of carbon nano-tube transistor |
| US8013359B2 (en) * | 2003-12-31 | 2011-09-06 | John W. Pettit | Optically controlled electrical switching device based on wide bandgap semiconductors |
| JP2005285822A (ja) * | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | 半導体装置および半導体センサ |
| US7180107B2 (en) * | 2004-05-25 | 2007-02-20 | International Business Machines Corporation | Method of fabricating a tunneling nanotube field effect transistor |
| WO2005124888A1 (en) * | 2004-06-08 | 2005-12-29 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
| WO2006076044A2 (en) * | 2004-07-30 | 2006-07-20 | Agilent Technologies, Inc. | Nanostructure-based transistor |
| US20070246784A1 (en) * | 2004-10-13 | 2007-10-25 | Samsung Electronics Co., Ltd. | Unipolar nanotube transistor using a carrier-trapping material |
| JP5045103B2 (ja) * | 2004-10-22 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| TW200631111A (en) * | 2004-11-04 | 2006-09-01 | Koninkl Philips Electronics Nv | Nanotube-based circuit connection approach |
| US7598516B2 (en) * | 2005-01-07 | 2009-10-06 | International Business Machines Corporation | Self-aligned process for nanotube/nanowire FETs |
| EP2348300A3 (en) * | 2005-04-06 | 2011-10-12 | The President and Fellows of Harvard College | Molecular characterization with carbon nanotube control |
| JP5008048B2 (ja) * | 2005-06-27 | 2012-08-22 | 独立行政法人情報通信研究機構 | 導電性ナノワイヤーを用いたトランジスタ |
| US20060292716A1 (en) * | 2005-06-27 | 2006-12-28 | Lsi Logic Corporation | Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes |
| US20080203384A1 (en) * | 2005-07-27 | 2008-08-28 | Koninklijke Philips Electronics, N.V. | Method of Manufacturing an Electrical Element |
| KR100711804B1 (ko) | 2005-12-22 | 2007-04-30 | 주식회사 포스코 | 단전자 트랜지스터의 제조 방법 |
| US20100108988A1 (en) * | 2007-08-29 | 2010-05-06 | New Jersey Institute Of Technology | Nanotube-Based Structure and Method of Forming the Structure |
| KR101443223B1 (ko) * | 2008-04-04 | 2014-09-24 | 삼성전자주식회사 | 인덕터 및 그 동작방법 |
| JP5674220B2 (ja) * | 2012-02-28 | 2015-02-25 | 独立行政法人科学技術振興機構 | ナノデバイス及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2500628B2 (ja) * | 1993-07-14 | 1996-05-29 | 日本電気株式会社 | カ―ボンナノチュ―ブ細線およびスイッチ |
| JPH10203810A (ja) * | 1997-01-21 | 1998-08-04 | Canon Inc | カーボンナノチューブの製法 |
| US6472705B1 (en) * | 1998-11-18 | 2002-10-29 | International Business Machines Corporation | Molecular memory & logic |
| JP2001180920A (ja) * | 1999-12-24 | 2001-07-03 | Nec Corp | ナノチューブの加工方法及び電界放出型冷陰極の製造方法並びに表示装置の製造方法 |
| JP3502804B2 (ja) * | 2000-03-17 | 2004-03-02 | 株式会社 ケイアンドティ | カーボンナノチューブの成長方法並びにそれを用いた電子銃及びプローブの製造方法 |
| JP2002011824A (ja) | 2000-06-30 | 2002-01-15 | Toppan Printing Co Ltd | ガスバリアフィルム積層体 |
| CN1251962C (zh) * | 2000-07-18 | 2006-04-19 | Lg电子株式会社 | 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管 |
| JP2002097010A (ja) * | 2000-09-20 | 2002-04-02 | Japan Science & Technology Corp | ハイブリッド単層カーボンナノチューブの作製方法 |
| US6423583B1 (en) * | 2001-01-03 | 2002-07-23 | International Business Machines Corporation | Methodology for electrically induced selective breakdown of nanotubes |
| JP2003017508A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
| GB0116943D0 (en) * | 2001-07-11 | 2001-09-05 | Isis Innovation | Information register |
| US7049625B2 (en) * | 2002-03-18 | 2006-05-23 | Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. | Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell |
-
2002
- 2002-05-20 JP JP2002144905A patent/JP4974263B2/ja not_active Expired - Lifetime
-
2003
- 2003-05-19 US US10/440,332 patent/US7696512B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7696512B2 (en) | 2010-04-13 |
| JP2003338621A (ja) | 2003-11-28 |
| US20030214054A1 (en) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4974263B2 (ja) | 半導体装置の製造方法 | |
| KR100571803B1 (ko) | 수소로 기능화된 반도체 탄소나노튜브를 포함하는 전자 소자 및 그 제조방법 | |
| EP2586744B1 (en) | Nanostructure and precursor formation on conducting substrate | |
| US7348591B2 (en) | Switch element, memory element and magnetoresistive effect element | |
| US6764874B1 (en) | Method for chemical vapor deposition of single walled carbon nanotubes | |
| JP4984498B2 (ja) | 機能素子及びその製造方法 | |
| US7790539B2 (en) | Electronic device and method for producing the same | |
| US20060228477A1 (en) | Method for selective chemical vapor deposition of nanotubes | |
| KR20020015795A (ko) | 전자, 스핀 및 광소자 응용을 위한 탄소나노튜브의 선택적 수평성장 방법 | |
| JP2002118248A (ja) | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ | |
| US20040209385A1 (en) | Method for making carbon nanotube-based field emission device | |
| JP2006245566A (ja) | 自立形静電ドープカーボンナノチューブ素子及びその製造方法 | |
| WO2004105140A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| EP2587514B1 (en) | Nanostructure-based electron beam writer | |
| Shin et al. | Ultrafast metal-insulator-multi-wall carbon nanotube tunneling diode employing asymmetrical structure effect | |
| Fan et al. | Structures and electrical properties of Ag-tetracyanoquinodimethane organometallic nanowires | |
| JP4234348B2 (ja) | パターン間配線形成法 | |
| JP6659956B2 (ja) | ショットキーバリアダイオード及び電子装置 | |
| KR20020003782A (ko) | 탄소나노튜브의 제작 방법 | |
| JP3963686B2 (ja) | カーボンナノチューブゲート高電子移動度トランジスタ、及びその製造方法 | |
| KR20020003464A (ko) | 탄소나노튜브를 이용한 가스센서 및 그의 제조 방법 | |
| CN101133190A (zh) | 制备用于纳米管生长的稳定催化剂 | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| KR101399347B1 (ko) | 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물 | |
| KR100374042B1 (ko) | 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4974263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |