JPH04125966A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04125966A JPH04125966A JP24659790A JP24659790A JPH04125966A JP H04125966 A JPH04125966 A JP H04125966A JP 24659790 A JP24659790 A JP 24659790A JP 24659790 A JP24659790 A JP 24659790A JP H04125966 A JPH04125966 A JP H04125966A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- quantum
- quantum well
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 230000005641 tunneling Effects 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 7
- 238000005036 potential barrier Methods 0.000 abstract description 5
- 238000010884 ion-beam technique Methods 0.000 abstract description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052733 gallium Inorganic materials 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241001062872 Cleyera japonica Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体装置及び、その製造方法に関し、特に
共鳴トンネル効果を利用した半導体装置及び、その製造
方法に関する。
共鳴トンネル効果を利用した半導体装置及び、その製造
方法に関する。
(従来の技術)
共鳴トンネル効果は顕著な微分負性抵抗を有する事から
、新機能三端子素子への応用が極めて有望であり、各所
で研究が行われている。従来の共鳴トンネル効果を利用
した三端子素子の一例としては、検出らによるジャパニ
ーズ、ジャーナル、オブ。
、新機能三端子素子への応用が極めて有望であり、各所
で研究が行われている。従来の共鳴トンネル効果を利用
した三端子素子の一例としては、検出らによるジャパニ
ーズ、ジャーナル、オブ。
アプライド・フィジックス(Jpn、 J、 Appl
、Phys、)第24巻、LaB3頁−LaB5頁、1
985年に報告された共鳴トンネリング・ホットエレク
トロン、トランジスタ(RHET:Resonant−
Tunneling Hot Electron工ra
nsistor)がある。この具体的な構造の平面図を
第2図(a)に示した。又、この平面図のC−Dに沿っ
た断面図を第2図(b)に示した。通常の素子構造は分
子線エピタキシャル成長法(MBE)あるいは、有機金
属化学蒸着法(MOCVD)により、n−GaAs基板
12上にノンドープAlGaAs層13、n−GaAs
ペース層14、量子井戸層を形成するAlGaAsポテ
ンシャルバリア層15.17及び、GaAsサンドイッ
チ層16、さらにn−GaAsエミツタ層18を第2図
(b)のように積層し、ベース電極を取るために、図の
様に、一部をベース層までエツチングし、エミッタ電極
19、ベース電極20、コレクタ電極21をそれぞれ図
の様に形成している。
、Phys、)第24巻、LaB3頁−LaB5頁、1
985年に報告された共鳴トンネリング・ホットエレク
トロン、トランジスタ(RHET:Resonant−
Tunneling Hot Electron工ra
nsistor)がある。この具体的な構造の平面図を
第2図(a)に示した。又、この平面図のC−Dに沿っ
た断面図を第2図(b)に示した。通常の素子構造は分
子線エピタキシャル成長法(MBE)あるいは、有機金
属化学蒸着法(MOCVD)により、n−GaAs基板
12上にノンドープAlGaAs層13、n−GaAs
ペース層14、量子井戸層を形成するAlGaAsポテ
ンシャルバリア層15.17及び、GaAsサンドイッ
チ層16、さらにn−GaAsエミツタ層18を第2図
(b)のように積層し、ベース電極を取るために、図の
様に、一部をベース層までエツチングし、エミッタ電極
19、ベース電極20、コレクタ電極21をそれぞれ図
の様に形成している。
素子の典型的なエミッタ・ベース電圧に対するコレクタ
電流を第2図(e)に示した。この図に示された様に、
負性伝達コンダクタンスが明瞭に見られている。
電流を第2図(e)に示した。この図に示された様に、
負性伝達コンダクタンスが明瞭に見られている。
(発明が解決しようとする課題)
以上の説明から解るように、確かに従来例により負性伝
達コンダクタンスが得られ、論理演算等の新機能素子が
実現できる可能性がある。しかしながら、更に多値論理
演算や多進数数値演算・メモリに応用する事を考えた場
合、−素子に二個以上の負性伝達コンダクタンスが得ら
れる事が望まれる。従来のRHETのような素子におい
ても、励起準位Ei(i = 2.3・・・)における
共鳴トンネル効果を利用し、複数の負性伝達コンダクタ
ンスを得る事が原理的には可能である。しかしながら、
従来のRHETで得られる負性抵抗は高々−個である。
達コンダクタンスが得られ、論理演算等の新機能素子が
実現できる可能性がある。しかしながら、更に多値論理
演算や多進数数値演算・メモリに応用する事を考えた場
合、−素子に二個以上の負性伝達コンダクタンスが得ら
れる事が望まれる。従来のRHETのような素子におい
ても、励起準位Ei(i = 2.3・・・)における
共鳴トンネル効果を利用し、複数の負性伝達コンダクタ
ンスを得る事が原理的には可能である。しかしながら、
従来のRHETで得られる負性抵抗は高々−個である。
これは、i≧2の励起準位においては電子の閉じ込めが
充分でない事が原因である。本発明の目的は、この様な
問題点を解決した、複数の負性伝達コンダクタンスが得
られる半導体装置及び、その製造方法を提供するもので
ある。
充分でない事が原因である。本発明の目的は、この様な
問題点を解決した、複数の負性伝達コンダクタンスが得
られる半導体装置及び、その製造方法を提供するもので
ある。
(課題を解決するための手段)
本発明の半導体装置は、キャリアの量子準位が生成され
る量子井戸構造を有し、この量子準位の共鳴トンネル現
象を利用する半導体装置であって、該量子井戸が微小量
子井戸あるいはその集合体として形成されている事を特
徴とする。
る量子井戸構造を有し、この量子準位の共鳴トンネル現
象を利用する半導体装置であって、該量子井戸が微小量
子井戸あるいはその集合体として形成されている事を特
徴とする。
またその微小量子井戸は量子井戸構造を有し、量子井戸
形成方向とは異なる方向(次元)に侠客されている構造
であることを特徴とする。
形成方向とは異なる方向(次元)に侠客されている構造
であることを特徴とする。
また本発明の半導体装置の製造方法は、量子井戸を形成
する層構造に垂直な方向で素子分離を行うことにより微
小量子井戸あるいはその集合体を形成する事を特徴とす
る。
する層構造に垂直な方向で素子分離を行うことにより微
小量子井戸あるいはその集合体を形成する事を特徴とす
る。
また本発明の半導体装置の製造方法は、特に微小量子井
戸の集合体を形成するに当たっては、量子井戸を形成す
る層構造に垂直な90度異なる二方向において多重細線
を形成するように、素子分離あるいは混晶化を行う事を
特徴とする。
戸の集合体を形成するに当たっては、量子井戸を形成す
る層構造に垂直な90度異なる二方向において多重細線
を形成するように、素子分離あるいは混晶化を行う事を
特徴とする。
あるいは本発明の半導体装置の製造方法は、前述の素子
分離あるいは混晶化をイオン注入により行うことを特徴
とする。
分離あるいは混晶化をイオン注入により行うことを特徴
とする。
あるいは本発明の半導体装置の製造方法は、素子分離を
選択エツチングにより行うことを特徴としてもよい。こ
の際、エツチング後に、選択エピ成長を引き続き行って
もよい。
選択エツチングにより行うことを特徴としてもよい。こ
の際、エツチング後に、選択エピ成長を引き続き行って
もよい。
(作用)
本発明の作用を以下に説明する。
一方向(2方向とする)に積層したバリア層により形成
した量子井戸をさらにx、 y方向にも狭窄する事によ
って、擬0次元状態の形成が実現可能となり、この擬O
次元状態に伴い、元の量子井戸によるエネルギー準位は
さらにサブレベルに分裂する事が知られている。このサ
ブレベルの間隔はx1y方向を狭窄するデイメンジョン
に依存し、より微細に狭窄されるほど広くなる為、x、
y方向の加工幅により、サブレベル間隔の制御が可能と
なる。更に、元の準位と同様にこのサブレベルを介した
共鳴トンネルも可能となるので、これまで一つの負の微
分コンダクタンスしか得られなかった量子井戸に、制御
された間隔で複数個の負の微分コンダクタンスが得られ
るようになることが解る。またこの負の微分コンダクタ
ンスの強度を稼ぐ為に、多数個の擬θ次元量子井戸を集
めた形で用いることは有用である。
した量子井戸をさらにx、 y方向にも狭窄する事によ
って、擬0次元状態の形成が実現可能となり、この擬O
次元状態に伴い、元の量子井戸によるエネルギー準位は
さらにサブレベルに分裂する事が知られている。このサ
ブレベルの間隔はx1y方向を狭窄するデイメンジョン
に依存し、より微細に狭窄されるほど広くなる為、x、
y方向の加工幅により、サブレベル間隔の制御が可能と
なる。更に、元の準位と同様にこのサブレベルを介した
共鳴トンネルも可能となるので、これまで一つの負の微
分コンダクタンスしか得られなかった量子井戸に、制御
された間隔で複数個の負の微分コンダクタンスが得られ
るようになることが解る。またこの負の微分コンダクタ
ンスの強度を稼ぐ為に、多数個の擬θ次元量子井戸を集
めた形で用いることは有用である。
またこの擬0次元状態の実現に当たっては、量子井戸の
層構造形成後、イオン注入などによる素子分離やペテロ
界面の混晶化による手法が用いることが、できるが、本
発明によるx、y方向の狭窄により、電子は必然的に2
方向に擬1次元的な運動を強いられる事となり、榊によ
りジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス(Jpn、 J、 Appl。
層構造形成後、イオン注入などによる素子分離やペテロ
界面の混晶化による手法が用いることが、できるが、本
発明によるx、y方向の狭窄により、電子は必然的に2
方向に擬1次元的な運動を強いられる事となり、榊によ
りジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス(Jpn、 J、 Appl。
Phys、)、第19巻、L735頁、1980年に指
摘されているような電子の移動度の増大、従って、デバ
イスの高速化も副次的な効果として期待できる。
摘されているような電子の移動度の増大、従って、デバ
イスの高速化も副次的な効果として期待できる。
(実施例)
以下、図面を参照して本発明の詳細な説明する。
第1図(a)は本発明の一実施例の半導体装置における
要部の平面図、第1図(b)は(a)図のA−Hにおい
て切断した構造断面図である。第1図(a)、(b)を
参照して本発明の半導体装置の製造方法の実施例を説明
する。
要部の平面図、第1図(b)は(a)図のA−Hにおい
て切断した構造断面図である。第1図(a)、(b)を
参照して本発明の半導体装置の製造方法の実施例を説明
する。
分子線エピタキシャル成長法(MBE)あるいは、有機
金属化学蒸着法(MOCVD)により、n−GaAs基
板1上にノンドープAlGaAs層2、n−GaAsベ
ース層3、量子井戸層を形成する厚さ100人のAlG
aAsポテンシャルバリア層4.6及び、厚さ60Aの
GaAsサンドインチ層5、さらにn−GaAsエミツ
タ層7を第1図(b)に示したように堆積した後、ベー
ス電極を取るために、この図の様に、ベース層までエツ
チングする。その後、本発明の効果を得る為に、この図
において素子分離領域11をガリウム集束イオンビーム
(FIB)による混晶化を用いて作製するべく、第1図
(a)のように90度異子る方向に各線幅0.1μmの
多重細線を形成するように注入する。この時、第1図(
b)で示したようにAlGaAs層4まで素子分離し、
ベース層はなるべく素子分離しないように注意してイオ
ンのエネルギを制御する。こうして−辺0.1μmの矩
形の微小量子井戸の集合体が形成される。この素子分離
のプロセスは選択エツチングによっても実現できる。例
えばエミツタ層7を形成した後、EB露光法により素子
分離領域11をパターニングし、エツチングを行って、
第1図(b)の素子分離領域を削り取ればよい。この際
、選択エピ成長により、エツチング領域を埋め戻しても
よい。このプロセスによれば、素子分離領域を下側の量
子井戸層4で、正確に止める事ができ、有利な点がある
。以上のプロセスを終了した後、エミッタ電極8、ベー
ス電極9、コレクタ電極10を第1図(b)の様に被着
して素子が完成する。
金属化学蒸着法(MOCVD)により、n−GaAs基
板1上にノンドープAlGaAs層2、n−GaAsベ
ース層3、量子井戸層を形成する厚さ100人のAlG
aAsポテンシャルバリア層4.6及び、厚さ60Aの
GaAsサンドインチ層5、さらにn−GaAsエミツ
タ層7を第1図(b)に示したように堆積した後、ベー
ス電極を取るために、この図の様に、ベース層までエツ
チングする。その後、本発明の効果を得る為に、この図
において素子分離領域11をガリウム集束イオンビーム
(FIB)による混晶化を用いて作製するべく、第1図
(a)のように90度異子る方向に各線幅0.1μmの
多重細線を形成するように注入する。この時、第1図(
b)で示したようにAlGaAs層4まで素子分離し、
ベース層はなるべく素子分離しないように注意してイオ
ンのエネルギを制御する。こうして−辺0.1μmの矩
形の微小量子井戸の集合体が形成される。この素子分離
のプロセスは選択エツチングによっても実現できる。例
えばエミツタ層7を形成した後、EB露光法により素子
分離領域11をパターニングし、エツチングを行って、
第1図(b)の素子分離領域を削り取ればよい。この際
、選択エピ成長により、エツチング領域を埋め戻しても
よい。このプロセスによれば、素子分離領域を下側の量
子井戸層4で、正確に止める事ができ、有利な点がある
。以上のプロセスを終了した後、エミッタ電極8、ベー
ス電極9、コレクタ電極10を第1図(b)の様に被着
して素子が完成する。
完成した素子のエミッタ・ベース電圧に対するコレクタ
電流を第1図(C)に示した。この図に示された様に、
複数のピークが明瞭に見られており、多値論理回路の構
成が可能となる。実際、本素子を用いて作製した多値論
理回路の動作速度(ベース走行時間)を評価すると、−
素子光たり、lpsの値が求められ、通常のRHETの
値2psに比べて倍の速度であることがわかった。これ
は作用の項で指摘した、電子の進行方向が1次元的にな
っている事から生じる効果であると考えられる。
電流を第1図(C)に示した。この図に示された様に、
複数のピークが明瞭に見られており、多値論理回路の構
成が可能となる。実際、本素子を用いて作製した多値論
理回路の動作速度(ベース走行時間)を評価すると、−
素子光たり、lpsの値が求められ、通常のRHETの
値2psに比べて倍の速度であることがわかった。これ
は作用の項で指摘した、電子の進行方向が1次元的にな
っている事から生じる効果であると考えられる。
本実施例では微小量子井戸を述べてきたが、もちろん単
一の量子井戸も、はぼ同様のプロセスで形成できる。ま
た本実施例では微小量子井戸を一辺0.1μmの矩形と
したが更に小さくしてもよい。
一の量子井戸も、はぼ同様のプロセスで形成できる。ま
た本実施例では微小量子井戸を一辺0.1μmの矩形と
したが更に小さくしてもよい。
本発明は微小量子井戸、1個でも有効であるが、本実施
例のように集合体とした方がより顕著に効果がある。ま
た本実施例では素子分離あるいは混晶化を90度異子る
2方向で行ったがこれに限る必要はなく、円形や多角形
の形状でもよい。
例のように集合体とした方がより顕著に効果がある。ま
た本実施例では素子分離あるいは混晶化を90度異子る
2方向で行ったがこれに限る必要はなく、円形や多角形
の形状でもよい。
又、本実施例ではRHETへの応用を示したが、共鳴ト
ンネルダイオードを有するペテロバイボーラトランシス
タ(HBT)いわゆるRBT等の他の素子に応用する事
も当然可能である。
ンネルダイオードを有するペテロバイボーラトランシス
タ(HBT)いわゆるRBT等の他の素子に応用する事
も当然可能である。
(発明の効果)
以上、説明したように、本発明は量子準位が生成される
量子井戸構造を有し、この量子準位の共鳴トンネル現象
を利用する半導体装置において、量子井戸が微小量子井
戸あるいはその集合体として形成されている事を特徴と
している。この様な微小量子井戸は擬0次元系と見なす
ことが出来、この擬0次元系に伴うサブバンドの形成に
より出現する、複数の負性伝達コンダクタンスを多値論
理回路等に応用するものである。一つの典型的な例とし
てRHETへの応用を実施例では述べたが、従来では複
数のRHET素子を組み合せて作る必要のあった回路を
単一の素子により実現できる等、集積化に対しても有利
である事がわかる。
量子井戸構造を有し、この量子準位の共鳴トンネル現象
を利用する半導体装置において、量子井戸が微小量子井
戸あるいはその集合体として形成されている事を特徴と
している。この様な微小量子井戸は擬0次元系と見なす
ことが出来、この擬0次元系に伴うサブバンドの形成に
より出現する、複数の負性伝達コンダクタンスを多値論
理回路等に応用するものである。一つの典型的な例とし
てRHETへの応用を実施例では述べたが、従来では複
数のRHET素子を組み合せて作る必要のあった回路を
単一の素子により実現できる等、集積化に対しても有利
である事がわかる。
第1図は本発明を説明する図であり、第1図(a)は本
発明の一実施例の半導体装置の平面図であり、第1図(
b)は、実施例を平面図で示したA−Bで切断した時の
断面図である。第1図(C)は、実施例のエミッタ・ベ
ース電圧に対するコレクタ電流の関係を表す図である。 第2図は従来例を説明する図であり、第2図(a)は従
来例の素子の平面図、第2図(b)は平面図のC−Dで
の断面図である。第2図(e)は従来例のエミッタ・ベ
ース電圧に対するコレクタ電流の関係を示す図である。 各図において 1−n−GaAs基板、2・・・ノンドープAlGaA
s層、3・・・n−GaAsベース層、4及び6・・・
量子井戸層を形成するAlGaAsポテンシャルバリア
層、5・・・GaAsサンドイッチ層、7・−n−Ga
Asエミツタ層、11・・・素子分離領域、8・・エミ
ッタ電極、9・・・ベース電極、1o・・・コレクタ電
極、12−n−GaAs基板、13・・・ノンドープA
lGaAs層、工4・・・n−GaAsベース層、15
及び17・・・量子井戸層を形成するAlGaAsポテ
ンシャルバリア層、16−GaAsサンドイッチ層、1
8−n−GaAsエミツタ層、19・・・エミッタ電極
、20・・・ベース電極、21・・・コレクタ電極
発明の一実施例の半導体装置の平面図であり、第1図(
b)は、実施例を平面図で示したA−Bで切断した時の
断面図である。第1図(C)は、実施例のエミッタ・ベ
ース電圧に対するコレクタ電流の関係を表す図である。 第2図は従来例を説明する図であり、第2図(a)は従
来例の素子の平面図、第2図(b)は平面図のC−Dで
の断面図である。第2図(e)は従来例のエミッタ・ベ
ース電圧に対するコレクタ電流の関係を示す図である。 各図において 1−n−GaAs基板、2・・・ノンドープAlGaA
s層、3・・・n−GaAsベース層、4及び6・・・
量子井戸層を形成するAlGaAsポテンシャルバリア
層、5・・・GaAsサンドイッチ層、7・−n−Ga
Asエミツタ層、11・・・素子分離領域、8・・エミ
ッタ電極、9・・・ベース電極、1o・・・コレクタ電
極、12−n−GaAs基板、13・・・ノンドープA
lGaAs層、工4・・・n−GaAsベース層、15
及び17・・・量子井戸層を形成するAlGaAsポテ
ンシャルバリア層、16−GaAsサンドイッチ層、1
8−n−GaAsエミツタ層、19・・・エミッタ電極
、20・・・ベース電極、21・・・コレクタ電極
Claims (6)
- (1)キャリアの量子準位が生成される量子井戸構造を
有し、この量子準位の共鳴トンネル現象を利用する半導
体装置であって、該量子井戸が微小量子井戸あるいは微
小量子井戸の集合体として形成されている事を特徴とす
る半導体装置。 - (2)請求項1記載の半導体装置の製造方法において、
量子井戸を形成する層構造に垂直な方向で素子分離ある
いは混晶化を行うことにより微小量子井戸あるいは微小
量子井戸の集合体を形成する事を特徴とする半導体装置
の製造方法。 - (3)請求項2記載の半導体装置の製造方法において、
微小量子井戸の集合体を形成するに当たっては、量子井
戸を形成する層構造に垂直な90度異なる二方向におい
て多重細線を形成するように、素子分離あるいは混晶化
を行う事を特徴とする半導体装置の製造方法。 - (4)請求項2または請求項3記載の半導体装置の製造
方法において、素子分離あるいは混晶化をイオン注入に
より行うことを特徴とする半導体装置の製造方法。 - (5)請求項2または請求項3記載の半導体装置の製造
方法において、素子分離を選択エッチングにより行うこ
とを特徴とする半導体装置の製造方法。 - (6)請求項5記載の半導体装置の製造方法において、
選択エッチングに引き続き、選択エピ成長を行うことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2246597A JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2246597A JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04125966A true JPH04125966A (ja) | 1992-04-27 |
JP2973225B2 JP2973225B2 (ja) | 1999-11-08 |
Family
ID=17150786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2246597A Expired - Lifetime JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2973225B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0626730A2 (en) * | 1993-05-28 | 1994-11-30 | Hitachi Europe Limited | Nanofabricated semiconductor device |
US5705825A (en) * | 1994-08-30 | 1998-01-06 | Nec Corporation | Resonant tunneling bipolar transistor |
US5811831A (en) * | 1992-10-31 | 1998-09-22 | Sony Corporation | Semiconductor device exploiting a quantum interference effect |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184063A (ja) * | 1984-07-02 | 1986-04-28 | テキサス インスツルメンツ インコ−ポレイテツド | 読み出し専用メモリ |
JPS61222216A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 超格子半導体の作製方法 |
JPH02161780A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 半導体装置 |
-
1990
- 1990-09-17 JP JP2246597A patent/JP2973225B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184063A (ja) * | 1984-07-02 | 1986-04-28 | テキサス インスツルメンツ インコ−ポレイテツド | 読み出し専用メモリ |
JPS61222216A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 超格子半導体の作製方法 |
JPH02161780A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5811831A (en) * | 1992-10-31 | 1998-09-22 | Sony Corporation | Semiconductor device exploiting a quantum interference effect |
EP0626730A2 (en) * | 1993-05-28 | 1994-11-30 | Hitachi Europe Limited | Nanofabricated semiconductor device |
EP0626730B1 (en) * | 1993-05-28 | 2001-07-04 | Hitachi Europe Limited | Nanofabricated semiconductor device |
US5705825A (en) * | 1994-08-30 | 1998-01-06 | Nec Corporation | Resonant tunneling bipolar transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2973225B2 (ja) | 1999-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5447873A (en) | Method of making a universal quantum dot logic cell | |
US5234848A (en) | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers | |
US6139483A (en) | Method of forming lateral resonant tunneling devices | |
JPH04125966A (ja) | 半導体装置およびその製造方法 | |
JPH07326730A (ja) | 半導体装置,その製造方法,単一電子デバイス,及びその製造方法 | |
US5346851A (en) | Method of fabricating Shannon Cell circuits | |
TW202329463A (zh) | 具有水平限制通道的半導體超導體混合裝置及其形成方法 | |
JPH02154430A (ja) | 半導体装置及びその製造方法 | |
KR101964899B1 (ko) | 스커미온 형성을 위한 메탈 구조물, 그 제조 방법 | |
JPH0982939A (ja) | 微細構造素子およびその製造方法 | |
JPH0337737B2 (ja) | ||
JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
JPH02101784A (ja) | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ | |
JP3385637B2 (ja) | 共鳴トンネル電界効果型トランジスタの製造方法 | |
JP2513118B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP2754671B2 (ja) | 半導体量子細線構造およびその作製方法 | |
JPS63124578A (ja) | 共鳴トンネル・ダイオ−ド | |
JP2510864B2 (ja) | 電界効果半導体装置 | |
Davies | Quantum electronics: the physics and technology of low-dimensional electronic systems into the new millennium | |
JP3435793B2 (ja) | 量子素子 | |
TW202329220A (zh) | 形成具有水平受限通道的半導體超導體混合裝置 | |
JP3138824B2 (ja) | 共鳴トンネル半導体装置 | |
JPH05218391A (ja) | 量子細線及びこれを用いた素子 | |
JPH0239440A (ja) | 高速度トランジスタ | |
JPH0250436A (ja) | 高速半導体装置 |