JP2510864B2

JP2510864B2 - 電界効果半導体装置

Info

Publication number: JP2510864B2
Application number: JP62151292A
Authority: JP
Inventors: 正彦滝川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-06-19
Filing date: 1987-06-19
Publication date: 1996-06-26
Anticipated expiration: 2011-06-26
Also published as: JPS63316481A

Description

【発明の詳細な説明】〔概要〕本発明は、超高速の電界効果半導体装置に於いて、２
次元キャリヤ・ガス層を走行するキャリヤの流れを遮る
位置にトンネル・バリヤ層を介挿したことに依り、微分
負性抵抗特性をもたせ得るようにした。

〔産業上の利用分野〕

本発明は、選択ドープ・ヘテロ接合構造をもち且つ微
分負性抵抗特性を有する電界効果半導体装置に関する。

〔従来の技術〕

一般に、選択ドープ・ヘテロ接合構造を有する電界効
果半導体装置としては、高電子移動度トランジスタ（hi
gh electron mobility transistor:HEMT）が知られてい
る。

このHEMTは、例えば、ｉ型GaAs能動層上にｎ型AlGaAs
電子供給層を積層し、それに依って構成されるヘテロ接
合の近傍に於ける前記ｉ型GaAs能動層側には電子親和力
の差に依って２次元電子ガス層が生成されるので、それ
をチャネルとして電子を走行させるものであり、その走
行は極めて高速であり、現在、超高速半導体装置を代表
するものの一つになっている。

前記HEMTとは別に、近年、障壁をトンネリングして流
れる電流を利用する半導体装置の研究及び開発が盛んで
あり、例えば、共鳴トンネリング・ホット・エレクトロ
ン・トランジスタ（resonant-tunneling hot electron
transistor:RHET）もその一つである。

そのRHETは、ベース・エミッタ間電圧V_BEを高めてゆ
くと、流れる電流がＮ字型特性を示し、所謂、微分負性
抵抗特性を有していることから、僅か１個のRHETで記憶
回路の基本である双安定形マルチバイブレータなどを構
成することができ、新しい機能を持つ半導体装置として
期待されている。

〔発明が解決しようとする問題点〕

前記HEMTは、シリコン系MIS電界効果トランジスタと
同様、印加するゲート電圧V_Gを高めてゆくとドレイン電
流I_Dは単調に減少するのみであり、特段の変化は見られ
ない。

第11図は従来のHEMTに於けるゲート電圧V_Gとドレイン
電流I_Dとの関係を説明する為の線図を表し、横軸にゲー
ト電圧V_Gを、そして、縦軸にドレイン電流I_Dをそれぞれ
採ってあり、また、V_thは閾値電圧を示している。

図から判るように、ゲート電圧V_Gを低めてゆくとドレ
イン電流I_Dが次第に減少し、閾値電圧V_thに於いて０に
なっている。

このように、HEMTは、その超高速性はさておき、RHET
に見られるように新しい機能はもっていない。従って、
このHEMTに微分負性抵抗特性をもたせることができれ
ば、現在のHEMTの熟成度及びその超高速性と相俟って、
RHETを遥かに越える大変有用な素子になることは疑いな
いところである。

本発明は、選択ドープ・ヘテロ接合構造を有する電界
効果半導体装置に微分負性抵抗特性を付加しようとす
る。

〔問題点を解決するための手段〕

ところで、前記RHETに用いられているような障壁をト
ンネリングして流れる電流は、遷移先の状態密度に比例
することが知られている。

第12図は量子井戸を含む構造に電圧V_apを印加した場
合に流れる電流I_Dの関係を説明する為の線図であり、横
軸に電圧V_apを、縦軸に電流I_Dをそれぞれ採ってあり、
（ａ），（ｂ），（ｃ）は電圧の状態を示している。

第13図（ａ）乃至（ｃ）は第12図に見られる電圧の状
態（ａ），（ｂ），（ｃ）のそれぞれ対応するエネルギ
・バンド・ダイヤグラム（左側）と状態密度対エネルギ
の関係を表す線図（右側）であり、エネルギ・バンド・
ダイヤグラムでは伝導帯の底を示していることは勿論で
あり、また、状態密度対エネルギに関する線図では、横
軸に状態密度、縦軸にエネルギをそれぞれ採ってある。

図に於いて、Ａ並びにＢは電極、41はn⁺型GaAs層、42
はAlGaAsバリヤ層、43はGaAsウエル層、44はAlGaAsバリ
ヤ層、E_cはGaAsに於ける伝導帯の底、E_oは基底状態のエ
ネルギ準位、E₁は第１励起状態のエネルギ準位、D₁並び
にD₂は状態密度、ｅは電子をそれぞれ示している。

各状態（ａ）乃至（ｃ）について説明すると、状態（ａ）に於いて、電極Ａに接するn⁺型GaAs層41の伝導帯の底E_cがウエル
層43に於ける基底状態のエネルギ準位E_oより下に在るか
ら電子ｅはバリヤ層42をトンネリングすることができ
ず、ウエル層43に流れ込むことはできない。

状態（ｂ）に於いて電極Ａに接するn⁺型GaAs層41の伝導帯の底E_cがウエル
層43に於ける基底状態のエネルギ準位E_oと同じである場
合には共鳴状態となり、電子ｅはバリヤ層42をトンネリ
ングしてウエル層43に流れ、更にバリヤ層44もトンネリ
ングして電極Ｂに流れる。

状態（ｃ）について電極Ａに接するn⁺型GaAs層41の伝導帯の底E_cがウエル
層43に於ける基底状態のエネルギ準位E_oと第１励起状態
のエネルギ準位との間に在るとき、電子ｅは基底状態に
於ける状態密度に対応して或る程度の量が流れる。

本発明では、前記現象を利用し、HEMTに微分負性抵抗
特性を持たせるようにしている。

第１図は本発明の原理を解説する為のHEMTの要部切断
側面図を表している。

図に於いて、１は半絶縁性GaAs基板、２はｉ型GaAs能
動層、３はｉ型AlGaAsトンネル・バリヤ層、４はｎ型Al
GaAs電子供給層、５は２次元電子ガス層、６はソース電
極、6Aは合金化領域、７はドレイン電極、7Aは合金化領
域、８はゲート電極をそれぞれ示している。

このような構成にすると、トンネル・バリヤ層３から
見てソース側に於ける２次元電子ガス層からドレイン側
に於ける２次元電子ガス層へ走行する電子は前記第12図
及び第13図について説明した現象にしたがうことにな
る。尚、トンネル・バリヤ層３の厚さは例えば10（Å）
程度に選択される。

第２図（Ａ）乃至（Ｄ）は第１図に見られるHEMTに所
定のゲート電圧V_Gを印加した場合のソース側及びドレイ
ン側のエネルギ・バンド・ダイヤグラムを表すものであ
り、（Ａ）及び（Ｃ）として表したソース側は第１図の
矢印Ａ方向を、そして、（Ｂ）及び（Ｄ）として表した
ドレイン側は第１図の矢印Ｂ方向をそれぞれ見た場合に
相当し、また、（Ａ）及び（Ｂ）はゲート電圧V_Gが然程
高くない場合、（Ｃ）及び（Ｄ）はそれが高い場合であ
り、第１図及び第13図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。

図に於いて、E_Fはフェルミ・レベル、E₁はヘテロ界面
に於ける第１エネルギ準位、E₂は同じく第２エネルギ準
位、ｅは電子をそれぞれ示している。

図（Ａ）及び（Ｂ）に於いては、図（Ａ）に見られる
第１エネルギ準位E₁近傍に存在した電子ｅがトンネル・
バリヤ層３（図示せず）をトンネリングして図（Ｂ）に
見られる第１エネルギ準位E₁と第２エネルギ準位E₂との
間の部分に遷移したことを表し、また、この場合に於け
る電子ｅの遷移先の状態密度をD₁としてある。

図（Ｃ）及び（Ｄ）に於いては、能動層２に於ける伝
導帯の底E_cの曲がりは緩徐になっていて、図（Ｃ）に見
られる第１エネルギ準位E₁近傍に存在した電子ｅがトン
ネル・バリヤ層３（図示せず）をトンネリングして図
（Ｄ）に見られる第２エネルギ準位E₂に遷移したことを
表し、従って、この場合に於ける電子ｅの遷移先の状態
密度は２D₁である。

第３図は第１図及び第２図について説明した半導体装
置に於けるゲート電圧V_G対ドレイン電流I_Dの関係を説明
する為の線図であり、第11図に於いて用いた記号と同記
号は同部分を示すか或いは同じ意味を持つものとする。

図から判るように、ゲート電圧V_Gを低めてゆくとドレ
イン電流I_Dが次第に減少し、閾値電圧V_thに於いて０に
なるのであるが、その過程に於いて、ドレイン電流I_Dは
単調に減少するのではなくて、段階的に、しかも、その
段階の個所でピークが発生する。

これは、微分負性抵抗特性そのものであり、従って、
このHEMTは、RHETと全く同様な動作をさせることが可能
である。

第４図は前記HEMTのドレイン電圧V_D対ドレイン電流I_D
の関係を説明する為の線図であり、横軸にはV_Dを、縦軸
にはI_Dをそれぞれ採ってある。

図から判るように、ドレイン電圧V_Dを高めてゆくと、
ドレイン電流は段階的に増加する。

前記説明したようなことから、本発明に依る電界効果
半導体装置に於いては、基板（例えばn⁺型GaAs基板11）
上に積層されたノン・ドープ能動層（例えばｉ型GaAs能
動層12並びに14）及び該ノン・ドープ能動層に比較して
電子親和力が小さく且つエネルギ・バンド・キャップが
広い不純物含有キャリヤ供給層（例えばn⁺型AlGaAs電子
供給層16）と、前記能動層とキャリヤ供給層の界面近傍
の該能動層側に生成される２次元キャリヤ・ガス層を走
行するキャリヤの流れを遮る位置に介挿され該ノン・ド
ープ能動層に比較して禁制帯幅が大きい単一の層からな
るトンネル・バリヤ層（例えばｉ型AlGaAsトンネル・バ
リヤ層13）とを備えている。

〔作用〕

前記手段を採ることに依り、従来のHEMTと同様に超高
速性を持ちながら、微分負性抵抗特性を併せ持つことが
できるから、RHETと同様、僅か１個の素子で記憶回路の
基本である双安定形マルチバイブレータを構成すること
などが可能になって、集積回路が必要とする素子数の低
減に卓効がある。

〔実施例〕

第５図乃至第７図は本発明一実施例を製造する場合を
解説する為の行程要所に於ける半導体装置の要部切断側
面図を表し、以下、これ等の図を参照しつつ説明する。

第５図参照（１）有機金属化学気相堆積（metalorganic chemica
l vapor deposition:MOCVD）法を適用することに依り、
n⁺型GaAs基板11上にｉ型GaAs能動層12、ｉ型AlGaAsトン
ネル・バリヤ層13、ｉ型GaAs能動層14を成長させる。

各部分に関する主要データを例示すると次の通りであ
る。

（ａ）基板11について不純物濃度:2×10¹⁸〔cm^-3〕（ｂ）能動層12について厚さ:2000〔Å〕（ｃ）トンネル・バリヤ層13について厚さ:10〔Å〕（ｄ）能動層14について厚さ:2000〔Å〕第６図参照（２）通常のフォト・リソグラフィ技術を適用するこ
とに依り、表面から能動層12内に到達するＶ字溝15を形
成する。

この場合のエッチャントとしてはHF:H₂O₂：H₂O＝1:1
0:200なるエッチング液を用いて良く、また、このエッ
チングに依って形成されるＶ字溝15の幅は例えば0.4
〔μｍ〕程度とする。

（３） MOCVD法を適用することに依り、Ｖ字溝15内は
勿論、全面にn⁺型AlGaAs電子供給層16を形成する。尚、
17は２次元電子ガス層を示している。

電子供給層16に関する主要データを例示すると次の通
りである。

厚さ:400〔Å〕不純物濃度:2×10¹⁸〔cm^-3〕第７図参照（４）真空蒸着法及び通常のフォト・リソグラフィ技
術を適用することに依り、裏面にはソース電極18を、ま
た、表面にはドレイン電極19を形成する。

各電極18及び19に関する主要データを例示すると次の
通りである。

材料:AuGe/Au 厚さ:200〔Å〕/2000〔Å〕（５）窒素〔N₂〕雰囲気中で合金化の為の熱処理を行
う。その際、温度は約400〔℃〕程度、時間は約５
〔分〕程度を選択する。

これに依り、合金化領域18A及び19Aが形成される。

（６）通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセス、真空蒸着法、リフト・オフ法に依るパ
ターニングなどを行ってゲート電極20を形成する。

ゲート電極20に関する主要データを例示すると次の通
りである。

材料:Al 厚さ:1000〔Å〕このようにして製造された電界効果半導体装置では、
２次元電子ガス層15の一部がトンネル・バリヤ層13で遮
断されていることが看取できよう。

第８図乃至第10図は本発明の別な実施例を製造する場
合を解説する為の工程要所に於ける半導体装置の要部切
断側面図を表し、以下、これ等の図を参照しつつ説明す
る。

第８図参照（１） MOCVD法を適用することに依り、半絶縁性GaAs
基板21の上に厚さ例えば8000〔Å〕程度のｉ型GaAs能動
層22を成長させる。

第９図参照（２）化学気相堆積（chemical vapor deposition:CV
D）法及び通常のフォト・リソグラフィ技術を適用する
ことに依り、厚さ例えば2000〔Å〕程度で、且つ、開口
を有する二酸化シリコン（SiO₂）膜23を形成する。

（３） SiO₂膜23をマスクとし、表出されている能動層
22のエッチングを行うことに依り、幅が例えば２〔μ
ｍ〕程度で、深さが例えば0.4〔μｍ〕程度のリセス24
を形成する。

この場合のエッチング液もHF:H₂O₂：H₂O＝1:10:200を
用いて良い。

（４） MOCVO法を適用することに依り、ｉ型AlGaAsト
ンネル・バリヤ層25、ｉ型GaAs能動層26を成長させる。

各半導体層に関する主要データを例示すると次の通り
である。

（ａ）バリヤ層25について厚さ:10〔Å〕（ｂ）能動層26について厚さ:2000〔Å〕第10図参照（５）マスクとして用いたSiO₂膜23を除去してから、
MOCVD法を適用することに依り、全面にn⁺型AlGaAs電子
供給層27を形成する。尚、28は２次元電子ガス層を示し
ている。

電子供給層27に関する主要データを例示すると次の通
りである。

厚さ:400〔Å〕不純物濃度:2×10¹⁸〔cm^-3〕（６）真空蒸着法及び通常のフォト・リソグラフィ技
術を適用することに依り、表面にソース電極29及びドレ
イン電極30を形成する。

各電極29及び30に関する主要データを例示すると次の
通りである。

材料:AuGe/Au 厚さ:200〔Å〕/2000〔Å〕（５）窒素（N₂）雰囲気中で合金化の為の熱処理を行
う。その際、温度は約400〔℃〕程度、時間は約５
〔分〕程度を選択する。

これに依り、合金化領域29A及び30Aが形成される。

（６）通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセス、真空蒸着法、リフト・オフ法に依るパ
ターニングなどを行ってゲート電極31を形成する。

ゲート電極31に関する主要データを例示すると次の通
りである。

材料:Al 厚さ:1000〔Å〕このようにして製造された電界効果半導体装置では、
２次元電子ガス層28の一部がトンネル・バリヤ層24で遮
断されていることが看取できよう。

〔発明の効果〕

本発明に依る電界効果半導体装置に於いては、２次元
キャリヤ・ガス層を走行するキャリヤの流れを遮る位置
にノンドープ能動層に比較して禁制帯幅が大きい単一の
層からなるトンネル・バリヤ層を介挿した構成になって
いる。

斯かる構成を採ることに依り、従来のHEMTと同様に超
高速性を持ちながら、微分負性抵抗特性を併せ持つこと
ができるから、RHETと同様、僅か１個の素子で記憶回路
の基本である双安定形マルチバイブレータを構成するこ
となどが可能になって、集積回路が必要とする素子数の
低減に卓効がある。また、トンネル・バリヤ層は、ノン
ドープ能動層に比較して禁制帯幅が大きい材料で構成さ
れた単一の層からなるものである為、共鳴トンネリング
を利用する多層構造のものなどと比較すると、極めて単
純な構造であって、従来から多用されている技法を適用
して極めて容易に実現することができる。

【図面の簡単な説明】

第１図は本発明の原理を説明する為の半導体装置の要部
切断側面図、第２図（Ａ）乃至（Ｄ）は第１図に見られ
る半導体装置の動作を説明する為のエネルギ・バンド・
ダイヤグラム、第３図は同じくゲート電圧対ドレイン電
流の関係を説明する為の線図、第４図はドレイン電圧対
ドレイン電流の関係を説明する為の線図、第５図乃至第
７図は実施例を作成する場合を説明する為の工程要所に
於ける半導体装置の要部切断側面図、第８図乃至第10図
は実施例を作成する場合を説明する為の工程要所に於け
る半導体装置の要部切断側面図、第11図は従来例のゲー
ト電圧対ドレイン電流の関係を説明する為の線図、第12
図は量子井戸を含む構造に於ける電圧対電流の関係を説
明する為の線図、第13図（ａ）乃至（ｃ）は第12図に見
られる状態（ａ）乃至（ｃ）に対応するエネルギ・バン
ド・ダイヤグラム及び状態密度対エネルギの関係を説明
する線図をそれぞれ表している。図に於いて、１は半絶縁性GaAs基板、２はｉ型GaAs能動
層、３はｉ型AlGaAsトンネル・バリヤ層、４はｎ型AlGa
As電子供給層、５は２次元電子ガス層、６はソース電
極、6Aは合金化領域、７はドレイン電極、7Aは合金化領
域、８はゲート電極をそれぞれ示している。

Claims

(57)【特許請求の範囲】

【請求項１】基板上に積層されたノン・ドープ能動層及
び該ノン・ドープ能動層に比較して電子親和力が小さく
且つエネルギ・バンド・キャップが広い不純物含有キャ
リヤ供給層と、前記能動層とキャリヤ供給層の界面近傍の該能動層側に
生成される２次元キャリヤ・ガス層を走行するキャリヤ
の流れを遮る位置に介挿され該ノン・ドープ能動層に比
較して禁制帯幅が大きい単一の層からなるトンネル・バ
リヤ層とを備えてなることを特徴とする電界効果半導体装置。