JP3194941B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3194941B2
JP3194941B2 JP25067990A JP25067990A JP3194941B2 JP 3194941 B2 JP3194941 B2 JP 3194941B2 JP 25067990 A JP25067990 A JP 25067990A JP 25067990 A JP25067990 A JP 25067990A JP 3194941 B2 JP3194941 B2 JP 3194941B2
Authority
JP
Japan
Prior art keywords
layer
region
semiconductor device
heterojunction
heterojunction interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25067990A
Other languages
English (en)
Other versions
JPH03278473A (ja
Inventor
利雄 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25067990A priority Critical patent/JP3194941B2/ja
Priority to US07/672,025 priority patent/US5198879A/en
Publication of JPH03278473A publication Critical patent/JPH03278473A/ja
Application granted granted Critical
Publication of JP3194941B2 publication Critical patent/JP3194941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にヘテロ接合を有する半導体装
置に関し、共鳴トンネル効果素子に利用して顕著な共鳴
トンネル効果を奏することができるような構造を有する
半導体装置を提供することを目的とし、伝導帯下端エネ
ルギーの異なる第１及び第２の半導体層がヘテロ接合さ
れ、伝導帯下端エネルギーの高い前記第１の半導体層に
ドナー不純物がドーピングされた半導体装置において、
前記第１の半導体層の前記ヘテロ接合界面側に細線状の
凹領域又は凸領域を設け、前記細線状の凹領域又は凸領
域を前記ヘテロ接合界面の第１の方向に沿って複数列、
周期的に配列し、前記ヘテロ接合界面近傍の前記第２の
半導体層に蓄積される電子に対するポテンシャルの井戸
又は障壁を形成するとともに、前記第２の半導体層に蓄
積される電子の前記ヘテロ接合界面に平行な方向のエネ
ルギーにミニバンドを形成し、電子のエネルギーにミニ
バンドが形成されている前記第２の半導体層をチャネル
領域として、前記チャネル領域の前記第１の方向と交わ
る第２の方向の両端にソース電極及びドレイン電極を形
成し、前記チャネル領域上方の前記第１の半導体層上に
ゲート電極を形成しているように構成する。
［産業上の利用分野］ 本発明は半導体装置に係り、特にヘテロ接合を有する
半導体装置に関する。
近年、結晶成長技術の進歩に伴い、良質な半導体ヘテ
ロ接合が得られるようになってきた。このため、ヘテロ
接合界面における急峻性や平坦度は単原子層程度まで達
成することができる。そしてIII−Ｖ族半導体の単一ヘ
テロ接合を用いたHEMT（高電子移動度トランジスタ）等
が実現している。
また、今後の新しい方向としては、ヘテロ界面に垂直
な方向のキャリアの輸送を利用したHET（ホットエレク
トロントランジスタ）やRHET（共鳴トンネリングホット
エレクトロントランジスタ）等のデバイスの開発が進め
られている。更に、他のカテゴリーのデバイスとして、
100Åオーダーという極めて細いチャネルの中のキャリ
ア輸送における量子力学的効果を利用したデバイスがあ
る。そしてこれらのデバイスの目的は、量子効果を利用
した新機能や高速動作を実現することである。
［従来の技術］ 従来の共鳴トンネル効果を利用する基本素子として、
共鳴トンネルダイオードを第20図を用いて説明する。
第20図は従来の共鳴トンネルダイオードの断面概略図
及びそのポテンシャル分布を示す図、第21図はそのＩ−
Ｖ特性を示すグラフである。
例えばGaAs層100上に、MBE（分子線エピタキシ）を用
いて、AlGaAs薄膜層102、GaAs薄膜層104、AlGaAs薄膜層
106及びGaAs層108が順に積層され、それぞれヘテロ接合
を形成している。また、GaAs層100、108上にはそれぞれ
電極110、112が接続され、これらの電極110、112間に
は、所定のバイアスが印加され、また電流計Ａが直列に
接続されている。
AlGaAs薄膜層102、106の伝導帯下端エネルギーは、Ga
As層100、108及びGaAs薄膜層104の伝導帯下端エネルギ
ーより高いため、伝導電子に対しては、第20図に示され
るように、AlGaAs薄膜層102、106がポテンシャル障壁を
形成する。いまAlGaAs薄膜層102、106及びGaAs薄膜層10
4が十分に薄い場合、AlGaAs薄膜層102、106によるポテ
ンシャル障壁はトンネル障壁となり、これらのトンネル
障壁に挟まれたGaAs薄膜層104は量子井戸を形成する。
この量子井戸内においては、特定の電子のエネルギー
（波長）で多重反射されることによる干渉効果が顕著に
なり、トンネル障壁の透過確率が大きくなって、いわゆ
る共鳴トンネル効果が発生する。
この共鳴トンネル効果による共鳴トンネルダイオード
のＩ−Ｖ特性をグラフに示すと、第21図のようになり、
NDR（微分負性抵抗;Negative Differential Resistanc
e）が現れる。このNDRは、サブミリ波の検出（T.C.L.G.
Sollner,et al.:Appl.Phys.Lett.,43（1983）588）やト
ランジスタ（N.Yokoyama,et al.:Jpn.J.Appl.Phys.,24
（1985）L853）等に応用された。これらのデバイスへの
応用という面においては、第21図中の線Ａの傾きに示さ
れる微分負性抵抗の絶対値が小さいこと或いはまたピー
ク／バレー比が大きいことが望ましい。
また、ヘテロ接合を有する半導体装置において、Esak
iらによる半導体超格子の作成以来、電子のある一方向
の運動の制限によるミニバンドの形成が様々に応用され
てきた。そして超薄膜の積層構造の１次元超格子にとど
まらず、電子の残りの自由度をも制限する量子細線構造
の２次元超格子や更には３次元超格子を、例えばFET
（電界効果トランジスタ）のチャネルやレーザの活性層
に用いたデバイスの開発も注目されている。
更にまた、量子力学的効果を利用したデバイスとし
て、アハロノフ−ボーム効果（Aharonov−Bohm効果；以
下、AB効果と略す）デバイスが提案されている。AB効果
とは、量子力学的な電子の位相が電磁ポテンシャルによ
って影響を受ける効果である。
例えば、両端にリードをもつ導体のリングを設け、リ
ードの両端にそれぞれソース及びドレインを設けている
AB効果デバイスにおいて、ソースを出た電子波はリング
の入り口で２分され、それぞれ２つのパスを通って再び
リングの出口で合流してドレインに向かう。このとき、
リングの２つのパスを通る電子波の位相差は、リング内
部を貫く磁束に依存し、又はリングの一方のパスに加え
られるスカラーポテンシャルによって変化する。このた
め、これらのリング内部の磁束又はリングの一方のパス
のスカラーポテンシャルを調整する制御手段を設けるこ
とにより、リングの２つのパスを通り抜けた異なる位相
差を有する電子波の干渉効果を利用して、ソース、ドレ
イン間のコンダクタンスを制御することができる。
従って、AB効果デバイスは、スイッチング素子や増幅
素子として利用することができ、しかも従来のトランジ
スタと比較すると、原理的にその制御に極めて僅かな入
力信号の変化しか必要としないため、非常に高い動作速
度が期待される。このため、超高速集積回路への応用も
有望視されている。
［発明が解決しようとする課題］ しかし、上記従来の共鳴トンネル効果を利用する素子
は、例えばGaAs層100上にAlGaAs薄膜層102、GaAs薄膜層
104及びAlGaAs薄膜層106が積層されているため、AlGaAs
薄膜層102、106が２次元のポテンシャル障壁を形成して
おり、従って伝導電子の運動は３次元的である。しかし
伝導電子の運動量成分のうち、トンネル確率に関係する
のは、ポテンシャル障壁に垂直なＸ方向の運動量成分だ
けである。
即ち、第22図に示すように、ポテンシャル障壁の両側
にＥ＝eVのエネルギー差を設けた場合、伝導電子のフェ
ルミ準位をμとすると、絶対零度でトンネルが可能な伝
導電子の波数ｋの最大値kMAX及び最小値kMINは、エネル
ギーの保存則とパウリ原理により、それぞれ kMAX＝［2mμ／（h/2π）２］1/2 kMIN＝［2m（μ−eV）／（h/2π）２］1/2 となる。従って、特定のＸ方向の波数をもつ伝導電子の
うちトンネル電流に寄与する部分は、波数空間におい
て、第23図（ａ）、（ｂ）に示されるＳ（kX）に限定さ
れる。従って、ポテンシャル障壁を通るトンネル電流Ｊ
は、絶対零度において、 Ｊ＝∫dkX・2e・VX（kX）・ Ｓ（kX）・［S/4π２］・ ［kXでのトンネル確率］ の積分をkX＝０からkX＝kMAXまで行なうことにより求め
ることができる。ここでVX（kX）は、波数kXをもつ伝導
電子の群速度、Ｓはバリアの面積である。このとき、Ｓ
（kX）を掛けて積分するために平均化の効果が働き、譬
えトンネル確率がある特定のkXのときに鋭いピークを有
していても、Ｊ−Ｖ特性における微分負性特性は鈍って
しまう。
こうして共鳴トンネル効果を利用する素子において
も、その共鳴トンネル効果が薄れてしまい、顕著な負性
抵抗特性等を得ることができないという問題があった。
また、電子のある一方向のみならず、他の方向の運動
をも制限する２次元超格子や３次元超格子を用いること
により、電子のバンド構造を人工的に変調し、既存の半
導体では得られない動作性能を持つデバイスは未だ実現
されておらず、従ってその実現は今後の大きな課題であ
った。
更にまた、AB効果デバイスにおいて、量子力学的な干
渉効果を発揮させるためには、極めて細いパスを形成し
て電子の運動を１次元的に制限する必要がある。しか
し、従来のメサエッチングによる方法ではパスの線幅を
制御することが困難であり、従って実用的なAB効果デバ
イスは未だ実現されておらず、今後の大きな課題であっ
た。
そこで本発明は、共鳴トンネル効果素子に利用して顕
著な共鳴トンネル効果を奏することができ、また２次元
超格子や３次元超格子を実現して大幅な性能向上を図る
ことができ、更にAB効果デバイスを実現することができ
るような構造を有する半導体装置を提供することを目的
とする。
［課題を解決するための手段］ 上記課題は、伝導帯下端エネルギーの異なる第１及び
第２の半導体層がヘテロ接合され、伝導帯下端エネルギ
ーの高い前記第１の半導体層にドナー不純物がドーピン
グされた半導体装置において、前記第１の半導体層の前
記ヘテロ接合界面側に細線状の凹領域又は凸領域を設
け、前記細線状の凹領域又は凸領域を前記ヘテロ接合界
面の第１の方向に沿って複数列、周期的に配列し、前記
ヘテロ接合界面近傍の前記第２の半導体層に蓄積される
電子に対するポテンシャルの井戸又は障壁を形成すると
ともに、前記第２の半導体層に蓄積される電子の前記ヘ
テロ接合界面に平行な方向のエネルギーにミニバンドを
形成し、電子のエネルギーにミニバンドが形成されてい
る前記第２の半導体層をチャネル領域として、前記チャ
ネル領域の前記第１の方向と交わる第２の方向の両端に
ソース電極及びドレイン電極を形成し、前記チャネル領
域上方の前記第１の半導体層上にゲート電極を形成して
いることを特徴とする半導体装置によって達成される。
［作 用］ すなわち本発明は、第１の半導体層のヘテロ接合界面
に凹領域又は凸領域を設け、このヘテロ接合界面近傍の
第２の半導体層に蓄積される電子に対するポテンシャル
の井戸又は障壁を形成しているため、このポテンシャル
障壁を共鳴トンネル効果素子に用いた場合、２次元電子
による共鳴トンネルを可能とすることができる。
また、第１の半導体層のヘテロ接合界面側に凹領域又
は凸領域を細線状又はドット状に形成し、細線状又はド
ット状の凹領域又は凸領域をヘテロ接合界面の１方向又
は２方向に複数、周期的に設けることにより、第２の半
導体層に蓄積される電子のヘテロ接合界面に平行な方向
のエネルギーにミニバンドが形成されるため、この第２
の半導体層をFETのチャネル領域として用いた場合、チ
ャネルに形成された２次元超格子又は３次元超格子によ
ってミニバンドのギャップが大きくなり、従ってフェル
ミエネルギーがミニバンドをよぎるときのコンダクタン
スの変化を多くすることができる。
また、同様にして、ミニバンドが形成されている第２
の半導体層を半導体レーザの活性領域として用いた場
合、活性領域の２次元超格子又は３次元超格子によって
状態密度をより密集させることができる。
更にまた、第１の半導体層の前記ヘテロ接合界面側に
凹領域を両端にリードをもつリングの形状に設け、この
凹領域をAB効果デバイスの電子が通るパスとして用いた
場合、電子の運動を１次元的に制限して波動関数の閉じ
込めが十分になされるため、電子波の横モードをより単
一的にすることができ、従ってコンダクタンスの変化を
大きくすることができる。
［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説
明する。
はじめに、本発明の参考例としての第１の実施例によ
る半導体装置について述べる。
第１図は本発明の第１の実施例による半導体装置の断
面図、第２図は第１図の半導体装置のエネルギーバンド
の模式図、第３図乃至第５図はそれぞれ第１図の半導体
装置のエネルギーバンド図である。
第１図において、例えばドナー不純物をドーピングし
たｎ型AlGaAs層２が、このｎ型AlGaAs層２よりもナロー
ギャップで伝導帯下端エネルギーECの低いアンドープGa
As層４上のＺ方向に積層され、ヘテロ接合を形成してい
る。そしてそのヘテロ接合界面のｎ型AlGaAs層２に、Ｙ
方向に走る幅W1、深さD1の凹領域６が設けられている。
このヘテロ接合界面においては、第２図のエネルギー
バンドの模式図に示されるように、ｎ型AlGaAs層２とア
ンドープGaAs層４とのヘテロ接合界面のポテンシャルが
この凹領域６によって変化している。そして凹領域６底
を含むｎ型AlGaAs層２とアンドープGaAs層４とのＺ方向
のヘテロ接合界面のみならず、凹領域６側面のＸ方向の
ヘテロ接合界面にも、伝導帯下端エネルギーECの不連続
ギャップΔECが生じている。
また、第３図に示されるように、ヘテロ接合界面の凹
領域６のＺ方向において、凹領域６底のポテンシャルが
凹領域６以外のヘテロ接合界面のポテンシャルより低く
なっている。このポテンシャルの差Ｖは、この界面の電
界強度をＥとすると、 Ｖ＝Ｅ・D1 となる。
また、凹領域６側面のＸ方向のヘテロ接合界面にも伝
導帯下端エネルギーECの不連続ギャップΔECが生じてい
るため、凹領域６のＸ方向においてもポテンシャル井戸
が形成される。いま、ヘテロ接合界面からアンドープGa
As層４に向かう電界の強さをεとする。凹領域６の幅W1
が W1＜ΔEC/（ｅ・ε） のときは、第４図（ａ）に示されるように、凹領域６に
よるポテンシャル井戸の形状は、ほぼ方形となる。ここ
でｅは電気素量である。また、 W1＞ΔEC/（ｅ・ε） のときは、第４図（ｂ）に示されるように、ポテンシャ
ル井戸の中央部におけるポテンシャルは凹領域６以外の
ヘテロ接合界面のポテンシャルに近い値になる。
このように第１の実施例によれば、ｎ型AlGaAs層２と
アンドープGaAs層４とのヘテロ接合界面に凹領域６を形
成することにより、ヘテロ接合界面に生じる２次元電子
ガスに対する変調ポテンシャルを生じさせることができ
る。
即ち、もし凹領域６がなく、ｎ型AlGaAs層２とアンド
ープGaAs層４とのヘテロ接合界面が完全に平坦であれ
ば、この界面に生じる２次元電子ガスはその界面に平行
方向にブロッホ電子の運動を行なう。しかし、凹領域６
が存在するためにポテンシャル井戸が形成され、電子に
対するポテンシャルの変調を生じることができ、そのポ
テンシャル井戸に電子を閉じ込めることができる。従っ
て、凹領域６の幅W1及び深さD1を適切に制御することに
より、第５図に示されるように、Ｙ方向に走る１本の細
いポテンシャル井戸に擬１次元電子ガスを形成すること
ができる。
次に、本発明の参考例としての第２の実施例による半
導体装置について述べる。
第６図は本発明の第２の実施例による半導体装置の断
面図、第７図及び第８図はそれぞれ第６図の半導体装置
のエネルギーバンド図である。
第２の実施例も、上記第１の実施例と同様に、ｎ型Al
GaAs層２がアンドープGaAs層４上のＺ方向に積層され、
ヘテロ接合を形成している。但し、上記第１の実施例が
ヘテロ接合界面のｎ型AlGaAs層２に凹領域６が設けられ
ていたのに対して、第２の実施例は、Ｙ方向に走る幅W
2、高さD2の凸領域８が設けられている。
そしてこのヘテロ接合界面においては、この凸領域８
によってポテンシャルが変化している。そして凸領域８
頂上を含むｎ型AlGaAs層２とアンドープGaAs層４とのＺ
方向のヘテロ接合界面のみならず、凸領域８側面のＸ方
向のヘテロ接合界面にも、伝導帯下端エネルギーECの不
連続ギャップが生じている。
また、第７図に示されるように、ヘテロ接合界面の凸
領域８のＺ方向のエネルギーバンドにおいて、凸領域８
頂上のポテンシャルが凸領域８以外のヘテロ接合界面の
ポテンシャルより高くなっている。このポテンシャル障
壁の差Ｖは、この界面の電界強度をＥとすると、 Ｖ＝Ｅ・D2 となる。
また、凸領域８側面のヘテロ接合界面にも伝導帯下端
エネルギーECの不連続ギャップが生じているため、凸領
域８のＸ方向においてもポテンシャル障壁が形成され
る。いま、界面からアンドープGaAs層４に向かう電界の
強さをεとすると、凸領域８の幅W2が W2＜ΔEC/（ｅ・ε） のとき、第８図（ａ）に示されるように、凸領域８によ
るポテンシャル障壁の形状は、ほぼ方形となる。また、 W2＞ΔEC/（ｅ・ε） のとき、第８図（ｂ）に示されるように、ポテンシャル
障壁の中央部におけるポテンシャルは、凸領域８以外の
ヘテロ接合界面のポテンシャルに近い値になる。
このように第２の実施例によれば、ｎ型AlGaAs層２と
アンドープGaAs層４とのヘテロ接合界面に凸領域８を形
成し、その凸領域８の幅W2及び高さD2を適切に制御する
ことにより、所望のポテンシャル障壁が形成され、ヘテ
ロ接合界面に生じる２次元電子ガスに対する変調ポテン
シャルを生じることができる。
次に、本発明の参考例としての第３の実施例による半
導体装置について述べる。
第９図は本発明の第３の実施例による半導体装置の断
面図、第10図は第９図の半導体装置の製造方法を示す工
程図である。
第３の実施例は、上記第２の実施例において、ヘテロ
接合界面のｎ型AlGaAs層に２本平行に設けられた凸領域
を利用した共鳴トンネルダイオードである。
例えば半絶縁性GaAs基板10上に、アンドープGaAs層12
及びドナー不純物をドーピングしたｎ型AlGaAs層14が順
に積層され、アンドープGaAs層12とｎ型AlGaAs層14とは
ヘテロ接合を形成している。従って、このヘテロ接合界
面近傍のアンドープGaAs層12には、ｎ型AlGaAs層14に添
加されたドナー不純物から電子が供給され、２次元電子
ガスを形成している。
また、そのヘテロ接合界面のｎ型AlGaAs層14に、Ｙ方
向に走る幅W3、高さD3の２つの凸領域16、18が間隔L3を
おいて平行に設けられている。このとき、上記第２の実
施例と同様にして、ヘテロ接合界面に形成された２つの
凸領域16、18の幅W3及び高さD3を適切に制御することに
より、所望のポテンシャル障壁を形成している。また、
２つの凸領域16、18の間隔L3を適切に制御することによ
り、この領域のアンドープGaAs層12のポテンシャルが量
子井戸となっている。従って、２つの凸領域16、18の間
の量子井戸においては、アンドープGaAs層12のヘテロ接
合界面近傍の２次元電子ガスを擬１次元電子ガスとする
ことができる。言い換えれば、この量子井戸の中の擬１
次元共鳴準位が存在する。
こうしてヘテロ接合界面に形成された凸領域16、18に
よる２つのポテンシャル障壁及びこれらに挟まれた量子
井戸によって、２次元電子ガスに対する共鳴トンネル構
造が形成されている。
そしてアンドープGaAs層12上には、２つの電極（図示
せず）がオーミックに形成され、凸領域16、18を間に挟
んでいる。
次いで、第10図を用いて、製造方法を説明する。
半絶縁性GaAs基板10を用意する（第10図（ａ）参
照）。この半絶縁性GaAs基板10上に、超高真空チャンバ
内においてMBE法を用い、アンドープGaAs層12を成長す
る（第10図（ｂ）参照）。続いて、同一超高真空チャン
バ内において、収束イオンビームを用いたマスクレスエ
ッチングを行ない、アンドープGaAs層12表面に幅W3及び
深さD3の２つの凹部16a、18aを間隔L3をおいて平行に形
成する（第10図（ｃ）参照）。
更に、これら２つの凹部16a、18aを有するアンドープ
GaAs層12表面のコンタミネーションを防止するためにク
リーニングを施した後、アンドープGaAs層12上に、再び
MBE法を用いて、ドナー不純物をドーピングしたｎ型AlG
aAs層14を成長させる（第10図（ｄ）参照）。
こうしてアンドープGaAs層12とｎ型AlGaAs層14とをヘ
テロ接合すると共に、そのヘテロ接合界面のｎ型AlGaAs
層14に幅W3、高さD3の２つの凸領域16、18を間隔L3をお
いて平行に設ける。
そして図示はしないが、これらの凸領域16、18を間に
挟んで、アンドープGaAs層12上に２つの電極をオーミッ
クに形成する。
このように第３の実施例によれば、ｎ型AlGaAs層14と
アンドープGaAs層12とのヘテロ接合界面に２つの凸領域
16、18が所定の間隔L3をおいて設けられていることによ
り、ヘテロ接合界面に形成される２次元電子ガスに対す
る共鳴トンネル動作を行なうことができる。上記第15図
に示されたように従来例の伝導電子の運動が３次元的で
あり、そのためにＪ−Ｖ特性における微分負性特性は鈍
って共鳴トンネル効果が薄れてしまうのに対し、伝導電
子の運動が２次元的になる分だけ顕著な負性抵抗特性等
を得ることができる。
次に、本発明の参考例としての第４の実施例による半
導体装置について述べる。
第11図は本発明の第４の実施例による半導体装置の断
面図である。
第４の実施例は、上記第３の実施例において、ヘテロ
接合界面のｎ型AlGaAs層に凸領域を２本平行に設けた共
鳴トンネル構造をHEMTのチャネルに利用した素子であ
る。
例えば半絶縁性GaAs基板20上に、アンドープGaAs層22
及びｎ型AlGaAs層24が積層されてヘテロ接合を形成して
いる。また、そのヘテロ接合界面のｎ型AlGaAs層24に、
Ｙ方向に走る幅W4、高さD4の２つの凸領域26、28が間隔
L4をおいて平行に設けられている。こうして上記第３の
実施例と同様にして、２つの所望のポテンシャル障壁及
びこれらに挟まれた量子井戸が形成され、これによって
アンドープGaAs層22のヘテロ接合界面近傍の２次元電子
ガスに対する共鳴トンネル構造が形成されている。
また、ｎ型AlGaAs層24表面からアンドープGaAs層22に
達するようにオーミック領域30、32が形成され、ｎ型Al
GaAs層24の２つの凸領域26、28を間に挟んでいる。そし
てこれらのオーミック領域30、32上には、例えばAuGe/A
uからなるソース電極34及びドレイン電極36がそれぞれ
オーミックに形成されている。更に、共鳴トンネル構造
を形成している２つの凸領域26、28上方のｎ型AlGaAs層
24上には、例えばAlからなるゲート電極38が設けられ、
ショットキー接合を形成している。
いま、ゲート電極38に印加する電圧を制御することに
より、間隔L4をおいて平行に設けられている２つの凸領
域26、28によって形成される共鳴トンネル構造を通る電
子の透過率を制御することができる。
このように第４の実施例によれば、HEMTのｎ型AlGaAs
層24とアンドープGaAs層22とのヘテロ接合界面のｎ型Al
GaAs層24に、２つの凸領域26、28が所定の間隔L4をおい
て設けられることにより、２次元電子ガスに対する共鳴
トンネル構造を形成することができる。こうして、ゲー
ト電極32の印加電圧を制御することにより、２次元電子
チャネルにおける共鳴トンネル動作を制御することがで
きる。
次に、本発明の参考例としての第５の実施例による半
導体装置について述べる。
第12図は本発明の第５の実施例による２次元超格子を
有する半導体装置の斜視図、第13図は第12図の２次元超
格子によって作られたミニブリルアンゾーンを示す図で
ある。
第５の実施例は、上記第１の実施例と同様に、ｎ型Al
GaAs層42が、アンドープGaAs層44上のＺ方向に積層さ
れ、ヘテロ接合を形成している。但し、上記第１の実施
例がヘテロ接合界面のｎ型AlGaAs層にＹ方向に走る凹領
域が１個だけ設けられていたのに対して、この第５の実
施例は、第12図に示されるように、Ｙ方向に走る複数個
の凹領域46が周期的に設けられている。従って、この凹
領域46の幅W5及び深さD5並びに凹領域46間の間隔L5を適
切に制御することにより、ヘテロ接合界面のｎ型AlGaAs
層42に周期的な細線状の凹領域46が配列され、２次元超
格子が形成される。
この細線状の２次元超格子によって、ヘテロ接合界面
に生じる２次元電子ガスに対するＸ方向の運動に変調を
与え、ポテンシャルの周期的変調を与えることができ
る。即ち、第13図に示されるようなブリルアンゾーンが
形成され、このＫ空間において電子は図中の破線上でブ
ラッグ反射条件を満たし、ミニ禁制帯を生じる。
そしてこのミニ禁制帯が生じたミニバンドの状態は変
調ポテンシャルによって決まるが、細線状の２次元超格
子が形成された第５の実施例の場合、Ｚ方向の運動が制
限された２次元電子がＸ方向にも変調ポテンシャルを生
じることにより、変調ポテンシャルが十分大きくなり、
その結果、Ｘ方向の運動に対するミニバンドのミニ禁制
帯が大きくなる。
このように第５の実施例によれば、ｎ型AlGaAs層42と
アンドープGaAs層44とのヘテロ接合界面のｎ型AlGaAs層
42に周期的な細線状の凹領域46を配列し、凹領域46の幅
W5及び深さD5並びに凹領域46間の間隔L5を適切に制御す
ることにより、細線状の２次元超格子が形成され、ヘテ
ロ接合界面に生じる２次元電子に対してヘテロ接合界面
に平行なＸ方向にミニバンドを形成し、そのミニバンド
のミニ禁制帯を大きなものにすることができる。
なお、ｎ型AlGaAs層42とアンドープGaAs層44とのヘテ
ロ接合界面のｎ型AlGaAs層42に、第２の実施例で述べた
ような凸領域を複数個、周期的に配列しても、その凸領
域の幅Ｗ及び高さＤ並びに凸領域間の間隔Ｌを適切に制
御することにより、上記第５の実施例と同等な細線状の
２次元超格子を有する半導体装置を形成することができ
る。
次に、本発明の参考例としての第６の実施例による半
導体装置について述べる。
第14図は本発明の第６の実施例による３次元超格子を
有する半導体装置の斜視図、第15図は第14図の３次元超
格子によって作られたミニブリルアンゾーンを示す図で
ある。
第６の実施例は、上記第５の実施例と同様に、ｎ型Al
GaAs層42が、アンドープGaAs層44上のＺ方向に積層さ
れ、ヘテロ接合を形成している。但し、上記第５の実施
例がヘテロ接合界面のｎ型AlGaAs層42にＹ方向に走る複
数個の凹領域46が周期的に配列されて細線状の２次元超
格子を形成しているに対して、この第６の実施例は、第
14図に示されるように、複数個のドット状の凹領域48が
Ｘ方向及びＹ方向にそれぞれ周期的に設けられている。
従って、その凹領域48の幅W6及び深さD6並びに凹領域48
間の間隔L6を適切に制御することにより、ヘテロ接合界
面のｎ型AlGaAs層42に周期的なドット状の凹領域48が２
次元的に配置され、３次元超格子が形成される。
このドット状の３次元超格子によって、ヘテロ接合界
面に生じる２次元電子ガスに対するＸ方向及びＹ方向の
運動に変調を与え、ポテンシャルの周期的変調を与える
ことができる。即ち、第15図に示されるようなブリルア
ンゾーンが形成され、このＫ空間において電子は図中の
破線上でブラッグ反射条件を満たし、ミニ禁制帯を生じ
る。なお、第15図においては、それぞれ４分の１の領域
のみを示し、第１象限のみ第４ブリルアンゾーンまで示
している。
そしてこのドット状の３次元超格子が形成された第６
の実施例の場合、Ｚ方向の運動が制限された２次元電子
がＸ方向及びＹ方向にも変調ポテンシャルを生じること
により、変調ポテンシャルが十分大きくなり、その結
果、Ｘ方向及びＹ方向の運動に対するミニバンドのミニ
禁制帯が大きくなる。
このように第６の実施例によれば、ｎ型AlGaAs層42と
アンドープGaAs層44とのヘテロ接合界面のｎ型AlGaAs層
42に周期的なドット状の凹領域48を２次元的に配置し、
凹領域48の幅W6及び深さD6並びに凹領域48間の間隔L6を
適切に制御することにより、ドット状の３次元超格子が
形成され、ヘテロ接合界面に生じる２次元電子に対して
ヘテロ接合界面に平行なＸ方向及びＹ方向ににミニバン
ドを形成し、そのミニバンドのミニ禁制帯を更にいっそ
う大きなものにすることができる。
なお、ｎ型AlGaAs層42とアンドープGaAs層44とのヘテ
ロ接合界面のｎ型AlGaAs層42に、複数個のドット状の凸
領域をＸ方向及びＹ方向に２次元的に配置し、その凸領
域の幅Ｗ及び高さＤ並びに凸領域間の間隔Ｌを適切に制
御した場合、上記第６の実施例とは異なるバンド構造が
形成されるが、ヘテロ接合界面に生じる２次元電子ガス
に対するＸ方向及びＹ方向の運動に変調を与え、従って
Ｘ方向及びＹ方向にも変調ポテンシャルを生じることが
できる点においては共通する。
次に、本発明の第７の実施例による半導体装置につい
て述べる。
第16図は本発明の第７の実施例による半導体装置の断
面図である。
第７の実施例は、上記第５の実施例においてヘテロ接
合界面のｎ型AlGaAs層に周期的な細線状の凹領域を配列
して形成した２次元超格子をFETのチャネルに利用した
素子である。
例えば半絶縁性GaAs基板50上に、アンドープGaAs層52
及びｎ型AlGaAs層54が積層されてヘテロ接合を形成して
いる。また、そのヘテロ接合界面のｎ型AlGaAs層54に、
ヘテロ接合界面に平行な１方向に走る幅W7、高さD7の複
数個の凹領域56が間隔L7をおいて周期的に設けられ、チ
ャネル領域58を形成している。
従って、上記第５の実施例と同様にして、チャネル領
域58に細線状の２次元超格子が形成され、十分に大きな
変調ポテンシャルを形成することができる。これによ
り、アンドープGaAs層52のヘテロ接合界面近傍に生じた
２次元電子ガスのヘテロ接合界面に平行なチャネル方向
の運動に対するミニ禁制帯の大きなミニバンドが形成さ
れている。
また、ｎ型AlGaAs層54表面からアンドープGaAs層52に
達するようにオーミック領域60、62が形成され、細線状
の２次元超格子が形成されたチャネル領域58を間に挟ん
でいる。そしてこれらのオーミック領域60、62上には、
例えばAuGe/Auからなるソース電極64及びドレイン電極6
6がそれぞれオーミックに形成されている。更に、チャ
ネル領域58上方のｎ型AlGaAs層54上には、例えばAlから
なるゲート電極68が設けられ、ショットキー接合を形成
している。
いま、ゲート電極68に印加する電圧を制御すると、２
次元超格子からなるチャネル領域58におけるミニバンド
のミニ禁制帯が十分に大きく、電子の状態密度が密集し
ているため、フェルミエネルギーがミニバンドをよぎる
ときの伝導コンダクタンスgmの変化が大きくなる。従っ
て、FETとしてのゲインや動作速度等の性能指数が大幅
に改善される。
このように第７の実施例によれば、FETのｎ型AlGaAs
層54とアンドープGaAs層52とのヘテロ接合界面のｎ型Al
GaAs層54に、複数の凹領域56が周期的に設けられ、２次
元超格子からなるチャネル領域58を形成することによ
り、２次元電子ガスに対するミニバンドを形成すること
ができる。従って、ゲート電極62の印加電圧を制御する
ことにより、ソース電極64とドレイン電極66との間のコ
ンダクタンスを制御することができる。
次に、本発明の参考例としての第８の実施例による半
導体装置について述べる。
第17図は本発明の第８の実施例による半導体装置の断
面図である。
第８の実施例は、上記第５の実施例においてヘテロ接
合界面のｎ型AlGaAs層に周期的な細線状の凹領域を配列
して形成した２次元超格子を半導体レーザの活性層に利
用した素子である。
例えばクラッド層としてのｐ型AlGaAs層70上に、活性
層としてのアンドープGaAs層72及びクラッド層としての
ｎ型AlGaAs層74が順に積層されてヘテロ接合を形成して
いる。そしてアンドープGaAs層72とｎ型AlGaAs層74との
ヘテロ接合界面のｎ型AlGaAs層74に、ヘテロ接合界面に
平行な１方向に走る幅W8、高さD8の複数個の凹領域76が
間隔L8をおいて周期的に設けられている。
また、ｎ型AlGaAs層74上及びｐ型AlGaAs層70裏面上に
は、電流注入用として例えばAusGe/Auからなるｎ側電極
78及びｐ側電極80がそれぞれオーミックに形成されてい
る。
こうして上記第５の実施例と同様にして、ヘテロ接合
界面における細線状の２次元超格子が形成され、十分に
大きな変調ポテンシャルを形成することができる。これ
により、活性層としてのアンドープGaAs層72に注入さ
れ、閉じ込められた電子のエネルギーに対するミニ禁制
帯の大きなミニバンドが形成されている。
いま、ｎ側電極78及びｐ側電極80から活性層としての
アンドープGaAs層72に電流を注入すると、２次元超格子
を有する活性層におけるミニバンドのミニ禁制帯が十分
に大きく、電子の状態密度が密集しているため、半導体
レーザとしてのゲインの増大、閾値電流密度の低減等の
性能指数が大幅に改善される。
このように第８の実施例によれば、半導体レーザのク
ラッド層としてのｎ型AlGaAs層74と活性層としてのアン
ドープGaAs層72とのヘテロ接合界面のｎ型AlGaAs層74
に、複数の凹領域76が周期的に設けられ、２次元超格子
からなる活性層を形成することにより、注入された電子
に対するミニ禁制帯が十分に大きいミニバンドを形成す
ることができる。従って、電子の状態密度が密集し、半
導体レーザとしてのゲインや閾値電流等の性能指数を大
幅に改善することができる。
なお、上記第７又は第８の実施例においては、それぞ
れ上記第５の実施例においてヘテロ接合界面のｎ型AlGa
As層に周期的な細線状の凹領域を配列して形成した２次
元超格子をFETのチャネル又は半導体レーザの活性層に
利用しているが、この２次元超格子の代わりに、上記第
６の実施例においてヘテロ接合界面のｎ型AlGaAs層に周
期的なドット状の凹領域を２次元的に配置して形成した
３次元超格子を利用してもよい。
この場合、電子の自由度を制限する超格子の次元の増
大による変調ポテンシャルの増大がミニバンドのミニ禁
制帯の幅を更に大きくし、状態密度の密集を更に高める
ために、更にいっそうの性能指数の改善を実現すること
ができる。
次に、本発明の参考例としての第９の実施例による半
導体装置について述べる。
第18図は本発明の第９の実施例による半導体装置の斜
視図、第19図（ａ）、（ｂ）は凹領域のリードに沿った
断面及びこの断面と凹領域のリングにおいて直交する断
面をそれぞれ示す断面図である。
第９の実施例は、上記第１の実施例と同様に、ｎ型Al
GaAs層84が、アンドープGaAs層82上に積層され、ヘテロ
接合を形成している。但し、上記第１の実施例がヘテロ
接合界面のｎ型AlGaAs層に、ヘテロ接合界面に平行な１
方向に走る凹領域が設けられていたのに対して、この第
９の実施例は、両端にリードをもつリングの形状の凹領
域86が設けられている。そして凹領域86のリードの両端
には、ｎ型AlGaAs層84表面からアンドープGaAs層82に達
するようにオーミック領域88、90が形成され、またこれ
らのオーミック領域88、90上には、ソース電極92及びド
レイン電極94がそれぞれオーミックに形成されている。
更に、凹領域のリングの一方のパス上方のｎ型AlGaAs層
84上には、ゲート電極96が設けられている。
即ち第９の実施例は、ヘテロ接合界面のｎ型AlGaAs層
84に形成した凹領域86を両端にリードをもつリングの形
状に形成して、AB効果デバイスにおける電子波の通るパ
スとして利用したものである。
いま、ソース電極88とドレイン電極90との間に所定の
バイアスを印加すると、ソース電極88を出て凹領域86の
リードを通った電子波は、凹領域86のリングの入り口で
２分され、それぞれ２つのパスを通過する。そして凹領
域86のリングの一方のパス上方に設けられたゲート電極
96により、その一方のパスにスカラーポテンシャルが加
えられると、そのパスを通る電子波の位相が変化して２
つのパスを通過した電子波間に位相差が生じる。このた
め、リングの２つのパスを通り抜けて再びリングの出口
で合流する電子波に干渉効果が起こる。
そしてリード及びリングのパスを形成する凹領域86の
幅W9及び深さD9を適切に制御することにより、この細線
状の凹領域86に擬１次元電子ガスが形成され、ここを通
る電子の運動を１次元的に制限して、界面に平行な方向
にも十分な波動関数の閉じ込めがなされる。このため、
電子のエネルギー準位間の間隔が大きくなり、その結
果、準位に対応する電子波の横モードをより単一的にす
ることができる。従って、十分に大きな干渉効果を利用
することができ、コンダクタンスの変化を大きくするこ
とができる。
このように第９の実施例によれば、AB効果デバイスに
おける電子波の通るパスとして、ｎ型AlGaAs層84とアン
ドープGaAs層82とのヘテロ接合界面のｎ型AlGaAs層84
に、両端にリードをもつリングの形状に凹領域86を形成
することにより、このパスを通る電子の波動関数の閉じ
込めを行なって電子波の横モードをより単一的にするこ
とができる。従って、ゲート電極96のスカラーポテンシ
ャルの制御によるコンダクタンスの変化を大きくするこ
とができ、実効的なAB効果を奏するデバイスを実現する
ことができる。
なお、上記第９の実施例においては、凹領域86のリン
グの２つのパスを通る電子波の位相を制御する手段とし
て、凹領域86のリングの一方のパス上方に設けられたゲ
ート電極96を用い、その一方のパスにスカラーポテンシ
ャルを加える方法をとったが、リングの上方及び下方に
マグネットを設け、その磁束によってをリング内部を貫
くことにより、リングの２つのパスを通る電子波の位相
を制御する方法をとってもよい。
また、上記第１乃至第９の実施例においては、ヘテロ
接合する半導体としてｎ型AlGaAs−アンドープGaAsを用
いたが、この組合わせに限定されず、伝導帯下端エネル
ギーの異なるヘテロ接合を形成する組合わせであればよ
い。
［発明の効果］ 以上のように本発明によれば、伝導帯下端エネルギー
の異なる第１及び第２の半導体層がヘテロ接合され、伝
導帯下端エネルギーの高い第１の半導体層にドナー不純
物がドーピングされた半導体装置において、ヘテロ接合
界面の第１の半導体層に凹領域又は凸領域を設け、ヘテ
ロ接合界面近傍の第２の半導体層に蓄積される２次元電
子に対するポテンシャルの井戸又は障壁を形成している
ため、このポテンシャルの井戸又は障壁を共鳴トンネル
効果素子に用いることにより、２次元電子による共鳴ト
ンネル効果を奏することができる。
また、ヘテロ接合界面の第１の半導体層の１方向に細
線状の凹領域又は凸領域を周期的に配列して２次元超格
子を形成し、又は２方向にドット状の凹領域又は凸領域
を２次元的に配置して３次元超格子を形成し、ヘテロ接
合界面近傍の第２の半導体層に蓄積される２次元電子の
ヘテロ接合界面に平行な方向のエネルギーにミニバンド
を形成しているため、このミニバンドを形成する２次元
超格子又は３次元超格子をFETのチャネル又は半導体レ
ーザの活性層に用いることにより、これらのデバイスの
大幅な性能向上を実現することができる。
更にまた、ヘテロ接合界面の第１の半導体層に凹領域
を両端にリードをもつリングの形状に設け、この凹領域
を通る電子の運動を１次元的に制限して、界面に平行な
方向にも十分な波動関数の閉じ込めを行ない、電子波の
横モードをより単一的にすることができるため、このリ
ング形状の凹領域を電子波の通るパスとして用いること
により、コンダクタンスの変化が大きいAB効果デバイス
を実現することができ、超高速集積回路に応用すること
ができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置を示す断面図で
ある。
【図２】 第１図の半導体装置のエネルギーバンドの模式図であ
る。
【図３】 第１図の半導体装置のエネルギーバンド図である。
【図４】 第１図の半導体装置のエネルギーバンド図である。
【図５】 第１図の半導体装置のエネルギーバンド図である。
【図６】 本発明の第２の実施例による半導体装置を示す断面図で
ある。
【図７】 第６図の半導体装置のエネルギーバンド図である。
【図８】 第６図の半導体装置のエネルギーバンド図である。
【図９】 本発明の第３の実施例による半導体装置を示す断面図で
ある。
【図１０】 第９図の半導体装置の製造方法を示す工程図である。
【図１１】 本発明の第４の実施例による半導体装置を示す断面図で
ある。
【図１２】 本発明の第５の実施例による２次元超格子構造を有する
半導体装置を示す斜視図である。
【図１３】 第12図の２次元超格子によって作られたミニブリルアン
ゾーンを示す図である。
【図１４】 本発明の第６の実施例による３次元超格子構造を有する
半導体装置を示す斜視図である。
【図１５】 第14図の３次元超格子によって作られたミニブリルアン
ゾーンを示す図である。
【図１６】 本発明の第７の実施例による半導体装置を示す断面図で
ある。
【図１７】 本発明の第８の実施例による半導体装置の断面図であ
る。
【図１８】 本発明の第９の実施例による半導体装置を示す斜視図で
ある。
【図１９】 第18図の半導体装置の断面図である。
【図２０】 従来の半導体装置を説明するための図である。
【図２１】 従来の半導体装置を説明するための図である。
【図２２】 従来の半導体装置を説明するための図である。
【図２３】 従来の半導体装置を説明するための図である。
【符号の説明】
２、14、24、42、54、74、84……ｎ型AlGaAs層 ４、12、22、44、52、72、82……アンドープGaAs層 ６、46、48、56、76、86……凹領域 ８、16、18、26、28……凸領域、 10、20、50……半絶縁性GaAs基板 16a、18a……凹部 30、32、60、62、88、90……オーミック領域 34、64、92……ソース電極 36、66、94……ドレイン電極 38、68、96……ゲート電極 58……チャネル領域 70……ｐ型AlGaAs層 78……ｎ側電極 80……ｐ側電極 100、108……GaAs層 102、106……AlGaAs薄膜層 104……GaAs薄膜層 110、112……電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−173644（ＪＰ，Ａ) 特開 平２−56939（ＪＰ，Ａ) 特開 昭62−42481（ＪＰ，Ａ) 特開 平２−194582（ＪＰ，Ａ) 特開 平３−173187（ＪＰ，Ａ) 特開 平２−132863（ＪＰ，Ａ) 特開 平２−235375（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/06 H01L 29/66 H01L 29/80

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】伝導帯下端エネルギーの異なる第１及び第
    ２の半導体層がヘテロ接合され、伝導帯下端エネルギー
    の高い前記第１の半導体層にドナー不純物がドーピング
    された半導体装置において、 前記第１の半導体層の前記ヘテロ接合界面側に細線状の
    凹領域又は凸領域を設け、前記細線状の凹領域又は凸領
    域を前記ヘテロ接合界面の第１の方向に沿って複数列、
    周期的に配列し、 前記ヘテロ接合界面近傍の前記第２の半導体層に蓄積さ
    れる電子に対するポテンシャルの井戸又は障壁を形成す
    るとともに、前記第２の半導体層に蓄積される電子の前
    記ヘテロ接合界面に平行な方向のエネルギーにミニバン
    ドを形成し、 電子のエネルギーにミニバンドが形成されている前記第
    ２の半導体層をチャネル領域として、前記チャネル領域
    の前記第１の方向と交わる第２の方向の両端にソース電
    極及びドレイン電極を形成し、 前記チャネル領域上方の前記第１の半導体層上にゲート
    電極を形成している ことを特徴とする半導体装置。
JP25067990A 1990-03-19 1990-09-20 半導体装置 Expired - Fee Related JP3194941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25067990A JP3194941B2 (ja) 1990-03-19 1990-09-20 半導体装置
US07/672,025 US5198879A (en) 1990-03-19 1991-03-19 Heterojunction semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6874090 1990-03-19
JP2-68740 1990-03-19
JP25067990A JP3194941B2 (ja) 1990-03-19 1990-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH03278473A JPH03278473A (ja) 1991-12-10
JP3194941B2 true JP3194941B2 (ja) 2001-08-06

Family

ID=26409939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25067990A Expired - Fee Related JP3194941B2 (ja) 1990-03-19 1990-09-20 半導体装置

Country Status (2)

Country Link
US (1) US5198879A (ja)
JP (1) JP3194941B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335538A (ja) * 1991-05-10 1992-11-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
JP2748797B2 (ja) * 1992-10-06 1998-05-13 三菱電機株式会社 半導体装置
US5323020A (en) * 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
JP3635683B2 (ja) * 1993-10-28 2005-04-06 ソニー株式会社 電界効果トランジスタ
JP2630264B2 (ja) * 1994-03-24 1997-07-16 日本電気株式会社 歪量子井戸半導体レーザ
US5479033A (en) * 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
JPH07326730A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 半導体装置，その製造方法，単一電子デバイス，及びその製造方法
US5504347A (en) * 1994-10-17 1996-04-02 Texas Instruments Incorporated Lateral resonant tunneling device having gate electrode aligned with tunneling barriers
JPH08148669A (ja) * 1994-11-22 1996-06-07 Sanyo Electric Co Ltd 半導体装置
US5777347A (en) * 1995-03-07 1998-07-07 Hewlett-Packard Company Vertical CMOS digital multi-valued restoring logic device
FR2749977B1 (fr) * 1996-06-14 1998-10-09 Commissariat Energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6703671B1 (en) * 1996-08-23 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
JP4059939B2 (ja) * 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPH10173181A (ja) * 1996-12-12 1998-06-26 Sony Corp 電子素子
JPH10223651A (ja) * 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP4104701B2 (ja) 1997-06-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4757370B2 (ja) * 2000-05-30 2011-08-24 住友化学株式会社 エピタキシャル基板の製造方法
EP1419519A4 (en) * 2001-07-31 2006-12-13 Univ Illinois QUANTIC POINT QUANTIC POINT SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME
US6773949B2 (en) * 2001-07-31 2004-08-10 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods
TW573120B (en) * 2002-12-06 2004-01-21 Univ Nat Cheng Kung Hydrogen sensor suitable for high temperature operation and method for producing the same
US7417270B2 (en) * 2004-06-23 2008-08-26 Texas Instruments Incorporated Distributed high voltage JFET
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
US8368380B2 (en) * 2010-03-31 2013-02-05 General Electric Company Devices and methods for electric field sensing
KR20130128281A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
JP2014053489A (ja) * 2012-09-07 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
CN107170813B (zh) * 2017-06-26 2023-08-29 中国科学技术大学 空穴型半导体电控量子点器件，其制备及使用方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488164A (en) * 1982-06-10 1984-12-11 At&T Bell Laboratories Quantized Hall effect switching devices
US4912531A (en) * 1984-06-29 1990-03-27 Texas Instruments Incorporated Three-terminal quantum device
US4550330A (en) * 1984-06-29 1985-10-29 International Business Machines Corporation Semiconductor interferometer
JPS63153867A (ja) * 1986-08-04 1988-06-27 Fujitsu Ltd 共鳴トンネリング半導体装置
JP2510864B2 (ja) * 1987-06-19 1996-06-26 富士通株式会社 電界効果半導体装置
US4977435A (en) * 1987-10-30 1990-12-11 Hitachi, Ltd. Semiconductor device with a split conduction channel
US4974036A (en) * 1988-02-09 1990-11-27 Bell Communications Research, Inc. Semiconductor superlattice heterostructures on nonplanar substrates

Also Published As

Publication number Publication date
JPH03278473A (ja) 1991-12-10
US5198879A (en) 1993-03-30

Similar Documents

Publication Publication Date Title
JP3194941B2 (ja) 半導体装置
US5640022A (en) Quantum effect device
JPH088350B2 (ja) 半導体装置
US5436468A (en) Ordered mixed crystal semiconductor superlattice device
US5811844A (en) Low noise, high power pseudomorphic HEMT
JPH0750410A (ja) 半導体結晶積層体及びその形成方法並びに半導体装置
JPH07120790B2 (ja) 半導体装置
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
US4959696A (en) Three terminal tunneling device and method
JPS63140570A (ja) 半導体装置
JP3046098B2 (ja) ヘテロ接合半導体装置
US5497015A (en) Quantum interference transistor
JPS63316484A (ja) 量子効果半導体装置
JPH0563005A (ja) 電界効果トランジスタ
JPH0312769B2 (ja)
US5280182A (en) Resonant tunneling transistor with barrier layers
EP0136108B1 (en) Heterojunction semiconductor device
US4916495A (en) Semiconductor device with semi-metal
JPH0654786B2 (ja) ヘテロ接合半導体デバイス
Higman et al. Observation of light emission from real‐space transfer devices
JPH07307462A (ja) 半導体装置およびその製造方法
US4994882A (en) Semiconductor device and method
JPS61144070A (ja) 半導体装置
JP2658513B2 (ja) 電界効果トランジスタ
JP2962870B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees