JP2658513B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2658513B2 JP2658513B2 JP2172210A JP17221090A JP2658513B2 JP 2658513 B2 JP2658513 B2 JP 2658513B2 JP 2172210 A JP2172210 A JP 2172210A JP 17221090 A JP17221090 A JP 17221090A JP 2658513 B2 JP2658513 B2 JP 2658513B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- gate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特に複数の狭
い動作層をもつ量子細線、１次元電子細線、擬１次元電
子細線電界効果トランジスタに関するものである。
い動作層をもつ量子細線、１次元電子細線、擬１次元電
子細線電界効果トランジスタに関するものである。
MBE（Molecular Beam Epitaxy）やALE（Atomic Layer
Epitaxy）により原子層単位で膜厚を制御し、界面の乱
れが1,2原子層に抑えた良好なヘテロ構造を形成するこ
とができるようになってきた。
Epitaxy）により原子層単位で膜厚を制御し、界面の乱
れが1,2原子層に抑えた良好なヘテロ構造を形成するこ
とができるようになってきた。
不純物を選択的に添加することにより、ヘテロ接合界
面に高移動度の２次元電子ガスを形成することができ
る。
面に高移動度の２次元電子ガスを形成することができ
る。
一方半導体装置の高速化、高集積化に伴ない、微細加
工技術が大きい発展を遂げている。
工技術が大きい発展を遂げている。
すでに量産レベルでも1/4μｍ（Quarter Micron）の
ゲート加工が実現しており、研究レベルでは0.1μｍ以
下の微細加工が可能になっている。
ゲート加工が実現しており、研究レベルでは0.1μｍ以
下の微細加工が可能になっている。
この結晶成長技術と微細加工技術を用いて、飛躍的な
高速特性と雑音特性により、２次元系の超高速デバイス
として選択ドープ構造２次元電子ガス電界効果トランジ
スタが広く実用化されている。
高速特性と雑音特性により、２次元系の超高速デバイス
として選択ドープ構造２次元電子ガス電界効果トランジ
スタが広く実用化されている。
電子の走行する線路の幅を狭くしてゆき、その幅がフ
ェルミ波長（数百〜1000Å）に達する１次元細線におい
ては弾道的な運動になって不純物の散乱を受けにくくな
って移動度が向上することが確認されている。
ェルミ波長（数百〜1000Å）に達する１次元細線におい
ては弾道的な運動になって不純物の散乱を受けにくくな
って移動度が向上することが確認されている。
Y.C.ChangらがAPL（Applied Physics Letters）vol.4
7,pp.1324で提案している１次元系量子細線の応用例に
ついて、第２図を参照して説明する。
7,pp.1324で提案している１次元系量子細線の応用例に
ついて、第２図を参照して説明する。
Al組成の異なるAlxGa1-xAs13/AlyGa1-yAs14超格子構
造の側面にGaAs量子井戸層12、AlzGa1-zAs障壁層15を成
長し、AlxGa1-xAs/GaAs/AlzGa1-zAs、AlyGa1-yAs/GaAs/
AlzGa1-zAs量子井戸のエネルギー準位に差が生じて、Ga
Asバッファ層に１次元細線が形成される。
造の側面にGaAs量子井戸層12、AlzGa1-zAs障壁層15を成
長し、AlxGa1-xAs/GaAs/AlzGa1-zAs、AlyGa1-yAs/GaAs/
AlzGa1-zAs量子井戸のエネルギー準位に差が生じて、Ga
Asバッファ層に１次元細線が形成される。
またD.B.RenschらがIEEE Transaction on Electron D
evices vol.ED−34,pp.2232に示しているのは、ノンド
ープGaAs基板の上にソースードレインに平行なFIB（Foc
used Ion Beam）によりSiイオンを細線状に複数本イオ
ン注入して伝導層を形成している。
evices vol.ED−34,pp.2232に示しているのは、ノンド
ープGaAs基板の上にソースードレインに平行なFIB（Foc
used Ion Beam）によりSiイオンを細線状に複数本イオ
ン注入して伝導層を形成している。
このほか干渉露光法によりストライプ状のゲートを形
成したGaAs/AlGaAs選択ドープ構造電界効果トラジスタ
において、ゲート電圧を印加して伝導層を擬１次元化す
る例も報告されている。
成したGaAs/AlGaAs選択ドープ構造電界効果トラジスタ
において、ゲート電圧を印加して伝導層を擬１次元化す
る例も報告されている。
１次元化により相互コンダクタンスが向上することが
確認されており、量子細線構造の電界効果トランジスタ
への期待を示している。
確認されており、量子細線構造の電界効果トランジスタ
への期待を示している。
擬１次元化動作層を得る最も簡単な方法は、２次元電
子ガス層をメサ構造にしてより細かないくつかの部分に
分割して、各動作層に共通したゲート電極を形成するこ
とである。
子ガス層をメサ構造にしてより細かないくつかの部分に
分割して、各動作層に共通したゲート電極を形成するこ
とである。
このときメサ部の溝で２次元電子ガスとゲート電極金
属とが直接に接触して、ゲート耐圧が低下し、ゲートリ
ーク電流が増大する。
属とが直接に接触して、ゲート耐圧が低下し、ゲートリ
ーク電流が増大する。
通常の選択ドープ構造２次元電子ガス電界効果トラン
ジスタの場合は、このような個所が少ないためほとんど
問題にならないが、細線擬１次元化動作層構造の場合は
重大問題である。
ジスタの場合は、このような個所が少ないためほとんど
問題にならないが、細線擬１次元化動作層構造の場合は
重大問題である。
さらに２次元電子ガス層構造でなく、通常のGaAs活性
層を用いる場合や、InGaAs/InAlAs系などの２次元電子
ガス構造を用いる場合はゲート耐圧劣化やゲートリーク
電流の増大が大きな欠点になっている。
層を用いる場合や、InGaAs/InAlAs系などの２次元電子
ガス構造を用いる場合はゲート耐圧劣化やゲートリーク
電流の増大が大きな欠点になっている。
本発明の目的は、このゲート耐圧劣化やゲートリーク
電流の増大をした電界効果トランジスタの構造を提供す
ることにある。
電流の増大をした電界効果トランジスタの構造を提供す
ることにある。
本発明の電界効果トランジスタは、半導体基板上の複
数のメサ部に設けられた動作層に共通するゲート電極が
形成され、前記メサ部にノンドープ化合物半導体からな
る側壁が形成されているものである。
数のメサ部に設けられた動作層に共通するゲート電極が
形成され、前記メサ部にノンドープ化合物半導体からな
る側壁が形成されているものである。
本発明の電界効果トランジスタにおいて、動作層を形
成しているメサ部に、絶縁膜となるノンドープ化合物半
導体を選択成長させて側壁を自己整合的に形成すること
により、ゲート耐圧劣化やゲートリーク電流の増大を解
消することができる。
成しているメサ部に、絶縁膜となるノンドープ化合物半
導体を選択成長させて側壁を自己整合的に形成すること
により、ゲート耐圧劣化やゲートリーク電流の増大を解
消することができる。
本発明の一実施例について、第１図（ａ）〜（ｉ）を
参照して説明する。
参照して説明する。
はじめに第１図（ａ）に示すように、半絶縁性GaAs基
板１の上にノンドープGaAsチャネル層２、厚さ300Å、
キャリア濃度３×1018cm-3の高濃度Ｎ型AlGaAs電子供給
層３、厚さ500Å、キャリア濃度３×1018cm-3の高濃度
Ｎ型GaAsキャップ層４を順次成長させる。
板１の上にノンドープGaAsチャネル層２、厚さ300Å、
キャリア濃度３×1018cm-3の高濃度Ｎ型AlGaAs電子供給
層３、厚さ500Å、キャリア濃度３×1018cm-3の高濃度
Ｎ型GaAsキャップ層４を順次成長させる。
つぎに第１図（ｂ）に示すように、全面に厚さ1000Å
の酸化シリコン膜10を堆積する。
の酸化シリコン膜10を堆積する。
つぎに第１図（ｃ）に示すように、レジスト11をマス
クとして酸化シリコン膜10を選択エッチングする。
クとして酸化シリコン膜10を選択エッチングする。
つぎに第１図（ｄ）に示すように、レジスト11を除去
してから酸化シリコン膜10をマスクとして、ノンドープ
GaAs層２に届く深さ800Å以上エッチングすることによ
り、高濃度Ｎ型GaAs層４、Ｎ型AlGaAs層３、ノンドープ
GaAs層２が積層したメサ部を形成する。
してから酸化シリコン膜10をマスクとして、ノンドープ
GaAs層２に届く深さ800Å以上エッチングすることによ
り、高濃度Ｎ型GaAs層４、Ｎ型AlGaAs層３、ノンドープ
GaAs層２が積層したメサ部を形成する。
つぎに第１図（ｅ）に示すように、酸化シリコン膜10
をマスクとして、例えば有機金属気相成長（MOCVD）法
により、800℃でノンドープAlGaAs層９を選択成長させ
る。
をマスクとして、例えば有機金属気相成長（MOCVD）法
により、800℃でノンドープAlGaAs層９を選択成長させ
る。
つぎに第１図（ｆ）に示すように、例えばCF4＋H2の
ようなハロゲン系混合ガスを用いたRIE法などの異方性
エッチングによりノンドープAlGaAs層９をエッチバック
して、メサ部にノンドープAlGaAs層９からなる側壁を形
成する。
ようなハロゲン系混合ガスを用いたRIE法などの異方性
エッチングによりノンドープAlGaAs層９をエッチバック
して、メサ部にノンドープAlGaAs層９からなる側壁を形
成する。
つぎに第１図（ｇ）に示すように、酸化シリコン膜10
をエッチングする。
をエッチングする。
つぎに第１図（ｈ）、（ｉ）に示すように、アルミニ
ウム（Al）からなるゲート電極６を形成してから、金ゲ
ルマニウム−ニッケル（AuGe−Ni）からなるソース電極
７、ドレイン電極８を形成して素子部が完成する。
ウム（Al）からなるゲート電極６を形成してから、金ゲ
ルマニウム−ニッケル（AuGe−Ni）からなるソース電極
７、ドレイン電極８を形成して素子部が完成する。
本実施例においてノンドープAlGaAs層９を選択成長さ
せるためのマスクとしては、酸化シリコン膜に限定する
ことなく、窒化シリコン膜などを用いることができる。
せるためのマスクとしては、酸化シリコン膜に限定する
ことなく、窒化シリコン膜などを用いることができる。
またGaAs/AlGaAsのヘテロ接合に限定することなく、
例えばInGaAs/InAlAsについてもInP基板を用いることに
より同様の効果を得ることができる。
例えばInGaAs/InAlAsについてもInP基板を用いることに
より同様の効果を得ることができる。
ゲート電極金属やソース−ドレイン電極金属を構成す
る材料についても、他の適切な材料を選択することがで
きる。
る材料についても、他の適切な材料を選択することがで
きる。
本発明の電界効果トランジスタにおいて、動作層が設
けられたメサ部に絶縁膜からなる側壁が、選択成長とエ
ッチバックにより自己整合的に形成されている。
けられたメサ部に絶縁膜からなる側壁が、選択成長とエ
ッチバックにより自己整合的に形成されている。
そのためメサ部を横断するゲート電極金属と動作層と
が直接接触することはなく、ゲート耐圧の劣化やゲート
リーク電流の増大の問題を解決することができた。
が直接接触することはなく、ゲート耐圧の劣化やゲート
リーク電流の増大の問題を解決することができた。
さらにピンチオフ特性が優れ、相互コンダクタンスが
高く、雑音指数の小さい量子細線構造の電界効果トラン
ジスタの構造が実現された。
高く、雑音指数の小さい量子細線構造の電界効果トラン
ジスタの構造が実現された。
第１図（ａ）〜（ｉ）は本発明の一実施例を製造工程順
に示す断面図、第２図は従来技術による量子細線構造を
示す断面図である。 １……半絶縁性GaAs基板、２……ノンドープGaAsチャネ
ル層、３……高濃度Ｎ型AlGaAs電子供給層、４……高濃
度Ｎ型キャップ層、５……２次元電子ガス、６……ゲー
ト電極、７……ソース電極、８……ドレイン電極、９…
…ノンドープAlGaAs層、10……酸化シリコン膜、11……
レジスト。
に示す断面図、第２図は従来技術による量子細線構造を
示す断面図である。 １……半絶縁性GaAs基板、２……ノンドープGaAsチャネ
ル層、３……高濃度Ｎ型AlGaAs電子供給層、４……高濃
度Ｎ型キャップ層、５……２次元電子ガス、６……ゲー
ト電極、７……ソース電極、８……ドレイン電極、９…
…ノンドープAlGaAs層、10……酸化シリコン膜、11……
レジスト。
Claims (1)
- 【請求項１】半導体基板上の複数のメサ部に設けられた
動作層に共通するゲート電極が形成されている電界効果
トランジスタにおいて、前記メサ部に絶縁性のノンドー
プ化合物半導体からなる側壁が形成されていることを特
徴とする電界効果トランンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172210A JP2658513B2 (ja) | 1990-06-29 | 1990-06-29 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172210A JP2658513B2 (ja) | 1990-06-29 | 1990-06-29 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461382A JPH0461382A (ja) | 1992-02-27 |
| JP2658513B2 true JP2658513B2 (ja) | 1997-09-30 |
Family
ID=15937635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172210A Expired - Fee Related JP2658513B2 (ja) | 1990-06-29 | 1990-06-29 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658513B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5879816B2 (ja) * | 2011-08-19 | 2016-03-08 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594999B2 (ja) * | 1987-12-25 | 1997-03-26 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH01208871A (ja) * | 1988-02-16 | 1989-08-22 | Sumitomo Electric Ind Ltd | 量子細線構造およびその形成方法 |
-
1990
- 1990-06-29 JP JP2172210A patent/JP2658513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461382A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0549373B1 (en) | Tunnel transistor and method of manufacturing same | |
| JPH05275463A (ja) | 半導体装置 | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5448086A (en) | Field effect transistor | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| US5311045A (en) | Field effect devices with ultra-short gates | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| CA2055665C (en) | Field effect transistor | |
| JP3020578B2 (ja) | 半導体装置 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2757758B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| KR940010916B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JP2701567B2 (ja) | 電界効果トランジスタ | |
| JPH04241431A (ja) | 電界効果トランジスタ | |
| JPS60210879A (ja) | 電界効果トランジスタ | |
| JPH05102197A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |