JP2757758B2 - トンネルトランジスタおよびその製造方法 - Google Patents
トンネルトランジスタおよびその製造方法Info
- Publication number
- JP2757758B2 JP2757758B2 JP2070794A JP2070794A JP2757758B2 JP 2757758 B2 JP2757758 B2 JP 2757758B2 JP 2070794 A JP2070794 A JP 2070794A JP 2070794 A JP2070794 A JP 2070794A JP 2757758 B2 JP2757758 B2 JP 2757758B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gaas
- conductivity type
- forming
- degenerated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高集積化，高速動作が
可能なトンネル現象利用のトランジスタに関するもので
ある。
可能なトンネル現象利用のトランジスタに関するもので
ある。
【０００２】
【従来の技術】半導体表面におけるｐ+ −ｎ+ 接合での
トンネル現象を利用し、通常のＳｉＭＯＳＦＥＴやＧａ
Ａｓ ＭＥＳＦＥＴとは動作原理の異なるトランジスタ
としてトンネルトランジスタが提案されている。このデ
バイスについては、例えば、馬場，植村らによる特開平
５−１７５４９４号公報に記載されている。このトラン
ジスタはＭＯＳＦＥＴの微細化の極限で問題となってく
るアバランシーやトンネル効果を積極的に利用したもの
であり、高集積化を可能にする。この従来のトンネルト
ランジスタの構造と動作をその構造図を元に簡単に説明
する。
トンネル現象を利用し、通常のＳｉＭＯＳＦＥＴやＧａ
Ａｓ ＭＥＳＦＥＴとは動作原理の異なるトランジスタ
としてトンネルトランジスタが提案されている。このデ
バイスについては、例えば、馬場，植村らによる特開平
５−１７５４９４号公報に記載されている。このトラン
ジスタはＭＯＳＦＥＴの微細化の極限で問題となってく
るアバランシーやトンネル効果を積極的に利用したもの
であり、高集積化を可能にする。この従来のトンネルト
ランジスタの構造と動作をその構造図を元に簡単に説明
する。
【０００３】図２は従来のトンネルトランジスタの構造
模式図である。この従来のトンネルトランジスタは、縮
退していない基板１と、一導電型を有し縮退している第
１の半導体２と、縮退していない第２の半導体３と、第
１の半導体２と反対の導電型を有する第３の半導体４
と、第２の半導体３上に設けられた第５の半導体６と、
第５の半導体６上に設けられたゲート電極７と、第１の
半導体２とオーミック接触を形成するソース電極８と、
第３の半導体４とオーミック接触を形成するドレイン電
極９とから構成されている。
模式図である。この従来のトンネルトランジスタは、縮
退していない基板１と、一導電型を有し縮退している第
１の半導体２と、縮退していない第２の半導体３と、第
１の半導体２と反対の導電型を有する第３の半導体４
と、第２の半導体３上に設けられた第５の半導体６と、
第５の半導体６上に設けられたゲート電極７と、第１の
半導体２とオーミック接触を形成するソース電極８と、
第３の半導体４とオーミック接触を形成するドレイン電
極９とから構成されている。
【０００４】この従来のトンネルトランジスタの動作に
ついて、基板１に半絶縁性ＧａＡｓ、第１の半導体２に
ｎ+ −ＧａＡｓ、第２の半導体３にアンドープＧａＡ
ｓ、第３の半導体４にｐ+ −ＧａＡｓ、第５の半導体６
にｎ−Ａｌ0.3 Ｇａ0.7 Ａｓ、ゲート電極７にＡｌ、ソ
ース電極８にＡｕＧｅ、ドレイン電極９にＡｕＺｎを用
いた例に説明する。
ついて、基板１に半絶縁性ＧａＡｓ、第１の半導体２に
ｎ+ −ＧａＡｓ、第２の半導体３にアンドープＧａＡ
ｓ、第３の半導体４にｐ+ −ＧａＡｓ、第５の半導体６
にｎ−Ａｌ0.3 Ｇａ0.7 Ａｓ、ゲート電極７にＡｌ、ソ
ース電極８にＡｕＧｅ、ドレイン電極９にＡｕＺｎを用
いた例に説明する。
【０００５】第５の半導体６にｎ型のイオン化不純物が
添加してあるため、第２の半導体（アンドープＧａＡ
ｓ）表面には変調ドープ構造により二次元電子ガスが蓄
積している。この二次元電子ガスの濃度が高く第２の半
導体表面が縮退していると、第３の半導体であるｐ+ −
ＧａＡｓ層との間に江崎ダイオード（トンネルダイオー
ド）と同様の接合が形成される。この状態でソース・ド
レイン間に電圧を印加するとトンネル電流が流れる。二
次元電子ガスの濃度によりトンネル障壁幅が変わり、ト
ンネル電流が変調を受けるが、この二次元電子ガス濃度
はゲート電圧により制御することができるのでトランジ
スタ動作が実現される。
添加してあるため、第２の半導体（アンドープＧａＡ
ｓ）表面には変調ドープ構造により二次元電子ガスが蓄
積している。この二次元電子ガスの濃度が高く第２の半
導体表面が縮退していると、第３の半導体であるｐ+ −
ＧａＡｓ層との間に江崎ダイオード（トンネルダイオー
ド）と同様の接合が形成される。この状態でソース・ド
レイン間に電圧を印加するとトンネル電流が流れる。二
次元電子ガスの濃度によりトンネル障壁幅が変わり、ト
ンネル電流が変調を受けるが、この二次元電子ガス濃度
はゲート電圧により制御することができるのでトランジ
スタ動作が実現される。
【０００６】
【発明が解決しようとする課題】図２の従来のトンネル
トランジスタでは、第５の半導体へ不純物を添加するこ
とにより、第２の半導体表面に二次元電子ガスを蓄積さ
せるため、より高濃度の電子を蓄積させるにはこの不純
物の添加量を大きくする必要がある。ところが、この不
純物の添加量には限界があり、二次元電子ガス濃度は制
限される。しかも、不純物の添加量が大きいとゲートの
絶縁性が悪くなり、ゲートリーク電流が増加する。その
ため、高電流密度動作は困難である。
トランジスタでは、第５の半導体へ不純物を添加するこ
とにより、第２の半導体表面に二次元電子ガスを蓄積さ
せるため、より高濃度の電子を蓄積させるにはこの不純
物の添加量を大きくする必要がある。ところが、この不
純物の添加量には限界があり、二次元電子ガス濃度は制
限される。しかも、不純物の添加量が大きいとゲートの
絶縁性が悪くなり、ゲートリーク電流が増加する。その
ため、高電流密度動作は困難である。
【０００７】本発明の目的は、トンネル電流密度を増加
させることのできるトンネルトランジスタを提供するこ
とにある。
させることのできるトンネルトランジスタを提供するこ
とにある。
【０００８】本発明の他の目的は、トンネル電流密度を
増加させることのできるトンネルトランジスタの製造方
法を提供することにある。
増加させることのできるトンネルトランジスタの製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のトランジスタ
は、基板上の一部に一導電型を有する縮退した第１の半
導体、縮退していない第２の半導体、前記第１の半導体
と反対の導電型を有し縮退した第３の半導体との積層構
造を有し、少なくとも前記第２の半導体の露出表面に第
１の半導体と同一の導電型を有し、前記第２の半導体よ
りも禁止帯幅が同じもしくは狭い材料からなり、第３の
半導体上に接している部分は完全に空乏化する程度の厚
さを有する縮退した第４の半導体、この半導体層上に前
記第４の半導体よりも禁止帯幅の広い第５の半導体層、
この半導体層上のショットキー電極を有し、前記第１の
半導体と第３の半導体にそれぞれオーミック接合を形成
する一対の電極を有することを特徴としている。
は、基板上の一部に一導電型を有する縮退した第１の半
導体、縮退していない第２の半導体、前記第１の半導体
と反対の導電型を有し縮退した第３の半導体との積層構
造を有し、少なくとも前記第２の半導体の露出表面に第
１の半導体と同一の導電型を有し、前記第２の半導体よ
りも禁止帯幅が同じもしくは狭い材料からなり、第３の
半導体上に接している部分は完全に空乏化する程度の厚
さを有する縮退した第４の半導体、この半導体層上に前
記第４の半導体よりも禁止帯幅の広い第５の半導体層、
この半導体層上のショットキー電極を有し、前記第１の
半導体と第３の半導体にそれぞれオーミック接合を形成
する一対の電極を有することを特徴としている。
【００１０】本発明のトンネルトランジスタの製造方法
は、基板上に、一導電型を有する縮退した第１の半導体
と、縮退していない第２の半導体と、前記第１の半導体
と反対の導電型を有し縮退した第３の半導体とを積層す
る工程と、ドレイン領域をメサ形状に残し、前記第１の
半導体の一部を露出させる工程と、以上の構造の表面
に、チャネル層となる第４の半導体と、ゲート絶縁層と
なる第５の半導体と、ゲート電極金属との積層構造を形
成する工程と、 前記積層構造を、ゲート電極形状にエッ
チングする工程と、前記露出された第１の半導体上にソ
ース電極を形成する工程と、前記第３の半導体上に、ド
レイン電極を形成する工程とを、含むことを特徴として
いる。
は、基板上に、一導電型を有する縮退した第１の半導体
と、縮退していない第２の半導体と、前記第１の半導体
と反対の導電型を有し縮退した第３の半導体とを積層す
る工程と、ドレイン領域をメサ形状に残し、前記第１の
半導体の一部を露出させる工程と、以上の構造の表面
に、チャネル層となる第４の半導体と、ゲート絶縁層と
なる第５の半導体と、ゲート電極金属との積層構造を形
成する工程と、 前記積層構造を、ゲート電極形状にエッ
チングする工程と、前記露出された第１の半導体上にソ
ース電極を形成する工程と、前記第３の半導体上に、ド
レイン電極を形成する工程とを、含むことを特徴として
いる。
【００１１】
【作用】従来のトンネルトランジスタの第２の半導体露
出表面上に新たに、第４の半導体を挿入することによ
り、ドレイン領域である第３の半導体と第４の半導体と
の間にバンド間トンネル接合が形成され、第４の半導体
はチャネルとして働く。メサエッチングにより第３の半
導体が接合部において先鋭化しているため、第３と第４
の半導体間の電界強度が増大し、トンネル電流が増す。
出表面上に新たに、第４の半導体を挿入することによ
り、ドレイン領域である第３の半導体と第４の半導体と
の間にバンド間トンネル接合が形成され、第４の半導体
はチャネルとして働く。メサエッチングにより第３の半
導体が接合部において先鋭化しているため、第３と第４
の半導体間の電界強度が増大し、トンネル電流が増す。
【００１２】
【実施例】以下、本発明について実施例を示す図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１３】図１は本発明の実施例を示す模式図であ
る。図１において図２と同じ記号は図３と同等物で同一
機能を果たすものである。
る。図１において図２と同じ記号は図３と同等物で同一
機能を果たすものである。
【００１４】このトンネルトランジスタは、基板１上の
一部に一導電型を有する縮退した第１の半導体２と、縮
退していない第２の半導体３と、第１の半導体２と反対
の導電型を有し縮退した第３の半導体４との積層構造を
有し、第２の半導体３の露出表面に第１の半導体と同一
の導電型を有し、第２の半導体よりも禁止帯幅が同じも
しくは狭い材料からなり、第３の半導体４上に接してい
る部分は完全に空乏化する程度の厚さを有する縮退した
第４の半導体５と、この半導体層上に第４の半導体より
も禁止帯幅の広い第５の半導体層６と、この半導体層上
のショットキー電極であるゲート電極７と、第１の半導
体２にオーミック接合を形成するソース電極８と、第３
の半導体４にオーミック接合を形成するドレイン電極９
とを有している。
一部に一導電型を有する縮退した第１の半導体２と、縮
退していない第２の半導体３と、第１の半導体２と反対
の導電型を有し縮退した第３の半導体４との積層構造を
有し、第２の半導体３の露出表面に第１の半導体と同一
の導電型を有し、第２の半導体よりも禁止帯幅が同じも
しくは狭い材料からなり、第３の半導体４上に接してい
る部分は完全に空乏化する程度の厚さを有する縮退した
第４の半導体５と、この半導体層上に第４の半導体より
も禁止帯幅の広い第５の半導体層６と、この半導体層上
のショットキー電極であるゲート電極７と、第１の半導
体２にオーミック接合を形成するソース電極８と、第３
の半導体４にオーミック接合を形成するドレイン電極９
とを有している。
【００１５】一例として、基板１に半絶縁性ＧａＡｓ、
第１の半導体２にｎ+ −ＧａＡｓ、第２の半導体３にア
ンドープＧａＡｓ、第３の半導体４にｐ+ −ＧａＡｓ、
第４の半導体５にｎ+ −ＧａＡｓ、第５の半導体６にア
ンドープＡｌ0.3 Ｇａ0.7 Ａｓ、ゲート電極７にＡｌ、
ソース電極８にＡｕＧｅ、ドレイン電極９にＡｕＺｎを
用いる。
第１の半導体２にｎ+ −ＧａＡｓ、第２の半導体３にア
ンドープＧａＡｓ、第３の半導体４にｐ+ −ＧａＡｓ、
第４の半導体５にｎ+ −ＧａＡｓ、第５の半導体６にア
ンドープＡｌ0.3 Ｇａ0.7 Ａｓ、ゲート電極７にＡｌ、
ソース電極８にＡｕＧｅ、ドレイン電極９にＡｕＺｎを
用いる。
【００１６】第４の半導体５は第１，第２および第３の
半導体２，３，４に接しているが、第３の半導体４に接
している部分は完全に空乏化するように第４の半導体５
のキャリア濃度と厚さを適当に選ぶ。このとき、第３の
半導体４と第２の半導体３上の第４の半導体５との間に
バンド間トンネル接合が形成される。メサエッチングに
より第３の半導体４がトンネル接合部で先鋭化している
ため、電界集中が生じ、大きなトンネル電流が流れる。
第２の半導体３上の第４の半導体５はチャネルとして作
用し、ソースの第１の半導体２に接する。ゲート電圧に
より、第４の半導体のキャリア濃度を変化させることが
でき、トンネル電流を変調できる。
半導体２，３，４に接しているが、第３の半導体４に接
している部分は完全に空乏化するように第４の半導体５
のキャリア濃度と厚さを適当に選ぶ。このとき、第３の
半導体４と第２の半導体３上の第４の半導体５との間に
バンド間トンネル接合が形成される。メサエッチングに
より第３の半導体４がトンネル接合部で先鋭化している
ため、電界集中が生じ、大きなトンネル電流が流れる。
第２の半導体３上の第４の半導体５はチャネルとして作
用し、ソースの第１の半導体２に接する。ゲート電圧に
より、第４の半導体のキャリア濃度を変化させることが
でき、トンネル電流を変調できる。
【００１７】このような構造のトンネルトランジスタ
は、次のようにして作製する。
は、次のようにして作製する。
【００１８】まず、図３に示すように、基板１をＭＢＥ
装置に導入し、基板１上に分子線エピタキシャル法によ
り第１の半導体２，第２の半導体３，第３の半導体４と
して、ｎ+ −ＧａＡｓ（１×１０19ｃｍ-3，３００ｎ
ｍ）、アンドープＧａＡｓ（２００ｎｍ）、ｐ+ −Ｇａ
Ａｓ（５×１０19ｃｍ-3，１００ｎｍ）を基板温度５２
０℃で順次成長する。
装置に導入し、基板１上に分子線エピタキシャル法によ
り第１の半導体２，第２の半導体３，第３の半導体４と
して、ｎ+ −ＧａＡｓ（１×１０19ｃｍ-3，３００ｎ
ｍ）、アンドープＧａＡｓ（２００ｎｍ）、ｐ+ −Ｇａ
Ａｓ（５×１０19ｃｍ-3，１００ｎｍ）を基板温度５２
０℃で順次成長する。
【００１９】次に、図４に示すようにリソグラフィとエ
ッチングにより、ドレイン領域をメサ形状に残し、第１
の半導体２であるｎ+ −ＧａＡｓの一部を露出させる。
ッチングにより、ドレイン領域をメサ形状に残し、第１
の半導体２であるｎ+ −ＧａＡｓの一部を露出させる。
【００２０】有機洗浄によるクリーニングを行った後、
再び試料をＭＢＥ装置に導入し、図５に示すように、構
造表面にチャネル層となる第４の半導体５のｎ+ −Ｇａ
Ａｓ（１×１０19ｃｍ-3，１．２ｎｍ）、およびゲート
絶縁層となる第５の半導体６のアンドープＡｌ0.3 Ｇａ
0.7 Ａｓ（４０ｎｍ）を再成長させ、その後、ゲート電
極のＡｌを蒸着する。
再び試料をＭＢＥ装置に導入し、図５に示すように、構
造表面にチャネル層となる第４の半導体５のｎ+ −Ｇａ
Ａｓ（１×１０19ｃｍ-3，１．２ｎｍ）、およびゲート
絶縁層となる第５の半導体６のアンドープＡｌ0.3 Ｇａ
0.7 Ａｓ（４０ｎｍ）を再成長させ、その後、ゲート電
極のＡｌを蒸着する。
【００２１】次に、図６に示すように、Ａｌおよびｉ−
Ａｌ0.3 Ｇａ0.7 Ａｓ／ｎ+ −ＧａＡｓ層をゲート電極
７の形状にエッチングする。
Ａｌ0.3 Ｇａ0.7 Ａｓ／ｎ+ −ＧａＡｓ層をゲート電極
７の形状にエッチングする。
【００２２】次に、図７に示すように、リフトオフによ
り、ＡｕＧｅを第１の半導体２のｎ+ −ＧａＡｓ上に形
成し、アロイすることでソース電極８とする。最後にリ
フトオフによりドレイン電極であるＡｕＺｎをｐ+ −Ｇ
ａＡｓ上に形成し、トンネルトランジスタの作製を完了
する。
り、ＡｕＧｅを第１の半導体２のｎ+ −ＧａＡｓ上に形
成し、アロイすることでソース電極８とする。最後にリ
フトオフによりドレイン電極であるＡｕＺｎをｐ+ −Ｇ
ａＡｓ上に形成し、トンネルトランジスタの作製を完了
する。
【００２３】作製したトランジスタは順方向バイアス下
でゲート電圧に依存した負性抵抗特性を示した。得られ
たピーク電流値はゲート電圧が０．６Ｖのときおよそ
３．５μＡ／μｍであった。
でゲート電圧に依存した負性抵抗特性を示した。得られ
たピーク電流値はゲート電圧が０．６Ｖのときおよそ
３．５μＡ／μｍであった。
【００２４】以上の本発明の実施例では第１の半導体、
第４の半導体の導電型としてｎ型、第３の半導体として
ｐ型のものしか示さなかったが、これらの導電型を逆に
しても同様の動作が得られる。また、第５の半導体の代
りに第４の半導体よりも禁止帯幅の大きい絶縁層を用
い、金属／絶縁膜／半導体（ＭＩＳ）構造としてもよ
い。さらに、用いる材料として、ＧａＡｓ／ＡｌＧａＡ
ｓ系以外にも、ＳｉＧｅ／Ｓｉ、Ｇｅ／ＧａＡｓ、Ｉｎ
ＧａＡｓ／ＩｎＡｌＡｓ、ＧａＳｂ／ＡｌＧａＳｂなど
他の半導体でも本発明が適用できることは明らかであ
る。
第４の半導体の導電型としてｎ型、第３の半導体として
ｐ型のものしか示さなかったが、これらの導電型を逆に
しても同様の動作が得られる。また、第５の半導体の代
りに第４の半導体よりも禁止帯幅の大きい絶縁層を用
い、金属／絶縁膜／半導体（ＭＩＳ）構造としてもよ
い。さらに、用いる材料として、ＧａＡｓ／ＡｌＧａＡ
ｓ系以外にも、ＳｉＧｅ／Ｓｉ、Ｇｅ／ＧａＡｓ、Ｉｎ
ＧａＡｓ／ＩｎＡｌＡｓ、ＧａＳｂ／ＡｌＧａＳｂなど
他の半導体でも本発明が適用できることは明らかであ
る。
【００２５】
【発明の効果】本発明のトンネルトランジスタの構造に
より、トンネル電流密度が増加する。従来の構造に比
べ、電流密度はおよそ１００倍に増加した。
より、トンネル電流密度が増加する。従来の構造に比
べ、電流密度はおよそ１００倍に増加した。
【図１】本発明の一実施例のトンネルトランジスタを示
す断面模式図である。
す断面模式図である。
【図２】従来のトンネルトランジスタの断面模式図であ
る。
る。
【図３】図１のトンネルトランジスタの製造方法を示す
断面模式図である。
断面模式図である。
【図４】図１のトンネルトランジスタの製造方法を示す
断面模式図である。
断面模式図である。
【図５】図１のトンネルトランジスタの製造方法を示す
断面模式図である。
断面模式図である。
【図６】図１のトンネルトランジスタの製造方法を示す
断面模式図である。
断面模式図である。
【図７】図１のトンネルトランジスタの製造方法を示す
断面模式図である。
断面模式図である。
１ 基板 ２ 第１の半導体 ３ 第２の半導体 ４ 第３の半導体 ５ 第４の半導体 ６ 第５の半導体 ７ ゲート電極 ８ ソース電極 ９ ドレイン電極
Claims (6)
- 【請求項１】基板上の一部に、一導電型を有する縮退し
た第１の半導体と、縮退していない第２の半導体と、前
記第１の半導体と反対の導電型を有し縮退した第３の半
導体との積層構造を有し、少なくとも前記第２の半導体
の露出表面に第１の半導体と同一の導電型を有し、前記
第２の半導体よりも禁止帯幅が同じもしくは狭い材料か
らなり、第３の半導体上に接している部分は完全に空乏
化する程度の厚さを有する縮退した第４の半導体と、前
記第４の半導体の層上に前記第４の半導体よりも禁止帯
幅の広い第５の半導体の層と、前記第５の半導体の層上
のショットキー電極と、前記第１の半導体と第３の半導
体にそれぞれオーミック接合を形成する一対の電極とを
有することを特徴とするトンネルトランジスタ。 - 【請求項２】基板上の一部に、一導電型を有する縮退し
た第１の半導体と、縮退していない第２の半導体と、前
記第１の半導体と反対の導電型を有し縮退した第３の半
導体との積層構造を有し、少なくとも前記第２の半導体
の露出表面に第１の半導体と同一の導電型を有し、前記
第２の半導体よりも禁止帯幅が同じもしくは狭い材料か
らなり、第３の半導体上に接している部分は完全に空乏
化する程度の厚さを有する縮退した第４の半導体と、前
記第４の半導体の層上に前記第４の半導体よりも禁止帯
幅の広い材料からなる絶縁層と、前記絶縁層上のゲート
電極と、前記第１の半導体と第３の半導体にそれぞれオ
ーミック接合を形成する一対の電極とを有することを特
徴とするトンネルトランジスタ。 - 【請求項３】前記基板は半絶縁性ＧａＡｓ、前記第１の
半導体はｎ+ −ＧａＡｓ、前記第２の半導体はアンドー
プＧａＡｓ、前記第３の半導体はｐ+ −ＧａＡｓ、前記
第４の半導体はｎ+ −ＧａＡｓ、前記第５の半導体はア
ンドープＡｌ0.3 Ｇａ0.7 Ａｓであることを特徴とする
請求項１記載のトンネルトランジスタ。 - 【請求項４】基板上に、一導電型を有する縮退した第１
の半導体と、縮退していない第２の半導体と、前記第１
の半導体と反対の導電型を有し縮退した第３の半導体と
を積層する工程と、 ドレイン領域をメサ形状に残し、前記第１の半導体の一
部を露出させる工程と、 以上の構造の表面に、チャネル層となる第４の半導体
と、ゲート絶縁層となる第５の半導体と、ゲート電極金
属との積層構造を形成する工程と、 前記積層構造を、ゲート電極形状にエッチングする工程
と、 前記露出された第１の半導体上にソース電極を形成する
工程と、 前記第３の半導体上に、ドレイン電極を形成する工程と
を、 含むことを特徴とするトンネルトランジスタの製造方
法。 - 【請求項５】基板上に、一導電型を有する縮退した第１
の半導体と、縮退していない第２の半導体と、前記第１
の半導体と反対の導電型を有し縮退した第３の半導体と
を積層する工程と、 前記積層構造をメサエッチングする工程と、 露出したメサの側面上にチャネル層となる第４の半導体
を形成する工程と、 前記第４の半導体上に、ゲート絶縁層となる第５の半導
体を形成する工程と、 前記第５の半導体上にゲート電極を形成する工程と、 前記露出された第１の半導体上にソース電極を形成する
工程と、 前記第３の半導体上に、ドレイン電極を形成する工程と
を、 含むことを特徴とするトンネルトランジスタの製造方
法。 - 【請求項６】前記基板は半絶縁性ＧａＡｓ、前記第１の
半導体はｎ+ −ＧａＡｓ、前記第２の半導体はアンドー
プＧａＡｓ、前記第３の半導体はｐ+ −ＧａＡｓ、前記
第４の半導体はｎ+ −ＧａＡｓ、前記第５の半導体はア
ンドープＡｌ0.3 Ｇａ0.7 Ａｓであることを特徴とする
請求項４または５記載のトンネルトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070794A JP2757758B2 (ja) | 1994-02-18 | 1994-02-18 | トンネルトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070794A JP2757758B2 (ja) | 1994-02-18 | 1994-02-18 | トンネルトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07231101A JPH07231101A (ja) | 1995-08-29 |
| JP2757758B2 true JP2757758B2 (ja) | 1998-05-25 |
Family
ID=12034625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070794A Expired - Lifetime JP2757758B2 (ja) | 1994-02-18 | 1994-02-18 | トンネルトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757758B2 (ja) |
-
1994
- 1994-02-18 JP JP2070794A patent/JP2757758B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07231101A (ja) | 1995-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2773487B2 (ja) | トンネルトランジスタ | |
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| JP2661555B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5448086A (en) | Field effect transistor | |
| US6528370B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2630252B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2768097B2 (ja) | トンネルトランジスタ | |
| JP2757758B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2687907B2 (ja) | トンネルトランジスタの製造方法 | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
| JPH0818033A (ja) | 負性微分抵抗ｆｅｔ | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2861590B2 (ja) | トンネルトランジスタ | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20140313 |
|
| EXPY | Cancellation because of completion of term |