JPH0684959A - 高電子移動度電界効果半導体装置 - Google Patents
高電子移動度電界効果半導体装置Info
- Publication number
- JPH0684959A JPH0684959A JP23793392A JP23793392A JPH0684959A JP H0684959 A JPH0684959 A JP H0684959A JP 23793392 A JP23793392 A JP 23793392A JP 23793392 A JP23793392 A JP 23793392A JP H0684959 A JPH0684959 A JP H0684959A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- semiconductor device
- inas
- electron mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高電子移動度電界効果半導体装置に関し、歪
層の組成比と層厚との関係で、ヘテロ界面近傍に於ける
組成比を大とすることで電子親和力の差を大きくして
も、結晶欠陥の導入がなく、高品質のヘテロ構造とな
り、２ＤＥＧ濃度が十分に高く、従って、低雑音特性が
優れているものを得られるようにする。 【構成】 半絶縁性ＧａＡｓ基板１上に順に積層したＧ
ａＡｓバッファ層２及びＩｎＧａＡｓチャネル層３及び
ＩｎＡｓチャネル層９及びＩｎＧａＡｓチャネル層３及
びＡｌＧａＡｓキャリヤ供給層４及び前記ＡｌＧａＡｓ
キャリヤ供給層４と同導電型のＧａＡｓキャップ層５を
含む多層ヘテロ構造と、前記ＧａＡｓキャップ層５にコ
ンタクトすると共に間隔をおいて配設されたソース電極
６及びドレイン電極７と、前記ソース電極６とドレイン
電極７との間に在って前記ＡｌＧａＡｓキャリヤ供給層
４にコンタクトするゲート電極８とを備える。
層の組成比と層厚との関係で、ヘテロ界面近傍に於ける
組成比を大とすることで電子親和力の差を大きくして
も、結晶欠陥の導入がなく、高品質のヘテロ構造とな
り、２ＤＥＧ濃度が十分に高く、従って、低雑音特性が
優れているものを得られるようにする。 【構成】 半絶縁性ＧａＡｓ基板１上に順に積層したＧ
ａＡｓバッファ層２及びＩｎＧａＡｓチャネル層３及び
ＩｎＡｓチャネル層９及びＩｎＧａＡｓチャネル層３及
びＡｌＧａＡｓキャリヤ供給層４及び前記ＡｌＧａＡｓ
キャリヤ供給層４と同導電型のＧａＡｓキャップ層５を
含む多層ヘテロ構造と、前記ＧａＡｓキャップ層５にコ
ンタクトすると共に間隔をおいて配設されたソース電極
６及びドレイン電極７と、前記ソース電極６とドレイン
電極７との間に在って前記ＡｌＧａＡｓキャリヤ供給層
４にコンタクトするゲート電極８とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、二次元電子ガス層をチ
ャネルとして利用する電界効果半導体装置、即ち、高電
子移動度電界効果半導体装置の改良に関する。
ャネルとして利用する電界効果半導体装置、即ち、高電
子移動度電界効果半導体装置の改良に関する。
【０００２】現在、単結晶半導体基板上に多層或いはヘ
テロ構造をなすエピタキシャル成長半導体層を成長さ
せ、新しい電子デバイスや光デバイスが実現されてい
る。例えば、ＧａＡｓ層及びＳｉドーピングＡｌＧａＡ
ｓ層からなるヘテロ・エピタキシャル構造、即ちＧａＡ
ｓ／ＡｌＧａＡｓヘテロ・エピタキシャル構造は、ヘテ
ロ界面に於けるＧａＡｓ層側に高い電子移動度をもった
二次元電子ガス（２ＤＥＧ）層が生成されるので、この
２ＤＥＧ層をチャネルに利用する電界効果トランジスタ
がＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌ
ｉｔｙ ｔｒａｎｓｉｓｔｏｒ）である。
テロ構造をなすエピタキシャル成長半導体層を成長さ
せ、新しい電子デバイスや光デバイスが実現されてい
る。例えば、ＧａＡｓ層及びＳｉドーピングＡｌＧａＡ
ｓ層からなるヘテロ・エピタキシャル構造、即ちＧａＡ
ｓ／ＡｌＧａＡｓヘテロ・エピタキシャル構造は、ヘテ
ロ界面に於けるＧａＡｓ層側に高い電子移動度をもった
二次元電子ガス（２ＤＥＧ）層が生成されるので、この
２ＤＥＧ層をチャネルに利用する電界効果トランジスタ
がＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌ
ｉｔｙ ｔｒａｎｓｉｓｔｏｒ）である。
【０００３】このＨＥＭＴは、エピタキシャル成長技術
の進歩に起因して初めて実現された新しい電子デバイス
の一つであって、その優れた低雑音特性を活かして、例
えば衛星通信や衛星放送に於ける増幅器として活躍して
いるのであるが、未だ改良されなければならない点が存
在している。
の進歩に起因して初めて実現された新しい電子デバイス
の一つであって、その優れた低雑音特性を活かして、例
えば衛星通信や衛星放送に於ける増幅器として活躍して
いるのであるが、未だ改良されなければならない点が存
在している。
【０００４】
【従来の技術】従来のＨＥＭＴに於いては、２ＤＥＧ層
に於ける二次元電子ガス濃度を大きくする為、ＡｌＧａ
Ａｓ層に対するＳｉのドーピング濃度を高めたり、Ｇａ
ＡｓとＡｌＧａＡｓとの間の電子親和力の差を大きくす
る、即ち、ＡｌＧａＡｓに於けるＡｌＡｓの組成比を大
きくするなどの試みがなされている。
に於ける二次元電子ガス濃度を大きくする為、ＡｌＧａ
Ａｓ層に対するＳｉのドーピング濃度を高めたり、Ｇａ
ＡｓとＡｌＧａＡｓとの間の電子親和力の差を大きくす
る、即ち、ＡｌＧａＡｓに於けるＡｌＡｓの組成比を大
きくするなどの試みがなされている。
【０００５】然しながら、ＡｌＧａＡｓ層には、Ｓｉド
ナー不純物に起因する深い電子トラップ準位でなるＤＸ
センタが存在し、前記したようにＳｉのドーピング濃度
を高めたり、ＡｌＡｓの組成比を大きくした場合、この
ＤＸセンタの濃度が増大する為、ＨＥＭＴの電気的特性
が却って劣化することが知られている。
ナー不純物に起因する深い電子トラップ準位でなるＤＸ
センタが存在し、前記したようにＳｉのドーピング濃度
を高めたり、ＡｌＡｓの組成比を大きくした場合、この
ＤＸセンタの濃度が増大する為、ＨＥＭＴの電気的特性
が却って劣化することが知られている。
【０００６】この問題を解決する為の方法として、Ｇａ
Ａｓ／ＡｌＡｓヘテロ構造に替え、二次元電子ガス層が
生成されるチャネル層をＧａＡｓに比較して更に電子親
和力が大きいＩｎＧａＡｓとしたＩｎＧａＡｓ／ＡｌＧ
ａＡｓヘテロ構造が現れている。
Ａｓ／ＡｌＡｓヘテロ構造に替え、二次元電子ガス層が
生成されるチャネル層をＧａＡｓに比較して更に電子親
和力が大きいＩｎＧａＡｓとしたＩｎＧａＡｓ／ＡｌＧ
ａＡｓヘテロ構造が現れている。
【０００７】図８はＩｎＧａＡｓ／ＡｌＧａＡｓヘテロ
構造を用いたＨＥＭＴを表す要部切断側面図である。図
中、１は半絶縁性ＧａＡｓ基板、２はノンドープＧａＡ
ｓバッファ層、３はノンドープＩｎＧａＡｓチャネル
層、４はｎ型ＡｌＧａＡｓキャリヤ供給層、５はｎ型Ｇ
ａＡｓキャップ層、６はソース電極、７はドレイン電
極、８はゲート電極をそれぞれ示している。
構造を用いたＨＥＭＴを表す要部切断側面図である。図
中、１は半絶縁性ＧａＡｓ基板、２はノンドープＧａＡ
ｓバッファ層、３はノンドープＩｎＧａＡｓチャネル
層、４はｎ型ＡｌＧａＡｓキャリヤ供給層、５はｎ型Ｇ
ａＡｓキャップ層、６はソース電極、７はドレイン電
極、８はゲート電極をそれぞれ示している。
【０００８】このＨＥＭＴに於いて、ノンドープＩｎＧ
ａＡｓチャネル層３は、厚さ例えば１００〔Å〕〜２０
０〔Å〕であって、実際にはＩｎy Ｇａ1-y Ａｓ（０．
１≦ｙ≦０．２５）を材料とし、ｎ型ＡｌＧａＡｓキャ
リヤ供給層４との界面近傍に生成される２ＤＥＧをチャ
ネル電流として用いるものである。
ａＡｓチャネル層３は、厚さ例えば１００〔Å〕〜２０
０〔Å〕であって、実際にはＩｎy Ｇａ1-y Ａｓ（０．
１≦ｙ≦０．２５）を材料とし、ｎ型ＡｌＧａＡｓキャ
リヤ供給層４との界面近傍に生成される２ＤＥＧをチャ
ネル電流として用いるものである。
【０００９】通常、ＩｎＧａＡｓはＧａＡｓに比較して
電子親和力が大きいことから、ＧａＡｓ／ＡｌＧａＡｓ
ヘテロ構造に比較して伝導帯の底に於けるエネルギ・バ
ンド不連続幅が大きく、その結果、ヘテロ界面近傍のＩ
ｎＧａＡｓチャネル層３側に蓄積される２ＤＥＧの濃度
は、従来のＧａＡｓ／ＡｌＧａＡｓヘテロ構造に比較し
て二倍程度は増加する。この２ＤＥＧ濃度の増加は、Ｈ
ＥＭＴの低雑音特性を向上させるのに有効であることが
知られている。
電子親和力が大きいことから、ＧａＡｓ／ＡｌＧａＡｓ
ヘテロ構造に比較して伝導帯の底に於けるエネルギ・バ
ンド不連続幅が大きく、その結果、ヘテロ界面近傍のＩ
ｎＧａＡｓチャネル層３側に蓄積される２ＤＥＧの濃度
は、従来のＧａＡｓ／ＡｌＧａＡｓヘテロ構造に比較し
て二倍程度は増加する。この２ＤＥＧ濃度の増加は、Ｈ
ＥＭＴの低雑音特性を向上させるのに有効であることが
知られている。
【００１０】
【発明が解決しようとする課題】前記したように、Ｉｎ
y Ｇａ1-y Ａｓに於けるＩｎＡｓ組成比ｙを大きくし、
また、Ａｌx Ｇａ1-x Ａｓに於けるＡｌＡｓ組成比ｘを
大きくしたＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ構造を形
成すれば、電子親和力の差が大きくなることは良いとし
ても、現実的には、ＡｌＧａＡｓとの間の結晶格子不整
合、或いは、バッファ層（又は基板）であるＧａＡｓと
の間の結晶格子不整合が大きくなってしまい、品質良好
な単結晶を成長させることができない。
y Ｇａ1-y Ａｓに於けるＩｎＡｓ組成比ｙを大きくし、
また、Ａｌx Ｇａ1-x Ａｓに於けるＡｌＡｓ組成比ｘを
大きくしたＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ構造を形
成すれば、電子親和力の差が大きくなることは良いとし
ても、現実的には、ＡｌＧａＡｓとの間の結晶格子不整
合、或いは、バッファ層（又は基板）であるＧａＡｓと
の間の結晶格子不整合が大きくなってしまい、品質良好
な単結晶を成長させることができない。
【００１１】この為、通常、ＡｌＧａＡｓに於けるＡｌ
Ａｓ組成比ｘは０．３以下とし、また、ＩｎＧａＡｓに
於けるＩｎＡｓ組成比ｙは０．２程度とし、そして、層
厚は１５０〔Å〕程度としている。このＩｎＧａＡｓ層
の層厚は、その組成比ｙの大きさに依ってＧａＡｓとの
間で結晶欠陥を生じないで成長が可能な層厚（臨界層
厚）に制限される。
Ａｓ組成比ｘは０．３以下とし、また、ＩｎＧａＡｓに
於けるＩｎＡｓ組成比ｙは０．２程度とし、そして、層
厚は１５０〔Å〕程度としている。このＩｎＧａＡｓ層
の層厚は、その組成比ｙの大きさに依ってＧａＡｓとの
間で結晶欠陥を生じないで成長が可能な層厚（臨界層
厚）に制限される。
【００１２】ＩｎＡｓ組成比ｙとＩｎＧａＡｓ層の層厚
との関係については、理論的な計算に依るマテウス（Ｍ
ａｔｔｈｅｗｓ）のモデルや、ホトルミネセンス（ｐｈ
ｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＰＬ）測定、ホール
（Ｈａｌｌ）測定、反射高速電子線回折（ＲＨＥＥＤ）
測定などによる実験結果などから、幾つかの値が文献に
紹介されている。
との関係については、理論的な計算に依るマテウス（Ｍ
ａｔｔｈｅｗｓ）のモデルや、ホトルミネセンス（ｐｈ
ｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＰＬ）測定、ホール
（Ｈａｌｌ）測定、反射高速電子線回折（ＲＨＥＥＤ）
測定などによる実験結果などから、幾つかの値が文献に
紹介されている。
【００１３】例えば、内田等は、ヘテロ界面近傍のキャ
リヤ濃度を測定する方法で、前記臨界層厚を実験的に調
べている。図９はＧａＡｓ／Ｉｎx Ｇａ1-x Ａｓ／Ｇａ
Ａｓヘテロ構造に於けるＩｎＧａＡｓ層臨界層厚とＩｎ
組成ｘとの関係を表す線図である（要すれば、「電子通
信学会技術報告研究 ＥＤ８８−９４（１９８８）ｐｐ
９〜１４」を参照）。図に於いて、Ｎdep はヘテロ界面
近傍のキャリヤ濃度を示している。
リヤ濃度を測定する方法で、前記臨界層厚を実験的に調
べている。図９はＧａＡｓ／Ｉｎx Ｇａ1-x Ａｓ／Ｇａ
Ａｓヘテロ構造に於けるＩｎＧａＡｓ層臨界層厚とＩｎ
組成ｘとの関係を表す線図である（要すれば、「電子通
信学会技術報告研究 ＥＤ８８−９４（１９８８）ｐｐ
９〜１４」を参照）。図に於いて、Ｎdep はヘテロ界面
近傍のキャリヤ濃度を示している。
【００１４】本発明では、ヘテロ構造に於ける電子親和
力の差を大きくして２ＤＥＧ濃度を高める場合に於い
て、歪層の組成比と層厚との関係で、ヘテロ界面近傍に
於ける組成比を大きくすることで電子親和力の差を大き
くしても、結晶欠陥の導入がなく、高品質のヘテロ構造
となり、２ＤＥＧ濃度は十分に高く、従って、低雑音特
性が優れているものを得られるようにする。
力の差を大きくして２ＤＥＧ濃度を高める場合に於い
て、歪層の組成比と層厚との関係で、ヘテロ界面近傍に
於ける組成比を大きくすることで電子親和力の差を大き
くしても、結晶欠陥の導入がなく、高品質のヘテロ構造
となり、２ＤＥＧ濃度は十分に高く、従って、低雑音特
性が優れているものを得られるようにする。
【００１５】
【課題を解決するための手段】図１は本発明の原理を解
説する為のＨＥＭＴを表す要部切断側面図であり、図８
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
説する為のＨＥＭＴを表す要部切断側面図であり、図８
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
【００１６】図示のＨＥＭＴが図８に見られるＨＥＭＴ
と相違するところはノンドープＩｎＧａＡｓチャネル層
３内にノンドープＩｎＡｓチャネル層９を介挿したとこ
ろにある。このノンドープＩｎＡｓチャネル層９は、図
示されているような単層ではなくて、複数層に分けて介
挿しても良く、また、純粋なＩｎＡｓを材料とするもの
でなくても、ノンドープＩｎＧａＡｓチャネル層３に比
較してＩｎＡｓの組成比が大きいノンドープＩｎＧａＡ
ｓ層であっても良い。
と相違するところはノンドープＩｎＧａＡｓチャネル層
３内にノンドープＩｎＡｓチャネル層９を介挿したとこ
ろにある。このノンドープＩｎＡｓチャネル層９は、図
示されているような単層ではなくて、複数層に分けて介
挿しても良く、また、純粋なＩｎＡｓを材料とするもの
でなくても、ノンドープＩｎＧａＡｓチャネル層３に比
較してＩｎＡｓの組成比が大きいノンドープＩｎＧａＡ
ｓ層であっても良い。
【００１７】前記したところから、本発明に依る高電子
移動度電界効果半導体装置に於いては、（１）半絶縁性
ＧａＡｓ基板（例えば半絶縁性ＧａＡｓ基板１）上に順
に成長させたノンドープＧａＡｓバッファ層（例えばノ
ンドープＧａＡｓバッファ層２）及びノンドープＩｎＧ
ａＡｓチャネル層（例えばノンドープＩｎＧａＡｓチャ
ネル層３）及びノンドープＩｎＡｓチャネル層（例えば
ノンドープＩｎＡｓチャネル層９）及びノンドープＩｎ
ＧａＡｓチャネル層（例えばノンドープＩｎＧａＡｓチ
ャネル層３）及び二次元キャリヤ・ガスを生成させるの
に必要な不純物を含有したＡｌＧａＡｓキャリヤ供給層
（例えばＳｉドープのｎ型ＡｌＧａＡｓキャリヤ供給層
４）及び前記ＡｌＧａＡｓキャリヤ供給層と同導電型の
ＧａＡｓキャップ層（例えばＳｉをドープしたｎ型Ｇａ
Ａｓキャップ層５）を含む多層ヘテロ構造と、前記Ａｌ
ＧａＡｓキャリヤ供給層と同導電型のＧａＡｓキャップ
層にコンタクトすると共に間隔をおいて配設されたソー
ス電極（例えばソース電極６）及びドレイン電極（例え
ばドレイン電極７）と、前記ソース電極とドレイン電極
との間に在って前記ＡｌＧａＡｓキャリヤ供給層にコン
タクトするゲート電極（例えばゲート電極８）とを備え
てなることを特徴とするか、或いは、
移動度電界効果半導体装置に於いては、（１）半絶縁性
ＧａＡｓ基板（例えば半絶縁性ＧａＡｓ基板１）上に順
に成長させたノンドープＧａＡｓバッファ層（例えばノ
ンドープＧａＡｓバッファ層２）及びノンドープＩｎＧ
ａＡｓチャネル層（例えばノンドープＩｎＧａＡｓチャ
ネル層３）及びノンドープＩｎＡｓチャネル層（例えば
ノンドープＩｎＡｓチャネル層９）及びノンドープＩｎ
ＧａＡｓチャネル層（例えばノンドープＩｎＧａＡｓチ
ャネル層３）及び二次元キャリヤ・ガスを生成させるの
に必要な不純物を含有したＡｌＧａＡｓキャリヤ供給層
（例えばＳｉドープのｎ型ＡｌＧａＡｓキャリヤ供給層
４）及び前記ＡｌＧａＡｓキャリヤ供給層と同導電型の
ＧａＡｓキャップ層（例えばＳｉをドープしたｎ型Ｇａ
Ａｓキャップ層５）を含む多層ヘテロ構造と、前記Ａｌ
ＧａＡｓキャリヤ供給層と同導電型のＧａＡｓキャップ
層にコンタクトすると共に間隔をおいて配設されたソー
ス電極（例えばソース電極６）及びドレイン電極（例え
ばドレイン電極７）と、前記ソース電極とドレイン電極
との間に在って前記ＡｌＧａＡｓキャリヤ供給層にコン
タクトするゲート電極（例えばゲート電極８）とを備え
てなることを特徴とするか、或いは、
【００１８】（２）前記（１）に於いて、順に成長され
たＩｎＧａＡｓチャネル層及びＩｎＡｓチャネル層及び
ＩｎＧａＡｓチャネル層及びＡｌＧａＡｓキャリヤ供給
層及びＧａＡｓキャップ層からなる積層体の下地がノン
ドープＡｌＧａＡｓバッファ層（例えばノンドープＡｌ
0.25Ｇａ0.75Ａｓバッファ層２０）であることを特徴と
するか、或いは、
たＩｎＧａＡｓチャネル層及びＩｎＡｓチャネル層及び
ＩｎＧａＡｓチャネル層及びＡｌＧａＡｓキャリヤ供給
層及びＧａＡｓキャップ層からなる積層体の下地がノン
ドープＡｌＧａＡｓバッファ層（例えばノンドープＡｌ
0.25Ｇａ0.75Ａｓバッファ層２０）であることを特徴と
するか、或いは、
【００１９】（３）前記（１）或いは（２）に於いて、
ＡｌＧａＡｓキャリヤ供給層を二次元キャリヤ・ガスを
生成させるのに必要な不純物を含有したＩｎＧａＰキャ
リヤ供給層（例えばＳｉドープのｎ型ＩｎＧａＰキャリ
ヤ供給層２１）に代替してなることを特徴とするか、或
いは、
ＡｌＧａＡｓキャリヤ供給層を二次元キャリヤ・ガスを
生成させるのに必要な不純物を含有したＩｎＧａＰキャ
リヤ供給層（例えばＳｉドープのｎ型ＩｎＧａＰキャリ
ヤ供給層２１）に代替してなることを特徴とするか、或
いは、
【００２０】（４）前記（２）に於いて、ＡｌＧａＡｓ
バッファ層とＡｌＧａＡｓキャリヤ供給層とをＩｎＧａ
Ｐバッファ層とＩｎＧａＰキャリヤ供給層（例えばＳｉ
ドープのｎ型ＩｎＧａＰキャリヤ供給層２１）とに代替
してなることを特徴とするか、或いは、
バッファ層とＡｌＧａＡｓキャリヤ供給層とをＩｎＧａ
Ｐバッファ層とＩｎＧａＰキャリヤ供給層（例えばＳｉ
ドープのｎ型ＩｎＧａＰキャリヤ供給層２１）とに代替
してなることを特徴とするか、或いは、
【００２１】（５）前記（１）或いは（２）或いは
（３）或いは（４）に於いて、ＩｎＧａＡｓチャネル層
及びＩｎＡｓチャネル層及びＩｎＧａＡｓチャネル層か
らなる積層体が量子井戸をなしていることを特徴とする
か、或いは、
（３）或いは（４）に於いて、ＩｎＧａＡｓチャネル層
及びＩｎＡｓチャネル層及びＩｎＧａＡｓチャネル層か
らなる積層体が量子井戸をなしていることを特徴とする
か、或いは、
【００２２】（６）前記（１）或いは（２）或いは
（３）或いは（４）に於いて、ＩｎＡｓチャネル層が介
挿されたＩｎＧａＡｓチャネル層の複数の積層体を備え
てなることを特徴とするか、或いは、
（３）或いは（４）に於いて、ＩｎＡｓチャネル層が介
挿されたＩｎＧａＡｓチャネル層の複数の積層体を備え
てなることを特徴とするか、或いは、
【００２３】（７）前記（６）に於いて、ＩｎＡｓチャ
ネル層が介挿されたＩｎＧａＡｓチャネル層からなる複
数の積層体が多重量子井戸をなしていることを特徴とす
るか、或いは、
ネル層が介挿されたＩｎＧａＡｓチャネル層からなる複
数の積層体が多重量子井戸をなしていることを特徴とす
るか、或いは、
【００２４】（８）前記（１）或いは（２）或いは
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、キャリヤ供給層の下地がノンドープの
同じ材料で構成されたスペーサ層であることを特徴とす
るか、或いは、
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、キャリヤ供給層の下地がノンドープの
同じ材料で構成されたスペーサ層であることを特徴とす
るか、或いは、
【００２５】（９）前記（１）或いは（２）或いは
（３）或いは（４）或いは（５）或いは（６）或いは
（７）或いは（８）に於いて、キャップ層がキャリヤ供
給層と同導電型のＩｎＧａＡｓを含んでなることを特徴
とするか、或いは、
（３）或いは（４）或いは（５）或いは（６）或いは
（７）或いは（８）に於いて、キャップ層がキャリヤ供
給層と同導電型のＩｎＧａＡｓを含んでなることを特徴
とするか、或いは、
【００２６】（１０）前記（１）或いは（２）或いは
（３）或いは（４）に於いて、チャネル層を構成するＩ
ｎy Ｇａ1-y Ａｓに於けるＩｎＡｓ組成比ｙが０．１〜
０．３の範囲で選択されてなることを特徴とするか、或
いは、
（３）或いは（４）に於いて、チャネル層を構成するＩ
ｎy Ｇａ1-y Ａｓに於けるＩｎＡｓ組成比ｙが０．１〜
０．３の範囲で選択されてなることを特徴とするか、或
いは、
【００２７】（１１）前記（１）或いは（２）に於い
て、キャリヤ供給層を構成するＡｌx Ｇａ1-xＡｓのＡ
ｌＡｓ組成比ｘが０〜０．３の範囲で選択されてなるこ
とを特徴とするか、或いは、
て、キャリヤ供給層を構成するＡｌx Ｇａ1-xＡｓのＡ
ｌＡｓ組成比ｘが０〜０．３の範囲で選択されてなるこ
とを特徴とするか、或いは、
【００２８】（１２）前記（１１）に於いて、チャネル
層を構成するＩｎy Ｇａ1-y Ａｓに於けるＩｎＡｓ組成
比ｙが０．１〜０．３の範囲で選択されてなることを特
徴とするか、或いは、
層を構成するＩｎy Ｇａ1-y Ａｓに於けるＩｎＡｓ組成
比ｙが０．１〜０．３の範囲で選択されてなることを特
徴とするか、或いは、
【００２９】（１３）前記（１）或いは（２）或いは
（５）或いは（６）或いは（７）に於いて、ＩｎＧａＡ
ｓチャネル層及びＩｎＡｓチャネル層及びＩｎＧａＡｓ
チャネル層からなる積層体をノンドープＩｎy1Ｇａ1-y1
Ａｓチャネル層及びノンドープＩｎy2Ｇａ1-y2Ａｓチャ
ネル層及びノンドープＩｎy1Ｇａ1-y1Ａｓチャネル層か
らなる積層体に代替し且つＩｎy2Ｇａ1-y2ＡｓはＩｎy1
Ｇａ1-y1Ａｓと比較してＩｎＡｓの組成比がｙ2 ＞ｙ1
であることを特徴とする。
（５）或いは（６）或いは（７）に於いて、ＩｎＧａＡ
ｓチャネル層及びＩｎＡｓチャネル層及びＩｎＧａＡｓ
チャネル層からなる積層体をノンドープＩｎy1Ｇａ1-y1
Ａｓチャネル層及びノンドープＩｎy2Ｇａ1-y2Ａｓチャ
ネル層及びノンドープＩｎy1Ｇａ1-y1Ａｓチャネル層か
らなる積層体に代替し且つＩｎy2Ｇａ1-y2ＡｓはＩｎy1
Ｇａ1-y1Ａｓと比較してＩｎＡｓの組成比がｙ2 ＞ｙ1
であることを特徴とする。
【００３０】
【作用】図１に見られる通り、本発明に於いては、従来
例として図８について説明したＩｎＧａＡｓ歪層チャネ
ル構造、即ちシュード・モルフィック（ｐｓｅｕｄｏ−
ｍｏｒｐｈｉｃ）結晶構造のＩｎＧａＡｓ歪層からなる
チャネル層内に更にＩｎＡｓからなるチャネル層或いは
ＩｎＡｓの組成比が大きいＩｎＧａＡｓからなるチャネ
ル層を介挿した構造になっている。
例として図８について説明したＩｎＧａＡｓ歪層チャネ
ル構造、即ちシュード・モルフィック（ｐｓｅｕｄｏ−
ｍｏｒｐｈｉｃ）結晶構造のＩｎＧａＡｓ歪層からなる
チャネル層内に更にＩｎＡｓからなるチャネル層或いは
ＩｎＡｓの組成比が大きいＩｎＧａＡｓからなるチャネ
ル層を介挿した構造になっている。
【００３１】即ち、従来から用いられている組成のＩｎ
ＧａＡｓチャネル層を緩衝層として利用し、ＩｎＡｓ組
成比が大きいＩｎＧａＡｓ層或いはＩｎＡｓ層を介挿し
て結晶欠陥の発生を緩和して、ＩｎＡｓ組成比が大きい
ＩｎＧａＡｓチャネル層を用いることが困難であった原
因を取り除いている。
ＧａＡｓチャネル層を緩衝層として利用し、ＩｎＡｓ組
成比が大きいＩｎＧａＡｓ層或いはＩｎＡｓ層を介挿し
て結晶欠陥の発生を緩和して、ＩｎＡｓ組成比が大きい
ＩｎＧａＡｓチャネル層を用いることが困難であった原
因を取り除いている。
【００３２】図２は図１に表したＨＥＭＴに於けるエネ
ルギ・バンド・ダイヤグラムであって、便宜上、伝導帯
の底のみを表し、図１に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。図に於
いて、ＥC は伝導帯の底、ＥF はフェルミ・レベルをそ
れぞれ示している。
ルギ・バンド・ダイヤグラムであって、便宜上、伝導帯
の底のみを表し、図１に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。図に於
いて、ＥC は伝導帯の底、ＥF はフェルミ・レベルをそ
れぞれ示している。
【００３３】図から判るように、本発明に依るＨＥＭＴ
では、従来のＨＥＭＴに於けるノンドープＩｎＧａＡｓ
チャネル層のポテンシャル井戸中にＩｎＡｓチャネル層
に依る更に深いポテンシャル井戸（層厚の如何に依って
は量子井戸）が生成されている。
では、従来のＨＥＭＴに於けるノンドープＩｎＧａＡｓ
チャネル層のポテンシャル井戸中にＩｎＡｓチャネル層
に依る更に深いポテンシャル井戸（層厚の如何に依って
は量子井戸）が生成されている。
【００３４】通常、ＩｎＧａＡｓはＡｌＧａＡｓやＧａ
Ａｓよりも電子親和力が大きく、その為、ＧａＡｓ／Ａ
ｌＧａＡｓヘテロ構造に比較して伝導帯の底ＥC の不連
続幅を大きくとることができ、従ってヘテロ界面に生成
される２ＤＥＧ濃度は高くなる。
Ａｓよりも電子親和力が大きく、その為、ＧａＡｓ／Ａ
ｌＧａＡｓヘテロ構造に比較して伝導帯の底ＥC の不連
続幅を大きくとることができ、従ってヘテロ界面に生成
される２ＤＥＧ濃度は高くなる。
【００３５】ところで、Ｉｎy Ｇａ1-y Ａｓに於けるＩ
ｎＡｓ組成比ｙを大きくするにつれて伝導帯の底ＥC の
不連続幅は大きくなるから、２ＤＥＧ濃度は増大する筈
である。然しながら、ＩｎＡｓはＧａＡｓに比較して格
子定数が約７〔％〕大きく、ＧａＡｓ層上やＡｌＧａＡ
ｓ層上にＩｎＧａＡｓ層を成長させる場合には、ＩｎＡ
ｓの組成を０．３以下にし、且つ、ＩｎＧａＡｓ層の層
厚も臨界層厚以下にすることが必要である。この制限を
破った場合には、結晶欠陥が導入され、良質な単結晶成
長は不可能となる。
ｎＡｓ組成比ｙを大きくするにつれて伝導帯の底ＥC の
不連続幅は大きくなるから、２ＤＥＧ濃度は増大する筈
である。然しながら、ＩｎＡｓはＧａＡｓに比較して格
子定数が約７〔％〕大きく、ＧａＡｓ層上やＡｌＧａＡ
ｓ層上にＩｎＧａＡｓ層を成長させる場合には、ＩｎＡ
ｓの組成を０．３以下にし、且つ、ＩｎＧａＡｓ層の層
厚も臨界層厚以下にすることが必要である。この制限を
破った場合には、結晶欠陥が導入され、良質な単結晶成
長は不可能となる。
【００３６】本発明では、前記したところから明らかな
ように、ＧａＡｓ層やＡｌＧａＡｓ層に接する部分には
従来通りのＩｎＧａＡｓ層を用い、このＩｎＧａＡｓ層
中にＩｎＡｓ組成比が大きいＩｎy Ｇａ1-y Ａｓ層、或
いはＩｎＡｓ層そのものを介挿し、より大きい電子親和
力をもつチャネル層を実現しているのである。
ように、ＧａＡｓ層やＡｌＧａＡｓ層に接する部分には
従来通りのＩｎＧａＡｓ層を用い、このＩｎＧａＡｓ層
中にＩｎＡｓ組成比が大きいＩｎy Ｇａ1-y Ａｓ層、或
いはＩｎＡｓ層そのものを介挿し、より大きい電子親和
力をもつチャネル層を実現しているのである。
【００３７】一般に、高純度のＧａＡｓ結晶に於ける電
子移動度は室温で８５００〔cm2 ／Ｖ・ｓ〕であり、ま
た、高純度のＩｎＡｓ結晶に於ける電子移動度は室温で
３３０００〔cm2 ／Ｖ・ｓ〕程度であることが知られて
いる。従って、ＩｎＧａＡｓのみからなるチャネル層に
比較し、ＩｎＡｓからなるチャネル層を介挿した場合に
は、２ＤＥＧ濃度が増加するのみならず、電子移動度も
増加するから、本発明のヘテロ構造を用いたＨＥＭＴの
性能は大きく向上する。
子移動度は室温で８５００〔cm2 ／Ｖ・ｓ〕であり、ま
た、高純度のＩｎＡｓ結晶に於ける電子移動度は室温で
３３０００〔cm2 ／Ｖ・ｓ〕程度であることが知られて
いる。従って、ＩｎＧａＡｓのみからなるチャネル層に
比較し、ＩｎＡｓからなるチャネル層を介挿した場合に
は、２ＤＥＧ濃度が増加するのみならず、電子移動度も
増加するから、本発明のヘテロ構造を用いたＨＥＭＴの
性能は大きく向上する。
【００３８】
【実施例】図３は本発明に於ける第一実施例を解説する
為のＨＥＭＴを表す要部切断側面図であり、図１に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
為のＨＥＭＴを表す要部切断側面図であり、図１に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
【００３９】第一実施例を製造する場合の工程を説明す
ると次の通りである。 ３−（１） 分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ ｂｅ
ａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用することに依
って、面指数が（１００）である半絶縁性ＧａＡｓ基板
１１に次の各半導体層を順に成長させる。 ノンドープＧａＡｓバッファ層１２：厚さ０．６〔μ
ｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
６〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
４〔ｎｍ〕 ｎ型Ａｌ0.25Ｇａ0.75Ａｓキャリヤ供給層１４：厚さ５
０〔ｎｍ〕 ｎ型ＧａＡｓキャップ層１５：１００〔ｎｍ〕 尚、キャリヤ供給層１４及びキャップ層１５にはｎ型不
純物としてＳｉをドーピングしてあり、そのドーピング
濃度は１０18〔cm-3〕とした。
ると次の通りである。 ３−（１） 分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ ｂｅ
ａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用することに依
って、面指数が（１００）である半絶縁性ＧａＡｓ基板
１１に次の各半導体層を順に成長させる。 ノンドープＧａＡｓバッファ層１２：厚さ０．６〔μ
ｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
６〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
４〔ｎｍ〕 ｎ型Ａｌ0.25Ｇａ0.75Ａｓキャリヤ供給層１４：厚さ５
０〔ｎｍ〕 ｎ型ＧａＡｓキャップ層１５：１００〔ｎｍ〕 尚、キャリヤ供給層１４及びキャップ層１５にはｎ型不
純物としてＳｉをドーピングしてあり、そのドーピング
濃度は１０18〔cm-3〕とした。
【００４０】このウエハの段階で、２ＤＥＧ特性をホー
ル（Ｈａｌｌ）測定に依って評価したところ、７７
〔Ｋ〕での移動度μが１２０００〔cm2 ／Ｖ・ｓ〕、２
ＤＥＧ濃度ｎS が３．５×１０12〔cm-2〕であった。こ
れらの値は、図８に見られる従来例に於けるチャネル
層、即ち、厚さ１５〔ｎｍ〕のノンドープＩｎ0.2 Ｇａ
0.8 Ａｓチャネル層を用いた場合に比較すると、移動度
μが約３０〔％〕、２ＤＥＧ濃度ｎS が約４０〔％〕も
それぞれ増大している。
ル（Ｈａｌｌ）測定に依って評価したところ、７７
〔Ｋ〕での移動度μが１２０００〔cm2 ／Ｖ・ｓ〕、２
ＤＥＧ濃度ｎS が３．５×１０12〔cm-2〕であった。こ
れらの値は、図８に見られる従来例に於けるチャネル
層、即ち、厚さ１５〔ｎｍ〕のノンドープＩｎ0.2 Ｇａ
0.8 Ａｓチャネル層を用いた場合に比較すると、移動度
μが約３０〔％〕、２ＤＥＧ濃度ｎS が約４０〔％〕も
それぞれ増大している。
【００４１】３−（２） 前記のようにして作成したウエハに対して、真空蒸着法
を適用することに依り、厚さ例えば１００〔ｎｍ〕／３
００〔ｎｍ〕のＡｕＧｅ／Ａｕ膜を形成する。 ３−（３） リソグラフィ技術に於けるレジスト・プロセス、蒸着
法、リフト・オフ法を適用することに依って、ＡｕＧｅ
／Ａｕ膜のパターニングを行ってソース電極１６及びド
レイン電極１７を形成する。
を適用することに依り、厚さ例えば１００〔ｎｍ〕／３
００〔ｎｍ〕のＡｕＧｅ／Ａｕ膜を形成する。 ３−（３） リソグラフィ技術に於けるレジスト・プロセス、蒸着
法、リフト・オフ法を適用することに依って、ＡｕＧｅ
／Ａｕ膜のパターニングを行ってソース電極１６及びド
レイン電極１７を形成する。
【００４２】３−（４） リソグラフィ技術に於けるレジスト・プロセス及びエッ
チング・ガスを（ＣＦ4 ＋ＣＨＦ3 ）とする反応性イオ
ン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ
ｉｎｇ：ＲＩＥ）法を適用することに依り、ｎ型ＧａＡ
ｓキャップ層１５をエッチングしてゲート・リセス１５
Ａを形成する。 ３−（５） ゲート・リセス１５Ａを形成した際にマスクとして用い
たレジスト膜をそのまま残した状態で、蒸着法を適用す
ることに依り、厚さ例えば３００〔ｎｍ〕のＡｌ膜を形
成する。 ３−（６） レジスト膜の剥離液中に浸漬し、レジスト膜上のＡｌ膜
をリフト・オフ法に依って除去することでゲート電極１
８を形成する。
チング・ガスを（ＣＦ4 ＋ＣＨＦ3 ）とする反応性イオ
ン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ
ｉｎｇ：ＲＩＥ）法を適用することに依り、ｎ型ＧａＡ
ｓキャップ層１５をエッチングしてゲート・リセス１５
Ａを形成する。 ３−（５） ゲート・リセス１５Ａを形成した際にマスクとして用い
たレジスト膜をそのまま残した状態で、蒸着法を適用す
ることに依り、厚さ例えば３００〔ｎｍ〕のＡｌ膜を形
成する。 ３−（６） レジスト膜の剥離液中に浸漬し、レジスト膜上のＡｌ膜
をリフト・オフ法に依って除去することでゲート電極１
８を形成する。
【００４３】前記のようにして完成させたＨＥＭＴの雑
音指数ＮＦを測定したところ、１２〔ＧＨｚ〕で０．４
５〔ｄＢ〕が得られ、また、その時の利得は１２〔ｄ
Ｂ〕であった。この雑音指数ＮＦの値は、前記した従来
のノンドープＩｎ0.2 Ｇａ0.8Ａｓチャネル層のみを用
いた場合と比較して約２０〔％〕の改善である。
音指数ＮＦを測定したところ、１２〔ＧＨｚ〕で０．４
５〔ｄＢ〕が得られ、また、その時の利得は１２〔ｄ
Ｂ〕であった。この雑音指数ＮＦの値は、前記した従来
のノンドープＩｎ0.2 Ｇａ0.8Ａｓチャネル層のみを用
いた場合と比較して約２０〔％〕の改善である。
【００４４】図４は本発明に於ける第二実施例を解説す
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第二実施例が第一実施例と相違す
るところは、ノンドープＧａＡｓバッファ層１２と基板
側のノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３と
の間にノンドープＡｌ0.25Ｇａ0.75Ａｓバッファ層２０
を介挿した点にある。尚、この場合、ノンドープＧａＡ
ｓバッファ層１２の厚さは０．５〔μｍ〕であり、ま
た、ノンドープＡｌ0.25Ｇａ0.75Ａｓバッファ層２０の
厚さは０．１〔μｍ〕であって、合計して第一実施例の
ノンドープＧａＡｓバッファ層１２の厚さと同様に０．
６〔μｍ〕となるようにしてある。
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第二実施例が第一実施例と相違す
るところは、ノンドープＧａＡｓバッファ層１２と基板
側のノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３と
の間にノンドープＡｌ0.25Ｇａ0.75Ａｓバッファ層２０
を介挿した点にある。尚、この場合、ノンドープＧａＡ
ｓバッファ層１２の厚さは０．５〔μｍ〕であり、ま
た、ノンドープＡｌ0.25Ｇａ0.75Ａｓバッファ層２０の
厚さは０．１〔μｍ〕であって、合計して第一実施例の
ノンドープＧａＡｓバッファ層１２の厚さと同様に０．
６〔μｍ〕となるようにしてある。
【００４５】前記のようにする理由は、本発明が特徴と
するノンドープＩｎＡｓチャネル層１９及び一部電子の
しみ出し即ち波動関数のしみ出しがあると考えられる厚
さ６〔ｎｍ〕と４〔ｎｍ〕の基板側及び表面側ノンドー
プＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３に対して、その
直下にＡｌＧａＡｓからなるバッファ層２０を導入する
ことに依って、ＧａＡｓ層のみの場合に比較して伝導帯
の底に於ける不連続が大きくなるようにして、電子のバ
ッファ層側へのしみ出しを抑制することができることに
依る。これをＨＥＭＴの静特性で言うならば、Ｉ−Ｖ
（電流−電圧）特性に於いて、飽和のカーブが平坦にな
り、ピンチ・オフ特性が良好になることを意味する。
するノンドープＩｎＡｓチャネル層１９及び一部電子の
しみ出し即ち波動関数のしみ出しがあると考えられる厚
さ６〔ｎｍ〕と４〔ｎｍ〕の基板側及び表面側ノンドー
プＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３に対して、その
直下にＡｌＧａＡｓからなるバッファ層２０を導入する
ことに依って、ＧａＡｓ層のみの場合に比較して伝導帯
の底に於ける不連続が大きくなるようにして、電子のバ
ッファ層側へのしみ出しを抑制することができることに
依る。これをＨＥＭＴの静特性で言うならば、Ｉ−Ｖ
（電流−電圧）特性に於いて、飽和のカーブが平坦にな
り、ピンチ・オフ特性が良好になることを意味する。
【００４６】図５は本発明に於ける第三実施例を解説す
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第三実施例が第一実施例と相違す
るところは、ｎ型Ａｌ0.25Ｇａ0.75Ａｓキャリヤ供給層
１４をＳｉドープしたｎ型ＩｎＧａＰキャリヤ供給層２
１に代替した点にある。
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第三実施例が第一実施例と相違す
るところは、ｎ型Ａｌ0.25Ｇａ0.75Ａｓキャリヤ供給層
１４をＳｉドープしたｎ型ＩｎＧａＰキャリヤ供給層２
１に代替した点にある。
【００４７】本来、ＩｎＧａＰ層は、ＡｌＧａＡｓ層に
比較してエネルギ・バンド・ギャップが狭い為、ＩｎＧ
ａＡｓ層に対して伝導帯の底に於ける不連続は小さくな
り、従って２ＤＥＧ濃度を高める上では不利である。と
ころが、ＩｎＧａＰ層はＡｌＧａＡｓ層に比較し、ＤＸ
センタと呼ばれる深い電子トラップが存在しないこと、
或いは表面準位密度が少ない為に表面空乏層が小さく、
従ってキャリヤ供給層の層厚を薄くすることができるな
どの捨てがたい利点がある。
比較してエネルギ・バンド・ギャップが狭い為、ＩｎＧ
ａＡｓ層に対して伝導帯の底に於ける不連続は小さくな
り、従って２ＤＥＧ濃度を高める上では不利である。と
ころが、ＩｎＧａＰ層はＡｌＧａＡｓ層に比較し、ＤＸ
センタと呼ばれる深い電子トラップが存在しないこと、
或いは表面準位密度が少ない為に表面空乏層が小さく、
従ってキャリヤ供給層の層厚を薄くすることができるな
どの捨てがたい利点がある。
【００４８】かつて、ＩｎＧａＰ／ＩｎＧａＡｓヘテロ
構造を用いたＨＥＭＴを試作したとの報告はなされてい
るのであるが、前記したように、２ＤＥＧ濃度を高める
ことができない旨の問題がある。然しながら、本発明に
依れば、別の手段、即ちＩｎＧａＡｓチャネル層１３内
にＩｎＡｓチャネル層１９を介挿したことに依って伝導
帯の底に於ける不連続を大きくし、２ＤＥＧ濃度を高め
ることができるので前記問題は解消され、ＩｎＧａＰ／
ＩｎＧａＡｓヘテロ構造の前記利点のみを享受すること
ができる。
構造を用いたＨＥＭＴを試作したとの報告はなされてい
るのであるが、前記したように、２ＤＥＧ濃度を高める
ことができない旨の問題がある。然しながら、本発明に
依れば、別の手段、即ちＩｎＧａＡｓチャネル層１３内
にＩｎＡｓチャネル層１９を介挿したことに依って伝導
帯の底に於ける不連続を大きくし、２ＤＥＧ濃度を高め
ることができるので前記問題は解消され、ＩｎＧａＰ／
ＩｎＧａＡｓヘテロ構造の前記利点のみを享受すること
ができる。
【００４９】図６は本発明に於ける第四実施例を解説す
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第四実施例が第一実施例と相違す
るところは、ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル
層１３内にノンドープＡｌＡｓチャネル層１９が二層に
なって介挿されている点にある。
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第四実施例が第一実施例と相違す
るところは、ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル
層１３内にノンドープＡｌＡｓチャネル層１９が二層に
なって介挿されている点にある。
【００５０】ここで、チャネル層をなす各半導体層の具
体的な積層構造を例示すると次の通りである。 基板側ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１
３：厚さ３〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
２〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 表面側ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１
３：厚さ３〔ｎｍ〕
体的な積層構造を例示すると次の通りである。 基板側ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１
３：厚さ３〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１３：厚さ
２〔ｎｍ〕 ノンドープＩｎＡｓチャネル層１９：厚さ５〔ｎｍ〕 表面側ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層１
３：厚さ３〔ｎｍ〕
【００５１】本発明では、結晶欠陥を発生させないよう
にする為、Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層１３中に介
挿されるＩｎＡｓチャネル層１９の厚さには制限があ
り、前記実施例に挙げた５〔ｎｍ〕程度が適切である。
然しながら、５〔ｎｍ〕程度の厚さでは、２ＤＥＧを完
全に閉じ込めることは困難であり、より多くの２ＤＥＧ
をＩｎＡｓチャネル層１９に蓄積するには、更に厚い、
例えば１０〔ｎｍ〕〜１５〔ｎｍ〕程度にすることが必
要である。
にする為、Ｉｎ0.2 Ｇａ0.8 Ａｓチャネル層１３中に介
挿されるＩｎＡｓチャネル層１９の厚さには制限があ
り、前記実施例に挙げた５〔ｎｍ〕程度が適切である。
然しながら、５〔ｎｍ〕程度の厚さでは、２ＤＥＧを完
全に閉じ込めることは困難であり、より多くの２ＤＥＧ
をＩｎＡｓチャネル層１９に蓄積するには、更に厚い、
例えば１０〔ｎｍ〕〜１５〔ｎｍ〕程度にすることが必
要である。
【００５２】第四実施例は、前記した二律背反的な条件
を満足させることができる。即ち、チャネル層としてＩ
ｎＡｓ／ＩｎＧａＡｓ多層構造を用いていることから、
ＩｎＡｓ層の合計した層厚は厚くなっていて、その結
果、ＩｎＡｓチャネル層を走行する２ＤＥＧの量（割
合）を大きく、そして、ＩｎＧａＡｓチャネル層を走行
する２ＤＥＧの量（割合）を小さくすることができるも
のであり、２ＤＥＧの移動度μは第一実施例に比較して
約２０〔％〕程度も増大することができる。
を満足させることができる。即ち、チャネル層としてＩ
ｎＡｓ／ＩｎＧａＡｓ多層構造を用いていることから、
ＩｎＡｓ層の合計した層厚は厚くなっていて、その結
果、ＩｎＡｓチャネル層を走行する２ＤＥＧの量（割
合）を大きく、そして、ＩｎＧａＡｓチャネル層を走行
する２ＤＥＧの量（割合）を小さくすることができるも
のであり、２ＤＥＧの移動度μは第一実施例に比較して
約２０〔％〕程度も増大することができる。
【００５３】図７は本発明に於ける第五実施例を解説す
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第五実施例が第一実施例と相違す
るところは、第二実施例と同様、ノンドープＧａＡｓバ
ッファ層１２と基板側のノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層１３との間にノンドープＡｌ0.25Ｇａ0.75
Ａｓバッファ層２０を介挿した点、及び、厚さ５〔ｎ
ｍ〕のノンドープＩｎＡｓチャネル層１９を厚さ１０
〔ｎｍ〕のノンドープＩｎ0.4 Ｇａ0.6 Ａｓチャネル層
２２に代替した点にある。
る為のＨＥＭＴを表す要部切断側面図であり、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。第五実施例が第一実施例と相違す
るところは、第二実施例と同様、ノンドープＧａＡｓバ
ッファ層１２と基板側のノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層１３との間にノンドープＡｌ0.25Ｇａ0.75
Ａｓバッファ層２０を介挿した点、及び、厚さ５〔ｎ
ｍ〕のノンドープＩｎＡｓチャネル層１９を厚さ１０
〔ｎｍ〕のノンドープＩｎ0.4 Ｇａ0.6 Ａｓチャネル層
２２に代替した点にある。
【００５４】第四実施例の説明でも述べたように、Ｉｎ
Ａｓチャネル層が厚さ５〔ｎｍ〕程度では、ＩｎＡｓチ
ャネル層を走行する２ＤＥＧ濃度とＩｎＧａＡｓチャネ
ル層を走行する２ＤＥＧ濃度とは同程度になってしま
う。その理由は、２ＤＥＧの波動関数の深さ方向の拡が
りが約１０〔ｎｍ〕〜１５〔ｎｍ〕となるからである。
ＩｎＡｓチャネル層の厚さは臨界層厚を越えて厚くする
ことはできないから、ＩｎＡｓチャネル層の組成比をＩ
ｎＧａＡｓチャネル層側の組成比に近づけて臨界層厚を
厚くできるようにする必要がある。そこで、第五実施例
では、ＩｎＡｓ組成比を０．４とすることに依って、厚
さが１０〔ｎｍ〕であるＩｎ0.4 Ｇａ0.6 Ａｓチャネル
層２２をＩｎ0.2 Ｇａ0.8Ａｓチャネル層１３の間に介
挿することを可能にしたのである。
Ａｓチャネル層が厚さ５〔ｎｍ〕程度では、ＩｎＡｓチ
ャネル層を走行する２ＤＥＧ濃度とＩｎＧａＡｓチャネ
ル層を走行する２ＤＥＧ濃度とは同程度になってしま
う。その理由は、２ＤＥＧの波動関数の深さ方向の拡が
りが約１０〔ｎｍ〕〜１５〔ｎｍ〕となるからである。
ＩｎＡｓチャネル層の厚さは臨界層厚を越えて厚くする
ことはできないから、ＩｎＡｓチャネル層の組成比をＩ
ｎＧａＡｓチャネル層側の組成比に近づけて臨界層厚を
厚くできるようにする必要がある。そこで、第五実施例
では、ＩｎＡｓ組成比を０．４とすることに依って、厚
さが１０〔ｎｍ〕であるＩｎ0.4 Ｇａ0.6 Ａｓチャネル
層２２をＩｎ0.2 Ｇａ0.8Ａｓチャネル層１３の間に介
挿することを可能にしたのである。
【００５５】
【発明の効果】本発明に依る高電子移動度電界効果半導
体装置に於いては、ＩｎＧａＡｓチャネル層にＩｎＡｓ
組成比が大きいＩｎＧａＡｓ層やＩｎＡｓ層そのものを
介挿する簡単な改変を施すことで、チャネル層の電子親
和力を増大させることが可能であり、その結果、２ＤＥ
Ｇ濃度の増大及びキャリヤ移動度の増大が可能となり、
性能は大きく向上する。
体装置に於いては、ＩｎＧａＡｓチャネル層にＩｎＡｓ
組成比が大きいＩｎＧａＡｓ層やＩｎＡｓ層そのものを
介挿する簡単な改変を施すことで、チャネル層の電子親
和力を増大させることが可能であり、その結果、２ＤＥ
Ｇ濃度の増大及びキャリヤ移動度の増大が可能となり、
性能は大きく向上する。
【図１】本発明の原理を解説する為のＨＥＭＴを表す要
部切断側面図である。
部切断側面図である。
【図２】図１に表したＨＥＭＴに於けるエネルギ・バン
ド・ダイヤグラムである。
ド・ダイヤグラムである。
【図３】本発明に於ける第一実施例を解説する為のＨＥ
ＭＴを表す要部切断側面図である。
ＭＴを表す要部切断側面図である。
【図４】本発明に於ける第二実施例を解説する為のＨＥ
ＭＴを表す要部切断側面図である。
ＭＴを表す要部切断側面図である。
【図５】本発明に於ける第三実施例を解説する為のＨＥ
ＭＴを表す要部切断側面図である。
ＭＴを表す要部切断側面図である。
【図６】本発明に於ける第四実施例を解説する為のＨＥ
ＭＴを表す要部切断側面図である。
ＭＴを表す要部切断側面図である。
【図７】本発明に於ける第五実施例を解説する為のＨＥ
ＭＴを表す要部切断側面図である。
ＭＴを表す要部切断側面図である。
【図８】ＩｎＧａＡｓ／ＡｌＧａＡｓヘテロ構造を用い
たＨＥＭＴを表す要部切断側面図である。
たＨＥＭＴを表す要部切断側面図である。
【図９】ＧａＡｓ／Ｉｎx Ｇａ1-x Ａｓ／ＧａＡｓヘテ
ロ構造に於けるＩｎＧａＡｓ層臨界層厚とＩｎ組成ｘと
の関係を表す線図である。
ロ構造に於けるＩｎＧａＡｓ層臨界層厚とＩｎ組成ｘと
の関係を表す線図である。
１ 半絶縁性ＧａＡｓ基板 ２ ノンドープＧａＡｓバッファ層 ３ ノンドープＩｎＧａＡｓチャネル層 ４ ｎ型ＡｌＧａＡｓキャリヤ供給層 ５ ｎ型ＧａＡｓキャップ層 ６ ソース電極 ７ ドレイン電極 ８ ゲート電極 ９ ノンドープＩｎＡｓチャネル層 １１ 半絶縁性ＧａＡｓ基板 １２ ノンドープＧａＡｓバッファ層 １３ ノンドープＩｎ0.2 Ｇａ0.8 Ａｓチャネル層 １４ ｎ型Ａｌ0.25Ｇａ0.75Ａｓキャリヤ供給層 １５ ｎ型ＧａＡｓキャップ層 １６ ソース電極 １７ ドレイン電極 １８ ゲート電極 １９ ノンドープＩｎＡｓチャネル層 ２０ ノンドープＡｌ0.25Ｇａ0.75Ａｓバッファ層 ２１ Ｓｉドープｎ型ＩｎＧａＰキャリヤ供給層 ２２ ノンドープＩｎ0.4 Ｇａ0.6 Ａｓチャネル層 ＥC 伝導帯の底 ＥF フェルミ・レベル
Claims (13)
- 【請求項１】半絶縁性ＧａＡｓ基板上に順に積層したノ
ンドープＧａＡｓバッファ層及びノンドープＩｎＧａＡ
ｓチャネル層及びノンドープＩｎＡｓチャネル層及びノ
ンドープＩｎＧａＡｓチャネル層及び二次元キャリヤ・
ガスを生成させるのに必要な不純物を含有したＡｌＧａ
Ａｓキャリヤ供給層及び前記ＡｌＧａＡｓキャリヤ供給
層と同導電型のＧａＡｓキャップ層を含む多層ヘテロ構
造と、 前記ＧａＡｓキャップ層にコンタクトすると共に間隔を
おいて配設されたソース電極及びドレイン電極と、 前記ソース電極とドレイン電極との間に在って前記Ａｌ
ＧａＡｓキャリヤ供給層にコンタクトするゲート電極と
を備えてなることを特徴とする高電子移動度電界効果半
導体装置。 - 【請求項２】基板側から順に積層したＩｎＧａＡｓチャ
ネル層及びＩｎＡｓチャネル層及びＩｎＧａＡｓチャネ
ル層及びＡｌＧａＡｓキャリヤ供給層及びＧａＡｓキャ
ップ層からなる積層体の下地がノンドープＡｌＧａＡｓ
バッファ層であることを特徴とする請求項１記載の高電
子移動度電界効果半導体装置。 - 【請求項３】ＡｌＧａＡｓキャリヤ供給層を二次元キャ
リヤ・ガスを生成させるのに必要な不純物を含有したＩ
ｎＧａＰキャリヤ供給層に代替してなることを特徴とす
る請求項１或いは２記載の高電子移動度電界効果半導体
装置。 - 【請求項４】ＡｌＧａＡｓバッファ層をノンドープＩｎ
ＧａＰバッファ層に代替すると共にＡｌＧａＡｓキャリ
ヤ供給層をＩｎＧａＰキャリヤ供給層に代替してなるこ
とを特徴とする請求項２記載の高電子移動度電界効果半
導体装置。 - 【請求項５】ＩｎＧａＡｓチャネル層及びＩｎＡｓチャ
ネル層及びＩｎＧａＡｓチャネル層からなる積層体が量
子井戸をなしていることを特徴とする請求項１或いは請
求項２或いは請求項３或いは請求項４記載の高電子移動
度電界効果半導体装置。 - 【請求項６】ＩｎＡｓチャネル層が介挿されたＩｎＧａ
Ａｓチャネル層の複数の積層体を備えてなることを特徴
とする請求項１或いは請求項２或いは請求項３或いは請
求項４記載の高電子移動度電界効果半導体装置。 - 【請求項７】ＩｎＡｓチャネル層が介挿されたＩｎＧａ
Ａｓチャネル層からなる複数の積層体が多重量子井戸を
なしていることを特徴とする請求項６記載の高電子移動
度電界効果半導体装置。 - 【請求項８】キャリヤ供給層の下地がノンドープの同じ
材料で構成されたスペーサ層であることを特徴とする請
求項１或いは請求項２或いは請求項３或いは請求項４或
いは請求項５或いは請求項６或いは請求項７記載の高電
子移動度電界効果半導体装置。 - 【請求項９】キャップ層がキャリヤ供給層と同導電型の
ＩｎＧａＡｓを含んでなることを特徴とする請求項１或
いは請求項２或いは請求項３或いは請求項４或いは請求
項５或いは請求項６或いは請求項７或いは請求項８記載
の高電子移動度電界効果半導体装置。 - 【請求項１０】チャネル層を構成するＩｎy Ｇａ1-y Ａ
ｓに於けるＩｎＡｓ組成比ｙが０．１〜０．３の範囲で
選択されてなることを特徴とする請求項１或いは請求項
２或いは請求項３或いは請求項４記載の高電子移動度電
界効果半導体装置。 - 【請求項１１】キャリヤ供給層を構成するＡｌx Ｇａ
1-x ＡｓのＡｌＡｓ組成比ｘが０〜０．３の範囲で選択
されてなることを特徴とする請求項１或いは請求項２記
載の高電子移動度電界効果半導体装置。 - 【請求項１２】チャネル層を構成するＩｎy Ｇａ1-y Ａ
ｓに於けるＩｎＡｓ組成比ｙが０．１〜０．３の範囲で
選択されてなることを特徴とする請求項１１記載の高電
子移動度電界効果半導体装置。 - 【請求項１３】ＩｎＧａＡｓチャネル層及びＩｎＡｓチ
ャネル層及びＩｎＧａＡｓチャネル層からなる積層体を
基板側から順に積層したノンドープＩｎy1Ｇａ1-y1Ａｓ
チャネル層及びノンドープＩｎy2Ｇａ1-y2Ａｓチャネル
層及びノンドープＩｎy1Ｇａ1- y1Ａｓチャネル層からな
る積層体に代替し且つＩｎy2Ｇａ1-y2ＡｓはＩｎy1Ｇａ
1-y1Ａｓと比較してＩｎＡｓの組成比がｙ2 ＞ｙ1 であ
ることを特徴とする請求項１或いは請求項２或いは請求
項５或いは請求項６或いは請求項７記載の高電子移動度
電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23793392A JPH0684959A (ja) | 1992-09-07 | 1992-09-07 | 高電子移動度電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23793392A JPH0684959A (ja) | 1992-09-07 | 1992-09-07 | 高電子移動度電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684959A true JPH0684959A (ja) | 1994-03-25 |
Family
ID=17022611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23793392A Pending JPH0684959A (ja) | 1992-09-07 | 1992-09-07 | 高電子移動度電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555850B1 (en) | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| WO2004059742A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 高電子移動度エピタキシャル基板 |
| WO2004059744A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2004207472A (ja) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2011139014A (ja) * | 2009-12-31 | 2011-07-14 | Jiaotong Univ | 高電子移動度トランジスタ及びその製造方法 |
-
1992
- 1992-09-07 JP JP23793392A patent/JPH0684959A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555850B1 (en) | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| WO2004059742A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 高電子移動度エピタキシャル基板 |
| WO2004059744A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2004207471A (ja) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2004207473A (ja) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | 高電子移動度エピタキシャル基板 |
| JP2004207472A (ja) * | 2002-12-25 | 2004-07-22 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板及びその製造方法 |
| US7291873B2 (en) | 2002-12-25 | 2007-11-06 | Sumitomo Chemical Company, Limited | High electron mobility epitaxial substrate |
| US7732836B2 (en) | 2002-12-25 | 2010-06-08 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for manufacturing the same |
| JP4672959B2 (ja) * | 2002-12-25 | 2011-04-20 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| KR101032010B1 (ko) * | 2002-12-25 | 2011-05-02 | 스미카 에피 솔루션 컴퍼니 리미티드 | 화합물 반도체 에피택셜 기판 및 그 제조 방법 |
| JP2011139014A (ja) * | 2009-12-31 | 2011-07-14 | Jiaotong Univ | 高電子移動度トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0199435B1 (en) | Field effect semiconductor device | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH05198600A (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| JPH09321061A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| CA2055665C (en) | Field effect transistor | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPS63232374A (ja) | 半導体装置 | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63229763A (ja) | 半導体装置 | |
| JPH07120792B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |