JP4766743B2 - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタ Download PDFInfo
- Publication number
- JP4766743B2 JP4766743B2 JP2000387695A JP2000387695A JP4766743B2 JP 4766743 B2 JP4766743 B2 JP 4766743B2 JP 2000387695 A JP2000387695 A JP 2000387695A JP 2000387695 A JP2000387695 A JP 2000387695A JP 4766743 B2 JP4766743 B2 JP 4766743B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- composition
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合を利用した電界効果トランジスタに関し、特に深いドナー不純物準位がなく、低雑音増幅特性、高信頼性、高電流駆動能力をもち、デバイス作製が容易で歩留まりも高い電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
従来より、GaAs と AlGaAs のヘテロ接合を利用した電界効果トランジスタは高速・高性能な素子として考えられ、特に低雑音素子や高出力増幅素子として応用されている。例えば、図６に示すように、電子親和力(１個の電子を伝導帯下限Ecから真空順位まで持ち上げるのに必要なエネルギー)が大きいノンドープGaAs からなるチャネル層２３と、ノンドープで電子親和力が小さいAlGaAsからなるスペーサ層２４及びドナー不純物 (Si) が添加された AlGaAsからなる電子供給層２５とのヘテロ接合を用い、２次元電子ガスを能動層として用いる高電子移動度電界効果トランジスタ (HEMT) が知られている。
【０００３】
ここで、２次元電子ガスとは、電子供給層２５から伝導体不連続 ΔEc (Conduction-band offset：界面の電子親和力の差) により形成されたポテンシャル井戸であるチャネル層２３に供給された電子のうち、表面(界面)に平行な２次元方向にのみ自由度をもつ電子集団をいう。電子供給層２５からチャネル層２３に供給された電子は、ポテンシャル井戸の厚みが電子のド・ブロイ波長である１００オングストローム以下程度に薄くなると、表面に垂直な方向であるＺ方向の電子の運動が量子化されて離散的なエネルギー順位をとり、表面に平行な方向であるＸ，Ｙ方向に対しては、垂直運動が制限されるため、電子の運動が２次元方向のみの自由度を持つようになる。
【０００４】
前記したHEMTは電子の走行するチャネル層２３と電子を供給する電子供給層２５とを電子親和力の異なる材料で構成している点が特徴であり、電子はチャネル層内に量子効果により閉じ込められるため、電子供給層２５内のドナー不純物と分離することができ、電子の散乱を小さくすることができる。
【０００５】
このHEMTでは、さらに散乱を小さくするために、電子供給層２５とチャネル層２３との間に電子供給層２５と同じ材料でノンドープのスペーサ層２４が用いられている。また、しきい値電圧の制御性の向上、トラッピング効果(半導体表面順位にトラップされた電荷の状態が変化してゲートの電流−電圧特性が変化する Walkout 現象のような効果)の低減、ゲート耐圧の向上などのため、ドナー不純物濃度を高めて電子供給層２５をできるだけ薄くし、その電子供給層２５の上に電子供給層２５と同じ材料でノンドープのショットキー層２６が設けられている。
【０００６】
このHEMTの高性能化を図るためには、チャネル層２３の移動度及びチャネル層２３内の２次元電子ガスの濃度を高めることが効果的である。チャネル層２３の材料を GaAsから移動度の高い InGaAsに代えた Pseudomorphic HEMT (PHEMT)が開発されている。ここで、InGaAs はInの組成を増大させれば移動度が高くなるが、増大しすぎると基板材料であるGaAsとの格子不整合により結晶欠陥が生じてしまう。
【０００７】
従つて、InxGa1-xAs のInの組成ｘが 0.15≦ｘ≦0.25 の範囲にある化合物半導体混晶の膜厚を、臨界膜厚と呼ばれる一定膜厚以下にすることにより、結晶格子は歪んで変形するものの、転位などの格子の乱れのない良質の結晶成長が可能である。
【０００８】
例えば、電子供給層２５とチャネル層２３がそれぞれ Al0.3Ga0.7As、In0.2Ga0.8Asである場合、伝導帯不連続 ΔEcは ΔEc ＝ 0.4ｅＶであり、チャネル層２３がGaAsである場合の Al0.3Ga0.7As／GaAs のヘテロ界面での伝導帯不連続 ΔEc ＝ 0.24ｅＶに比べて大きくなっており、それにより量子効果が効果的に作用して多くの電子を閉じこめることができ、電子濃度の向上と高移動度とを両立できるという長所もある。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の PHEMT は電子供給層２５に Si をドープした AlGaAsを用いており、この Siドープ AlGaAsは深い不純物準位をつくる酸素が混入しやすいほか、ドナーに関するＤＸセンターと呼ばれる深い不純物準位があり、高性能化に有効な電子供給層２５の高濃度化の妨げとなる。また、半導体表面準位にトラップされた電荷の状態が変化し、ゲートの電流−電圧特性が変化するといわれている Walkout現象、半導体表面準位に起因したドレイン電流−電圧特性の周波数分散などの問題点があった。
【００１０】
また、従来の AlGaAs／GaAs 系 PHEMTのデバイス作製プロセスでは、ゲート電極を AlGaAs からなるショットキー層２６上に形成するため、図６に示すようにゲ−ト電極１０に対応する部分のｎ型GaAsのキャップ層７を除去する必要がある。しかし、AlGaAsは、GaAsを除去するためのウェットエッチングでのエッチング速度の差が十分には大きくなく、HEMTのしきい値制御に関して十分な均一性が得られず、歩留まりが悪いという問題点があった。
【００１１】
また、上記のドナーに関するＤＸセンターと呼ばれる深い不純物準位及びGaAsの選択エッチングの問題を解決するため、電子供給層２５及びショットキー層２６に Ga0.5In0.5Pを、チャネル層２３に InGaAsを用いたPHEMTが開発されているが、Ga0.5In0.5P／InGaAs のヘテロ接合の伝導帯不連続 ΔEcはAlGaAs／InGaAsのヘテロ接合に比べて小さく、高い電子濃度が得られない問題点があった。また、このとき、金属／Ga0.5In0.5P のショットキー障壁の高さはAlGaAs系の 1.1ｅＶに対して、0.75ｅＶとかなり低いため、 HEMTのしきい値が０Ｖ以上のエンハンストモードの HEMTでは、入力信号の電圧振幅を十分に大きくできないという問題点があった。
【００１２】
本発明の目的は、電子供給層はドナーに関するＤＸセンターと呼ばれる深い不純物準位がなく表面準位に関する不安定動作が解消でき、電子供給層の高濃度化や自由電子濃度の増大によるソース抵抗低減ができ、入力信号の電圧振幅が十分に大きくとれるようなショットキー障壁が実現でき、GaAs選択エッチングによるHEMTのしきい値制御が容易となり、高周波性能と加工制御プロセスの問題点を解消するヘテロ接合電界効果トランジスタを提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、GaAsからなる半導体基板と、該半導体基板上に形成され、 InGaAs からなる第１の半導体層と、該第１の半導体層の上に形成され、該第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い材料からなる第２の半導体層と、前記第２の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い GaxIn1-xP からなり、該Gaの組成ｘが 0.55≦ｘ≦0.7 であり、且つドナー不純物が添加された第３の半導体層と、該第３の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い Al z Ga 1-z As からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 である第４の半導体層と、前記第４の半導体層の上に形成され、前記第１の半導体層より伝導帯のポテンシャルエネルギーが高い Ga x In 1-x P で形成され、該Gaの組成ｘが 0.55≦ｘ≦0.7 である第５の半導体層とを具備し、該第５の半導体層の上にゲート電極が形成され、前記第１の半導体層と前記第２、第３、第４及び第５の半導体層とのヘテロ接合により形成される２次元電子ガスを能動層とし、該２次元電子ガスヘ前記第２、第３、第４及び第５の半導体層を介してソース電極又はドレイン電極よりキャリアを供給し、前記２次元電子ガスの走行を前記ゲート電極に印加される電界によって制御するように構成した。
【００１４】
第２の発明は、第１の発明において、前記第２の半導体層を、前記半導体基板と格子整合する(AlyGa1-y)0.5In0.5P からなり、該Alの組成ｙが 0.2≦ｙ≦0.4 であるよう構成した。
【００１５】
第３の発明は、第１の発明において、前記第２の半導体層を、AlzGa1-zAs からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 であるよう構成した。
【００１７】
【発明の実施の形態】
［本発明の原理構成］
まず、本発明のHEMT素子の原理を説明する。図１は本発明によるHEMT素子の構造断面を示す図である。図１において、半絶縁性のGaAs基板上１に、GaAsのバッフア層２、InGaAsのチャネル層(第１の半導体層)３、スペーサ層(第２の半導体層)４、GaxIn1-xP (0.55≦ｘ≦0.7) の電子供給層(第３の半導体層)５、ショットキー層(第４の半導体層)６、GaAsのキャップ層７がそれぞれ形成されている。８，９は各々ソース電極、ドレイン電極、１０はゲート電極である。スペーサ層４、電子供給層５及びショットキー層６は、チャネル層３よりも伝導帯のポテンシャルエネルギーＥcが高い材質である。
【００１８】
ここで、スペーサ層４とショットキー層６はノンドープの AlGaInP (又はAlGaAs) で形成されている。符号１から７に至る半導体層はＭＢＥ法あるいはＭＯＣＶＤ法で順次形成された後、GaAsのキャップ層７上にオーム性電極であるソース電極８とドレイン電極９がそれぞれ形成される。次にゲート電極部分のGaAsのキャップ層７を除去し、ゲート電極１０をショットキー層６上に形成することで、HEMT素子が完成する。
【００１９】
［第１の実施の形態］
以上の基本構造において、スペーサ層４とショットキー層６が半導体基板に格子整合する(AlyGa1-y)0.5In0.5P(0.2≦ｙ≦0.4) で形成され、 (AlyGa1-y)0.5In0.5P／InGaAs のヘテロ構造とした本発明の第１の実施形態のHEMT素子を図２〜図４により説明する。図２はそのHEMT素子の構造断面図を示し、In0.2Ga0.8As をチャネル層３に、Ga0.65In0.35P を電子供給層５に用いたものである。
【００２０】
まず、第１の実施形態の製造工程を説明する。半絶縁性のGaAsからなる半導体基板１上にＭＢＥ法により、ノンドープで厚さ500ｎｍのGaAsからなるバッファ層２、ノンドープで厚さ12ｎｍの In0.2Ga0.8Asからなるチャネル層３、ノンドープで厚さ30ｎｍの (Al0.3Ga0.7)0.5In0.5P からなるスペーサ層４、６×1018atom/cm3のSiをドープした厚さ７ｎｍの Ga0.65In0.35P からなる電子供給層５、厚さ30ｎｍのノンドープ (Al0.3Ga0.7)0.5In0.5P からなるショットキー層６、厚さ50ｎｍの６×1018atom/cm3のSiをドープしたGaAsからなるキャップ層７を順次積層した半導体基板を用意する。
【００２１】
キャップ層７上にフォトレジストを塗布してソース電極およびドレイン電極形成予定領域をパターンニングする。Ni/Ge/Au/Ni/Au からなる多層のオーミック金属を蒸着し、リフトオフによりソース電極８よびドレイン電極９をそれぞれ形成し、400℃、10secで熱処理することによりキャップ層７との間にオーミック接触が得られる。次に、キャップ層７上にフォトレジストを塗布してゲート電極形成予定領域をパターンニングし、H3PO4:H2O2:H2O (3:1:50) からなるエッチャントにより、ゲート電極形成予定領域のGaAsのキャップ層７を選択的にエッチング除去し、Ti/Pt/Au からなる多層金属薄膜を順次蒸着し、リフトオフによりゲート電極１０を形成する。以上により、HEMT 素子が完成する。
【００２２】
上記のHEMT素子の効果について説明する。図３にHEMT素子のゲート電極１０に０Ｖの電圧を印加したときのエネルギーバンドダイアグラムを示す。図４に (AlxGa1-x)0.5In0.5P／GaAs のヘテロ接合の伝導帯不連続ΔEcと価電子帯不連続 ΔEv (Valance-band offset) それぞれのAl組成ｘの依存性を示す (M.0.Watanabe et al.,Appl.Phys.Lett.,vol.50,pp.906-908,1987)。価電子帯不連続 ΔEvは、(AlxGa1-x)0.5In0.5P／GaAs の各禁制帯エネルギーギャプの差から伝導帯不連続 ΔEcを差し引いた値である。
【００２３】
図４より (Al0.3Ga0.7)0.5In0.5P／GaAs (Alの組成ｘ＝0.3)の ΔEcは 0.27ｅＶ (＝0.19ｅＶ＋0.08ｅＶ) であり、また In0.5Ga0.5P／In0.2Ga0.8As の ΔEcは 0.35ｅＶであるので、(Al0.3Ga0.7)0.5In0.5P／In0.2Ga0.8As (スペーサ層４／チャネル層３) ヘテロ接合のΔEc は 0.43ｅＶ (＝0.35ｅＶ＋0.08ｅＶ) として与えられる。
【００２４】
この値は、従来のスペーサ層／チャネル層のヘテロ接合である Al0.3Ga0.7As／In0.2Ga0.8Asのヘテロ接合の ΔEc ＝ 0.40ｅＶや、Ga0.5In0.5P／In0.2Ga0.8Asのヘテロ接合の ΔEc ＝ 0.35ｅＶに比べて大きな値であり、従来のものより量子効果がより効果的に作用して多くの電子を閉じこめることができ、電子濃度を増大させる。
【００２５】
また、ここでは電子供給層５に、GaAs のバッファ層２に格子整合した Ga0.5In0.5Pのチャネル層３よりもGaPの組成を増やした GaxIn1-xP を用いており、Gaの組成ｘの増大とともにＥｇ(伝導帯と価電子帯のエネルギーギャップ)とΔEcが大きくなり、ｘ＝0.65のとき (Al0.3Ga0.7)0.5In0.5P のスペーサ層４との伝導帯不連続 ΔEcがほぼ消失する。Ga0.65In0.35P の電子供給層５はＤＸセンターのような深い不純物準位がなく、電子供給層５を高濃度ドーピングすることが可能となり、デバイス性能を向上できる。
【００２６】
金属とショットキー層６である (Al0.3Ga0.7)0.5In0.5P のショットキー障壁の高さは 1.0ｅＶであり、従来の金属／AlGaAs 系のショットキー障壁高さ 1.1ｅＶと比べて遜色はなく、金属／Ga0.5In0.5P のショットキー障壁高さ 0.75ｅＶに比べて十分に大きく、エンハンストモード HEMT においても十分な性能が得られる。
【００２７】
デバイス作製プロセスでは、ゲート電極１０を (Al0.3Ga0.7)0.5In0.5P のショットキー層６の上に形成するため、GaAsのキャップ層７を一部エッチング除去することになるが、H3PO4:H2O2:H2O (3:1:50) からなるエッチャントによる (Al0.3Ga0.7)0.5In0.5P のショットキー層６に対するGaAsのキャップ層７とのエッチングの選択比は 6000：１以上と大きい。これに対して、従来の AlGaAs に対するGaAsのウェトエッチングの選択比は高々 100：１である。その結果、半導体膜厚の加工制御が容易になり、素子特性のバラツキが抑えられ、信頼性も改善される。
【００２８】
GaInPは、GaAsおよび AlGaAsに比べるとアバランシュ破壊電圧が高く、(AlxGa1-x)0.5In0.5P では、Al組成ｘの増加に応じてさらに破壊電圧が伸びる特徴を有している。(AlxGa1-x)0.5In0.5 Pは、Al組成ｘ ＝ 0.5〜0.7 で直接遷移から間接遷移に移るため、これを HEMT素子のショットキー層６やスペーサ層４に用いるためには、Al組成ｘがｘ≦0.4 であることが望ましい。また、伝導帯不連続 ΔEcやショットキー障壁高さを十分な値にするために、Al組成ｘがｘ≧0.2 であることが望ましい。またAl組成ｘが0.2≦ｘ≦0.3 である (AlxGa1-x)0.5In0.5P は、直接遷移から間接遷移に移るためクロスオーバーポイントより十分に離れているので、AlGaAs系に比べてＤＸセンターのような深い不純物準位がかなり少なく、前述したWalkout現象、電流コラブスの発生などのデバイスの不安定動作を抑制できる。
【００２９】
なお、上記の直接遷移、間接遷移、クロスオーバーポイントは下記の通りである。価電子帯の頂上と伝導帯の底のｋ値 (波数ベクトル：k = nπ/L) が同じである半導体が直接遷移型と呼ばれ、この直接遷移型半導体では伝導帯中の電子が価電子帯の正孔と再結合する際、ｋすなわち運動量 (＝ hk) の変化がなく、運動量が保存される。一方、価電子帯の頂上と伝導帯の底のｋ値が異なっている半導体は間接遷移型と呼ばれている。前記の直接遷移型半導体は有効質量が小さく移動度が大きいので、高速の電子デバイスに用いられる。また、レーザ等の発光デバイスにも直接遷移型が用いられる。伝導帯の底がΓバレーからＸバレーに移行する点が前記したクロスオーバーポイント(図４ではｘ ＝ 0.7のところ)と呼ばれる。
【００３０】
この第１の実施形態においては、スペーサ層４及びショットキー層６に (Al0.3Ga0.7)0.5In0.5P を用いているが、いずれか一方又は両方を Al0.33Ga0.67As などのAlGaAs系の材料で置き換えてもかまわない。この場合でも、電子供給層５に GaInP を用いているかぎりその高濃度化の妨げにはならない。ショットキー層６にAlGaAs系の材料を使用するときは選択エッチングの制御性が GaInP 系の材料を用いた場合に比べて劣るが、致命的ではない。
【００３１】
［第２の実施の形態］
図５は本発明の第２の実施形態のHEMT素子の構造断面図を示す。図２に示した第１の実施例と異なる点は、ショットキー層がノンドープの Al0.33Ga0.67As の第１のショットキー層(第４の半導体層)６Ａとノンドープの Ga0.65In0.35P の第２のショットキー層(第５の半導体層)６Ｂとの２層構造で構成されていることである。
【００３２】
Al0.33Ga0.67As のショットキー層１６Ａと Ga0.65In0.35P の電子供給層５との伝導帯不連続はほとんどなく、ＤＸセンターのような深い不純物準位が多く有している Al0.33Ga0.67As の第１のショットキー層６Ａの上に、深い不純物準位がない Ga0.65In0.35P の第２のショットキー層６Ｂを設けることにより、前述したWalkout現象、電流コラプスの発生などのデバイスの不安定動作を抑制でき、また深い不純物準位をつくる酸素の Al0.33Ga0.67As のショットキー層６Ａへの混入を防ぐことができる。なお、第１のショットキー層６Ａは、 Al0.33Ga0.6 7As に代えて第１の実施形態で説明した (Al0.3Ga0.7)0.5In0.5P からなるよう形成してもよい。
【００３３】
【発明の効果】
以上説明したように本発明のヘテロ接合電界効果トランジスタによれば、電子供給層として働く第３の半導体層に、半導体基板に格子整合した組成よりもGaP組成を増したGaInPを用いているので、ＤＸセンターのような深い不純物準位がなく、その電子供給層を高濃度ドーピングすることが可能となり、デバイス性能を向上できる。
【００３４】
また、AlGaInP／InGaAs (第２の半導体層／第１の半導体層) ヘテロ接合は、AlGaAs／InGaAs や GaInP／InGaAs のヘテロ接合に比べて大きな伝導帯不連続を有しているので、多くの電子を閉じこめることができ、電子濃度を向上させことができる。
【００３５】
また、ショットキー層が第４の半導体層である AlGaInP 層又は第５の半導体層である GaInP層で構成されているので、深い不純物準位に起因するWalkout現象、電流コラプスの発生などのデバイスの不安定動作を抑制できる。
【００３６】
さらに、デバイス作製プロセスでは、ゲート電極を第４の半導体層である AlGaInP 層又は第５の半導体層であるGaInP層上に形成すれば、GaAsのキャップ層の一部をエッチング除去する工程において、GaAsとのエッチングの選択比が極めて大きくなり、半導体膜厚の加工制御が容易になり、素子特性のバラツキが抑えられ信頼性も改善される。
【図面の簡単な説明】
【図１】 チャネル層に InGaAs、電子供給層に GaInP、スペーサ層、ショットキー層にノンドープの AlGaInP(又はAlGaAs) を用いた本発明のヘテロ接合電界効果トランジスタの断面構造図である。
【図２】 本発明のヘテロ接合電界効果トランジスタの第１の実施の形態を示す断面構造図である。
【図３】 第１の実施の形態のヘテロ接合電界効果トランジスのエネルギーバンドダイグラムを示した図である。
【図４】 (AlxGa1-x)0.5In0.5P／GaAs のヘテロ接合の伝導帯不連続ΔEcと価電子帯不連続ΔEvそれぞれのAl組成ｘの依存性を示した特性図である。
【図５】 本発明のヘテロ接合電界効果トランジスタの第２の実施の形態を示す断面構造図である。
【図６】 従来のヘテロ接合電界効果トランジスタの断面構造図である。
【符号の説明】
１：半絶縁性GaAs基板（半導体基板）
２：GaAs からなるバッファ層
３：InGaAs からなるチャンネル層(第１の半導体層)
４：AlGaInP(又はAlGaAs) からなるスペーサ層(第２の半導体層)
５：SiがドープされGaAsに格子整合したGaInPよりもGaPの組成を増やしたGaInP からなる電子供給層(第３の半導体層)
６：AlGaInP(又はAlGaAs) からなるショッットキー層(第４の半導体層)
６Ａ：AlGaAs からなる第１のショットキー層(第４の半導体層)
６Ｂ：GaInP からなる第２のショットキー層(第５の半導体層)
７：GaAsからなるキャップ層
８：ソース電極
９：ドレイン電極
１０：ゲート電極
【発明の属する技術分野】
本発明は、ヘテロ接合を利用した電界効果トランジスタに関し、特に深いドナー不純物準位がなく、低雑音増幅特性、高信頼性、高電流駆動能力をもち、デバイス作製が容易で歩留まりも高い電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
従来より、GaAs と AlGaAs のヘテロ接合を利用した電界効果トランジスタは高速・高性能な素子として考えられ、特に低雑音素子や高出力増幅素子として応用されている。例えば、図６に示すように、電子親和力(１個の電子を伝導帯下限Ecから真空順位まで持ち上げるのに必要なエネルギー)が大きいノンドープGaAs からなるチャネル層２３と、ノンドープで電子親和力が小さいAlGaAsからなるスペーサ層２４及びドナー不純物 (Si) が添加された AlGaAsからなる電子供給層２５とのヘテロ接合を用い、２次元電子ガスを能動層として用いる高電子移動度電界効果トランジスタ (HEMT) が知られている。
【０００３】
ここで、２次元電子ガスとは、電子供給層２５から伝導体不連続 ΔEc (Conduction-band offset：界面の電子親和力の差) により形成されたポテンシャル井戸であるチャネル層２３に供給された電子のうち、表面(界面)に平行な２次元方向にのみ自由度をもつ電子集団をいう。電子供給層２５からチャネル層２３に供給された電子は、ポテンシャル井戸の厚みが電子のド・ブロイ波長である１００オングストローム以下程度に薄くなると、表面に垂直な方向であるＺ方向の電子の運動が量子化されて離散的なエネルギー順位をとり、表面に平行な方向であるＸ，Ｙ方向に対しては、垂直運動が制限されるため、電子の運動が２次元方向のみの自由度を持つようになる。
【０００４】
前記したHEMTは電子の走行するチャネル層２３と電子を供給する電子供給層２５とを電子親和力の異なる材料で構成している点が特徴であり、電子はチャネル層内に量子効果により閉じ込められるため、電子供給層２５内のドナー不純物と分離することができ、電子の散乱を小さくすることができる。
【０００５】
このHEMTでは、さらに散乱を小さくするために、電子供給層２５とチャネル層２３との間に電子供給層２５と同じ材料でノンドープのスペーサ層２４が用いられている。また、しきい値電圧の制御性の向上、トラッピング効果(半導体表面順位にトラップされた電荷の状態が変化してゲートの電流−電圧特性が変化する Walkout 現象のような効果)の低減、ゲート耐圧の向上などのため、ドナー不純物濃度を高めて電子供給層２５をできるだけ薄くし、その電子供給層２５の上に電子供給層２５と同じ材料でノンドープのショットキー層２６が設けられている。
【０００６】
このHEMTの高性能化を図るためには、チャネル層２３の移動度及びチャネル層２３内の２次元電子ガスの濃度を高めることが効果的である。チャネル層２３の材料を GaAsから移動度の高い InGaAsに代えた Pseudomorphic HEMT (PHEMT)が開発されている。ここで、InGaAs はInの組成を増大させれば移動度が高くなるが、増大しすぎると基板材料であるGaAsとの格子不整合により結晶欠陥が生じてしまう。
【０００７】
従つて、InxGa1-xAs のInの組成ｘが 0.15≦ｘ≦0.25 の範囲にある化合物半導体混晶の膜厚を、臨界膜厚と呼ばれる一定膜厚以下にすることにより、結晶格子は歪んで変形するものの、転位などの格子の乱れのない良質の結晶成長が可能である。
【０００８】
例えば、電子供給層２５とチャネル層２３がそれぞれ Al0.3Ga0.7As、In0.2Ga0.8Asである場合、伝導帯不連続 ΔEcは ΔEc ＝ 0.4ｅＶであり、チャネル層２３がGaAsである場合の Al0.3Ga0.7As／GaAs のヘテロ界面での伝導帯不連続 ΔEc ＝ 0.24ｅＶに比べて大きくなっており、それにより量子効果が効果的に作用して多くの電子を閉じこめることができ、電子濃度の向上と高移動度とを両立できるという長所もある。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の PHEMT は電子供給層２５に Si をドープした AlGaAsを用いており、この Siドープ AlGaAsは深い不純物準位をつくる酸素が混入しやすいほか、ドナーに関するＤＸセンターと呼ばれる深い不純物準位があり、高性能化に有効な電子供給層２５の高濃度化の妨げとなる。また、半導体表面準位にトラップされた電荷の状態が変化し、ゲートの電流−電圧特性が変化するといわれている Walkout現象、半導体表面準位に起因したドレイン電流−電圧特性の周波数分散などの問題点があった。
【００１０】
また、従来の AlGaAs／GaAs 系 PHEMTのデバイス作製プロセスでは、ゲート電極を AlGaAs からなるショットキー層２６上に形成するため、図６に示すようにゲ−ト電極１０に対応する部分のｎ型GaAsのキャップ層７を除去する必要がある。しかし、AlGaAsは、GaAsを除去するためのウェットエッチングでのエッチング速度の差が十分には大きくなく、HEMTのしきい値制御に関して十分な均一性が得られず、歩留まりが悪いという問題点があった。
【００１１】
また、上記のドナーに関するＤＸセンターと呼ばれる深い不純物準位及びGaAsの選択エッチングの問題を解決するため、電子供給層２５及びショットキー層２６に Ga0.5In0.5Pを、チャネル層２３に InGaAsを用いたPHEMTが開発されているが、Ga0.5In0.5P／InGaAs のヘテロ接合の伝導帯不連続 ΔEcはAlGaAs／InGaAsのヘテロ接合に比べて小さく、高い電子濃度が得られない問題点があった。また、このとき、金属／Ga0.5In0.5P のショットキー障壁の高さはAlGaAs系の 1.1ｅＶに対して、0.75ｅＶとかなり低いため、 HEMTのしきい値が０Ｖ以上のエンハンストモードの HEMTでは、入力信号の電圧振幅を十分に大きくできないという問題点があった。
【００１２】
本発明の目的は、電子供給層はドナーに関するＤＸセンターと呼ばれる深い不純物準位がなく表面準位に関する不安定動作が解消でき、電子供給層の高濃度化や自由電子濃度の増大によるソース抵抗低減ができ、入力信号の電圧振幅が十分に大きくとれるようなショットキー障壁が実現でき、GaAs選択エッチングによるHEMTのしきい値制御が容易となり、高周波性能と加工制御プロセスの問題点を解消するヘテロ接合電界効果トランジスタを提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、GaAsからなる半導体基板と、該半導体基板上に形成され、 InGaAs からなる第１の半導体層と、該第１の半導体層の上に形成され、該第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い材料からなる第２の半導体層と、前記第２の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い GaxIn1-xP からなり、該Gaの組成ｘが 0.55≦ｘ≦0.7 であり、且つドナー不純物が添加された第３の半導体層と、該第３の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い Al z Ga 1-z As からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 である第４の半導体層と、前記第４の半導体層の上に形成され、前記第１の半導体層より伝導帯のポテンシャルエネルギーが高い Ga x In 1-x P で形成され、該Gaの組成ｘが 0.55≦ｘ≦0.7 である第５の半導体層とを具備し、該第５の半導体層の上にゲート電極が形成され、前記第１の半導体層と前記第２、第３、第４及び第５の半導体層とのヘテロ接合により形成される２次元電子ガスを能動層とし、該２次元電子ガスヘ前記第２、第３、第４及び第５の半導体層を介してソース電極又はドレイン電極よりキャリアを供給し、前記２次元電子ガスの走行を前記ゲート電極に印加される電界によって制御するように構成した。
【００１４】
第２の発明は、第１の発明において、前記第２の半導体層を、前記半導体基板と格子整合する(AlyGa1-y)0.5In0.5P からなり、該Alの組成ｙが 0.2≦ｙ≦0.4 であるよう構成した。
【００１５】
第３の発明は、第１の発明において、前記第２の半導体層を、AlzGa1-zAs からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 であるよう構成した。
【００１７】
【発明の実施の形態】
［本発明の原理構成］
まず、本発明のHEMT素子の原理を説明する。図１は本発明によるHEMT素子の構造断面を示す図である。図１において、半絶縁性のGaAs基板上１に、GaAsのバッフア層２、InGaAsのチャネル層(第１の半導体層)３、スペーサ層(第２の半導体層)４、GaxIn1-xP (0.55≦ｘ≦0.7) の電子供給層(第３の半導体層)５、ショットキー層(第４の半導体層)６、GaAsのキャップ層７がそれぞれ形成されている。８，９は各々ソース電極、ドレイン電極、１０はゲート電極である。スペーサ層４、電子供給層５及びショットキー層６は、チャネル層３よりも伝導帯のポテンシャルエネルギーＥcが高い材質である。
【００１８】
ここで、スペーサ層４とショットキー層６はノンドープの AlGaInP (又はAlGaAs) で形成されている。符号１から７に至る半導体層はＭＢＥ法あるいはＭＯＣＶＤ法で順次形成された後、GaAsのキャップ層７上にオーム性電極であるソース電極８とドレイン電極９がそれぞれ形成される。次にゲート電極部分のGaAsのキャップ層７を除去し、ゲート電極１０をショットキー層６上に形成することで、HEMT素子が完成する。
【００１９】
［第１の実施の形態］
以上の基本構造において、スペーサ層４とショットキー層６が半導体基板に格子整合する(AlyGa1-y)0.5In0.5P(0.2≦ｙ≦0.4) で形成され、 (AlyGa1-y)0.5In0.5P／InGaAs のヘテロ構造とした本発明の第１の実施形態のHEMT素子を図２〜図４により説明する。図２はそのHEMT素子の構造断面図を示し、In0.2Ga0.8As をチャネル層３に、Ga0.65In0.35P を電子供給層５に用いたものである。
【００２０】
まず、第１の実施形態の製造工程を説明する。半絶縁性のGaAsからなる半導体基板１上にＭＢＥ法により、ノンドープで厚さ500ｎｍのGaAsからなるバッファ層２、ノンドープで厚さ12ｎｍの In0.2Ga0.8Asからなるチャネル層３、ノンドープで厚さ30ｎｍの (Al0.3Ga0.7)0.5In0.5P からなるスペーサ層４、６×1018atom/cm3のSiをドープした厚さ７ｎｍの Ga0.65In0.35P からなる電子供給層５、厚さ30ｎｍのノンドープ (Al0.3Ga0.7)0.5In0.5P からなるショットキー層６、厚さ50ｎｍの６×1018atom/cm3のSiをドープしたGaAsからなるキャップ層７を順次積層した半導体基板を用意する。
【００２１】
キャップ層７上にフォトレジストを塗布してソース電極およびドレイン電極形成予定領域をパターンニングする。Ni/Ge/Au/Ni/Au からなる多層のオーミック金属を蒸着し、リフトオフによりソース電極８よびドレイン電極９をそれぞれ形成し、400℃、10secで熱処理することによりキャップ層７との間にオーミック接触が得られる。次に、キャップ層７上にフォトレジストを塗布してゲート電極形成予定領域をパターンニングし、H3PO4:H2O2:H2O (3:1:50) からなるエッチャントにより、ゲート電極形成予定領域のGaAsのキャップ層７を選択的にエッチング除去し、Ti/Pt/Au からなる多層金属薄膜を順次蒸着し、リフトオフによりゲート電極１０を形成する。以上により、HEMT 素子が完成する。
【００２２】
上記のHEMT素子の効果について説明する。図３にHEMT素子のゲート電極１０に０Ｖの電圧を印加したときのエネルギーバンドダイアグラムを示す。図４に (AlxGa1-x)0.5In0.5P／GaAs のヘテロ接合の伝導帯不連続ΔEcと価電子帯不連続 ΔEv (Valance-band offset) それぞれのAl組成ｘの依存性を示す (M.0.Watanabe et al.,Appl.Phys.Lett.,vol.50,pp.906-908,1987)。価電子帯不連続 ΔEvは、(AlxGa1-x)0.5In0.5P／GaAs の各禁制帯エネルギーギャプの差から伝導帯不連続 ΔEcを差し引いた値である。
【００２３】
図４より (Al0.3Ga0.7)0.5In0.5P／GaAs (Alの組成ｘ＝0.3)の ΔEcは 0.27ｅＶ (＝0.19ｅＶ＋0.08ｅＶ) であり、また In0.5Ga0.5P／In0.2Ga0.8As の ΔEcは 0.35ｅＶであるので、(Al0.3Ga0.7)0.5In0.5P／In0.2Ga0.8As (スペーサ層４／チャネル層３) ヘテロ接合のΔEc は 0.43ｅＶ (＝0.35ｅＶ＋0.08ｅＶ) として与えられる。
【００２４】
この値は、従来のスペーサ層／チャネル層のヘテロ接合である Al0.3Ga0.7As／In0.2Ga0.8Asのヘテロ接合の ΔEc ＝ 0.40ｅＶや、Ga0.5In0.5P／In0.2Ga0.8Asのヘテロ接合の ΔEc ＝ 0.35ｅＶに比べて大きな値であり、従来のものより量子効果がより効果的に作用して多くの電子を閉じこめることができ、電子濃度を増大させる。
【００２５】
また、ここでは電子供給層５に、GaAs のバッファ層２に格子整合した Ga0.5In0.5Pのチャネル層３よりもGaPの組成を増やした GaxIn1-xP を用いており、Gaの組成ｘの増大とともにＥｇ(伝導帯と価電子帯のエネルギーギャップ)とΔEcが大きくなり、ｘ＝0.65のとき (Al0.3Ga0.7)0.5In0.5P のスペーサ層４との伝導帯不連続 ΔEcがほぼ消失する。Ga0.65In0.35P の電子供給層５はＤＸセンターのような深い不純物準位がなく、電子供給層５を高濃度ドーピングすることが可能となり、デバイス性能を向上できる。
【００２６】
金属とショットキー層６である (Al0.3Ga0.7)0.5In0.5P のショットキー障壁の高さは 1.0ｅＶであり、従来の金属／AlGaAs 系のショットキー障壁高さ 1.1ｅＶと比べて遜色はなく、金属／Ga0.5In0.5P のショットキー障壁高さ 0.75ｅＶに比べて十分に大きく、エンハンストモード HEMT においても十分な性能が得られる。
【００２７】
デバイス作製プロセスでは、ゲート電極１０を (Al0.3Ga0.7)0.5In0.5P のショットキー層６の上に形成するため、GaAsのキャップ層７を一部エッチング除去することになるが、H3PO4:H2O2:H2O (3:1:50) からなるエッチャントによる (Al0.3Ga0.7)0.5In0.5P のショットキー層６に対するGaAsのキャップ層７とのエッチングの選択比は 6000：１以上と大きい。これに対して、従来の AlGaAs に対するGaAsのウェトエッチングの選択比は高々 100：１である。その結果、半導体膜厚の加工制御が容易になり、素子特性のバラツキが抑えられ、信頼性も改善される。
【００２８】
GaInPは、GaAsおよび AlGaAsに比べるとアバランシュ破壊電圧が高く、(AlxGa1-x)0.5In0.5P では、Al組成ｘの増加に応じてさらに破壊電圧が伸びる特徴を有している。(AlxGa1-x)0.5In0.5 Pは、Al組成ｘ ＝ 0.5〜0.7 で直接遷移から間接遷移に移るため、これを HEMT素子のショットキー層６やスペーサ層４に用いるためには、Al組成ｘがｘ≦0.4 であることが望ましい。また、伝導帯不連続 ΔEcやショットキー障壁高さを十分な値にするために、Al組成ｘがｘ≧0.2 であることが望ましい。またAl組成ｘが0.2≦ｘ≦0.3 である (AlxGa1-x)0.5In0.5P は、直接遷移から間接遷移に移るためクロスオーバーポイントより十分に離れているので、AlGaAs系に比べてＤＸセンターのような深い不純物準位がかなり少なく、前述したWalkout現象、電流コラブスの発生などのデバイスの不安定動作を抑制できる。
【００２９】
なお、上記の直接遷移、間接遷移、クロスオーバーポイントは下記の通りである。価電子帯の頂上と伝導帯の底のｋ値 (波数ベクトル：k = nπ/L) が同じである半導体が直接遷移型と呼ばれ、この直接遷移型半導体では伝導帯中の電子が価電子帯の正孔と再結合する際、ｋすなわち運動量 (＝ hk) の変化がなく、運動量が保存される。一方、価電子帯の頂上と伝導帯の底のｋ値が異なっている半導体は間接遷移型と呼ばれている。前記の直接遷移型半導体は有効質量が小さく移動度が大きいので、高速の電子デバイスに用いられる。また、レーザ等の発光デバイスにも直接遷移型が用いられる。伝導帯の底がΓバレーからＸバレーに移行する点が前記したクロスオーバーポイント(図４ではｘ ＝ 0.7のところ)と呼ばれる。
【００３０】
この第１の実施形態においては、スペーサ層４及びショットキー層６に (Al0.3Ga0.7)0.5In0.5P を用いているが、いずれか一方又は両方を Al0.33Ga0.67As などのAlGaAs系の材料で置き換えてもかまわない。この場合でも、電子供給層５に GaInP を用いているかぎりその高濃度化の妨げにはならない。ショットキー層６にAlGaAs系の材料を使用するときは選択エッチングの制御性が GaInP 系の材料を用いた場合に比べて劣るが、致命的ではない。
【００３１】
［第２の実施の形態］
図５は本発明の第２の実施形態のHEMT素子の構造断面図を示す。図２に示した第１の実施例と異なる点は、ショットキー層がノンドープの Al0.33Ga0.67As の第１のショットキー層(第４の半導体層)６Ａとノンドープの Ga0.65In0.35P の第２のショットキー層(第５の半導体層)６Ｂとの２層構造で構成されていることである。
【００３２】
Al0.33Ga0.67As のショットキー層１６Ａと Ga0.65In0.35P の電子供給層５との伝導帯不連続はほとんどなく、ＤＸセンターのような深い不純物準位が多く有している Al0.33Ga0.67As の第１のショットキー層６Ａの上に、深い不純物準位がない Ga0.65In0.35P の第２のショットキー層６Ｂを設けることにより、前述したWalkout現象、電流コラプスの発生などのデバイスの不安定動作を抑制でき、また深い不純物準位をつくる酸素の Al0.33Ga0.67As のショットキー層６Ａへの混入を防ぐことができる。なお、第１のショットキー層６Ａは、 Al0.33Ga0.6 7As に代えて第１の実施形態で説明した (Al0.3Ga0.7)0.5In0.5P からなるよう形成してもよい。
【００３３】
【発明の効果】
以上説明したように本発明のヘテロ接合電界効果トランジスタによれば、電子供給層として働く第３の半導体層に、半導体基板に格子整合した組成よりもGaP組成を増したGaInPを用いているので、ＤＸセンターのような深い不純物準位がなく、その電子供給層を高濃度ドーピングすることが可能となり、デバイス性能を向上できる。
【００３４】
また、AlGaInP／InGaAs (第２の半導体層／第１の半導体層) ヘテロ接合は、AlGaAs／InGaAs や GaInP／InGaAs のヘテロ接合に比べて大きな伝導帯不連続を有しているので、多くの電子を閉じこめることができ、電子濃度を向上させことができる。
【００３５】
また、ショットキー層が第４の半導体層である AlGaInP 層又は第５の半導体層である GaInP層で構成されているので、深い不純物準位に起因するWalkout現象、電流コラプスの発生などのデバイスの不安定動作を抑制できる。
【００３６】
さらに、デバイス作製プロセスでは、ゲート電極を第４の半導体層である AlGaInP 層又は第５の半導体層であるGaInP層上に形成すれば、GaAsのキャップ層の一部をエッチング除去する工程において、GaAsとのエッチングの選択比が極めて大きくなり、半導体膜厚の加工制御が容易になり、素子特性のバラツキが抑えられ信頼性も改善される。
【図面の簡単な説明】
【図１】 チャネル層に InGaAs、電子供給層に GaInP、スペーサ層、ショットキー層にノンドープの AlGaInP(又はAlGaAs) を用いた本発明のヘテロ接合電界効果トランジスタの断面構造図である。
【図２】 本発明のヘテロ接合電界効果トランジスタの第１の実施の形態を示す断面構造図である。
【図３】 第１の実施の形態のヘテロ接合電界効果トランジスのエネルギーバンドダイグラムを示した図である。
【図４】 (AlxGa1-x)0.5In0.5P／GaAs のヘテロ接合の伝導帯不連続ΔEcと価電子帯不連続ΔEvそれぞれのAl組成ｘの依存性を示した特性図である。
【図５】 本発明のヘテロ接合電界効果トランジスタの第２の実施の形態を示す断面構造図である。
【図６】 従来のヘテロ接合電界効果トランジスタの断面構造図である。
【符号の説明】
１：半絶縁性GaAs基板（半導体基板）
２：GaAs からなるバッファ層
３：InGaAs からなるチャンネル層(第１の半導体層)
４：AlGaInP(又はAlGaAs) からなるスペーサ層(第２の半導体層)
５：SiがドープされGaAsに格子整合したGaInPよりもGaPの組成を増やしたGaInP からなる電子供給層(第３の半導体層)
６：AlGaInP(又はAlGaAs) からなるショッットキー層(第４の半導体層)
６Ａ：AlGaAs からなる第１のショットキー層(第４の半導体層)
６Ｂ：GaInP からなる第２のショットキー層(第５の半導体層)
７：GaAsからなるキャップ層
８：ソース電極
９：ドレイン電極
１０：ゲート電極
Claims (3)
- GaAsからなる半導体基板と、
該半導体基板上に形成され、 InGaAs からなる第１の半導体層と、
該第１の半導体層の上に形成され、該第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い材料からなる第２の半導体層と、
前記第２の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い GaxIn1-xP からなり、該Gaの組成ｘが 0.55≦ｘ≦0.7 であり、且つドナー不純物が添加された第３の半導体層と、
該第３の半導体層の上に形成され、前記第１の半導体層よりも伝導帯のポテンシャルエネルギーが高い Al z Ga 1-z As からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 である第４の半導体層と、
前記第４の半導体層の上に形成され、前記第１の半導体層より伝導帯のポテンシャルエネルギーが高い Ga x In 1-x P で形成され、該Gaの組成ｘが 0.55≦ｘ≦0.7 である第５の半導体層とを具備し、
該第５の半導体層の上にゲート電極が形成され、
前記第１の半導体層と前記第２、第３、第４及び第５の半導体層とのヘテロ接合により形成される２次元電子ガスを能動層とし、該２次元電子ガスヘ前記第２、第３、第４及び第５の半導体層を介してソース電極又はドレイン電極よりキャリアを供給し、前記２次元電子ガスの走行を前記ゲート電極に印加される電界によって制御するようにしたことを特徴とするヘテロ接合電界効果トランジスタ。 - 前記第２の半導体層は、前記半導体基板と格子整合する(AlyGa1-y)0.5In0.5P からなり、該Alの組成ｙが 0.2≦ｙ≦0.4 であることを特徴とする請求項１に記載のヘテロ接合電界効果トランジスタ。
- 前記第２の半導体層は、AlzGa1-zAs からなり、該Alの組成ｚが 0.2≦ｚ≦0.35 であることを特徴とする請求項１に記載のヘテロ接合電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387695A JP4766743B2 (ja) | 2000-12-20 | 2000-12-20 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387695A JP4766743B2 (ja) | 2000-12-20 | 2000-12-20 | ヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190588A JP2002190588A (ja) | 2002-07-05 |
| JP4766743B2 true JP4766743B2 (ja) | 2011-09-07 |
Family
ID=18854581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387695A Expired - Fee Related JP4766743B2 (ja) | 2000-12-20 | 2000-12-20 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4766743B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001888A1 (ja) * | 2007-06-27 | 2008-12-31 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
| CN114373804A (zh) * | 2021-12-14 | 2022-04-19 | 华为技术有限公司 | 赝配高迁移率晶体管、低噪声放大器及相关装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012563A (ja) * | 1998-06-24 | 2000-01-14 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
| JP2000021897A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
-
2000
- 2000-12-20 JP JP2000387695A patent/JP4766743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002190588A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| US20150236103A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP3439111B2 (ja) | 高移動度トランジスタ | |
| JPH06236898A (ja) | 電界効果トランジスタ | |
| US11824110B2 (en) | Field effect transistor and method for manufacturing same | |
| US5729030A (en) | Semiconductor device | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH0682691B2 (ja) | 電界効果型トランジスタ | |
| JPH1197669A (ja) | 半導体装置 | |
| JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JP4243593B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
| JP2800245B2 (ja) | 半導体装置 | |
| JPH05102197A (ja) | 電界効果トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4766743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |