JPH0682691B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0682691B2 JPH0682691B2 JP28605687A JP28605687A JPH0682691B2 JP H0682691 B2 JPH0682691 B2 JP H0682691B2 JP 28605687 A JP28605687 A JP 28605687A JP 28605687 A JP28605687 A JP 28605687A JP H0682691 B2 JPH0682691 B2 JP H0682691B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heterojunction
- fet
- type
- quantum well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 239000000203 mixture Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims 2
- 229910000673 Indium arsenide Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 20
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 12
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012821 model calculation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はヘテロ接合構造を用いた電界効果型トランジス
タ（ヘテロ接合FET）に関するものであり、広い範囲の
ゲート電圧に対して高い相互コンダクタンスを有する、
高電流駆動能力に優れたヘテロ接合FETを提供するもの
である。
タ（ヘテロ接合FET）に関するものであり、広い範囲の
ゲート電圧に対して高い相互コンダクタンスを有する、
高電流駆動能力に優れたヘテロ接合FETを提供するもの
である。
従来の技術 ヘテロ接合FETは高周波特性に優れ、低雑音のマイクロ
波用トランジスタや、高速スイッチング素子として注目
されている。最も一般的に用いられているヘテロ接合FE
Tは、ガリウム砒素（GaAs）層上にＮ型のアルミニウム
・ガリウム砒素（AlGaAs）層を形成したヘテロ構造を有
し、AlGaAsとGaAsの界面にたまる高易動度の２次元電子
ガスを利用するものである。２次元電子ガスの電子濃度
は、通常、約１×1012／cm2程度と低く、ヘテロ接合FET
の電流駆動能力を向上させるために、２次元電子ガスの
濃度を高めることが望まれていた。
波用トランジスタや、高速スイッチング素子として注目
されている。最も一般的に用いられているヘテロ接合FE
Tは、ガリウム砒素（GaAs）層上にＮ型のアルミニウム
・ガリウム砒素（AlGaAs）層を形成したヘテロ構造を有
し、AlGaAsとGaAsの界面にたまる高易動度の２次元電子
ガスを利用するものである。２次元電子ガスの電子濃度
は、通常、約１×1012／cm2程度と低く、ヘテロ接合FET
の電流駆動能力を向上させるために、２次元電子ガスの
濃度を高めることが望まれていた。
２次元電子ガスの電子濃度を高めるヘテロ接合構造とし
て、第３図に示すダブルヘテロ接合構造が知られている
（ジャパニーズ ジャーナル オブ アプライド フィ
ジクス（Japanese Journal of Applied Physics）,Vol2
3pp.L61（1984））。この構造は、GaAs量子井戸６′を
２つのＮ形Al0.3Ga0.7As層４ではさんだものであり、Ga
As量子井戸６′には両側のＮ形Al0.3Ga0.7As層４より電
子が供給されるため、２次元電子ガス濃度をシングルヘ
テロ接合構造に比べ２倍に高めることが可能となる。実
際に、ダブルヘテロ接合構造にたまる電子濃度を測定し
た場合、２×1012／cm2以上のシート電子濃度が得られ
ることが確められ、この構造をヘテロ接合FETに用いた
場合、最大ドレイン電流は、シングルヘテロ構造の場合
に比べ約２倍となることが知られている。
て、第３図に示すダブルヘテロ接合構造が知られている
（ジャパニーズ ジャーナル オブ アプライド フィ
ジクス（Japanese Journal of Applied Physics）,Vol2
3pp.L61（1984））。この構造は、GaAs量子井戸６′を
２つのＮ形Al0.3Ga0.7As層４ではさんだものであり、Ga
As量子井戸６′には両側のＮ形Al0.3Ga0.7As層４より電
子が供給されるため、２次元電子ガス濃度をシングルヘ
テロ接合構造に比べ２倍に高めることが可能となる。実
際に、ダブルヘテロ接合構造にたまる電子濃度を測定し
た場合、２×1012／cm2以上のシート電子濃度が得られ
ることが確められ、この構造をヘテロ接合FETに用いた
場合、最大ドレイン電流は、シングルヘテロ構造の場合
に比べ約２倍となることが知られている。
発明が解決しようとする問題点 しかしながら、相互コンダクタンス（gm）とゲート電圧
（Vgs）の関係を見ると第２図の曲線IIに示すように、
あるゲート電圧において最大のgm値を得た後にVgsの増
加と共にgmの値が著しく低下することがわかる。このよ
うな特性は、ダブルヘテロ接合の場合ばかりでなく、シ
ングルヘテロ接合構造の場合でも見られる。Vgsに対す
るgmの変化の曲線において、最大gm値の1/2以上のgmが
得られるVgsの範囲ΔＶをできるだけ大きくすること
は、ヘテロ接合FETによるマイクロ波集積回路（MIC）を
作製する上で重要となる。なぜならば、ゲートバイアス
電圧を与える電源は通常１つであるので、ΔＶが小さい
場合に、MICに含まれるすべてのヘテロ接合FETをgmの高
い領域で動作させることが困難となるからである。従っ
て、第２図の曲線IIようにΔＶが小さいという従来のヘ
テロ接合FETの問題点を解決することが望まれていた。
本発明は従来のダブルヘテロ接合構造を用いたヘテロ接
合FETにおいて、gmの高いVgsの範囲（ΔＶ）を広くする
とともに、FETの性能そのものを向上させることのでき
る新しい構造のヘテロ接合FETを提供するものである。
（Vgs）の関係を見ると第２図の曲線IIに示すように、
あるゲート電圧において最大のgm値を得た後にVgsの増
加と共にgmの値が著しく低下することがわかる。このよ
うな特性は、ダブルヘテロ接合の場合ばかりでなく、シ
ングルヘテロ接合構造の場合でも見られる。Vgsに対す
るgmの変化の曲線において、最大gm値の1/2以上のgmが
得られるVgsの範囲ΔＶをできるだけ大きくすること
は、ヘテロ接合FETによるマイクロ波集積回路（MIC）を
作製する上で重要となる。なぜならば、ゲートバイアス
電圧を与える電源は通常１つであるので、ΔＶが小さい
場合に、MICに含まれるすべてのヘテロ接合FETをgmの高
い領域で動作させることが困難となるからである。従っ
て、第２図の曲線IIようにΔＶが小さいという従来のヘ
テロ接合FETの問題点を解決することが望まれていた。
本発明は従来のダブルヘテロ接合構造を用いたヘテロ接
合FETにおいて、gmの高いVgsの範囲（ΔＶ）を広くする
とともに、FETの性能そのものを向上させることのでき
る新しい構造のヘテロ接合FETを提供するものである。
ゲート電圧が高い領域において相互コンダクタンスが減
少する原因として考えられるのは、２次元電子ガス濃度
に上限が存在し、ある電圧以上のゲート電圧を加えても
電子の数が増加しないということである。ゲート電圧の
変化に対し、電子濃度が変化しなくなる領域では相互コ
ンダクタンスは０となる。実際、第２図の曲線IIに示し
たように、ゲート電圧の高い領域では、gmが殆んど０に
近くなる様子がうかがえる。従って、FETのドレイン電
流が大部分、２次元電子の伝導による場合は、gmが高い
ゲート電圧の領域で著しく低下することは避けがたいと
考えられる。
少する原因として考えられるのは、２次元電子ガス濃度
に上限が存在し、ある電圧以上のゲート電圧を加えても
電子の数が増加しないということである。ゲート電圧の
変化に対し、電子濃度が変化しなくなる領域では相互コ
ンダクタンスは０となる。実際、第２図の曲線IIに示し
たように、ゲート電圧の高い領域では、gmが殆んど０に
近くなる様子がうかがえる。従って、FETのドレイン電
流が大部分、２次元電子の伝導による場合は、gmが高い
ゲート電圧の領域で著しく低下することは避けがたいと
考えられる。
一般に、ヘテロ接合FETのドレイン電流は２次元電子ガ
スによるものと、電子供給層であるＮ形AlGaAs層中を流
れる並列伝導によるものの２成分からなる。第４図ａは
シングルヘテロ接合構造のヘテロ接合FETにおいてAlGaA
s層の並列伝導を無視した場合のゲート電圧とドレイン
電流および相互コンダクタンスの関係を簡単なモデルで
計算した結果を示している。また第４図ｂはAlGaAs層の
並列伝導が極端に大きい場合の計算である。AlGaAs層の
並列伝導成分が大きい場合（第４図ｂ）、高いゲート電
圧に対してもgmの低下は防止されることがわかる。従っ
て、広いゲート電圧の範囲で、高いgm値を得ようとする
場合には、AlGaAs層の並列伝導によるドレイン電流成分
を増加させる事が重要となる。しかしながら、通常AlGa
As/GaAsヘテロ接合FETで用いられているAlGaAs層のAlAs
組成比は、およそ0.25〜0.3と大きく、AlGaAs層の並列
伝導を十分に大きくすることは困難である。AlGaAs層に
並列伝導を生じさせるためには、通常、AlAs組成比を0.
2以下とする必要があるが、この場合、GaAsとAlGaAsの
ヘテロ界面で生じる伝導帯の不連続値ΔEcが小さいた
め、シングルヘテロ構造では、２次元電子ガスの濃度が
低下するという問題があった。
スによるものと、電子供給層であるＮ形AlGaAs層中を流
れる並列伝導によるものの２成分からなる。第４図ａは
シングルヘテロ接合構造のヘテロ接合FETにおいてAlGaA
s層の並列伝導を無視した場合のゲート電圧とドレイン
電流および相互コンダクタンスの関係を簡単なモデルで
計算した結果を示している。また第４図ｂはAlGaAs層の
並列伝導が極端に大きい場合の計算である。AlGaAs層の
並列伝導成分が大きい場合（第４図ｂ）、高いゲート電
圧に対してもgmの低下は防止されることがわかる。従っ
て、広いゲート電圧の範囲で、高いgm値を得ようとする
場合には、AlGaAs層の並列伝導によるドレイン電流成分
を増加させる事が重要となる。しかしながら、通常AlGa
As/GaAsヘテロ接合FETで用いられているAlGaAs層のAlAs
組成比は、およそ0.25〜0.3と大きく、AlGaAs層の並列
伝導を十分に大きくすることは困難である。AlGaAs層に
並列伝導を生じさせるためには、通常、AlAs組成比を0.
2以下とする必要があるが、この場合、GaAsとAlGaAsの
ヘテロ界面で生じる伝導帯の不連続値ΔEcが小さいた
め、シングルヘテロ構造では、２次元電子ガスの濃度が
低下するという問題があった。
問題点を解決するための手段 本発明のヘテロ接合FETでは、ヘテロ接合構造として、
ダブルヘテロ接合構造を用いる。このダブルヘテロ接合
構造において、量子井戸は、GaAsもしくはInxGa1-xAs層
を用い、量子井戸を構成するバリア層は、表面側でのAl
As組成が基板側のAlAs組成よりも低くかつ、0.2以下で
あるAlGaAs層よりなることを特徴とする。
ダブルヘテロ接合構造を用いる。このダブルヘテロ接合
構造において、量子井戸は、GaAsもしくはInxGa1-xAs層
を用い、量子井戸を構成するバリア層は、表面側でのAl
As組成が基板側のAlAs組成よりも低くかつ、0.2以下で
あるAlGaAs層よりなることを特徴とする。
作用 表面側のバリア層のAlAs組成を0.2以下とすることによ
り、ゲート電圧を正の方向に印加した場合、表面側のAl
GaAs層での並列伝導が大きくなり、相互コンダクタンス
が広いゲート電圧の範囲で大きいFETを作製できる。ま
た、基板側のバリア層のAlAs組成が表面側よりも大きい
ことにより、量子井戸を流れる電流が量子井戸内あるい
はそれより表面側に流れやすくなるので、FETのドレイ
ンコンダクタンスを小さくすることができると同時に、
基板側のバリア層から供給される電子濃度を大きくでき
るので、本発明のFETは大きい電流駆動能力を有するこ
とになる。
り、ゲート電圧を正の方向に印加した場合、表面側のAl
GaAs層での並列伝導が大きくなり、相互コンダクタンス
が広いゲート電圧の範囲で大きいFETを作製できる。ま
た、基板側のバリア層のAlAs組成が表面側よりも大きい
ことにより、量子井戸を流れる電流が量子井戸内あるい
はそれより表面側に流れやすくなるので、FETのドレイ
ンコンダクタンスを小さくすることができると同時に、
基板側のバリア層から供給される電子濃度を大きくでき
るので、本発明のFETは大きい電流駆動能力を有するこ
とになる。
実施例 第１図は本発明の第１の実施例を示すヘテロ接合構造断
面図である。半絶縁性GaAs基板１に0.1μｍの厚さのノ
ンドープGaAs層2,0.2μｍの厚さのノンドーブAl0.3Ga
0.7As層３をバッファー層として形成した後、層4,5,6,
7,8でなるダブルヘテロ構造を形成した。層４は、50Å
から150Åの厚さのＮ形Al0.3Ga0.7As層，層５は20Å程
度の膜厚のノンドープAl0.3Ga0.7Asスペーサ層，層６
は、厚さが100Åから200ÅのInxGa1-xAs量子井戸層であ
り、ｘは0.25以下としている。層７は厚さが20Å程度の
ノンドープのAl0.15Ga0.85Asスペーサ層，層８は300Å
の厚さのＮ形Al0.15Ga0.85As層である。この層4,5,6,7,
8よりなるダブルヘテロ接合構造の上にＮ形GaAs層９を5
00Åから1500Å形成し、ゲート電極形成部のみこのＮ形
GaAs層９を一部除去し薄層化した後、ソース電極10,ド
レイン電極11,ゲート電極12を形成しFETを作製した。
面図である。半絶縁性GaAs基板１に0.1μｍの厚さのノ
ンドープGaAs層2,0.2μｍの厚さのノンドーブAl0.3Ga
0.7As層３をバッファー層として形成した後、層4,5,6,
7,8でなるダブルヘテロ構造を形成した。層４は、50Å
から150Åの厚さのＮ形Al0.3Ga0.7As層，層５は20Å程
度の膜厚のノンドープAl0.3Ga0.7Asスペーサ層，層６
は、厚さが100Åから200ÅのInxGa1-xAs量子井戸層であ
り、ｘは0.25以下としている。層７は厚さが20Å程度の
ノンドープのAl0.15Ga0.85Asスペーサ層，層８は300Å
の厚さのＮ形Al0.15Ga0.85As層である。この層4,5,6,7,
8よりなるダブルヘテロ接合構造の上にＮ形GaAs層９を5
00Åから1500Å形成し、ゲート電極形成部のみこのＮ形
GaAs層９を一部除去し薄層化した後、ソース電極10,ド
レイン電極11,ゲート電極12を形成しFETを作製した。
この構造においてInxGa1-xAs量子井戸層６にたまる２次
元電子ガス濃度は、Ｎ形AlGaAs層４および８に添加する
Ｎ形不純物濃度を約２×1018／cm3とした場合に、３×1
012／cm2と高い値を示す。ゲート長１μｍから0.5μｍ
のFETを作製した場合に最大ドレイン電流として500〜60
0mA/mmのものが得られ、この構造が高い電流駆動能力を
有するFET作製に適していることが確認された。
元電子ガス濃度は、Ｎ形AlGaAs層４および８に添加する
Ｎ形不純物濃度を約２×1018／cm3とした場合に、３×1
012／cm2と高い値を示す。ゲート長１μｍから0.5μｍ
のFETを作製した場合に最大ドレイン電流として500〜60
0mA/mmのものが得られ、この構造が高い電流駆動能力を
有するFET作製に適していることが確認された。
第１図のヘテロ接合構造において特徴となる点は、既に
説明したように、InxGa1-xAs量子井戸層６をはさむ２つ
のAlGaAsバリア層のAlAs組成が基板側すなわち層４と５
で0.3と高く、表面側すなわち層７と８で0.15と低くな
るように構成されていることである。この様な構造のヘ
テロ接合FETの典型的な相互コンダクタンスとゲート電
圧の関係は第２図Ｉで示される曲線で表わされる。一
方、InxGa1-xAs量子井戸層６をはさむ２つのAlGaAsバリ
ア層のAlAs組成を表面側及び基板側で同一の0.3とした
場合には、第II図の曲線IIで示されるような特性とな
り、相互コンダクタンスがゲート電圧の高い側で低下す
ることが見てとれる。
説明したように、InxGa1-xAs量子井戸層６をはさむ２つ
のAlGaAsバリア層のAlAs組成が基板側すなわち層４と５
で0.3と高く、表面側すなわち層７と８で0.15と低くな
るように構成されていることである。この様な構造のヘ
テロ接合FETの典型的な相互コンダクタンスとゲート電
圧の関係は第２図Ｉで示される曲線で表わされる。一
方、InxGa1-xAs量子井戸層６をはさむ２つのAlGaAsバリ
ア層のAlAs組成を表面側及び基板側で同一の0.3とした
場合には、第II図の曲線IIで示されるような特性とな
り、相互コンダクタンスがゲート電圧の高い側で低下す
ることが見てとれる。
本発明のヘテロ接合FETではInxGa1-xAs量子井戸層６の
基板側のバリア層のAlAs組成が0.3と高く、このため、
電子が量子井戸層内あるいはそれより表面側に閉じ込め
られるので、FETのドレインコンダクタンスは低くおさ
えられ、またショートチャンネル効果によるゲート長短
縮化に伴うしきい値電圧の変動は小さく抑えられるなど
の長所がある。また、表面側のバリア層のAlAs組成が小
さいため、ソース・ドレイン電極のオーミック接触抵抗
も小さくなる。
基板側のバリア層のAlAs組成が0.3と高く、このため、
電子が量子井戸層内あるいはそれより表面側に閉じ込め
られるので、FETのドレインコンダクタンスは低くおさ
えられ、またショートチャンネル効果によるゲート長短
縮化に伴うしきい値電圧の変動は小さく抑えられるなど
の長所がある。また、表面側のバリア層のAlAs組成が小
さいため、ソース・ドレイン電極のオーミック接触抵抗
も小さくなる。
次に第２の実施例について説明する。先の実施例１で
は、量子井戸を構成する材料としてInxGa1-xAs層を用い
たが、これを100〜200Å厚さのGaAsとして他の構成は第
１図と同じものとしたヘテロ接合FETを作製した。量子
井戸層をGaAs層としたため、量子井戸にたまる２次元電
子ガス濃度は、2.5×1012／cm2程度と、いくぶん小さく
なったが、第２図の曲線Ｉと類似したゲート電圧と相互
コンダクタンスの関係が得られ、広いゲート電圧の範囲
において、高い相互コンダクタンスを示すヘテロ接合FE
Tが得られた。
は、量子井戸を構成する材料としてInxGa1-xAs層を用い
たが、これを100〜200Å厚さのGaAsとして他の構成は第
１図と同じものとしたヘテロ接合FETを作製した。量子
井戸層をGaAs層としたため、量子井戸にたまる２次元電
子ガス濃度は、2.5×1012／cm2程度と、いくぶん小さく
なったが、第２図の曲線Ｉと類似したゲート電圧と相互
コンダクタンスの関係が得られ、広いゲート電圧の範囲
において、高い相互コンダクタンスを示すヘテロ接合FE
Tが得られた。
発明の効果 本発明のダブルヘテロ接合構造が有するヘテロ接合FET
では、GaAsまたはｘが0.25以下のInxGa1-xAs層よりなる
量子井戸層をはさんで、AlAs組成が0.2以下のAlGaAsバ
リア層を表面側に、AlAs組成が表面側バリア層の値より
も高いAlGaAsバリア層を基板側に設けているので、ゲー
ト電圧を順方向に加えた時に表面側のＮ形AlGaAs層の並
列伝導により相互コンダクタンスの低下が抑圧され、広
いゲート電圧の範囲において高い相互コンダクタンスを
有するようになること、表面側のAlGaAs層のAlAs組成が
低いためオーミック接触抵抗が低下すること、また、基
板側のAlGaAsバリア層のAlAs組成が表面側よりも高いこ
とから、ドレインコンダクタンスを低くできることとシ
ョートチャンネル効果が抑制されることなど、ヘテロ接
合FETの特性が大きく改善される効果を有する。なおInx
Ga1-xAsのｘの値を0.25以下としたのは、100〜200Åの
量子井戸層の厚さに対して良好な電気的特性を得るため
である。
では、GaAsまたはｘが0.25以下のInxGa1-xAs層よりなる
量子井戸層をはさんで、AlAs組成が0.2以下のAlGaAsバ
リア層を表面側に、AlAs組成が表面側バリア層の値より
も高いAlGaAsバリア層を基板側に設けているので、ゲー
ト電圧を順方向に加えた時に表面側のＮ形AlGaAs層の並
列伝導により相互コンダクタンスの低下が抑圧され、広
いゲート電圧の範囲において高い相互コンダクタンスを
有するようになること、表面側のAlGaAs層のAlAs組成が
低いためオーミック接触抵抗が低下すること、また、基
板側のAlGaAsバリア層のAlAs組成が表面側よりも高いこ
とから、ドレインコンダクタンスを低くできることとシ
ョートチャンネル効果が抑制されることなど、ヘテロ接
合FETの特性が大きく改善される効果を有する。なおInx
Ga1-xAsのｘの値を0.25以下としたのは、100〜200Åの
量子井戸層の厚さに対して良好な電気的特性を得るため
である。
第１図は本発明の第１の実施例を説明するためのヘテロ
接合FETの断面図、第２図は本発明のヘテロ接合FETと従
来のヘテロ接合FETのゲート電圧と相互コンダクタンス
の関係を説明するための特性図、第３図は従来のヘテロ
接合に用いられたダブルヘテロ接合構造の断面図、第４
図は計算で求めたヘテロ接合FETの特性図である。 １……半絶縁性GaAs基板、２……ノンドープGaAs層、３
……ノンドープAl0.3Ga0.7As層、４……Ｎ形Al0.3Ga0.7
As層、５……ノンドープAl0.3Ga0.7Asスペーサ層、６…
…InxGa1-xAs量子井戸層、７……ノンドープAl0.15Ga
0.85Asスペーサ層、８……Ｎ形Al0.15Ga0.85As層、９…
…Ｎ形GaAs層、10……ソース電極、11……ドレイン電
極、12……ゲート電極。
接合FETの断面図、第２図は本発明のヘテロ接合FETと従
来のヘテロ接合FETのゲート電圧と相互コンダクタンス
の関係を説明するための特性図、第３図は従来のヘテロ
接合に用いられたダブルヘテロ接合構造の断面図、第４
図は計算で求めたヘテロ接合FETの特性図である。 １……半絶縁性GaAs基板、２……ノンドープGaAs層、３
……ノンドープAl0.3Ga0.7As層、４……Ｎ形Al0.3Ga0.7
As層、５……ノンドープAl0.3Ga0.7Asスペーサ層、６…
…InxGa1-xAs量子井戸層、７……ノンドープAl0.15Ga
0.85Asスペーサ層、８……Ｎ形Al0.15Ga0.85As層、９…
…Ｎ形GaAs層、10……ソース電極、11……ドレイン電
極、12……ゲート電極。
Claims (1)
- 【請求項１】半絶縁性化合物半導体基板上に形成された
AlxGa1-xAsバッファー層上に膜厚が50Åから150ÅのＮ
形AlxGa1-xAs層，AlxGa1-xAsスペーサ層,InAs組成比ｙ
が0.25以下の膜厚が100Åから200ÅのInyGa1-yAs層、Al
zGa1-zAsスペーサ層およびＮ形AlzGa1-zAs層が順次単結
晶成長されたダブルヘテロ接合構造において、 前記AlzGa1-zAs層スペーサ層および前記Ｎ形AlzGa1-zAs
層のAlAs組成比ｚを0.2以下とし、 かつ前記AlxGa1-xAs層バッファー層，前記Ｎ形AlxGa1-x
As層および前記AlxGa1-xAsスペーサ層のAlAs組成比ｘを
ｚよりも大ならしめたヘテロ構造を有する電界効果トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28605687A JPH0682691B2 (ja) | 1987-11-12 | 1987-11-12 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28605687A JPH0682691B2 (ja) | 1987-11-12 | 1987-11-12 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128473A JPH01128473A (ja) | 1989-05-22 |
| JPH0682691B2 true JPH0682691B2 (ja) | 1994-10-19 |
Family
ID=17699386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28605687A Expired - Lifetime JPH0682691B2 (ja) | 1987-11-12 | 1987-11-12 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682691B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738690B2 (ja) * | 1987-12-01 | 1998-04-08 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| JP2817995B2 (ja) * | 1990-03-15 | 1998-10-30 | 富士通株式会社 | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
| GB2248966A (en) * | 1990-10-19 | 1992-04-22 | Philips Electronic Associated | Field effect semiconductor devices |
| US5140386A (en) * | 1991-05-09 | 1992-08-18 | Raytheon Company | High electron mobility transistor |
| JPH0714850A (ja) * | 1993-06-15 | 1995-01-17 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP3447438B2 (ja) * | 1994-12-06 | 2003-09-16 | 本田技研工業株式会社 | 電界効果トランジスタ |
-
1987
- 1987-11-12 JP JP28605687A patent/JPH0682691B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128473A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2604349B2 (ja) | 半導体装置 | |
| JPH024140B2 (ja) | ||
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP2924239B2 (ja) | 電界効果トランジスタ | |
| JPH0682691B2 (ja) | 電界効果型トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JP4169553B2 (ja) | 共鳴トンネル素子およびこれを用いた半導体集積回路 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH118378A (ja) | 電界効果トランジスタ | |
| JPH0543178B2 (ja) | ||
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JPH0714057B2 (ja) | 電界効果トランジスタ | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP3054216B2 (ja) | 半導体装置 | |
| EP0569259A2 (en) | Multiquantum barrier field effect transistor | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP2715868B2 (ja) | 電界効果トランジスタ | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081019 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081019 |