JP2817995B2 - ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 - Google Patents

▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置

Info

Publication number
JP2817995B2
JP2817995B2 JP2065124A JP6512490A JP2817995B2 JP 2817995 B2 JP2817995 B2 JP 2817995B2 JP 2065124 A JP2065124 A JP 2065124A JP 6512490 A JP6512490 A JP 6512490A JP 2817995 B2 JP2817995 B2 JP 2817995B2
Authority
JP
Japan
Prior art keywords
layer
substrate
iii
gaas
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2065124A
Other languages
English (en)
Other versions
JPH03266439A (ja
Inventor
隆 恵下
利一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2065124A priority Critical patent/JP2817995B2/ja
Priority to US07/669,980 priority patent/US5144379A/en
Priority to EP91400711A priority patent/EP0447327B1/en
Priority to DE69120116T priority patent/DE69120116T2/de
Publication of JPH03266439A publication Critical patent/JPH03266439A/ja
Application granted granted Critical
Publication of JP2817995B2 publication Critical patent/JP2817995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Description

【発明の詳細な説明】 ［概要］ III−Ｖ族化合物半導体のヘテロ構造を含む基板およ
び半導体装置に関し、 比較的容易に製造することができ、かつ結晶の品質が
優れたGaAs系結晶層を有するIII−Ｖ族化合物半導体ヘ
テロ構造基板を提供することを目的とし、 III−Ｖ族以外の材料を主成分とする下地基板と、下
地基板上に形成され、GaAs、GaPもしくはこれらの混晶
を主成分とするバッファ層と、バッファ層上に形成あ
れ、InAlAsを主成分とするバリア層と、バリア層上に形
成され、InGaAsを主成分とする能動層とを含むように構
成する。
［産業上の利用分野］ 本発明は、III−Ｖ族化合物半導体を用いた半導体基
板および半導体装置に関し、特にIII−Ｖ族化合物半導
体のヘテロ構造を含む半導体基板および半導体装置に関
する。
III−Ｖ族化合物半導体は高キャリア移動度を有する
こと等半導体装置を形成する上で有利な特徴を有してい
る。GaAs系においては、InGaAsがGaAsよりさらに優れた
電気的性質を有するため、その利用が望まれている。近
年、III−Ｖ族化合物半導体を用いた集積回路装置にお
いて、高集積化が進み、チップサイズが拡大している。
このような状況下で、大口径基板を用い、歩留まりよく
III−Ｖ族化合物半導体の集積回路装置を生産すること
が要求されている。この要求を満たす一つの方法は、大
口径Si基板、大口径サファイア基板等のIII−Ｖ族以外
の材料を主成分とした下地基板上にIII−Ｖ族化合物半
導体層を成長させることである。
［従来の技術］ 従来より、GaAs系結晶をSi単結晶基板上に成長させる
試みがなされている。しかしながら、GaAsとSiとは、化
学的性質の差に加えて、格子定数が約４％異なり、熱膨
張係数も200％以上異なる。このため、直接Si単結晶基
板上にGaAs単結晶層を成長しようとしても、良質な結晶
を成長させることは困難であった。
Si単結晶基板上に比較的良質なGaAs単結晶層を成長さ
せる方法として、たとえばMOCVDによる２段階成長法が
知られている（たとえばM.Akiyama,Y.Kawarada,＆ Kami
nishi:J.Cryst.Growth, 68,21（1984）参照）。
この方法によれば、先ず低温（たとえば350〜450℃）
でSi単結晶基板上にGaAsを成長する。この時、成長した
GaAs層は未だ単結晶とは言えない状態にある。次に、基
板温度を高温（たとえば約800℃）に上昇させる。する
と、一旦単結晶基板上に堆積したGaAs層が単結晶に変化
する。続いて前記低温より高い温度（たとえば650〜700
℃）でGaAs層を成長させると、エピタキシャル結晶層が
成長する。このように成長温度を２段階に変化させるこ
とによって、大きな格子不整合を克服してエピタキシャ
ル結晶層を成長することができる。
その他、格子定数の大きく異なる下地基板上に良質の
エピタキシャル結晶層を成長する技術として歪み超格子
を利用する方法も提案されている。
ところが、このように成長したGaAsエピタキシャル成
長層には多くの結晶欠陥が存在する。このため高品質の
電子デバイス用結晶として見た時、Si単結晶基板上のGa
Asヘテロエピタキシャル結晶層はバルク結晶と比べてそ
の品質は低い。このため、Si単結晶基板上のGaAsヘテロ
エピタキシャル結晶層等を用いて、GaAs系集積回路装置
を製品化するには至っていない。
［発明が解決しようとする課題］ 以上説明したように、従来の技術によれば、III−Ｖ
族化合物以外の材料を主成分とする下地基板上に良質の
GaAs系III−Ｖ族化合物半導体単結晶層を成長すること
は極めて困難であった。また、歪み超格子を利用する方
法は、成長方法が複雑となり、製造原価を高いものにす
る。
本発明の目的は、比較的容易に製造することができ、
かつ結晶の品質が優れたGaAs系結晶層を有するIII−Ｖ
族化合物ヘテロ構造基板を提供することである。
本発明の他の目的は、比較的容易に製造することがで
き、かつ品質の優れたGaAs系結晶層を有するIII−Ｖ族
化合物ヘテロ構造基板を用いた半導体装置を提供するこ
とである。
［課題を解決するための手段］ 第１図（Ａ）、（Ｂ）は本発明の原理説明図である。
第１図（Ａ）は、III−Ｖ族化合物ヘテロ構造基板の
断面構造を示す。III−Ｖ族以外の材料を主成分とする
下地基板１の上に、GaAs、GaPもしくはこれらの結晶を
主成分とするバッファ層２を成長する。このバッファ層
２の上にInAlAsを主成分とするバリア層３を成長する。
さらにバリア層３の上にInGaAsを主成分とする能動層４
を成長する。
必要に応じ、能動層４の上にAlGaAsまたはInAlAsを主
成分とした機能層５を成長する。
第１図（Ｂ）は、第１図（Ａ）に示すようなIII−Ｖ
族化合物ヘテロ構造基板を用いて作成したIII−Ｖ族化
合物ヘテロ構造半導体装置の断面構造を示す。下地基板
１の上にバッファ層２、バリア層３、能動層４が積層さ
れており、その上に必要に応じてAlGaAsまたはInAlAsを
主成分とし、不純物を添加されて能動層にキャリアを供
給することのできるキャリア供給層5aが形成されてい
る。能動層４を通って電流を流すため、キャリアを供
給、収集することのできる一対の電流端子構造９、10が
形成され、この一対の電流端子構造９、10の中間に能動
層４に対して電気的影響を与え、キャリアの輸送を制御
することのできる制御端子構造11が形成されている。
たとえば、下地基板１はSi単結晶基板で形成され、バ
ッファ層２はGaAs層で形成される。
［作用］ 下地基板１上に形成したバッファ層２は従来のSi単結
晶基板上のGaAsエピタキシャル層と同等のものである。
従って、バッファ層２内には多数の格子欠陥を含む。バ
ッファ層２の上に形成したバリア層３は、InAlAsを主成
分とする層であり、能動層のInGaAsに対してより広いバ
ンドギャップを有し、能動層４中のキャリアに対してエ
ネルギバリアを形成する。すなわち、バリア層３は能動
層４中のキャリアに対してバリアとなる。InAlAsのバリ
ア層３は、バッファ層２から進入する転位等の格子欠陥
がある時、それらを界面で停止させる機能を有する。す
なわち、InAlAsのバリア層３は、転位等の格子欠陥に対
してもバリアとして機能する。バリア層３の上に形成し
たInGaAsを主成分とする能動層４は、高いキャリア移動
度を有する。InGaAsを主成分とする能動層は、また格子
欠陥が生じにくく、バッファ層２から進入する転位等の
結晶欠陥がある時、それらを停止させる機能を有する。
すなわちバッファ層２から進入する転位はバリア層３か
ら能動層４に入る前に停止させられる。
能動層４の上にさらにAlGaAsまたはInAlAsを主成分と
した機能層５を形成すると、能動層４中のキャリアは上
下で閉じ込め効果を受けることになる。バリア層３、機
能層５の一方に不純物を添加し、キャリアを能動層４に
供給するようにすれば、HEMT型の半導体装置が形成でき
る。能動層４に対して、電流を供給、収集することので
きる一対の電極端子構造９、10を形成し、その間のキャ
リアの輸送を制御する制御端子構造11を形成することに
よって、電解効果型半導体装置が形成される。
［実施例］ 第２図に本発明の実施例によるHEMT用ヘテロ構造基板
を示す。
Si基板１は［011］方向に２度オフした（100）Si基板
である。このSi基板１の上に、２段階成長法により、Ga
Asヘテロエピタキシャル層であるバッファ層２が形成さ
れている。このバッファ層２の上に、AlxGa1-xAs（ｘ＝
0.3）からなるバリア層３が形成され、その上にInGaAs
からなる能動層４が形成されている。
この構造は、たとえば以下のような方法によって成長
する。GaAsの原料としては、たとえばAs源としてAsH3、
Ga源としてTMG（トリメチルガリウム）を用い、バッフ
ァ層２の成長は、反応管内の圧力を76Torrとして行う。
まず、Si基板１をHF水溶液中で処理し、水洗した後、反
応管内のサセプタ上へ挿入する。反応管内にH2、AsH3を
それぞれ12SLM、30SCCMの流量で導入し、基板を1000℃
で10分間加熱する。この処理によりSi基板上の酸化膜が
まず溶解され、次に高温で昇華される。As雰囲気はSi上
のGaAs層状成長を促進する。水素流量は全工程を通して
12SLMとした。つづいてAsH3、TMGの流量をそれぞれ0.2S
LM、13.3SCCMとし、450℃に基板を保って、50〜200Åの
GaAs層2aを成長させる。
続いて基板温度を650〜700℃にし、堆積した初期GaAS
層2aを単結晶し、AsH3、TMGの流量をそれぞれ0.1SLM、
2.67SCCMとして残りのGaAsバッファ層2bを約1.2μｍ成
長させる。
次に、原料ガスにTMA（トリメチルアルミニウム）を
1.1SCCM加え、GaAsやInGaAsよりもバンドギャップの広
いAlxGa1-xAs（ｘ＝0.3）のバリア層３を約0.5μｍ成長
させる。なお、この組成は、GaAsと格子整合する組成で
ある。
次に、TMGの供給を止め、TMI（トリメチリインジウ
ム）を約1.27SCCM供給して、高電子移転度のInxGa1-xAs
（ｘ＝0.1）の能動層４を100〜200Å成長させる。この
能動層４はFET、HEMT通の電解効果型トランジスタの場
合、チャネルを構成する層である。横型ヘテロバイポー
ラトランジスタの場合はこの能動層４がベース領域を形
成する。
MESFETやヘテロ接合バイポーラトランジスタ（HBT）
の製造のためには、以上述べたヘテロ構造基板を用いる
ことができる。
HEMTを製造するためのヘテロ構造基板としては、さら
に以下に述べる構成を付加するのが好ましい。InGaAsか
らなる能動層４の上にAlGaAsからなるスペーサ層5bを成
長し、その上にさらにSiをドープしたｎ型AlXGa1-xAsか
らなるキャリア供給層5aを成長し、その表面をｎ型GaAs
からなるキャップ層７で覆う。
スペーサ層5bは、能動層４中のキャリア（電子）の波
動関数がにじみ出た時減衰を生じさせないためのバンド
ギャップの広い結晶性の良い層である。キャリア供給層
5aはキャリア（電子）をエネルギレベルの低い能動層４
に供給するための不純物をドープした層である。キャッ
プ層７は能動層４にオーミック接触を形成するのを助
け、AlGaAs層の表面を覆う。
HEMT用基板の製造においては、能動層４の成長に続い
てTMIの供給を停止し、TMAの供給を開始して、30〜50Å
のAlxa1-xAs（ｘ＝0.3）のスペーサ層５を成長させ、さ
らにSiH4を0.0001〜0.1SCCM供給し、ｎ型AlxGa1-xAs
（ｘ＝0.3）からなる電子供給層６を約200〜400Å成長
させる。この電子供給層６のキャリア濃度は1018〜1019
cm-3である。この上にｎ型GaAsからなるキャップ層７を
約100〜500Å成長させる。このようにして、第２図に示
したヘテロ構造基板を製造することができる。
なお、バリア層３の下にInGaAsの層を挿入してもよ
い。この構造とするとバッファ層２から進入する転位は
この下のInGaAs層で停止され、能動層４とバリア層３の
結晶性、電気的性質をさらに向上することができる。
また、バッファ層２をGaPまたはGaAsPで形成してもよ
い。
なお、バリア層３、スペーサ層5b、電子供給層5a等の
AlGaAs層の一部にし全部をInAlAs層で置換することもで
きる。InAlAs層は広いバンドギャップを有する点ではAl
GaAsとほぼ同等に機能し、さらに格子欠点を導入し難い
性質を有する。
第２図に示すHEMT用ヘテロ構造基板を用いて、HEMTを
製造するプロセスを以下に説明する。
第３図（Ａ）は、ソース／ドレイン電極形成工程を説
明するための断面図である。第２図に示したようなヘテ
ロ構造基板の表面上に、CVD法によりSiH4とO2を原料と
して、SiO2層８を350〜400℃で堆積させる。次に、SiO2
層８の上にレジスタ層を塗布し、ホトリソグラフィによ
りソース／ドレイン電極部分のSiO2層８をエッチングし
て除去する。続いて、AuGe合金、Ni、Auを連続的に蒸着
し、レジスト層を剥離した。この際、レジスト層上の金
属層はリフトオフされる。このようにして、ソース／ド
レイン電極９、10を作成する。なお、ソース／ドレイン
電極９、10は400〜450℃でシンターしてオーミック接触
を形成する。
次に、表面上に再びレジスト層を塗布し、ホトリソグ
ラフィによりゲート電極を形成すべき領域のSiO2層８を
エッチングして除去する。スパッタリングにより表面上
にＷSi層11を堆積させ、レジスト層を剥離する。レジス
ト層上のＷSi層11はリフトオフされる。このようにし
て、第３図（Ｂ）に示すようなＷSiゲート電極11が形成
される。
第３図（Ｃ）は、メサエッチングとパッシベーション
の工程を説明するための断面図である。第３図（Ｂ）に
示す構造上にレジスト層を塗布し、素子部分を残して周
辺部分をメサエッチングする。
次に、第３図（Ｃ）に示すようにCVDにより、パッシ
ベーション膜となるSiO2層12を堆積させる。SiO2層12の
上にレジスト層を塗布し、現像してエッチングマスクを
作成し、ソース／ドレイン電極９、10およびゲート電極
11の部分にコンタクトホール13、15、14を形成し、電極
を露出する。その後配線を行って、HEMTを完成する。
なお、AlGaAsの層の一部または全部をInAlAsの層と置
換してもよいことは、第２図に関連して説明したのと同
様である。
このようなHEMTにおいては、能動層４がキャリア走行
層を形成し、その上下にバンドギャップの広いAlGaAsな
いしInAlAsの層３、５が形成され、キャリア走行層４内
のキャリアを閉じこめる作用を果たす。ｎ型AlGaAsから
なるキャリア供給層5aからは、電子がキャリア走行層で
ある能動層４に供給される。また、バッファ層２内の結
晶転位は、堅いInGaAs層またはInAlAs層の界面より上に
は伝わらず、良質の結晶が能動層に得られる。
たとえば、従来のSi基板上に成長させたGaAs薄膜を用
いたHEMTの場合、規格化した相互コンダクタンスがgm＝
180〜230mS/mm（ゲート長:2〜10μｍ）であったが、上
述の実施例に従うHEMTにおいては、同様の構成でgm＝25
0〜270mS/mmを得ることができた。
第４図は、本発明の他の実施例によるヘテロバイポー
ラトランジスタの構造を示す断面図である。Si基板１の
上にGaAsからなるバッファ層２が成長され、その上にAl
GaAsからなるバリア層３が成長され、さらにその上にIn
GaAsからなる能動層４が形成されている。能動層４は、
たとえばｐ型であり、その内にｎ型のGaAs層21、22が形
成されている。これらのGaAs領域21、22がエミッタ領域
およびコレクタ領域を形成し、その間のInGaAs領域４が
ベース領域を形成する。能動層４は、結晶転位が低減し
ているので、良好な性質を保ち、さらにその内に形成さ
れるエミッタ領域21、コレクタ領域22も良好な性質を保
つことができる。
以上、Si基板の上にGaAs層を成長する場合を説明した
が、基板としては、他にサファイア等の材料を用いるこ
ともできる。また、バッファ層としては、GaAsの他、Ga
PやGaAsP混晶等を用いることもできる。また、結晶成長
としては、MOCVDを用いる場合を説明したが、同様にMBE
等を利用することもできる。
また、HEMT、HBT以外の半導体装置も形成できること
は当業者に自明であろう。
以上実施例に沿って本発明を説明したが、本発明はこ
れらに制限されるものではない。たとえば、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
［発明の効果］ 以上説明したように、本発明によれば、III−Ｖ族以
外の材料を主成分とする下地基板上に、GaAsもしくはGa
Pもしくはこれらの混合物を主成分とするバッファ層お
よびInAlAsを主成分とするバリア層を介して半導体装置
主要部を形成すべきInGaAs能動層を成長することによ
り、結晶性の優れた半導体層を有するIII−Ｖ族ヘテロ
構造基板およびIII−Ｖ族ヘテロ構造半導体装置を得る
ことができる。
【図面の簡単な説明】
第１図（Ａ）、（Ｂ）は、本発明の原理説明図であり、
第１図（Ａ）はIII−Ｖ族ヘテロ構造基板を説明するた
めの断面図、第１図（Ｂ）はIII−Ｖ族ヘテロ構造半導
体装置を説明するための断面図、 第２図はHEMT用ヘテロ構造基板を説明するための断面
図、 第３図（Ａ）、（Ｂ）、（Ｃ）は、本発明の実施例によ
るHEMTの製造プロセスを説明するための断面図、 第４図は、本発明の他の実施例によるヘテロバイポーラ
トランジスタを説明するための断面図である。 図において、 １……下地基板、 ２……バッファ層 ３……バリア層 ４……能動層 ５……機能層 5a……キャリア供給層 5b……スペーサ層 ７……キャップ層 ８……SiO2層 ９、10……AU/Ni/AuGe電極 11……ＷSi電極 12……SiO2層 13、14、15……コンタクトホール
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】化合物半導体以外の材料を主成分とする下
    地基板と、 前記下地基板上に形成され、GaAs、GaPもしくはこれら
    の混晶を主成分とするバッファ層と、 前記バッファ層上に形成され、InAlAsを主成分とするバ
    リア層と、 前記バリア層上に形成され、InGaAsを主成分とする能動
    層と を含むIII−Ｖ族化合物半導体ヘテロ構造基板。
  2. 【請求項２】請求項１において、前記下地基板がSi単結
    晶基板であり、前記バッファ層がGaAs層であり、さらに
    前記能動層上に形成され、AlGaAsまたはInAlAsを主成分
    とした機能層を含むIII−Ｖ族化合物半導体ヘテロ構造
    基板。
  3. 【請求項３】化合物半導体以外の材料を主成分とする下
    地基板と、 前記下地基板上に形成され、GaAs、GaPもしくはこれら
    の混晶を主成分とするバッファ層と、 前記バッファ層上に形成され、InAlAsを主成分とするバ
    リア層と、 前記バリア層上に形成され、InGaAsを主成分とする能動
    層と、 前記能動層に対し、キャリアを供給、収集することので
    きる一対の電流端子構造と、 前記一対の電流端子構造の中間で、電気的影響を与え、
    キャリアの走行を制御する制御端子構造と を含むIII−Ｖ族化合物ヘテロ構造半導体装置。
  4. 【請求項４】請求項３において、前記下地基板がSi単結
    晶基板であり、前記バッファ層がGaAs層であり、さらに
    前記能動層上にInAlAsを主成分とし、不純物をドープさ
    れて前記能動層にキャリアを供給することのできるキャ
    リア供給層を含むIII−Ｖ族化合物ヘテロ構造半導体装
    置。
JP2065124A 1990-03-15 1990-03-15 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 Expired - Fee Related JP2817995B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2065124A JP2817995B2 (ja) 1990-03-15 1990-03-15 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
US07/669,980 US5144379A (en) 1990-03-15 1991-03-15 Semiconductor device having a group iii-v epitaxial semiconductor layer on a substrate
EP91400711A EP0447327B1 (en) 1990-03-15 1991-03-15 Heterostructure semiconductor device
DE69120116T DE69120116T2 (de) 1990-03-15 1991-03-15 Heterostruktur-Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2065124A JP2817995B2 (ja) 1990-03-15 1990-03-15 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置

Publications (2)

Publication Number Publication Date
JPH03266439A JPH03266439A (ja) 1991-11-27
JP2817995B2 true JP2817995B2 (ja) 1998-10-30

Family

ID=13277814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2065124A Expired - Fee Related JP2817995B2 (ja) 1990-03-15 1990-03-15 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置

Country Status (4)

Country Link
US (1) US5144379A (ja)
EP (1) EP0447327B1 (ja)
JP (1) JP2817995B2 (ja)
DE (1) DE69120116T2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
KR100254005B1 (ko) * 1991-08-02 2000-04-15 가나이 쓰도무 반도체 장치 및 그 제조 방법
FR2689683B1 (fr) * 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
DE69318271T2 (de) * 1992-12-21 1998-12-17 Nippon Steel Corp Verfahren zum Wachstum von Verbundhalbleitern auf einer Siliziumscheibe
JP3036404B2 (ja) * 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
US5912481A (en) 1997-09-29 1999-06-15 National Scientific Corp. Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
US6423990B1 (en) 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US6380601B1 (en) 1999-03-29 2002-04-30 Hughes Electronics Corporation Multilayer semiconductor structure with phosphide-passivated germanium substrate
GB2351841A (en) * 1999-07-06 2001-01-10 Sharp Kk A semiconductor laser device
US6653706B1 (en) * 2000-05-08 2003-11-25 The Board Of Trustees Of The Leland Stanford Junior University Low temperature grown optical detector
US6512369B2 (en) * 2001-05-22 2003-01-28 Delphi Technologies, Inc. Temperature compensated voltage divider with a magnetoresistor and a reference resistor
JP2003007976A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp 半導体装置及びモジュール装置
US6815790B2 (en) * 2003-01-10 2004-11-09 Rapiscan, Inc. Position sensing detector for the detection of light within two dimensions
US8120023B2 (en) * 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US7057254B2 (en) * 2003-05-05 2006-06-06 Udt Sensors, Inc. Front illuminated back side contact thin wafer detectors
US7256470B2 (en) * 2005-03-16 2007-08-14 Udt Sensors, Inc. Photodiode with controlled current leakage
US7242069B2 (en) * 2003-05-05 2007-07-10 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7655999B2 (en) * 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
US7576369B2 (en) * 2005-10-25 2009-08-18 Udt Sensors, Inc. Deep diffused thin photodiodes
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US8035183B2 (en) * 2003-05-05 2011-10-11 Udt Sensors, Inc. Photodiodes with PN junction on both front and back sides
US8164151B2 (en) * 2007-05-07 2012-04-24 Osi Optoelectronics, Inc. Thin active layer fishbone photodiode and method of manufacturing the same
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7656001B2 (en) 2006-11-01 2010-02-02 Udt Sensors, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
EP1834360A2 (en) * 2004-12-30 2007-09-19 Koninklijke Philips Electronics N.V. Enhancement - depletion semiconductor structure and method for making it
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US9006707B2 (en) * 2007-02-28 2015-04-14 Intel Corporation Forming arsenide-based complementary logic on a single substrate
US20100053802A1 (en) * 2008-08-27 2010-03-04 Masaki Yamashita Low Power Disk-Drive Motor Driver
US7687799B2 (en) * 2008-06-19 2010-03-30 Intel Corporation Methods of forming buffer layer architecture on silicon and structures formed thereby
EP2335288A4 (en) 2008-09-15 2013-07-17 Osi Optoelectronics Inc THIN ACTIVE LAYER FISHING BODY PHOTODIODE HAVING NOW LOW PROFILE LAYER AND PROCESS FOR PRODUCING THE SAME
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
CN105424234A (zh) * 2015-12-01 2016-03-23 成都嘉石科技有限公司 一种压力传感器集成器件及其制作方法
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
US20220376084A1 (en) * 2020-12-18 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220199817A1 (en) 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157556A (en) * 1977-01-06 1979-06-05 Varian Associates, Inc. Heterojunction confinement field effect transistor
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
JPS61102069A (ja) * 1984-10-25 1986-05-20 Toshiba Corp 電界効果トランジスタ
EP0200933B1 (en) * 1985-04-05 1992-11-04 Nec Corporation Heterojunction transistor having bipolar characteristics
US4916498A (en) * 1985-09-15 1990-04-10 Trw Inc. High electron mobility power transistor
US4745448A (en) * 1985-12-24 1988-05-17 Raytheon Company Semiconductor devices having compensated buffer layers
JPH0783028B2 (ja) * 1986-06-02 1995-09-06 株式会社日立製作所 半導体装置及び製造方法
US4827320A (en) * 1986-09-19 1989-05-02 University Of Illinois Semiconductor device with strained InGaAs layer
JPH0682691B2 (ja) * 1987-11-12 1994-10-19 松下電器産業株式会社 電界効果型トランジスタ
US4987463A (en) * 1989-08-28 1991-01-22 Motorola, Inc. FET having a high trap concentration interface layer

Also Published As

Publication number Publication date
DE69120116D1 (de) 1996-07-18
EP0447327A3 (en) 1992-01-15
EP0447327B1 (en) 1996-06-12
DE69120116T2 (de) 1996-10-24
JPH03266439A (ja) 1991-11-27
EP0447327A2 (en) 1991-09-18
US5144379A (en) 1992-09-01

Similar Documents

Publication Publication Date Title
JP2817995B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
JP3428962B2 (ja) ＧａＮ系高移動度トランジスタ
JP3160914B2 (ja) 窒化ガリウム系化合物半導体レーザダイオード
JP4507285B2 (ja) 半導体装置及びその製造方法
JP3093904B2 (ja) 化合物半導体結晶の成長方法
US5682040A (en) Compound semiconductor device having a reduced resistance
JP3478005B2 (ja) 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
US5952672A (en) Semiconductor device and method for fabricating the same
JP3086748B2 (ja) 高電子移動度トランジスタ
JP3423598B2 (ja) ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
US5272095A (en) Method of manufacturing heterojunction transistors with self-aligned metal contacts
JP4429459B2 (ja) 高抵抗ＧａＮ結晶層の製造方法
US4902643A (en) Method of selective epitaxial growth for compound semiconductors
US5751028A (en) Semiconductor device formed on a substrate having an off-angle surface
JP3180734B2 (ja) 電界効果トランジスタの製造方法
JP3416051B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2808671B2 (ja) 電界効果トランジスタ
JPH06267867A (ja) 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法
JP3326378B2 (ja) 半導体装置
JPH09172165A (ja) 電界効果トランジスタおよびその製造方法
JP2002025922A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP3275482B2 (ja) 電界効果型トランジスタ用エピタキシャルウエハの製造方法
JP2000133654A (ja) バイポーラトランジスタの製造方法
JP3487555B2 (ja) 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置
JP3911641B2 (ja) 半導体薄膜の成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees