JP3911641B2 - 半導体薄膜の成長方法 - Google Patents
半導体薄膜の成長方法 Download PDFInfo
- Publication number
- JP3911641B2 JP3911641B2 JP14018995A JP14018995A JP3911641B2 JP 3911641 B2 JP3911641 B2 JP 3911641B2 JP 14018995 A JP14018995 A JP 14018995A JP 14018995 A JP14018995 A JP 14018995A JP 3911641 B2 JP3911641 B2 JP 3911641B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- semiconductor
- substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【産業上の利用分野】
本発明は半導体薄膜の成長方法に関するものであり、特に、IV族半導体基板上に、化合物半導体装置、特に、III-V族化合物半導体装置を形成するための化合物半導体薄膜を形成するためのヘテロエピタキシャル成長方法に関するものである。
【0002】
【従来の技術】
近年、高速用半導体装置用、或いは、高周波用半導体装置用としてGaAs等の電子移動度の大きなIII-V族化合物半導体が用いられているが、これらのIII-V族化合物半導体基板は高価であり、且つ、割れやすいという欠点がある。
【0003】
このような欠点を改善するために、安価で、且つ、機械的強度の強いシリコン等のIV族半導体基板上にIII-V族化合物半導体薄膜をヘテロエピタキシャル成長させ、これをIII-V族化合物半導体基板の代わりに用いる技術が開発されている(特開昭61−26216号公報、及び、特開昭61−70715号公報参照)。
【0004】
このように、シリコン基板上にIII-V族化合物半導体薄膜をヘテロエピタキシャル成長させる場合には、シリコンとGaAs等のIII-V族化合物半導体の格子定数が異なるために、シリコン基板上に成長させたIII-V族化合物半導体薄膜の結晶性は、引上げ法等により形成したIII-V族化合物半導体バルク結晶よりも劣っており、そのため、成長工程途中において、或いは、成長工程後にIII-V族化合物半導体薄膜を900℃程度の温度でアニールして結晶性を改善する必要があった(例えば、特開平1−20612号公報参照)。
【0005】
この従来のヘテロエピタキシャル成長工程を図5を参照して説明する。
図5参照
シリコン基板11上に、300〜450℃で第1のアンドープAlGaAs層12を成長させたのち、500〜650℃で第2のアンドープAlGaAs層13を成長させ、次いで、900℃でアニールを行って、アンドープAlGaAs層13の結晶性を改善させる。
【0006】
次いで、600〜750℃でアンドープGaAs層14を成長させ、このアンドープGaAs層14にHEMT(高電子移動度トランジスタ)、MESFET(ショットキーバリアゲート電界効果トランジスタ)、或いは、HBT(ヘテロバイポーラトランジスタ)等の高速半導体装置、或いは、高周波半導体装置を形成していた。
【0007】
【発明が解決しようとする課題】
しかし、750℃でアニールした場合には、基板の裏面或いは側面からIV族半導体基板の構成元素、例えば、Siが蒸発しエピタキシャル成長途中のIII-V族化合物半導体薄膜表面に付着する、所謂アウトディフュージョンが生じ、このアウトディフュージョンにより取り込まれたSi等のIV族元素はIII-V族化合物半導体薄膜中で一般にn型不純物として作用するため、その表面にn型の低抵抗層が形成されるという問題が生じていた。
【0008】
このアニールに伴うIV族元素のアウトディフュージョンによりIII-V族化合物半導体薄膜表面に形成された低抵抗層上にさらにIII-V族化合物半導体薄膜をエピタキシャル成長させてHEMT等のデバイスを作製した場合、この低抵抗層が寄生容量となり、この寄生容量が原因で高周波特性等のデバイス特性が低下して、所期の特性を有するデバイスが得られなかった。
【0009】
したがって、本発明は、IV族半導体基板上に設けた化合物半導体薄膜表面の低抵抗化を防止し、十分実用に耐え得る高速用、或いは、高周波用化合物半導体装置を形成し得る化合物半導体薄膜を成長させることを目的とする。
【0010】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
(1)本発明は、半導体薄膜の成長方法において、基板1の構成元素が半導体薄膜2,3において導電型決定不純物となり、且つ、この半導体薄膜2,3の構成元素が基板1において導電型決定不純物となる半導体薄膜2,3を基板1上にヘテロエピタキシャル成長させる際に、この半導体薄膜2を少なくとも1層成長させたのちに結晶性を改善するためのアニールを行い、次いで、基板1を大気中に曝すことなくアニールに伴って半導体薄膜2の表面に形成された低抵抗層を除去したのち、さらに、半導体薄膜3を少なくとも1層成長させることを特徴とする。
【0011】
(2)また、本発明は、上記(1)において、半導体薄膜2の表面を除去する工程を、半導体薄膜2,3を成長させるチャンバー内で行うことを特徴とする。
【0012】
(3)また、本発明は、上記(1)において、半導体薄膜2の表面を除去する工程を、半導体薄膜2,3を成長させるチャンバーと気密性を保持して結合する他のチャンバー内で行うことを特徴とする。
【0013】
(4)また、本発明は、上記(1)乃至(3)において、アニール工程におけるアニール温度が、半導体薄膜2,3の成長温度よりも高いことを特徴とする。
【0014】
(5)また、本発明は、上記(1)乃至(4)において、基板1がIV族半導体からなり、且つ、半導体薄膜2,3がIII-V族化合物半導体からなることを特徴とする。
【0015】
(6)また、本発明は、上記(5)において、III-V族化合物半導体がGaAs、AlGaAs、及び、InGaAsの内のいずれかであることを特徴とする。
【0016】
(7)また、本発明は、上記(5)または(6)において、アニール工程におけるアニール温度が、800〜900℃であることを特徴とする。
【0017】
(8)また、本発明は、上記(5)または(6)において、アニール工程が、基板温度を800〜900℃とし、次いで、基板温度を200〜400℃とするサイクルを少なくとも2度行う工程からなることを特徴とする。
【0018】
(9)また、本発明は、上記(1)乃至(4)において、基板1がIII-V族化合物半導体からなり、且つ、半導体薄膜2,3がIV族半導体からなることを特徴とする。
【0019】
(10)また、本発明は、上記(9)において、III-V族化合物半導体がGaAs、InP、及び、GaPの内のいずれかであることを特徴とする。
【0020】
(11)また、本発明は、上記(5)または(9)において、IV族半導体がSi、Ge、及び、SiGeの内のいずれかであることを特徴とする。
【0021】
【作用】
基板1上に半導体薄膜2を少なくとも1層成長させたのちに結晶性を改善するためのアニールを行ったのち、基板1を大気中に曝すことなく半導体薄膜2の表面を除去することにより、アニールに伴って半導体薄膜2の表面に形成された低抵抗層を除去して、寄生容量に起因する動作特性の遅延を防止できる。
【0022】
また、半導体薄膜2の表面を除去する工程を、半導体薄膜2,3を成長させるチャンバー内で、即ち、所謂in−situで行うことにより、半導体薄膜2は大気中に曝されることがないので、半導体薄膜の表面の劣化、或いは、自然酸化膜の形成を防止することができる。
【0023】
また、半導体薄膜2の表面を除去する工程を、半導体薄膜2,3を成長させるチャンバーと気密性を保持して結合する他のチャンバー内で行うことにより、半導体薄膜2は大気中に曝されることがないので、半導体薄膜の表面の劣化、或いは、自然酸化膜の形成を防止することができる。
【0024】
また、アニール工程におけるアニール温度を、半導体薄膜2,3の成長温度よりも高くすることによって、半導体薄膜2の結晶性を十分良好にすることができ、それによって、その上に設ける半導体薄膜3の結晶性を良好にすることができる。
【0025】
また、基板1をIV族半導体とし、且つ、半導体薄膜2,3をIII-V族化合物半導体とすることによって、安価な基板を用いて高速半導体装置、或いは、高周波用半導体装置を作製することができる。
【0026】
また、III-V族化合物半導体薄膜としてGaAs、AlGaAs、及び、InGaAsの内のいずれかを用いることによって、高速半導体集積回路装置を安価に作製することができる。
【0027】
また、アニール工程におけるアニール温度を800〜900℃とすることによって、III-V族化合物半導体からなる半導体薄膜2の結晶性を十分良好にすることができる。
【0028】
また、アニール工程を、基板温度を800〜900℃とし、次いで、基板温度を200〜400℃とするサイクルを少なくとも2度行う工程とすることによって、III-V族化合物半導体からなる半導体薄膜2の結晶性をさらに良好にすることができる。
【0029】
また、基板1をIII-V族化合物半導体とし、且つ、半導体薄膜2,3をIV族半導体とすることによって、III-V族化合物半導体を主体とする半導体集積回路装置にIV族半導体からなる半導体素子を一体に組み込むことができる。
【0030】
また、III-V族化合物半導体基板としてGaAs、InP、及び、GaPの内のいずれかを用いることによって、相補型半導体装置を構成するp型IV族半導体トランジスタと組み合わせる高速のn型化合物半導体トランジスタを作製することができる。
【0031】
また、IV族半導体としてSi、Ge、及び、SiGeの内のいずれかを用いることによって、機械的強度が高く、且つ、安価な基板を提供でき、或いは、相補型半導体装置を構成するn型化合物半導体トランジスタと組み合わせる高速のp型トランジスタを作製することができる。
【0032】
【実施例】
本発明の実施例を図2乃至図4を参照して説明する。
なお、図2は本発明の実施に用いる減圧MOVPE装置(減圧有機金属気相成長装置)の概略的構成図であり、また、図3及び図4は化合物半導体装置のヘテロエピタキシャル成長工程の説明図である。
【0033】
図2参照
本発明の実施に用いる減圧MOVPE装置は、ロード/アンロードチャンバー4から移送機5により移送室6を介してシリコン基板11を導入しプリベークするプリベークチャンバー7、シリコン基板11上にIII-V族化合物半導体薄膜をエピタキシャル成長させる成長室8、及び、III-V族化合物半導体薄膜表面の一部をエッチングガスを用いてエッチングするエッチング室9から構成されている。
【0034】
これらのプリベークチャンバー7、成長室8、及び、エッチング室9は密閉された結合チャンバー10を介して移送室6と結合されており、移送室6、結合チャンバー10等を水素雰囲気或いは真空にした状態でシリコン基板11の搬送を行う。
【0035】
図3(a)参照
まず、〔011〕方向へ約2°傾斜させた(100)面を主面とするシリコン基板11をプリベークチャンバー7に格納したのち、H2 ガスを10000〜15000sccm、典型的には12000sccm導入して、反応管内の圧力を50〜100Torr、典型的には76Torrとした状態で、高周波誘導によりシリコン基板11を950〜1100℃、典型的には1000℃に加熱し、10〜30分、典型的には、20分熱処理することによってシリコン基板11表面に形成されている酸化膜を除去する。
なお、以下の工程においては、H2 流量、反応管内圧力を変えなかった。
【0036】
次いで、シリコン基板11を成長室8へ移送し、基板温度を300〜400℃、典型的には350℃として、TMAl(トリメチルアルミニウム)を2〜3sccm、典型的には2.5sccm、TEGa(トリエチルガリウム)を2〜4sccm、典型的には3sccm、及び、AsH3 を120〜160sccm、典型的には140sccm導入して、バッファ層となる第1のアンドープAlGaAs層12(Al比は、0.1〜0.5、典型的には0.2)を10〜20nm、典型的には15nm堆積させる。
なお、成長温度が400℃以上では、シリコン基板11上にアンドープAlGaAs層12を2次元的に成長させることが困難である。
【0037】
図3(b)参照
次いで、結晶性を高めるために基板温度を500〜600℃、好適には520〜550℃、典型的には530℃に上昇させて、TMAl(トリメチルアルミニウム)を0.2〜0.3sccm、典型的には0.25sccm、TEGa(トリエチルガリウム)を0.5〜1.5sccm、典型的には1.0sccm、及び、AsH3 を30〜70sccm、典型的には50sccm導入して、同じくバッファ層となる第2のアンドープAlGaAs層13(Al比は、0.1〜0.5、典型的には0.2)を200〜700nm、典型的には500nm堆積させる。
【0038】
図3(c)参照
次いで、基板温度を650〜750℃、典型的には700℃として、TMGa(トリメチルガリウム)を2.0〜3.0sccm、典型的には2.5sccm、及び、AsH3 を30〜40sccm、典型的には35sccm導入して、アンドープGaAs層14を0.5〜1.5μm、典型的には1.0μm堆積させる。
【0039】
図4(d)参照
次いで、成長室8において、AsH3 を30〜40sccm、典型的には35sccm流しながら、基板温度を800〜950℃、典型的には900℃に上昇させて、10〜30分間、典型的には20分間アニールを行う。
この場合、シリコン基板11の露出面、即ち、裏面及び側面からSiがアウトディフュージョンしてアンドープGaAs層14の表面に付着し、アンドープGaAs層14の表面に10〜200nm、典型的には100nmのn型低抵抗層15が形成される。
【0040】
図4(e)参照
次いで、アンドープGaAs層14を成長させたシリコン基板11を降温したのち、結合チャンバー10を介してエッチング室9に移送し、エッチング室9において基板温度を300〜500℃、典型的には400℃とし、HClガスを2〜10sccm、典型的には5sccm流して、アンドープGaAs層14の表面に形成されたn型低抵抗層15をガスエッチングによって除去する。
【0041】
図4(f)参照
次いで、再び、シリコン基板11を成長室8へ移送し、アンドープGaAs層14の成長条件と同じ条件で、即ち、基板温度を650〜750℃、典型的には700℃として、TMGa(トリメチルガリウム)を2.0〜3.0sccm、典型的には2.5sccm、及び、AsH3 を30〜40sccm、典型的には35sccm導入して、アンドープGaAs層16を0.5〜1.5μm、典型的には1.0μm堆積させる。
【0042】
次いで、このアンドープGaAs層16にHEMT、MESFET、或いは、HBT(図示せず)を作製して、化合物半導体装置が完成する。
【0043】
この場合、アニール工程に伴って形成されるn型低抵抗層15を大気中に曝すことなくガスエッチングによって除去しているので、n型低抵抗層15に伴う寄生容量が発生せず、且つ、エッチング後のアンドープGaAs層14の表面が大気中に含有されているSi又はC等により汚染されることがないので、アンドープGaAs層16に設けたHEMT、MESFET、或いは、HBT等の化合物半導体素子の動作遅延、或いは、特性劣化等の問題が生じない。
【0044】
なお、実施例においては、アニール工程を、800〜950℃、典型的には900℃に上昇させて、10〜30分間、典型的には20分間熱処理することによって行っているが、必ずしもこの様な熱処理工程である必要はない。
【0045】
例えば、基板温度を800〜950℃、典型的には900℃に上昇させたのち、10〜30分後、典型的には20分後に、基板温度を200〜400℃、典型的には300℃に降温し、10〜30分後、典型的には20分後に、再び、基板温度を800〜950℃、典型的には900℃に上昇させるサイクルを2度以上、典型的には5回行うことによってアニール工程としても良い。
【0046】
また、実施例においては、アニール工程を成長室8とは別のチャンバーであるエッチング室9において行っているが、成長室8内でそのまま行っても良く、即ち、in−situで行っても良い。
【0047】
また、実施例においては、酸化膜を除去するプリベーク工程をプリベークチャンバー7において行っているが、成長室8で行っても良く、この場合には、成長を重ねた反応室8内に残留するGaAs等が蒸発してシリコン基板11の表面に付着するので、シリコン基板11上に成長させるアンドープAlGaAs層12,13、の結晶性、したがって、アンドープGaAs層14,16の結晶性が若干低下することになる。
【0048】
また、実施例における基板は、シリコン基板11であるが、シリコン基板/アンドープAlGaAs層界面の低抵抗化を防ぐために、Fe、Au、Cr、Co、或いは、Ti等の深いエネルギー準位を形成する不純物を含んだ半絶縁性シリコン基板を用いても良い。
【0049】
また、実施例における基板としては、シリコン基板11を用いているが、他のIV族基板、例えば、Ge基板またはSiGe基板を用いても良く、さらには、SiC基板を用いても良い。
【0050】
また、実施例における半導体薄膜としてはアンドープAlGaAs層12,13、及び、アンドープGaAs層14,16を用いているが、他のIII-V族化合物半導体、例えば、InGaAsを用いても良く、これらのIII-V族化合物半導体を用いることによって高速・高周波用半導体装置を安価に作製することができる。
【0051】
また、高速・高周波特性等を必要としない場合には、AlAs、InAs、GaP、AlP、InP、GaSb、AlSb、或いは、InSb、を用いても良く、さらには、GaAsを含むこれらの混晶からなるIII-V族化合物半導体を用いても良い。
【0052】
次に、本発明の実施例の変形例を説明する。
この場合には、基板としてGaAs等のIII-V族化合物半導体基板を用い、その上にシリコン等のIV族半導体薄膜を成長させたのちアニールし、次いで、基板を大気中に曝すことなくガスエッチングによりIV族半導体薄膜表面に形成された低抵抗層を除去し、そののちに、さらにシリコン等のIV族半導体薄膜を成長させる。
【0053】
この場合には、III-V族化合物半導体を主体とする高速半導体集積回路装置中に、IV族半導体デバイスを部分的に組み込むことができ、例えば、IV族半導体がGe(ゲルマニウム)の場合には、GaAs系の高速n型トランジスタとGeからなる高速p型トランジスタとを組み合わせて高速相補型半導体装置を構成することができる。
【0054】
また、III-V族化合物半導体基板としては、GaAs、AlAs、InAs、GaP、AlP、InP、GaSb、AlSb、及び、InSb、或いは、これらの混晶を用いても良いが、特に、基板の入手の容易性、価格、或いは、格子定数からみてGaAs、InP、及び、GaPが好適である。
また、IV族半導体薄膜としては、Si以外に、Ge、SiGeを用いても良いものである。
【0055】
さらに、本発明の技術思想は、III-V族化合物半導体基板上へのII−VI族化合物半導体薄膜の成長、或いは、II−VI族化合物半導体基板上へのIII-V族化合物半導体薄膜の成長にも適用し得るものである。
【0056】
この場合にも、III-V族化合物半導体の構成元素であるIII 族元素及びV族元素はII−VI族化合物半導体中において導電型決定不純物となり、他方、II−VI族化合物半導体の構成元素であるII族元素及びVI族元素はIII-V族化合物半導体中において導電型決定不純物となるので、アニール処理後のガスエッチングは有効である。
【0057】
また、上記実施例においては、結晶成長方法として減圧MOVPE法を用いているが、このような減圧MOVPE法に限られるものではなく、MBE法(分子線エピタキシャル成長法)、MOMBE法(有機金属分子線エピタキシャル成長法)、或いは、GSMBE法(ガスソース分子線エピタキシャル成長法)を用いても良い。
【0058】
さらに、上記実施例において記載した数値条件は、必ずしも本質的なものではなく、得ようとする化合物半導体装置の構造或いは特性に応じて適宜変更されるものである。
【0059】
【発明の効果】
本発明によれば、化合物半導体薄膜を成長させる基板として、安価で機械的強度の高いSi等のIV族半導体基板を用いる際に、結晶性改善のためのアニールに伴って化合物半導体薄膜表面に形成される低抵抗層を、基板を大気中に曝すことなく、即ち、in−situでエッチング除去するので、内部に低抵抗層を含まない化合物半導体薄膜を得ることができ、それによって、高周波特性に優れたMESFET等の化合物半導体装置を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施に用いる減圧MOVPE装置の概略的構成の説明図である。
【図3】本発明の実施例の途中までの製造工程の説明図である。
【図4】本発明の実施例の図3以降の製造工程の説明図である。
【図5】従来のヘテロエピタキシャル成長工程の説明図である。
【符号の説明】
1 基板
2 半導体薄膜
3 半導体薄膜
4 ロード/アンロードチャンバー
5 移送機
6 移送室
7 プリベークチャンバー
8 成長室
9 エッチング室
10 結合チャンバー
11 シリコン基板
12 アンドープAlGaAs層
13 アンドープAlGaAs層
14 アンドープGaAs層
15 n型低抵抗層
16 アンドープGaAs層
Claims (11)
- 基板の構成元素が半導体薄膜において導電型決定不純物となり、且つ、前記半導体薄膜の構成元素が前記基板において導電型決定不純物となる半導体薄膜を前記基板上にヘテロエピタキシャル成長させる際に、前記半導体薄膜を少なくとも1層成長させたのちに結晶性を改善するためのアニールを行い、次いで、前記基板を大気中に曝すことなく前記アニールに伴って半導体薄膜の表面に形成された低抵抗層を除去したのち、さらに、半導体薄膜を少なくとも1層成長させることを特徴とする半導体薄膜の成長方法。
- 上記半導体薄膜表面を除去する工程を、前記半導体薄膜を成長させるチャンバー内で行うことを特徴とする請求項1記載の半導体薄膜の成長方法。
- 上記半導体薄膜表面を除去する工程を、前記半導体薄膜を成長させるチャンバーと気密性を保持して結合する他のチャンバー内で行うことを特徴とする請求項1記載の半導体薄膜の成長方法。
- 上記アニール工程におけるアニール温度が、前記半導体薄膜の成長温度よりも高いことを特徴とする請求項1乃至3のいずれか1項に記載の半導体薄膜の成長方法。
- 上記基板がIV族半導体からなり、且つ、上記半導体薄膜がIII-V族化合物半導体からなることを特徴とする請求項1乃至4のいずれか1項に記載の半導体薄膜の成長方法。
- 上記III-V族化合物半導体がGaAs、AlGaAs、及び、InGaAsの内のいずれかであることを特徴とする請求項5記載の半導体薄膜の成長方法。
- 上記アニール工程におけるアニール温度が、800〜900℃であることを特徴とする請求項5または6記載の半導体薄膜の成長方法。
- 上記アニール工程が、基板温度を800〜900℃とし、次いで、基板温度を200〜400℃とするサイクルを少なくとも2度行う工程からなることを特徴とする請求項5または6記載の半導体薄膜の成長方法。
- 上記基板がIII-V族化合物半導体からなり、且つ、上記半導体薄膜がIV族半導体からなることを特徴とする請求項1乃至4のいずれか1項に記載の半導体薄膜の成長方法。
- 上記III-V族化合物半導体がGaAs、InP、及び、GaPの内のいずれかであることを特徴とする請求項9記載の半導体薄膜の成長方法。
- 上記IV族半導体がSi、Ge、及び、SiGeの内のいずれかであることを特徴とする請求項5または9記載の半導体薄膜の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14018995A JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14018995A JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08335556A JPH08335556A (ja) | 1996-12-17 |
JP3911641B2 true JP3911641B2 (ja) | 2007-05-09 |
Family
ID=15262985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14018995A Expired - Lifetime JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3911641B2 (ja) |
-
1995
- 1995-06-07 JP JP14018995A patent/JP3911641B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08335556A (ja) | 1996-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2817995B2 (ja) | ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置 | |
EP0331467B1 (en) | Method of forming semiconductor thin film | |
JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
JP3428962B2 (ja) | GaN系高移動度トランジスタ | |
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
JP2002093735A (ja) | 半導体装置の製造方法 | |
EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
JP4429459B2 (ja) | 高抵抗GaN結晶層の製造方法 | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
JP3911641B2 (ja) | 半導体薄膜の成長方法 | |
JP2001102312A (ja) | 化合物半導体基板 | |
US4948752A (en) | Method of making sagfets on buffer layers | |
JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
JP3592922B2 (ja) | 化合物半導体基板 | |
JPH11284222A (ja) | 半導体装置 | |
JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
JP3042186B2 (ja) | 化合物半導体ウェハの製造方法 | |
JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
JP2728121B2 (ja) | 電界効果トランジスタ、及びその製造方法 | |
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040630 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |