JPH08335556A - 半導体薄膜の成長方法 - Google Patents
半導体薄膜の成長方法Info
- Publication number
- JPH08335556A JPH08335556A JP14018995A JP14018995A JPH08335556A JP H08335556 A JPH08335556 A JP H08335556A JP 14018995 A JP14018995 A JP 14018995A JP 14018995 A JP14018995 A JP 14018995A JP H08335556 A JPH08335556 A JP H08335556A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- substrate
- semiconductor
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
基板上に設けた化合物半導体薄膜表面の低抵抗化を防止
し、十分実用に耐え得る高速用、或いは、高周波用化合
物半導体装置を形成し得る化合物半導体薄膜を成長させ
る。 【構成】 基板1上に半導体薄膜2を少なくとも1層成
長させたのちにアニールを行い、次いで、基板1を大気
中に曝すことなく半導体薄膜2の表面を除去したのち、
さらに、半導体薄膜3を少なくとも1層成長させる。
Description
関するものであり、特に、IV族半導体基板上に、化合
物半導体装置、特に、III-V族化合物半導体装置を形成
するための化合物半導体薄膜を形成するためのヘテロエ
ピタキシャル成長方法に関するものである。
周波用半導体装置用としてGaAs等の電子移動度の大
きなIII-V族化合物半導体が用いられているが、これら
のIII-V族化合物半導体基板は高価であり、且つ、割れ
やすいという欠点がある。
で、且つ、機械的強度の強いシリコン等のIV族半導体
基板上にIII-V族化合物半導体薄膜をヘテロエピタキシ
ャル成長させ、これをIII-V族化合物半導体基板の代わ
りに用いる技術が開発されている(特開昭61−262
16号公報、及び、特開昭61−70715号公報参
照)。
合物半導体薄膜をヘテロエピタキシャル成長させる場合
には、シリコンとGaAs等のIII-V族化合物半導体の
格子定数が異なるために、シリコン基板上に成長させた
III-V族化合物半導体薄膜の結晶性は、引上げ法等によ
り形成したIII-V族化合物半導体バルク結晶よりも劣っ
ており、そのため、成長工程途中において、或いは、成
長工程後にIII-V族化合物半導体薄膜を900℃程度の
温度でアニールして結晶性を改善する必要があった(例
えば、特開平1−20612号公報参照)。
を図5を参照して説明する。 図5参照 シリコン基板11上に、300〜450℃で第1のアン
ドープAlGaAs層12を成長させたのち、500〜
650℃で第2のアンドープAlGaAs層13を成長
させ、次いで、900℃でアニールを行って、アンドー
プAlGaAs層13の結晶性を改善させる。
aAs層14を成長させ、このアンドープGaAs層1
4にHEMT(高電子移動度トランジスタ)、MESF
ET(ショットキーバリアゲート電界効果トランジス
タ)、或いは、HBT(ヘテロバイポーラトランジス
タ)等の高速半導体装置、或いは、高周波半導体装置を
形成していた。
ニールした場合には、基板の裏面或いは側面からIV族
半導体基板の構成元素、例えば、Siが蒸発しエピタキ
シャル成長途中のIII-V族化合物半導体薄膜表面に付着
する、所謂アウトディフュージョンが生じ、このアウト
ディフュージョンにより取り込まれたSi等のIV族元
素はIII-V族化合物半導体薄膜中で一般にn型不純物と
して作用するため、その表面にn型の低抵抗層が形成さ
れるという問題が生じていた。
ィフュージョンによりIII-V族化合物半導体薄膜表面に
形成された低抵抗層上にさらにIII-V族化合物半導体薄
膜をエピタキシャル成長させてHEMT等のデバイスを
作製した場合、この低抵抗層が寄生容量となり、この寄
生容量が原因で高周波特性等のデバイス特性が低下し
て、所期の特性を有するデバイスが得られなかった。
上に設けた化合物半導体薄膜表面の低抵抗化を防止し、
十分実用に耐え得る高速用、或いは、高周波用化合物半
導体装置を形成し得る化合物半導体薄膜を成長させるこ
とを目的とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、半導体薄膜の成長方法において、基板
1の構成元素が半導体薄膜2,3において導電型決定不
純物となり、且つ、この半導体薄膜2,3の構成元素が
基板1において導電型決定不純物となる半導体薄膜2,
3を基板1上にヘテロエピタキシャル成長させる際に、
この半導体薄膜2を少なくとも1層成長させたのちにア
ニールを行い、次いで、基板1を大気中に曝すことなく
半導体薄膜2の表面を除去したのち、さらに、半導体薄
膜3を少なくとも1層成長させることを特徴とする。
て、半導体薄膜2の表面を除去する工程を、半導体薄膜
2,3を成長させるチャンバー内で行うことを特徴とす
る。
て、半導体薄膜2の表面を除去する工程を、半導体薄膜
2,3を成長させるチャンバーと気密性を保持して結合
する他のチャンバー内で行うことを特徴とする。
(3)において、アニール工程におけるアニール温度
が、半導体薄膜2,3の成長温度よりも高いことを特徴
とする。
(4)において、基板1がIV族半導体からなり、且
つ、半導体薄膜2,3がIII-V族化合物半導体からなる
ことを特徴とする。
て、III-V族化合物半導体がGaAs、AlGaAs、
及び、InGaAsの内のいずれかであることを特徴と
する。
(6)において、アニール工程におけるアニール温度
が、800〜900℃であることを特徴とする。
(6)において、アニール工程が、基板温度を800〜
900℃とし、次いで、基板温度を200〜400℃と
するサイクルを少なくとも2度行う工程からなることを
特徴とする。
(4)において、基板1がIII-V族化合物半導体からな
り、且つ、半導体薄膜2,3がIV族半導体からなるこ
とを特徴とする。
いて、III-V族化合物半導体がGaAs、InP、及
び、GaPの内のいずれかであることを特徴とする。
は(9)において、IV族半導体がSi、Ge、及び、
SiGeの内のいずれかであることを特徴とする。
させたのちに結晶性を改善するためのアニールを行った
のち、基板1を大気中に曝すことなく半導体薄膜2の表
面を除去することにより、アニールに伴って半導体薄膜
2の表面に形成された低抵抗層を除去して、寄生容量に
起因する動作特性の遅延を防止できる。
を、半導体薄膜2,3を成長させるチャンバー内で、即
ち、所謂in−situで行うことにより、半導体薄膜
2は大気中に曝されることがないので、半導体薄膜の表
面の劣化、或いは、自然酸化膜の形成を防止することが
できる。
を、半導体薄膜2,3を成長させるチャンバーと気密性
を保持して結合する他のチャンバー内で行うことによ
り、半導体薄膜2は大気中に曝されることがないので、
半導体薄膜の表面の劣化、或いは、自然酸化膜の形成を
防止することができる。
を、半導体薄膜2,3の成長温度よりも高くすることに
よって、半導体薄膜2の結晶性を十分良好にすることが
でき、それによって、その上に設ける半導体薄膜3の結
晶性を良好にすることができる。
半導体薄膜2,3をIII-V族化合物半導体とすることに
よって、安価な基板を用いて高速半導体装置、或いは、
高周波用半導体装置を作製することができる。
aAs、AlGaAs、及び、InGaAsの内のいず
れかを用いることによって、高速半導体集積回路装置を
安価に作製することができる。
を800〜900℃とすることによって、III-V族化合
物半導体からなる半導体薄膜2の結晶性を十分良好にす
ることができる。
〜900℃とし、次いで、基板温度を200〜400℃
とするサイクルを少なくとも2度行う工程とすることに
よって、III-V族化合物半導体からなる半導体薄膜2の
結晶性をさらに良好にすることができる。
し、且つ、半導体薄膜2,3をIV族半導体とすること
によって、III-V族化合物半導体を主体とする半導体集
積回路装置にIV族半導体からなる半導体素子を一体に
組み込むことができる。
aAs、InP、及び、GaPの内のいずれかを用いる
ことによって、相補型半導体装置を構成するp型IV族
半導体トランジスタと組み合わせる高速のn型化合物半
導体トランジスタを作製することができる。
び、SiGeの内のいずれかを用いることによって、機
械的強度が高く、且つ、安価な基板を提供でき、或い
は、相補型半導体装置を構成するn型化合物半導体トラ
ンジスタと組み合わせる高速のp型トランジスタを作製
することができる。
明する。なお、図2は本発明の実施に用いる減圧MOV
PE装置(減圧有機金属気相成長装置)の概略的構成図
であり、また、図3及び図4は化合物半導体装置のヘテ
ロエピタキシャル成長工程の説明図である。
アンロードチャンバー4から移送機5により移送室6を
介してシリコン基板11を導入しプリベークするプリベ
ークチャンバー7、シリコン基板11上にIII-V族化合
物半導体薄膜をエピタキシャル成長させる成長室8、及
び、III-V族化合物半導体薄膜表面の一部をエッチング
ガスを用いてエッチングするエッチング室9から構成さ
れている。
8、及び、エッチング室9は密閉された結合チャンバー
10を介して移送室6と結合されており、移送室6、結
合チャンバー10等を水素雰囲気或いは真空にした状態
でシリコン基板11の搬送を行う。
を主面とするシリコン基板11をプリベークチャンバー
7に格納したのち、H2 ガスを10000〜15000
sccm、典型的には12000sccm導入して、反
応管内の圧力を50〜100Torr、典型的には76
Torrとした状態で、高周波誘導によりシリコン基板
11を950〜1100℃、典型的には1000℃に加
熱し、10〜30分、典型的には、20分熱処理するこ
とによってシリコン基板11表面に形成されている酸化
膜を除去する。なお、以下の工程においては、H2 流
量、反応管内圧力を変えなかった。
送し、基板温度を300〜400℃、典型的には350
℃として、TMAl(トリメチルアルミニウム)を2〜
3sccm、典型的には2.5sccm、TEGa(ト
リエチルガリウム)を2〜4sccm、典型的には3s
ccm、及び、AsH3 を120〜160sccm、典
型的には140sccm導入して、バッファ層となる第
1のアンドープAlGaAs層12(Al比は、0.1
〜0.5、典型的には0.2)を10〜20nm、典型
的には15nm堆積させる。なお、成長温度が400℃
以上では、シリコン基板11上にアンドープAlGaA
s層12を2次元的に成長させることが困難である。
0℃、好適には520〜550℃、典型的には530℃
に上昇させて、TMAl(トリメチルアルミニウム)を
0.2〜0.3sccm、典型的には0.25scc
m、TEGa(トリエチルガリウム)を0.5〜1.5
sccm、典型的には1.0sccm、及び、AsH3
を30〜70sccm、典型的には50sccm導入し
て、同じくバッファ層となる第2のアンドープAlGa
As層13(Al比は、0.1〜0.5、典型的には
0.2)を200〜700nm、典型的には500nm
堆積させる。
0℃として、TMGa(トリメチルガリウム)を2.0
〜3.0sccm、典型的には2.5sccm、及び、
AsH3 を30〜40sccm、典型的には35scc
m導入して、アンドープGaAs層14を0.5〜1.
5μm、典型的には1.0μm堆積させる。
cm、典型的には35sccm流しながら、基板温度を
800〜950℃、典型的には900℃に上昇させて、
10〜30分間、典型的には20分間アニールを行う。
この場合、シリコン基板11の露出面、即ち、裏面及び
側面からSiがアウトディフュージョンしてアンドープ
GaAs層14の表面に付着し、アンドープGaAs層
14の表面に10〜200nm、典型的には100nm
のn型低抵抗層15が形成される。
ン基板11を降温したのち、結合チャンバー10を介し
てエッチング室9に移送し、エッチング室9において基
板温度を300〜500℃、典型的には400℃とし、
HClガスを2〜10sccm、典型的には5sccm
流して、アンドープGaAs層14の表面に形成された
n型低抵抗層15をガスエッチングによって除去する。
アンドープGaAs層14の成長条件と同じ条件で、即
ち、基板温度を650〜750℃、典型的には700℃
として、TMGa(トリメチルガリウム)を2.0〜
3.0sccm、典型的には2.5sccm、及び、A
sH3 を30〜40sccm、典型的には35sccm
導入して、アンドープGaAs層16を0.5〜1.5
μm、典型的には1.0μm堆積させる。
HEMT、MESFET、或いは、HBT(図示せず)
を作製して、化合物半導体装置が完成する。
るn型低抵抗層15を大気中に曝すことなくガスエッチ
ングによって除去しているので、n型低抵抗層15に伴
う寄生容量が発生せず、且つ、エッチング後のアンドー
プGaAs層14の表面が大気中に含有されているSi
又はC等により汚染されることがないので、アンドープ
GaAs層16に設けたHEMT、MESFET、或い
は、HBT等の化合物半導体素子の動作遅延、或いは、
特性劣化等の問題が生じない。
を、800〜950℃、典型的には900℃に上昇させ
て、10〜30分間、典型的には20分間熱処理するこ
とによって行っているが、必ずしもこの様な熱処理工程
である必要はない。
型的には900℃に上昇させたのち、10〜30分後、
典型的には20分後に、基板温度を200〜400℃、
典型的には300℃に降温し、10〜30分後、典型的
には20分後に、再び、基板温度を800〜950℃、
典型的には900℃に上昇させるサイクルを2度以上、
典型的には5回行うことによってアニール工程としても
良い。
成長室8とは別のチャンバーであるエッチング室9にお
いて行っているが、成長室8内でそのまま行っても良
く、即ち、in−situで行っても良い。
るプリベーク工程をプリベークチャンバー7において行
っているが、成長室8で行っても良く、この場合には、
成長を重ねた反応室8内に残留するGaAs等が蒸発し
てシリコン基板11の表面に付着するので、シリコン基
板11上に成長させるアンドープAlGaAs層12,
13、の結晶性、したがって、アンドープGaAs層1
4,16の結晶性が若干低下することになる。
板11であるが、シリコン基板/アンドープAlGaA
s層界面の低抵抗化を防ぐために、Fe、Au、Cr、
Co、或いは、Ti等の深いエネルギー準位を形成する
不純物を含んだ半絶縁性シリコン基板を用いても良い。
コン基板11を用いているが、他のIV族基板、例え
ば、Ge基板またはSiGe基板を用いても良く、さら
には、SiC基板を用いても良い。
アンドープAlGaAs層12,13、及び、アンドー
プGaAs層14,16を用いているが、他のIII-V族
化合物半導体、例えば、InGaAsを用いても良く、
これらのIII-V族化合物半導体を用いることによって高
速・高周波用半導体装置を安価に作製することができ
る。
場合には、AlAs、InAs、GaP、AlP、In
P、GaSb、AlSb、或いは、InSb、を用いて
も良く、さらには、GaAsを含むこれらの混晶からな
るIII-V族化合物半導体を用いても良い。
る。この場合には、基板としてGaAs等のIII-V族化
合物半導体基板を用い、その上にシリコン等のIV族半
導体薄膜を成長させたのちアニールし、次いで、基板を
大気中に曝すことなくガスエッチングによりIV族半導
体薄膜表面に形成された低抵抗層を除去し、そののち
に、さらにシリコン等のIV族半導体薄膜を成長させ
る。
体とする高速半導体集積回路装置中に、IV族半導体デ
バイスを部分的に組み込むことができ、例えば、IV族
半導体がGe(ゲルマニウム)の場合には、GaAs系
の高速n型トランジスタとGeからなる高速p型トラン
ジスタとを組み合わせて高速相補型半導体装置を構成す
ることができる。
は、GaAs、AlAs、InAs、GaP、AlP、
InP、GaSb、AlSb、及び、InSb、或い
は、これらの混晶を用いても良いが、特に、基板の入手
の容易性、価格、或いは、格子定数からみてGaAs、
InP、及び、GaPが好適である。また、IV族半導
体薄膜としては、Si以外に、Ge、SiGeを用いて
も良いものである。
合物半導体基板上へのII−VI族化合物半導体薄膜の
成長、或いは、II−VI族化合物半導体基板上へのII
I-V族化合物半導体薄膜の成長にも適用し得るものであ
る。
成元素であるIII 族元素及びV族元素はII−VI族化
合物半導体中において導電型決定不純物となり、他方、
II−VI族化合物半導体の構成元素であるII族元素
及びVI族元素はIII-V族化合物半導体中において導電
型決定不純物となるので、アニール処理後のガスエッチ
ングは有効である。
法として減圧MOVPE法を用いているが、このような
減圧MOVPE法に限られるものではなく、MBE法
(分子線エピタキシャル成長法)、MOMBE法(有機
金属分子線エピタキシャル成長法)、或いは、GSMB
E法(ガスソース分子線エピタキシャル成長法)を用い
ても良い。
条件は、必ずしも本質的なものではなく、得ようとする
化合物半導体装置の構造或いは特性に応じて適宜変更さ
れるものである。
長させる基板として、安価で機械的強度の高いSi等の
IV族半導体基板を用いる際に、結晶性改善のためのア
ニールに伴って化合物半導体薄膜表面に形成される低抵
抗層を、基板を大気中に曝すことなく、即ち、in−s
ituでエッチング除去するので、内部に低抵抗層を含
まない化合物半導体薄膜を得ることができ、それによっ
て、高周波特性に優れたMESFET等の化合物半導体
装置を安価に提供することができる。
略的構成の説明図である。
である。
である。
である。
Claims (11)
- 【請求項1】 基板の構成元素が半導体薄膜において導
電型決定不純物となり、且つ、前記半導体薄膜の構成元
素が前記基板において導電型決定不純物となる半導体薄
膜を前記基板上にヘテロエピタキシャル成長させる際
に、前記半導体薄膜を少なくとも1層成長させたのちに
アニールを行い、次いで、前記基板を大気中に曝すこと
なく前記半導体薄膜表面を除去したのち、さらに、半導
体薄膜を少なくとも1層成長させることを特徴とする半
導体薄膜の成長方法。 - 【請求項2】 上記半導体薄膜表面を除去する工程を、
前記半導体薄膜を成長させるチャンバー内で行うことを
特徴とする請求項1記載の半導体薄膜の成長方法。 - 【請求項3】 上記半導体薄膜表面を除去する工程を、
前記半導体薄膜を成長させるチャンバーと気密性を保持
して結合する他のチャンバー内で行うことを特徴とする
請求項1記載の半導体薄膜の成長方法。 - 【請求項4】 上記アニール工程におけるアニール温度
が、前記半導体薄膜の成長温度よりも高いことを特徴と
する請求項1乃至3のいずれか1項に記載の半導体薄膜
の成長方法。 - 【請求項5】 上記基板がIV族半導体からなり、且
つ、上記半導体薄膜がIII-V族化合物半導体からなるこ
とを特徴とする請求項1乃至4のいずれか1項に記載の
半導体薄膜の成長方法。 - 【請求項6】 上記III-V族化合物半導体がGaAs、
AlGaAs、及び、InGaAsの内のいずれかであ
ることを特徴とする請求項5記載の半導体薄膜の成長方
法。 - 【請求項7】 上記アニール工程におけるアニール温度
が、800〜900℃であることを特徴とする請求項5
または6記載の半導体薄膜の成長方法。 - 【請求項8】 上記アニール工程が、基板温度を800
〜900℃とし、次いで、基板温度を200〜400℃
とするサイクルを少なくとも2度行う工程からなること
を特徴とする請求項5または6記載の半導体薄膜の成長
方法。 - 【請求項9】 上記基板がIII-V族化合物半導体からな
り、且つ、上記半導体薄膜がIV族半導体からなること
を特徴とする請求項1乃至4のいずれか1項に記載の半
導体薄膜の成長方法。 - 【請求項10】 上記III-V族化合物半導体がGaA
s、InP、及び、GaPの内のいずれかであることを
特徴とする請求項9記載の半導体薄膜の成長方法。 - 【請求項11】 上記IV族半導体がSi、Ge、及
び、SiGeの内のいずれかであることを特徴とする請
求項5または9記載の半導体薄膜の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14018995A JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14018995A JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08335556A true JPH08335556A (ja) | 1996-12-17 |
JP3911641B2 JP3911641B2 (ja) | 2007-05-09 |
Family
ID=15262985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14018995A Expired - Lifetime JP3911641B2 (ja) | 1995-06-07 | 1995-06-07 | 半導体薄膜の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3911641B2 (ja) |
-
1995
- 1995-06-07 JP JP14018995A patent/JP3911641B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3911641B2 (ja) | 2007-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5659188A (en) | Capped anneal | |
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
JP2817995B2 (ja) | ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置 | |
JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
JP4912558B2 (ja) | 半導体構造体 | |
EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
JP3911641B2 (ja) | 半導体薄膜の成長方法 | |
US4948752A (en) | Method of making sagfets on buffer layers | |
US9087775B2 (en) | Planar semiconductor growth on III-V material | |
JP3592922B2 (ja) | 化合物半導体基板 | |
US5183778A (en) | Method of producing a semiconductor device | |
JPH11284222A (ja) | 半導体装置 | |
JPH0794409A (ja) | Iii−v族化合物半導体薄膜の形成方法 | |
JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
JPH05243158A (ja) | 半導体装置の製造方法 | |
JPH07130657A (ja) | 化合物半導体の成長方法 | |
JPH08153683A (ja) | シリコン基板上化合物半導体装置及びその製造方法 | |
JPH0620966A (ja) | 化合物半導体ウェハの製造方法 | |
JPH03171617A (ja) | シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040630 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |