JPH11284222A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11284222A
JPH11284222A JP8520598A JP8520598A JPH11284222A JP H11284222 A JPH11284222 A JP H11284222A JP 8520598 A JP8520598 A JP 8520598A JP 8520598 A JP8520598 A JP 8520598A JP H11284222 A JPH11284222 A JP H11284222A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
compound semiconductor
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8520598A
Other languages
English (en)
Other versions
JP3728093B2 (ja
Inventor
Hisashi Higuchi
永 樋口
Shigeo Aono
重雄 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8520598A priority Critical patent/JP3728093B2/ja
Publication of JPH11284222A publication Critical patent/JPH11284222A/ja
Application granted granted Critical
Publication of JP3728093B2 publication Critical patent/JP3728093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 基板上に形成された半導体素子内および半導
体素子間の電気的な分離が充分でなく、諸特性が悪く、
高集積化ができないという問題があった。 【解決手段】 周期表第IV族の単一元素から成る基板上
に、周期表第III −V族の元素から成る化合物半導体層
を形成し、この化合物半導体層を用いて複数の半導体素
子を形成した半導体装置であって、上記複数の半導体素
子間や複数の電極間における基板の表面部に、上記化合
物半導体層が存在しない溝を設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は周期表第IV族の単一
元素から成る基板上に、周期表第III −V族の元素から
成る化合物半導体層を用いた半導体素子を形成した半導
体装置に関し、特に電子素子、光素子、光電子素子、お
よびこれらの集積回路などから成る半導体装置に関す
る。
【0002】
【従来の技術】ガリウム砒素のような周期表第III −V
族の化合物半導体を用いた電子デバイスは、シリコン半
導体を用いたデバイスより高速・高周波域で動作するこ
とが可能であるため、マイクロ波デバイスやミリ波デバ
イスなどの電子素子、或いはLED(発光ダイオード)
やLD(レーザーダイオード)などの光デバイスヘの利
用が拡大している。
【0003】ところが、化合物半導体のみから成るバル
ク状の化合物半導体基板は、口径が未だ3〜4インチ、
大きくても5〜6インチ程度と小さく、しかも高価格で
あり、6〜8インチさらには12インチといった大口径
化が達成されて低価格であるシリコン基板と比較して、
その上に形成される半導体装置の量産化と今後の展開を
困難としている。
【0004】そこで注目されているのがシリコン基板上
に化合物半導体層をエピタキシャル成長させたヘテロエ
ピタキシャル成長の化合物半導体基板である。シリコン
基板に化合物半導体をエピタキシャル成長することで、
化合物半導体層を有する基板の大口径化と低コスト化が
可能となる。また、シリコン基板上に化合物半導体層を
形成した基板は、機械的強度に優れ、且つ熱伝導性が高
いため、半導体装置を形成した際の放熱性に優れるなど
の特徴を有する。またガリウム砒素などの化合物半導体
材料は、光学特性と電気特性を併せ持つため、シリコン
基板上に優れた結晶性の化合物半導体を成長できれば、
MESFET(金属半導体電界効果トランジスタ)やH
EMT(高電子移動度トランジスタ)などの電子素子と
共に、LEDやLDなどの光素子を同一基板上に作製し
た光・電子混成デバイスを実現することも可能になる。
【0005】シリコン基板上に化合物半導体を形成した
半導体基板は、このような多くのメリットを持つ反面、
シリコンなどの第IV族の元素から成る基板上にガリウム
砒素などの第III −V族の元素から成る化合物半導体層
をヘテロエピタキシャル成長させる際に、化合物半導体
層の成長前処理におけるアルシン(AsH3 )ガス雰囲
気中のAsがシリコン基板へ拡散侵入したり、化合物半
導体層の成長初期における成長時の基板温度が高いた
め、化合物半導体材料の第V族原子がシリコン基板へ拡
散侵入し、これがシリコン基板に対してドーパントとな
ってシリコン基板の表面部が低抵抗となり、シリコン基
板表面に低抵抗層が形成されて、これを用いたデバイス
特性が劣化するという問題があった。
【0006】この様子を図9および図10に示す。図9
は2つの半導体素子(MESFET)を基板1上に形成
したものである。つまり、シリコン基板1上に、バッフ
ァ層として機能する第1の化合物半導体層3、活性層も
しくは動作層として機能する第2の化合物半導体層4、
およびコンタクト層として機能する第3の化合物半導体
層5を順次積層して形成し、活性層4上にゲート電極G
を形成し、コンタクト層5上にソース電極Sとドレイン
電極Dを形成したものである。このような化合物半導体
層3〜5は、MOCVD法などによって基板1上に形成
されるが、この化合物半導体層3〜5の形成過程で化合
物半導体層3の構成元素が基板1の表面部に拡散侵入す
る。このときのシリコン基板1の表面から深さX0 まで
拡散侵入したAs原子の原子濃度のデプスプロファイル
を図10に示す。代表的な値は、X0 が200nmであ
り、最表面の原子濃度が〜1018 atoms・cm-3
のオーダーである。
【0007】このような化合物半導体基板を用いて半導
体素子を形成すると、半導体基板1の表面部における低
抵抗層1cを仲介とした半導体素子内の電極S、G、D
間の寄生容量が著しく増加し、半導体素子の高周波特性
などが著しく劣化したり、低抵抗層1cを仲介とした半
導体素子間の分離が著しく劣化する。
【0008】例えば、FET(ソース接地)では、寄生
容量Cgp(ゲート入力静電容量)やCdp(ドレイン
出力静電容量)やCds(ドレインソース間静電容量)
の増加を起こし、素子の高周波特性を低下させる。ま
た、半導体素子を高集積化した場合、素子間のリーク電
流の発生などによって素子の分離特性が低下し、集積回
路の動作不良、消費電力の増加、遅延時間の増加などの
性能低下をもたらす。
【0009】そこで、このシリコン基板と化合物半導体
層との界面に生成する低抵抗層1cによるデバイスへの
影響を軽減もしくは無くすために、幾つかの技術が開示
されている。
【0010】特開平7−326731号公報では、シリ
コン基板のシリコン原子がその上に形成される化合物半
導体層に不純物として拡散した構造の半導体層を用いて
半導体素子を形成する場合において、半導体素子を構成
する電極、配線およびボンディングパッドの領域を取り
囲むように、不純物が拡散した導電層を除去することに
より、この導電層が共通電極として電極、配線またはパ
ッドと、周囲の電極、配線、パッド間に生じていた寄生
の直列容量結合を激減させることができる半導体装置が
開示されている。
【0011】特開平9−82640号公報では、シリコ
ン基板に横断面V字状の溝を形成して化合物半導体薄膜
を成長させることにより、基板に反りや欠陥が生ずるの
を抑制し、これによりそのそりや欠陥に起因する半導体
素子の特性劣化を防止することができる化合物半導体基
板が開示されている。
【0012】
【発明が解決しようとする課題】しかしながら、上記
では、シリコン基板の構成原子が化合物半導体層に不純
物として拡散して生じた導電層については、公報記載の
ように、素子を構成している電極、配線およびボンディ
ングパッド間に生じていた寄生の直列容量結合を電気的
に分離して激減させることができるが、化合物半導体層
の構成原子がシリコン基板に不純物として拡散して生じ
た導電層については考慮されておらず、分離が不十分で
ある。
【0013】また、上記 では、シリコン基板にV溝を
形成し、その上に化合物半導体層を全面に形成して、基
板のそりや欠陥に起因する特性劣化を防止することがで
きるとしているが、基板と化合物半導体層間の不純物の
相互拡散については触れておらず、またV溝にも化合物
半導体が堆積しており、素子の電気的な分離はできてい
ない。
【0014】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、シリコンなどから成る基板
上に化合物半導体層をエピタキシャル成長させた半導体
装置において、基板上に形成された半導体素子内および
半導体素子間の電気的な分離を確実にした半導体装置を
提供することを目的とするものである。
【0015】
【問題点を解決するための手段】上記目的を達成するた
めに、請求項1に係る半導体装置では、周期表第IV族の
単一元素から成る基板上に、周期表第III −V族の元素
から成る化合物半導体層を形成し、この化合物半導体層
を用いて複数の電極を有する複数の半導体素子を形成し
た半導体装置において、前記複数の半導体素子間におけ
る前記基板の表面部に、前記化合物半導体層が存在しな
い溝を設けた。
【0016】また、請求項2に係る半導体装置では、周
期表第IV族の単一元素から成る基板上に、周期表第III
−V族の元素から成る化合物半導体層を形成し、この化
合物半導体層を用いて複数の電極を有する複数の半導体
素子を形成した半導体装置において、前記半導体素子の
複数の電極間における前記基板の表面部に、前記化合物
半導体層が存在しない溝を設けた。
【0017】請求項1または請求項2に係る半導体装置
では、前記溝の表面部に絶縁膜を形成してもよい。
【0018】また、請求項1または請求項2に係る半導
体装置では、前記溝内に絶縁材料を充填してもよい。
【0019】さらに、請求項5に係る半導体装置では、
周期表第IV族の単一元素から成る基板上に、周期表第II
I −V族の元素から成る化合物半導体層を形成し、この
化合物半導体層を用いて複数の電極を有する複数の半導
体素子を形成した半導体装置において、前記複数の半導
体素子間における前記基板の表面部に、不活性な不純物
を注入した。
【0020】また、請求項6に係る半導体装置では、周
期表第IV族の単一元素から成る基板上に、周期表第III
−V族の元素から成る化合物半導体層を形成し、この化
合物半導体層を用いて複数の電極を有する複数の半導体
素子を形成した半導体装置において、前記半導体素子の
複数の電極間における前記基板の表面部に、不活性な不
純物を注入した。
【0021】
【作用】シリコンなどの周期表第IV族の単一元素から成
る基板上に、ガリウム砒素などの周期表第III −V族の
元素から成る化合物半導体層をエピタキシャル成長させ
る場合、良好なエピタキシャル成長層を得るために、基
板温度を高温に設定し、成長雰囲気を適性に設定する。
【0022】これらの設定された成長条件により、成長
前処理の水素キャリアガスとアルシンガス導入による基
板の表面酸化膜除去工程や成長原料ガスの導入によるエ
ピタキシャル成長時において、成長層の構成元素である
ガリウム砒素などのうちの第V族の元素が基板の構成元
素であるシリコンなどの周期表第IV族元素中に拡散侵入
し、基板表面の電気抵抗がバルク基板の電気抵抗よりも
低下してしまう。この基板表面の電気抵抗の低下は、基
板の表面領域がバルク基板と同じ高抵抗であるI型もし
くは弱いN型半導体(比抵抗が1×102〜105 Ω・
cm程度)から低抵抗の強いN型半導体に変化すること
による。
【0023】周知のように、シリコン基板中にエピタキ
シャル成長させたガリウム砒素の砒素原子が基板に侵入
した場合、砒素原子はシリコンに対して浅いエネルギー
準位を形成するため、微量のドーピング量でも効率よく
活性化し、電子キャリアを生み出して低抵抗となる。
【0024】このようなシリコン基板表面の低抵抗層を
高抵抗化することは困難であり、最も簡便な方法は、基
板上に素子を形成した後もしくは素子を形成する過程
で、このシリコン基板表面の低抵抗層を可能な限りエッ
チング除去するのが確実である。
【0025】また、エッチングした溝部に絶縁膜を形成
もしくは絶縁材を充填して、前記低抵抗層を分離しても
構わない。さらに、溝部を形成する代わりに、半導体層
を不活性にする不純物をイオン注入して、低抵抗層を分
離しても構わない。
【0026】
【発明の実施の形態】以下、各請求項に係る発明の実施
形態を添付図面に基づき詳細に説明する。図1および図
2は請求項1に係る半導体装置の一実施形態を示す断面
図であり、図1は図2のA−A′断面図である。図1お
よび図2において、1は基板、3〜5は化合物半導体
層、6は電極、7は溝である。
【0027】化合物半導体層3〜5を形成するための基
板1としては、シリコンやゲルマニウムなどの周期表第
IV族の元素から成る基板が用いられる。この周期表第IV
族の元素から成る基板1としては、(100)面が<0
11>方向に2〜7°傾斜した基板などが好適に用いら
れる。この周期表第IV族の元素から成る基板1は、1×
102〜105 Ω・cm程度の高抵抗半導体基板が望ま
しい。
【0028】基板1上には、バッファ層として機能する
i−GaAsなどの化合物半導体層3、動作層として機
能するn−GaAsなどの化合物半導体層4、コンタク
ト層として機能するn+ −GaAsなどの化合物半導体
層5、ゲート電極G、ソース電極S、ドレイン電極Dな
どから成る電極層6が形成され、一つの半導体素子が構
成される。
【0029】この化合物半導体層3〜5は、GaAs以
外に、AlGaAs、InGaAs、InGaAsP、
InP、InGaP、AlGaInPなどを用いてもよ
い。。このような化合物半導体層3〜5は、基板1上に
一層もしくは複数層形成される。化合物半導体層3〜5
などの厚みは使用目的に応じて種々設定されるが、通常
は0.1〜4μm程度である。
【0030】このような化合物半導体層3〜5は、有機
金属材料を加熱して分解して他の有機金属材料の構成元
素と反応させる有機金属化学気相成長(MOCVD)法
などで形成される。MOCVD法では、第IV族基板1を
カーボンサセプタ上に設置して原料ガスを分解・反応さ
せることにより、化合物半導体層を基板1上に形成す
る。
【0031】つまり、周期表第IV族の元素から成る基板
1を洗浄し、これをMOCVD装置内のカーボンサセプ
タ上に設置し、水素とアルシン(AsH3 )の混合ガス
の雰囲気下で基板を900℃で約10分間加熱して基板
1表面の自然酸化膜を蒸発させて除去する。
【0032】次に、基板温度を550℃まで下げて、そ
のままの状態で成長ガスに切り換える。この場合、原料
ガスとしては、トリメチルガリウム(TMG)、トリエ
チルガリウム(TEG)、トリメチルアルミニウム(T
MA)、トリエチルアルミニウム(TEA)、トリメチ
ルインジウム(TMI)、トリエチルインジウム(TE
I)、アルシン(AH3 )、フォスフィン(PH3 )な
どが用いられる。また、キャリアガスとして水素ガスな
どが用いられる。
【0033】このような方法で化合物半導体膜を基板1
上に形成すると、基板1の表面部分にはAsが拡散して
低抵抗層1cが形成されるが、この低抵抗層1cは、図
1に示すように、複数の半導体素子10間の領域で完全
にエッチング除去されるように溝7が形成されており、
半導体素子間には高抵抗バルク部1bのみが存在してい
る。
【0034】図3および図4は、請求項1に係る半導体
装置の他の実施形態を示す図であり、図3は図4のA−
A′断面図である。図3および図4はLEDを2素子形
成したものであり、その層構成はシリコンなどから成る
基板1上に、バッファ層として機能するn−GaAsな
どから成る化合物半導体層3、コンタクト層として機能
するn+ −AlGaAsなどから成る化合物半導体層5
a、活性層として機能するn−AlGaAsなどから成
る化合物半導体層4a、活性層として機能するp −Al
GaAsなどから成る化合物半導体層4b、負電極Nや
正電極Pなどから成る電極層6を順次積層して構成した
ものであり、素子はMOCVD装置などによる化合物半
導体のエピタキシャル成長や電子ビーム蒸着装置などに
よる金属膜の堆積と、フォトエッチングプロセスにより
作製される。
【0035】基板1の表面低抵抗層1cは、LED素子
11の間の領域で完全にエッチング除去されるように溝
7が形成されており、素子11の間には高抵抗バルク部
1bのみが存在するように構成されている。
【0036】次に、請求項2に係る半導体装置の一実施
形態を図5に基づいて説明する。図5は図2のB−B′
断面図である。この半導体装置では、一つの半導体素子
素子10内のソース電極Sとゲート電極G間の低抵抗層
1cも完全にエッチング除去されるように溝7が形成さ
れており、半導体素子10内には高抵抗バルク部1bの
みが存在している。
【0037】図6は、請求項3に係る半導体装置の一実
施形態を示す図である。この半導体装置では、基板1の
表面部をソース電極Sとゲート電極G間でエッチングし
て溝7を形成し、この溝7部分にさらにSiO2 やSi
X などから成る絶縁膜8を形成して、半導体素子10
の長期信頼性を向上させたものである。
【0038】図7は、請求項4に係る半導体装置の一実
施形態を示す図である。この半導体装置では、基板1の
表面部をソース電極Sとゲート電極G間でエッチングし
て溝7を形成し、この溝7部分にさらにSiO2 、Si
X 、絶縁性樹脂などの絶縁材9を充填し、半導体素子
10の長期信頼性をより向上させたものである。
【0039】図8は、請求項5および請求項6に係る半
導体装置の一実施形態を示す図である。この半導体装置
では、エッチング法に代わる手段として、複数の半導体
素子10に分離する場合に不要な活性層4とコンタクト
層5を除いた後、溝7部に相当する領域の化合物半導体
層3とシリコン基板1の表面低抵抗層1cを電気的に不
活性化すべく不純物をイオン化して加速し、この溝7部
の内部に打込むイオン注入12を施したものである。イ
オン注入法(イオン打ち込み法)は酸素などの不純物を
イオン化し、これを加速して基板1に注入するもので、
基板1に損傷を与えて高抵抗化できる。
【0040】<実施例1>図1に示すように、(10
0)面から2°傾いたオフアングルの高抵抗シリコン基
板を洗浄し、これを減圧MOCVD装置内のカーボンサ
セプタ上に設置し、まず水素とアルシンの混合ガスの雰
囲気下で基板を900℃で約10分間加熱してシリコン
基板1表面のSiO2 自然酸化膜を蒸発させて除去し
た。
【0041】次に、基板温度を550℃まで下げて、そ
のままの状態でガスをガリウム砒素成長ガスに切り換え
た。このガリウム砒素成長ガスとして、水素ガスをキャ
リアガスとしてトリメチルガリウム(TMGa)とアル
シン(AsH3 )ガスを流量比でAsH3 /TMGa=
50で用いた。本実施例では、成長時のガス圧を20T
orrに設定した。
【0042】この条件で、この減圧MOCVD装置を用
いて、不純物ドーピングしたシリコン単結晶基板上およ
びモニター用ガリウム砒素基板上にガリウム砒素バッフ
ァ層3を2μmの膜厚となるようにエピタキシャル成長
した。続いて、成長ガスにジシラン(Si2 6 )ガス
を添加して、ガリウム砒素活性層4のn−GaAs層を
0.2μm、さらにジシラン(Si2 6 )ガスの添加
量を増してガリウム砒素コンタクト層5のn+ −GaA
s層を0.2μmエピタキシャル成長した。比較用素子
と効果確認素子を作製するため、同時に2枚の化合物半
導体基板を作製した。
【0043】次に、蒸着装置にて化合物半導体上にAu
GeおよびAu電極膜を蒸着し、さらにフォトプロセス
手段により、100μm×100μmの電極パッド2つ
を10μmの間隔で基板表面に相対して形成した。この
ようにして作製した基板を2枚用いて、電極パッド部を
マスクとして3層のGaAsをリン酸系のエッチング液
で除去した。
【0044】このうちの1枚の半導体素子を比較用素子
とした。残り1枚の基板を電極パッド部をマスクとし
て、さらにエッチングすべく、シリコン系のエッチング
液にてシリコン基板表面を除去した。これを効果確認素
子とした。こうして得られた素子の抵抗値を比較評価し
たところ、効果確認素子の方が比較用素子の抵抗値3.
0×102 Ω・cmより高い抵抗値3.2×103 Ω・
cmを示した。
【0045】<実施例2>図6に示すように、(10
0)面から2°傾いたオフアングルの高抵抗シリコン基
板を洗浄し、これを減圧MOCVD装置内のカーボンサ
セプタ上に設置し、まず水素とアルシンの混合ガスの雰
囲気下で基板を900℃で約10分間加熱してシリコン
基板1表面のSiO2 自然酸化膜を蒸発させて除去し
た。
【0046】次に、基板温度を550℃まで下げて、そ
のままの状態でガリウム砒素成長ガスに切り換えた。こ
のガリウム砒素成長ガスとして、水素ガスをキャリアガ
スとしてトリメチルガリウム(TMGa)とアルシン
(AsH3 )ガスを流量比でAsH3 /TMGa=50
で用いた。本実施例では、成長時のガス圧を20Tor
rに設定した。
【0047】この条件で、この減圧MOCVD装置を用
いて、不純物ドーピングしたシリコン単結晶基板上およ
びモニター用ガリウム砒素基板上にガリウム砒素バッフ
ァ層3を2μmの膜厚となるようにエピタキシャル成長
した。続いて、成長ガスにシシラン(Si2 6 )ガス
を添加して、ガリウム砒素活性層4のn−GaAs層を
0.2μm、さらにシシラン(Si2 6 )ガスの添加
量を増してガリウム砒素コンタクト層5のn+ −GaA
s層を0.2μmエピタキシャル成長した。比較用素子
と効果確認素子を作製するため、同時に2枚の化合物半
導体基板を作製した。
【0048】次に、蒸着装置で化合物半導体上にAuG
eおよびAu電極膜を蒸着し、さらにフォトプロセス手
段により、100μm×100μmの電極パッド2つを
10μmの間隔で基板表面に相対して形成した。このよ
うにして作製した基板を2枚用いて、電極パッド部をマ
スクとして3層のGaAsをリン酸系のエッチング液で
除去した。
【0049】このうちの1枚の半導体素子を比較用素子
とした。残り1枚の基板を電極パッド部をマスクとして
さらにエッチングすべく、シリコン系のエッチング液で
シリコン基板表面を除去した。これを効果確認素子とし
た。さらに、両素子の溝にプラズマCVD法で、SiO
2 膜を0.5μm堆積した。こうして得られた素子の抵
抗値を比較評価したところ、効果確認素子の方が比較用
素子の抵抗値5.0×102 Ω・cmより高い抵抗値
4.1×103 Ω・cmを示した。
【0050】
【発明の効果】以上のように、請求項1に係る半導体装
置によれば、複数の半導体素子間における基板の表面部
に、化合物半導体層が存在しない溝を設けたことから、
MESFETやHEMTなどの電子素子や、LEDやL
Dなどの光素子や、電子素子と光素子から成る光電子混
在素子などについて、素子間の分離を確実にすることが
でき、素子の複数形成や複合形成や高集積化が可能な半
導体装置となる。
【0051】また、請求項2に係る半導体装置によれ
ば、半導体素子の複数の電極間における基板の表面部
に、化合物半導体層が存在しない溝を設けたことから、
MESFETやHEMTなどの電子素子や、LEDやL
Dなどの光素子や、電子素子と光素子から成る光電子混
在素子などについて、素子内の分離を確実にすることが
でき、素子の諸特性を向上させた半導体装置となる。
【0052】また、請求項5に係る半導体装置によれ
ば、複数の半導体素子間における基板の表面部に、不活
性な不純物を注入したことから、MESFETやHEM
Tなどの電子素子や、LEDやLDなどの光素子や、電
子素子と光素子から成る光電子混在素子などについて、
素子間の分離を確実にすることができ、素子の複数形成
や複合形成や高集積化が可能な半導体装置となる。
【0053】さらに、請求項6に係る半導体装置によれ
ば、半導体素子の複数の電極間における基板の表面部
に、不活性な不純物を注入したことから、MESFET
やHEMTなどの電子素子や、LEDやLDなどの光素
子や、電子素子と光素子から成る光電子混在素子などに
ついて、素子内の分離を確実にすることができ、素子の
諸特性を向上させた半導体装置となる。
【図面の簡単な説明】
【図1】請求項1に係る半導体装置の一実施形態を示す
図であり、図2のA−A′線断面図である。
【図2】請求項1に係る半導体装置の一実施形態を示す
平面図である。
【図3】請求項1に係る半導体装置の他の実施形態を示
す図であり、図4のA−A′線断面図である。
【図4】請求項1に係る半導体装置の他の実施形態を示
す平面図である。
【図5】請求項2に係る半導体装置の一実施形態を示す
図であり、図2のB−B′線断面図である。
【図6】請求項3に係る半導体装置の一実施形態を示す
図である。
【図7】請求項4に係る半導体装置の一実施形態を示す
図である。
【図8】請求項5に係る半導体装置の一実施形態を示す
図である。
【図9】従来の半導体装置を示す図である。
【図10】基板の表面部分における不純物の拡散状態を
示す図である。
【符号の説明】
1‥‥‥基板、1c‥‥‥表面低抵抗層、3〜5‥‥‥
化合物半導体層、7‥‥‥溝、8‥‥‥絶縁膜、9‥‥
‥絶縁材料

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 周期表第IV族の単一元素から成る基板上
    に、周期表第III −V族の元素から成る化合物半導体層
    を形成し、この化合物半導体層を用いて複数の電極を有
    する複数の半導体素子を形成した半導体装置において、
    前記複数の半導体素子間における前記基板の表面部に、
    前記化合物半導体層が存在しない溝を設けたことを特徴
    とする半導体装置。
  2. 【請求項2】 周期表第IV族の単一元素から成る基板上
    に、周期表第III −V族の元素から成る化合物半導体層
    を形成し、この化合物半導体層を用いて複数の電極を有
    する複数の半導体素子を形成した半導体装置において、
    前記半導体素子の複数の電極間における前記基板の表面
    部に、前記化合物半導体層が存在しない溝を設けたこと
    を特徴とする半導体装置。
  3. 【請求項3】 前記溝の表面部に絶縁膜を形成したこと
    を特徴とする請求項1または請求項2に記載の半導体装
    置。
  4. 【請求項4】 前記溝内に絶縁材料を充填したことを特
    徴とする請求項1または請求項2に記載の半導体装置。
  5. 【請求項5】 周期表第IV族の単一元素から成る基板上
    に、周期表第III −V族の元素から成る化合物半導体層
    を形成し、この化合物半導体層を用いて複数の電極を有
    する複数の半導体素子を形成した半導体装置において、
    前記複数の半導体素子間における前記基板の表面部に、
    不活性な不純物を注入したことを特徴とする半導体装
    置。
  6. 【請求項6】 周期表第IV族の単一元素から成る基板上
    に、周期表第III −V族の元素から成る化合物半導体層
    を形成し、この化合物半導体層を用いて複数の電極を有
    する複数の半導体素子を形成した半導体装置において、
    前記半導体素子の複数の電極間における前記基板の表面
    部に、不活性な不純物を注入したことを特徴とする半導
    体装置。
JP8520598A 1998-03-31 1998-03-31 半導体装置 Expired - Fee Related JP3728093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8520598A JP3728093B2 (ja) 1998-03-31 1998-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8520598A JP3728093B2 (ja) 1998-03-31 1998-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH11284222A true JPH11284222A (ja) 1999-10-15
JP3728093B2 JP3728093B2 (ja) 2005-12-21

Family

ID=13852112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8520598A Expired - Fee Related JP3728093B2 (ja) 1998-03-31 1998-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3728093B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置
WO2003050888A1 (fr) * 2001-12-13 2003-06-19 Nippon Sheet Glass Co.,Ltd. Microcircuit integre a reseau d'elements electroluminescents a balayage automatique
JPWO2009101870A1 (ja) * 2008-02-12 2011-06-09 日本電気株式会社 半導体装置
JP2011204984A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ
JP2015141962A (ja) * 2014-01-28 2015-08-03 京セラ株式会社 受発光素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置
WO2003050888A1 (fr) * 2001-12-13 2003-06-19 Nippon Sheet Glass Co.,Ltd. Microcircuit integre a reseau d'elements electroluminescents a balayage automatique
US7259397B2 (en) 2001-12-13 2007-08-21 Fuji Xerox Co., Ltd. Self-scanning light-emitting element array chip
JPWO2009101870A1 (ja) * 2008-02-12 2011-06-09 日本電気株式会社 半導体装置
JP2011204984A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ
JP2015141962A (ja) * 2014-01-28 2015-08-03 京セラ株式会社 受発光素子の製造方法

Also Published As

Publication number Publication date
JP3728093B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
US10388522B2 (en) Selective epitaxy using epitaxy-prevention layers
US8765510B2 (en) Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US20060118819A1 (en) III-nitride material structures including silicon substrates
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
JP2018528614A (ja) Iii族窒化物材料半導体構造における寄生チャネルの軽減
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JPH1051030A (ja) 3族窒化物半導体発光素子
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP2019534583A (ja) 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JPH08293505A (ja) 化合物半導体装置及びその製造方法
JP3728093B2 (ja) 半導体装置
US20030160264A1 (en) Hetero-junction semiconductor device and manufacturing method thereof
JP3843884B2 (ja) バイポーラトランジスタの製造方法
JP2013021024A (ja) トランジスタ素子
US9337281B2 (en) Planar semiconductor growth on III-V material
CN116153993A (zh) 半导体结构及其形成方法
JP3631600B2 (ja) 化合物半導体基板
JP2000077516A (ja) 半導体装置
JP3592922B2 (ja) 化合物半導体基板
JP2005136162A (ja) 化合物半導体素子の製造方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
WO2018161300A1 (en) Stripped method for prepairing semiconductor structure
CN113224154B (zh) 高电子迁移率晶体管及其制作方法
US8729677B2 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050930

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees