JP2000077516A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000077516A JP2000077516A JP10244202A JP24420298A JP2000077516A JP 2000077516 A JP2000077516 A JP 2000077516A JP 10244202 A JP10244202 A JP 10244202A JP 24420298 A JP24420298 A JP 24420298A JP 2000077516 A JP2000077516 A JP 2000077516A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 基板上に形成された半導体素子内および半導
体素子間の電気的な分離が充分でなく、諸特性が悪く、
高集積化ができないという問題があった。 【解決手段】 金属酸化物単結晶基板上もしくは周期表
第IV族元素を金属酸化物単結晶基板上にエピタキシャル
成長した基板上に、周期表第III-Ｖ族の元素から成る化
合物半導体層を形成し、この化合物半導体層を用いて複
数の半導体素子を形成した半導体装置であって、上記複
数の半導体素子間や複数の電極間における基板の表面部
に、上記化合物半導体層もしくは化合物半導体層とシリ
コン層が存在しない溝を設けた。
体素子間の電気的な分離が充分でなく、諸特性が悪く、
高集積化ができないという問題があった。 【解決手段】 金属酸化物単結晶基板上もしくは周期表
第IV族元素を金属酸化物単結晶基板上にエピタキシャル
成長した基板上に、周期表第III-Ｖ族の元素から成る化
合物半導体層を形成し、この化合物半導体層を用いて複
数の半導体素子を形成した半導体装置であって、上記複
数の半導体素子間や複数の電極間における基板の表面部
に、上記化合物半導体層もしくは化合物半導体層とシリ
コン層が存在しない溝を設けた。
Description
【０００１】
【発明の属する技術分野】本発明はアルミナなどの金属
酸化物単結晶基板上もしくはシリコンなどの周期表第IV
族元素をアルミナなどの金属酸化物単結晶基板上にエピ
タキシャル成長したＳＯＳ基板上に、周期表第III-Ｖ族
の元素から成る化合物半導体層を用いた半導体素子を形
成した半導体装置に関し、特にマイクロ波ミリ波帯の高
周波電子素子（ＭＥＳＦＥＴ、ＨＥＭＴ、キャパシタ、
インダクタンスなど）、高周波用複数電子素子（アンテ
ナスイッチなど）、モノリシック・マイクロ波集積回路
（ＭＭＩＣ）、あるいは高周波用光・電子複合素子など
から成る半導体装置に関する。
酸化物単結晶基板上もしくはシリコンなどの周期表第IV
族元素をアルミナなどの金属酸化物単結晶基板上にエピ
タキシャル成長したＳＯＳ基板上に、周期表第III-Ｖ族
の元素から成る化合物半導体層を用いた半導体素子を形
成した半導体装置に関し、特にマイクロ波ミリ波帯の高
周波電子素子（ＭＥＳＦＥＴ、ＨＥＭＴ、キャパシタ、
インダクタンスなど）、高周波用複数電子素子（アンテ
ナスイッチなど）、モノリシック・マイクロ波集積回路
（ＭＭＩＣ）、あるいは高周波用光・電子複合素子など
から成る半導体装置に関する。
【０００２】
【従来の技術】ガリウム砒素のような周期表第III-Ｖ族
の化合物半導体を用いた電子デバイスは、シリコン半導
体を用いたデバイスより高速・高周波域で動作すること
が可能であるため、マイクロ波デバイスやミリ波デバイ
スなど高周波電子素子、あるいはＬＥＤ（発光ダイオー
ド）やＬＤ（レーザーダイオード）などの光デバイスヘ
の利用が拡大している。
の化合物半導体を用いた電子デバイスは、シリコン半導
体を用いたデバイスより高速・高周波域で動作すること
が可能であるため、マイクロ波デバイスやミリ波デバイ
スなど高周波電子素子、あるいはＬＥＤ（発光ダイオー
ド）やＬＤ（レーザーダイオード）などの光デバイスヘ
の利用が拡大している。
【０００３】ところが、化合物半導体のみから成るバル
ク状の化合物半導体基板は、口径が未だ３〜４インチ、
大きくても５〜６インチ程度と小さく、しかも高価格で
あり、６〜８インチさらには１２インチといった大口径
化が達成されて低価格であるシリコン基板と比較して、
その上に形成される半導体装置の量産化と今後の展開を
困難としている。
ク状の化合物半導体基板は、口径が未だ３〜４インチ、
大きくても５〜６インチ程度と小さく、しかも高価格で
あり、６〜８インチさらには１２インチといった大口径
化が達成されて低価格であるシリコン基板と比較して、
その上に形成される半導体装置の量産化と今後の展開を
困難としている。
【０００４】そこで注目されているのがシリコン基板上
に化合物半導体層をエピタキシャル成長させたヘテロエ
ピタキシャル成長の化合物半導体基板である。シリコン
基板に化合物半導体をエピタキシャル成長することで、
化合物半導体層を有する基板の大口径化と低コスト化が
可能となる。また、シリコン基板上に化合物半導体層を
形成した基板は、機械的強度に優れ、且つ熱伝導性が高
いため、半導体装置を形成した際の放熱性に優れるなど
の特徴を有する。またガリウム砒素などの化合物半導体
材料は、光学特性と電気特性を併せ持つため、シリコン
基板上に優れた結晶性の化合物半導体を成長できれば、
ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）やＨ
ＥＭＴ（高電子移動度トランジスタ）などの電子素子と
共に、ＬＥＤやＬＤなどの光素子を同一基板上に作製し
た光・電子混成デバイスを実現することも可能になる。
に化合物半導体層をエピタキシャル成長させたヘテロエ
ピタキシャル成長の化合物半導体基板である。シリコン
基板に化合物半導体をエピタキシャル成長することで、
化合物半導体層を有する基板の大口径化と低コスト化が
可能となる。また、シリコン基板上に化合物半導体層を
形成した基板は、機械的強度に優れ、且つ熱伝導性が高
いため、半導体装置を形成した際の放熱性に優れるなど
の特徴を有する。またガリウム砒素などの化合物半導体
材料は、光学特性と電気特性を併せ持つため、シリコン
基板上に優れた結晶性の化合物半導体を成長できれば、
ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）やＨ
ＥＭＴ（高電子移動度トランジスタ）などの電子素子と
共に、ＬＥＤやＬＤなどの光素子を同一基板上に作製し
た光・電子混成デバイスを実現することも可能になる。
【０００５】シリコン基板上に化合物半導体を形成した
半導体基板は、このような多くのメリットを持つ反面、
シリコンなどの第IV族の元素から成る基板上にガリウム
砒素などの第III-Ｖ族の元素から成る化合物半導体層を
ヘテロエピタキシャル成長させる際に、化合物半導体層
の成長前処理におけるアルシン（ＡｓＨ3 ）ガス雰囲気
中のＡｓがシリコン基板へ拡散侵入したり、化合物半導
体層の成長初期における成長時の基板温度が高いため、
化合物半導体材料の第Ｖ族原子がシリコン基板へ拡散侵
入し、これがシリコン基板に対してドーパントとなって
シリコン基板の表面部が低抵抗となり、シリコン基板表
面に低抵抗層が形成されて、これを用いたデバイス特性
が劣化するという問題があった。
半導体基板は、このような多くのメリットを持つ反面、
シリコンなどの第IV族の元素から成る基板上にガリウム
砒素などの第III-Ｖ族の元素から成る化合物半導体層を
ヘテロエピタキシャル成長させる際に、化合物半導体層
の成長前処理におけるアルシン（ＡｓＨ3 ）ガス雰囲気
中のＡｓがシリコン基板へ拡散侵入したり、化合物半導
体層の成長初期における成長時の基板温度が高いため、
化合物半導体材料の第Ｖ族原子がシリコン基板へ拡散侵
入し、これがシリコン基板に対してドーパントとなって
シリコン基板の表面部が低抵抗となり、シリコン基板表
面に低抵抗層が形成されて、これを用いたデバイス特性
が劣化するという問題があった。
【０００６】また、シリコンなどの第IV族の元素から成
る基板上にガリウム砒素などの第III-Ｖ族の元素から成
る化合物半導体層をヘテロエピタキシャル成長させる
と、化合物半導体層の成長初期における成長時の基板温
度が高いため、化合物半導体層に基板材料のシリコン原
子が拡散侵入し、これが化合物半導体に対してドーパン
トとなって化合物半導体層が低抵抗となり、それを用い
たデバイス特性が劣化するという問題があった。
る基板上にガリウム砒素などの第III-Ｖ族の元素から成
る化合物半導体層をヘテロエピタキシャル成長させる
と、化合物半導体層の成長初期における成長時の基板温
度が高いため、化合物半導体層に基板材料のシリコン原
子が拡散侵入し、これが化合物半導体に対してドーパン
トとなって化合物半導体層が低抵抗となり、それを用い
たデバイス特性が劣化するという問題があった。
【０００７】これらの様子を図１０および図１１に示
す。図１０は２つの半導体素子（ＭＥＳＦＥＴ）を基板
１上に形成したものである。つまり、シリコン基板１上
に、バッファ層として機能する第１の化合物半導体層
３、活性層もしくは動作層として機能する第２の化合物
半導体層４、およびコンタクト層として機能する第３の
化合物半導体層５を順次積層して形成し、活性層４上に
ゲート電極Ｇを形成し、コンタクト層５上にソース電極
Ｓとドレイン電極Ｄを形成したものである。このような
化合物半導体層３〜５は、ＭＯＣＶＤ法などによって基
板１上に形成されるが、この化合物半導体層３〜５の形
成過程で化合物半導体層３の構成元素が基板１の表面部
に拡散侵入する。このときのシリコン基板１の表面から
深さＸ0 まで拡散侵入したＡｓ原子の原子濃度のデプス
プロファイルを図１１に示す。
す。図１０は２つの半導体素子（ＭＥＳＦＥＴ）を基板
１上に形成したものである。つまり、シリコン基板１上
に、バッファ層として機能する第１の化合物半導体層
３、活性層もしくは動作層として機能する第２の化合物
半導体層４、およびコンタクト層として機能する第３の
化合物半導体層５を順次積層して形成し、活性層４上に
ゲート電極Ｇを形成し、コンタクト層５上にソース電極
Ｓとドレイン電極Ｄを形成したものである。このような
化合物半導体層３〜５は、ＭＯＣＶＤ法などによって基
板１上に形成されるが、この化合物半導体層３〜５の形
成過程で化合物半導体層３の構成元素が基板１の表面部
に拡散侵入する。このときのシリコン基板１の表面から
深さＸ0 まで拡散侵入したＡｓ原子の原子濃度のデプス
プロファイルを図１１に示す。
【０００８】同様に、化合物半導体層３〜５の形成過程
で基板１の構成元素が化合物半導体層３の基板界面部に
拡散侵入する。このときの化合物半導体層３のシリコン
基板１の表面から深さＸ0 まで拡散侵入したＳｉ原子の
原子濃度のデプスプロファイルも図１１のようになる。
代表的な値は、Ｘ0 が２００ｎｍであり、最表面の原子
濃度が〜１０18ａｔｏｍｓ・ｃｍ-3のオーダーである。
で基板１の構成元素が化合物半導体層３の基板界面部に
拡散侵入する。このときの化合物半導体層３のシリコン
基板１の表面から深さＸ0 まで拡散侵入したＳｉ原子の
原子濃度のデプスプロファイルも図１１のようになる。
代表的な値は、Ｘ0 が２００ｎｍであり、最表面の原子
濃度が〜１０18ａｔｏｍｓ・ｃｍ-3のオーダーである。
【０００９】このような化合物半導体基板を用いて半導
体素子を形成すると、半導体基板１の表面部における低
抵抗層１ｃや３ｃを仲介とした半導体素子内の電極Ｓ、
Ｇ、Ｄ間の寄生容量が著しく増加し、半導体素子の高周
波特性などが著しく劣化したり、低抵抗層１ｃや３ｃを
仲介とした半導体素子間の分離が著しく劣化する。
体素子を形成すると、半導体基板１の表面部における低
抵抗層１ｃや３ｃを仲介とした半導体素子内の電極Ｓ、
Ｇ、Ｄ間の寄生容量が著しく増加し、半導体素子の高周
波特性などが著しく劣化したり、低抵抗層１ｃや３ｃを
仲介とした半導体素子間の分離が著しく劣化する。
【００１０】例えば、ＦＥＴ（ソース接地）では、寄生
容量Ｃｇｐ（ゲート入力静電容量）やＣｄｐ（ドレイン
出力静電容量）やＣｄｓ（ドレイン・ソース間静電容
量）の増加を起こし、素子の高周波特性を低下させる。
また、半導体素子を高集積化した場合、素子間のリーク
電流の発生などによって素子の分離特性が低下し、集積
回路の動作不良、消費電力の増加、遅延時間の増加など
の性能低下をもたらす。
容量Ｃｇｐ（ゲート入力静電容量）やＣｄｐ（ドレイン
出力静電容量）やＣｄｓ（ドレイン・ソース間静電容
量）の増加を起こし、素子の高周波特性を低下させる。
また、半導体素子を高集積化した場合、素子間のリーク
電流の発生などによって素子の分離特性が低下し、集積
回路の動作不良、消費電力の増加、遅延時間の増加など
の性能低下をもたらす。
【００１１】そこで、このシリコン基板と化合物半導体
層との界面に生成する低抵抗層１ｃや３ｃによるデバイ
スヘの影響を軽減もしくは無くすために、幾つかの技術
が開示されている。
層との界面に生成する低抵抗層１ｃや３ｃによるデバイ
スヘの影響を軽減もしくは無くすために、幾つかの技術
が開示されている。
【００１２】例えば特開平７−３２６７３１号公報で
は、シリコン基板のシリコン原子がその上に形成される
化合物半導体層に不純物として拡散した構造の半導体層
を用いて半導体素子を形成する場合において、半導体素
子を構成する電極、配線およびボンディングパッドの領
域を取り囲むように、不純物が拡散した導電層を除去す
ることにより、この導電層が共通電極として電極、配線
またはパッドと、周囲の電極、配線、パッド間に生じて
いた寄生の直列容量結合を激減させることができる半導
体装置が開示されている。
は、シリコン基板のシリコン原子がその上に形成される
化合物半導体層に不純物として拡散した構造の半導体層
を用いて半導体素子を形成する場合において、半導体素
子を構成する電極、配線およびボンディングパッドの領
域を取り囲むように、不純物が拡散した導電層を除去す
ることにより、この導電層が共通電極として電極、配線
またはパッドと、周囲の電極、配線、パッド間に生じて
いた寄生の直列容量結合を激減させることができる半導
体装置が開示されている。
【００１３】特開平９−８２６４０号公報では、シリコ
ン基板に横断面Ｖ字状の溝を形成して化合物半導体薄膜
を成長させることにより、基板に反りや欠陥が生ずるの
を抑制し、これによりそのそりや欠陥に起因する半導体
素子の特性劣化を防止することができる化合物半導体基
板が開示されている。
ン基板に横断面Ｖ字状の溝を形成して化合物半導体薄膜
を成長させることにより、基板に反りや欠陥が生ずるの
を抑制し、これによりそのそりや欠陥に起因する半導体
素子の特性劣化を防止することができる化合物半導体基
板が開示されている。
【００１４】
【発明が解決しようとする課題】しかしながら、上記し
た特開平７−３２６７３１号公報では、シリコン基板の
構成原子が化合物半導体層に不純物として拡散して生じ
た導電層については、公報記載のように、素子を構成す
る電極、配線およびボンディングパッド間に生じていた
寄生の直列容量結合を電気的に分離して激減させること
ができるが、化合物半導体層の構成原子がシリコン基板
に不純物として拡散して生じた導電層については考慮さ
れておらず、分離が不十分である。
た特開平７−３２６７３１号公報では、シリコン基板の
構成原子が化合物半導体層に不純物として拡散して生じ
た導電層については、公報記載のように、素子を構成す
る電極、配線およびボンディングパッド間に生じていた
寄生の直列容量結合を電気的に分離して激減させること
ができるが、化合物半導体層の構成原子がシリコン基板
に不純物として拡散して生じた導電層については考慮さ
れておらず、分離が不十分である。
【００１５】また、上記した特開平９−８２６４０号公
報では、シリコン基板にＶ溝を形成し、その上に化合物
半導体層を全面に形成して、基板のそりや欠陥に起因す
る特性劣化を防止することができるとしているが、基板
と化合物半導体層間の不純物の相互拡散については触れ
ておらず、またＶ溝にも化合物半導体が堆積しており、
素子の電気的な分離はできていない。
報では、シリコン基板にＶ溝を形成し、その上に化合物
半導体層を全面に形成して、基板のそりや欠陥に起因す
る特性劣化を防止することができるとしているが、基板
と化合物半導体層間の不純物の相互拡散については触れ
ておらず、またＶ溝にも化合物半導体が堆積しており、
素子の電気的な分離はできていない。
【００１６】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、アルミナなどの単結晶基板
上あるいはＳＯＳ（シリコン・オン・サファイア）など
の基板上に化合物半導体層をエピタキシャル成長させた
半導体装置において、基板上に形成された半導体素子内
および半導体素子間の電気的な分離を確実にした半導体
装置を提供することを目的とするものである。
鑑みてなされたものであり、アルミナなどの単結晶基板
上あるいはＳＯＳ（シリコン・オン・サファイア）など
の基板上に化合物半導体層をエピタキシャル成長させた
半導体装置において、基板上に形成された半導体素子内
および半導体素子間の電気的な分離を確実にした半導体
装置を提供することを目的とするものである。
【００１７】
【問題点を解決するための手段】上記目的を達成するた
めに、請求項１に係る半導体装置では、金属酸化物単結
晶基板上もしくは周期表第IV族元素を金属酸化物単結晶
基板上にエピタキシャル成長した基板上に、周期表第II
I-Ｖ族の元素から成る化合物半導体層を形成し、この化
合物半導体層を用いて複数の電極を有する複数の半導体
素子を形成した半導体装置において、前記複数の半導体
素子間における前記基板の表面部に、前記化合物半導体
層もしくは前記化合物半導体層と前記周期表第IV族の成
長層が存在しない溝を設けた。
めに、請求項１に係る半導体装置では、金属酸化物単結
晶基板上もしくは周期表第IV族元素を金属酸化物単結晶
基板上にエピタキシャル成長した基板上に、周期表第II
I-Ｖ族の元素から成る化合物半導体層を形成し、この化
合物半導体層を用いて複数の電極を有する複数の半導体
素子を形成した半導体装置において、前記複数の半導体
素子間における前記基板の表面部に、前記化合物半導体
層もしくは前記化合物半導体層と前記周期表第IV族の成
長層が存在しない溝を設けた。
【００１８】また、請求項２に係る半導体装置では、金
属酸化物単結晶基板上もしくは周期表第IV族元素を金属
酸化物単結晶基板上にエピタキシャル成長した基板上
に、周期表第III-Ｖ族の元素から成る化合物半導体層を
形成し、この化合物半導体層を用いて複数の電極を有す
る複数の半導体素子を形成した半導体装置において、前
記半導体素子の複数の電極間における前記基板の表面部
に、前記化合物半導体層もしくは前記化合物半導体層と
前記周期表第IV族の成長層が存在しない溝を設けた。
属酸化物単結晶基板上もしくは周期表第IV族元素を金属
酸化物単結晶基板上にエピタキシャル成長した基板上
に、周期表第III-Ｖ族の元素から成る化合物半導体層を
形成し、この化合物半導体層を用いて複数の電極を有す
る複数の半導体素子を形成した半導体装置において、前
記半導体素子の複数の電極間における前記基板の表面部
に、前記化合物半導体層もしくは前記化合物半導体層と
前記周期表第IV族の成長層が存在しない溝を設けた。
【００１９】請求項１または請求項２に係る半導体装置
では、前記溝の表面部に絶縁膜を形成してもよい。
では、前記溝の表面部に絶縁膜を形成してもよい。
【００２０】また、請求項１または請求項２に係る半導
体装置では、前記溝内に絶縁材料を充填してもよい。
体装置では、前記溝内に絶縁材料を充填してもよい。
【００２１】
【作用】ＳＯＳ基板上に、ガリウム砒素などの周期表第
III-Ｖ族の元素から成る化合物半導体層をエピタキシャ
ル成長させる場合、良好なエピタキシャル成長層を得る
ために、基板温度を高温に設定し、成長雰囲気を適性に
設定する。
III-Ｖ族の元素から成る化合物半導体層をエピタキシャ
ル成長させる場合、良好なエピタキシャル成長層を得る
ために、基板温度を高温に設定し、成長雰囲気を適性に
設定する。
【００２２】これらの設定された成長条件により、成長
前処理の水素キャリアガスとアルシンガス導入による基
板の表面酸化膜除去工程や成長原料ガスの導入によるエ
ピタキシャル成長時において、成長層の構成元素である
ガリウム砒素などのうちの第Ｖ族の元素が基板の構成元
素であるシリコンなどの周期表第IV族元素中に拡散侵入
し、基板表面の電気抵抗がバルク基板の電気抵抗よりも
低下してしまう。この基板表面の電気抵抗の低下は、高
抵抗であるＩ型もしくは弱いＮ型半導体（比抵抗が１×
１０2 〜１０5 Ω・ｃｍ程度）から低抵抗の強いＮ型半
導体に変化することによる。
前処理の水素キャリアガスとアルシンガス導入による基
板の表面酸化膜除去工程や成長原料ガスの導入によるエ
ピタキシャル成長時において、成長層の構成元素である
ガリウム砒素などのうちの第Ｖ族の元素が基板の構成元
素であるシリコンなどの周期表第IV族元素中に拡散侵入
し、基板表面の電気抵抗がバルク基板の電気抵抗よりも
低下してしまう。この基板表面の電気抵抗の低下は、高
抵抗であるＩ型もしくは弱いＮ型半導体（比抵抗が１×
１０2 〜１０5 Ω・ｃｍ程度）から低抵抗の強いＮ型半
導体に変化することによる。
【００２３】周知のように、エピタキシャル成長させた
ガリウム砒素の砒素原子がＳＯＳ基板中に侵入した場
合、砒素原子はシリコンに対して浅いエネルギー準位を
形成するため、微量のドーピング量でも効率よく活性化
し、電子キャリアを生み出して低抵抗となる。
ガリウム砒素の砒素原子がＳＯＳ基板中に侵入した場
合、砒素原子はシリコンに対して浅いエネルギー準位を
形成するため、微量のドーピング量でも効率よく活性化
し、電子キャリアを生み出して低抵抗となる。
【００２４】このようなＳＯＳ基板表面の低抵抗層を高
抵抗化することは困難であり、最も簡便な方法は、基板
上に素子を形成した後もしくは素子を形成する過程で、
このシリコン基板表面の低抵抗層を可能な限りエッチン
グ除去するのが確実である。また、サファイアなどの金
属酸化物単結晶基板上に、直接ガリウム砒素などの周期
表第III-Ｖ族の元素から成る化合物半導体層３〜５をエ
ピタキシャル成長する場合、良好なエピタキシャル成長
層を得るために、前記と同様に基板を高温に設定し水素
キャリアガスとアルシンガスなどが基板表面に導入され
る。基板がシリコンなどの半導体基板ではなく、サファ
イアなどの絶縁性基板の場合、エピタキシャル成長時に
おいて、成長層の構成元素であるガリウム砒素などのう
ちの第Ｖ族の元素や第III 族の元素が例え基板に拡散侵
入したとしても、前記のような拡散不純物濃度では、基
板表面の電気抵抗が低抵抗化することはない。従って、
基板の表面部１ｃをエッチング除去せずとも、化合物半
導体層４〜５および化合物半導体層３の低抵抗層３ｃま
でを確実にエッチング除去すればよい。
抵抗化することは困難であり、最も簡便な方法は、基板
上に素子を形成した後もしくは素子を形成する過程で、
このシリコン基板表面の低抵抗層を可能な限りエッチン
グ除去するのが確実である。また、サファイアなどの金
属酸化物単結晶基板上に、直接ガリウム砒素などの周期
表第III-Ｖ族の元素から成る化合物半導体層３〜５をエ
ピタキシャル成長する場合、良好なエピタキシャル成長
層を得るために、前記と同様に基板を高温に設定し水素
キャリアガスとアルシンガスなどが基板表面に導入され
る。基板がシリコンなどの半導体基板ではなく、サファ
イアなどの絶縁性基板の場合、エピタキシャル成長時に
おいて、成長層の構成元素であるガリウム砒素などのう
ちの第Ｖ族の元素や第III 族の元素が例え基板に拡散侵
入したとしても、前記のような拡散不純物濃度では、基
板表面の電気抵抗が低抵抗化することはない。従って、
基板の表面部１ｃをエッチング除去せずとも、化合物半
導体層４〜５および化合物半導体層３の低抵抗層３ｃま
でを確実にエッチング除去すればよい。
【００２５】また、エッチングした溝部に絶縁膜を形成
もしくは絶縁材を充填して、前記低抵抗層を分離しても
構わない。
もしくは絶縁材を充填して、前記低抵抗層を分離しても
構わない。
【００２６】
【発明の実施の形態】以下、各請求項に係る発明の実施
形態を添付図面に基づき詳細に説明する。図１、図２お
よび図３は請求項１に係る半導体装置の一実施形態を示
す図であり、図１および図２は、図３のＡ−Ａ′線断面
図である。図１、図２および図３において、１は基板、
２は第IV族単元素半導体層、３〜５は化合物半導体層、
６は電極、７は溝である。
形態を添付図面に基づき詳細に説明する。図１、図２お
よび図３は請求項１に係る半導体装置の一実施形態を示
す図であり、図１および図２は、図３のＡ−Ａ′線断面
図である。図１、図２および図３において、１は基板、
２は第IV族単元素半導体層、３〜５は化合物半導体層、
６は電極、７は溝である。
【００２７】化合物半導体層３〜５を形成するための基
板１としては、アルミナなどの金属酸化物から成る単結
晶基板のＲ面にシリコンをエピタキシャル成長したＳＯ
Ｓ基板やアルミナなどの金属酸化物から成る単結晶基板
のＣ面などが好適に用いられる。この周期表第IV族の元
素から成るエピタキシャル成長層２は、１×１０2 〜１
０5 Ω・ｃｍ程度の高抵抗半導体層が望ましい。
板１としては、アルミナなどの金属酸化物から成る単結
晶基板のＲ面にシリコンをエピタキシャル成長したＳＯ
Ｓ基板やアルミナなどの金属酸化物から成る単結晶基板
のＣ面などが好適に用いられる。この周期表第IV族の元
素から成るエピタキシャル成長層２は、１×１０2 〜１
０5 Ω・ｃｍ程度の高抵抗半導体層が望ましい。
【００２８】基板１あるいはエピタキシャル成長層２を
有する基板１上には、バッファ層として機能するｉ−Ｇ
ａＡｓなどの化合物半導体層３、動作層として機能する
ｎ−ＧａＡｓなどの化合物半導体層４、コンタクト層と
して機能するｎ+ −ＧａＡｓなどの化合物半導体層５、
ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄなどから
成る電極層６が形成され、一つの半導体素子が構成され
る。
有する基板１上には、バッファ層として機能するｉ−Ｇ
ａＡｓなどの化合物半導体層３、動作層として機能する
ｎ−ＧａＡｓなどの化合物半導体層４、コンタクト層と
して機能するｎ+ −ＧａＡｓなどの化合物半導体層５、
ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄなどから
成る電極層６が形成され、一つの半導体素子が構成され
る。
【００２９】この化合物半導体層３〜５は、ＧａＡｓ以
外に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、
ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＧａＮ、ＩｎＧ
ａＮ、ＡｌＧａＮ、ＧａＩｎＮＡｓなどを用いてもよ
い。このような化合物半導体層３〜５は、基板１上に一
層もしくは複数層形成される。化合物半導体層３〜５の
厚みは使用目的に応じて種々設定されるが、通常は０．
１〜４μｍ程度である。
外に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、
ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＧａＮ、ＩｎＧ
ａＮ、ＡｌＧａＮ、ＧａＩｎＮＡｓなどを用いてもよ
い。このような化合物半導体層３〜５は、基板１上に一
層もしくは複数層形成される。化合物半導体層３〜５の
厚みは使用目的に応じて種々設定されるが、通常は０．
１〜４μｍ程度である。
【００３０】このような化合物半導体層３〜５は、有機
金属材料を加熱して分解して他の有機金属材料の構成元
素と反応させる有機金属化学気相成長（ＭＯＣＶＤ）法
などで形成される。ＭＯＣＶＤ法では、金属酸化物単結
晶基板１、あるいは第IV族元素をエピタキシャル成長し
た金属酸化物単結晶基板１をカーボンサセプタ上に設置
して原料ガスを分解・反応させることにより、化合物半
導体層を基板１上に形成する。
金属材料を加熱して分解して他の有機金属材料の構成元
素と反応させる有機金属化学気相成長（ＭＯＣＶＤ）法
などで形成される。ＭＯＣＶＤ法では、金属酸化物単結
晶基板１、あるいは第IV族元素をエピタキシャル成長し
た金属酸化物単結晶基板１をカーボンサセプタ上に設置
して原料ガスを分解・反応させることにより、化合物半
導体層を基板１上に形成する。
【００３１】つまり、金属酸化物単結晶基板１、あるい
は第IV族元素をエピタキシャル成長した金属酸化物単結
晶基板１を洗浄し、これをＭＯＣＶＤ装置内のカーボン
サセプタ上に設置し、水素とアルシン（ＡｓＨ3 ）の混
合ガスの雰囲気下で基板を９００℃で約１０分間加熱し
て基板１表面の自然酸化膜を蒸発させて除去する。
は第IV族元素をエピタキシャル成長した金属酸化物単結
晶基板１を洗浄し、これをＭＯＣＶＤ装置内のカーボン
サセプタ上に設置し、水素とアルシン（ＡｓＨ3 ）の混
合ガスの雰囲気下で基板を９００℃で約１０分間加熱し
て基板１表面の自然酸化膜を蒸発させて除去する。
【００３２】次に、基板温度を５５０℃まで下げて、そ
のままの状態で成長ガスに切り換える。この場合、原料
ガスとしては、トリメチルガリウム（ＴＭＧ）、トリエ
チルガリウム（ＴＥＧ）、トリメチルアルミニウム（Ｔ
ＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリメチ
ルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥ
Ｉ）、アルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、アンモニア（ＮＨ3）、窒素（Ｎ2 ）などが用
いられる。また、キャリアガスとして水素ガスなどが用
いられる。
のままの状態で成長ガスに切り換える。この場合、原料
ガスとしては、トリメチルガリウム（ＴＭＧ）、トリエ
チルガリウム（ＴＥＧ）、トリメチルアルミニウム（Ｔ
ＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリメチ
ルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥ
Ｉ）、アルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、アンモニア（ＮＨ3）、窒素（Ｎ2 ）などが用
いられる。また、キャリアガスとして水素ガスなどが用
いられる。
【００３３】このような方法で化合物半導体膜を基板１
上に形成すると、基板１の表面部分にはＡｓあるいはＳ
ｉが拡散して低抵抗層２ｃや３ｃが形成されるが、この
低抵抗層２ｃや３ｃは、図１や図２に示すように、複数
の半導体素子１０間の領域で完全にエッチング除去され
るように溝７が形成されており、半導体素子間には高抵
抗バルク部１のみが存在している。
上に形成すると、基板１の表面部分にはＡｓあるいはＳ
ｉが拡散して低抵抗層２ｃや３ｃが形成されるが、この
低抵抗層２ｃや３ｃは、図１や図２に示すように、複数
の半導体素子１０間の領域で完全にエッチング除去され
るように溝７が形成されており、半導体素子間には高抵
抗バルク部１のみが存在している。
【００３４】図４および図５は、請求項１に係る半導体
装置の他の実施形態を示す図であり、図４は図５のＡ−
Ａ′断面図である。図４および図５はキャパシタ素子と
インダクタ素子を形成したものであり、その層構成は金
属酸化物単結晶基板１、あるいは第IV族元素をエピタキ
シャル成長した金属酸化物単結晶基板１上に、バッファ
層として機能するｉ−ＧａＡｓなどから成る化合物半導
体層３、活性層として機能するｎ−ＧａＡｓなどから成
る化合物半導体層４、電極層６を順次積層して構成した
ものであり、素子はＭＯＣＶＤ装置などによる化合物半
導体のエピタキシャル成長や電子ビーム蒸着装置などに
よる金属膜の堆積と、フォトエッチングプロセスにより
作製される。
装置の他の実施形態を示す図であり、図４は図５のＡ−
Ａ′断面図である。図４および図５はキャパシタ素子と
インダクタ素子を形成したものであり、その層構成は金
属酸化物単結晶基板１、あるいは第IV族元素をエピタキ
シャル成長した金属酸化物単結晶基板１上に、バッファ
層として機能するｉ−ＧａＡｓなどから成る化合物半導
体層３、活性層として機能するｎ−ＧａＡｓなどから成
る化合物半導体層４、電極層６を順次積層して構成した
ものであり、素子はＭＯＣＶＤ装置などによる化合物半
導体のエピタキシャル成長や電子ビーム蒸着装置などに
よる金属膜の堆積と、フォトエッチングプロセスにより
作製される。
【００３５】基板１の表面低抵抗層２ｃや３ｃは、キャ
パシタ素子とインダクタ素子の間の領域で完全にエッチ
ング除去されるように溝７が形成されており、素子１１
の間には高抵抗な層２や層３や層４のみが存在するよう
に構成されている。
パシタ素子とインダクタ素子の間の領域で完全にエッチ
ング除去されるように溝７が形成されており、素子１１
の間には高抵抗な層２や層３や層４のみが存在するよう
に構成されている。
【００３６】次に、請求項２に係る半導体装置の実施形
態を図６に基づいて説明する。図６は図３のＢ−Ｂ′断
面図である。この半導体装置では、一つの半導体素子１
０内のソース電極Ｓとゲート電極Ｇ間の低抵抗層２ｃや
３ｃも完全にエッチング除去されるように溝７が形成さ
れており、半導体素子１０内には高抵抗な第IV族エピタ
キシャル層２や化合物半導体層３のみが存在している。
図７は基板１として金属酸化物単結晶のみから成る基板
１を用いた場合を示す。
態を図６に基づいて説明する。図６は図３のＢ−Ｂ′断
面図である。この半導体装置では、一つの半導体素子１
０内のソース電極Ｓとゲート電極Ｇ間の低抵抗層２ｃや
３ｃも完全にエッチング除去されるように溝７が形成さ
れており、半導体素子１０内には高抵抗な第IV族エピタ
キシャル層２や化合物半導体層３のみが存在している。
図７は基板１として金属酸化物単結晶のみから成る基板
１を用いた場合を示す。
【００３７】図８は、請求項３に係る半導体装置の一実
施形態を示す図である。この半導体装置では、基板１の
表面部をソース電極Ｓとゲート電極Ｇ間でエッチングし
て溝７を形成し、この溝７部分にさらにＳｉＯ2 やＳｉ
Ｎx などから成る絶縁膜８を形成して、半導体素子１０
の長期信頼性を向上させたものである。
施形態を示す図である。この半導体装置では、基板１の
表面部をソース電極Ｓとゲート電極Ｇ間でエッチングし
て溝７を形成し、この溝７部分にさらにＳｉＯ2 やＳｉ
Ｎx などから成る絶縁膜８を形成して、半導体素子１０
の長期信頼性を向上させたものである。
【００３８】図９は、請求項４に係る半導体装置の一実
施形態を示す図である。この半導体装置では、基板１の
表面部をソース電極Ｓとゲート電極Ｇ間でエッチングし
て溝７を形成し、この溝７部分にさらにＳｉＯ2 、Ｓｉ
Ｎx 、絶縁性樹脂などの絶縁材９を充填し、半導体素子
１０の長期信頼性をより向上させたものである。
施形態を示す図である。この半導体装置では、基板１の
表面部をソース電極Ｓとゲート電極Ｇ間でエッチングし
て溝７を形成し、この溝７部分にさらにＳｉＯ2 、Ｓｉ
Ｎx 、絶縁性樹脂などの絶縁材９を充填し、半導体素子
１０の長期信頼性をより向上させたものである。
【００３９】＜実施例１＞図１に示すように、まずアル
ミナ単結晶のＲ面上に、オフ角度が（１００）面から
（０１１）面方向へ１〜８°のシリコン層を形成する。
このシリコン層の形成法は、シランガスなどを熱分解す
る従来周知の気相成長法（熱ＣＶＤ法）でよく、シリコ
ン層へのアルミニウムのオートドーピングを抑制した高
抵抗のシリコンは結晶性と電気特性がよい。
ミナ単結晶のＲ面上に、オフ角度が（１００）面から
（０１１）面方向へ１〜８°のシリコン層を形成する。
このシリコン層の形成法は、シランガスなどを熱分解す
る従来周知の気相成長法（熱ＣＶＤ法）でよく、シリコ
ン層へのアルミニウムのオートドーピングを抑制した高
抵抗のシリコンは結晶性と電気特性がよい。
【００４０】次に、これを減圧ＭＯＣＶＤ装置内のカー
ボンサセプタ上に設置し、まず水素とアルシンの混合ガ
スの雰囲気下で基板を９００℃で約１０分間加熱してシ
リコン基板１表面のＳｉＯ2 自然酸化膜を蒸発させて除
去した。
ボンサセプタ上に設置し、まず水素とアルシンの混合ガ
スの雰囲気下で基板を９００℃で約１０分間加熱してシ
リコン基板１表面のＳｉＯ2 自然酸化膜を蒸発させて除
去した。
【００４１】次に、基板温度を５５０℃まで下げて、そ
のままの状態でガスをガリウム砒素成長ガスに切り換え
た。このガリウム砒素成長ガスとして、水素ガスをキャ
リアガスとしてトリメチルガリウム（ＴＭＧａ）とアル
シン（ＡｓＨ3 ）ガスを流量比でＡｓＨ3 ／ＴＭＧａ＝
５０で用いた。本実施例では、成長時のガス圧を２０Ｔ
ｏｒｒに設定した。
のままの状態でガスをガリウム砒素成長ガスに切り換え
た。このガリウム砒素成長ガスとして、水素ガスをキャ
リアガスとしてトリメチルガリウム（ＴＭＧａ）とアル
シン（ＡｓＨ3 ）ガスを流量比でＡｓＨ3 ／ＴＭＧａ＝
５０で用いた。本実施例では、成長時のガス圧を２０Ｔ
ｏｒｒに設定した。
【００４２】この条件で、この減圧ＭＯＣＶＤ装置を用
いて、ＳＯＳ単結晶基板上およびモニター用ガリウム砒
素基板上にガリウム砒素バッファ層３を２μｍの膜厚と
なるようにエピタキシャル成長した。続いて、成長ガス
にジシラン（Ｓｉ2 Ｈ6 ）ガスを添加して、ガリウム砒
素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにジシ
ラン（Ｓｉ2 Ｈ6 ）ガスの添加量を増してガリウム砒素
コンタクト層５のｎ+−ＧａＡｓ層を０．２μｍエピタ
キシャル成長した。比較用素子と効果確認素子を作製す
るため、同時に２枚の化合物半導体基板を作製した。
いて、ＳＯＳ単結晶基板上およびモニター用ガリウム砒
素基板上にガリウム砒素バッファ層３を２μｍの膜厚と
なるようにエピタキシャル成長した。続いて、成長ガス
にジシラン（Ｓｉ2 Ｈ6 ）ガスを添加して、ガリウム砒
素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにジシ
ラン（Ｓｉ2 Ｈ6 ）ガスの添加量を増してガリウム砒素
コンタクト層５のｎ+−ＧａＡｓ層を０．２μｍエピタ
キシャル成長した。比較用素子と効果確認素子を作製す
るため、同時に２枚の化合物半導体基板を作製した。
【００４３】次に、蒸着装置にて化合物半導体上にＡｕ
ＧｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス
手段により、１００μｍ×１００μｍの電極パッド２つ
を１０μｍの間隔で基板表面に相対して形成した。この
ようにして作製した基板を２枚用いて、電極パッド部を
マスクとして３層のＧａＡｓをリン酸系のエッチング液
で除去した。
ＧｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス
手段により、１００μｍ×１００μｍの電極パッド２つ
を１０μｍの間隔で基板表面に相対して形成した。この
ようにして作製した基板を２枚用いて、電極パッド部を
マスクとして３層のＧａＡｓをリン酸系のエッチング液
で除去した。
【００４４】このうちの１枚の半導体素子を比較用素子
とした。残り１枚の基板を電極パッド部をマスクとし
て、さらにエッチングすべく、シリコン系のエッチング
液にてシリコン基板表面を除去した。これを効果確認素
子とした。こうして得られた素子の抵抗値を比較評価し
たところ、効果確認素子の方が比較用素子の抵抗値５×
１０2 Ω・ｃｍより高い抵抗値７×１０8 Ω・ｃｍを示
した。
とした。残り１枚の基板を電極パッド部をマスクとし
て、さらにエッチングすべく、シリコン系のエッチング
液にてシリコン基板表面を除去した。これを効果確認素
子とした。こうして得られた素子の抵抗値を比較評価し
たところ、効果確認素子の方が比較用素子の抵抗値５×
１０2 Ω・ｃｍより高い抵抗値７×１０8 Ω・ｃｍを示
した。
【００４５】＜実施例２＞図２に示すように、まずＭＯ
ＣＶＤ装置のサセプタ上に、Ｃ面２°オフアルミナ単結
晶基板を設置した。
ＣＶＤ装置のサセプタ上に、Ｃ面２°オフアルミナ単結
晶基板を設置した。
【００４６】次に、基板温度を５５０℃に設定して、水
素とアルシンの混合ガスの雰囲気からガリウム砒素成長
ガスに切り換えた。このガリウム砒素成長ガスとして、
水素ガスをキャリアガスとしてトリメチルガリウム（Ｔ
ＭＧａ）とアルシン（ＡｓＨ3 ）ガスを流量比でＡｓＨ
3 ／ＴＭＧａ＝５０で用いた。本実施例では、成長時の
ガス圧を２０Ｔｏｒｒに設定した。
素とアルシンの混合ガスの雰囲気からガリウム砒素成長
ガスに切り換えた。このガリウム砒素成長ガスとして、
水素ガスをキャリアガスとしてトリメチルガリウム（Ｔ
ＭＧａ）とアルシン（ＡｓＨ3 ）ガスを流量比でＡｓＨ
3 ／ＴＭＧａ＝５０で用いた。本実施例では、成長時の
ガス圧を２０Ｔｏｒｒに設定した。
【００４７】この条件で、この減圧ＭＯＣＶＤ装置を用
いて、アルミナ単結晶基板上およびモニター用ガリウム
砒素基板上にガリウム砒素バッファ層３を２μｍの膜厚
となるようにエピタキシャル成長した。続いて、成長ガ
スにジシラン（Ｓｉ2 Ｈ6 ）ガスを添加して、ガリウム
砒素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにジ
シラン（Ｓｉ2 Ｈ6 ）ガスの添加量を増してガリウム砒
素コンタクト層５のｎ+ −ＧａＡｓ層を０．２μｍエピ
タキシャル成長した。比較用素子と効果確認素子を作製
するため、同時に２枚の化合物半導体基板を作製した。
いて、アルミナ単結晶基板上およびモニター用ガリウム
砒素基板上にガリウム砒素バッファ層３を２μｍの膜厚
となるようにエピタキシャル成長した。続いて、成長ガ
スにジシラン（Ｓｉ2 Ｈ6 ）ガスを添加して、ガリウム
砒素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにジ
シラン（Ｓｉ2 Ｈ6 ）ガスの添加量を増してガリウム砒
素コンタクト層５のｎ+ −ＧａＡｓ層を０．２μｍエピ
タキシャル成長した。比較用素子と効果確認素子を作製
するため、同時に２枚の化合物半導体基板を作製した。
【００４８】次に、蒸着装置で化合物半導体上にＡｕＧ
ｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス手
段により、１００μｍ×１００μｍの電極パッド２つを
１０μｍの間隔で基板表面に相対して形成した。このよ
うにして作製した基板を２枚用いて、電極パッド部をマ
スクとして２層のＧａＡｓをリン酸系のエッチング液で
除去した。
ｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス手
段により、１００μｍ×１００μｍの電極パッド２つを
１０μｍの間隔で基板表面に相対して形成した。このよ
うにして作製した基板を２枚用いて、電極パッド部をマ
スクとして２層のＧａＡｓをリン酸系のエッチング液で
除去した。
【００４９】このうちの１枚の半導体素子を比較用素子
とした。残り１枚の基板を電極パッド部をマスクとして
さらにエッチングすベく、リン酸系のエッチング液でア
ルミナ単結晶基板表面を除去した。これを効果確認素子
とした。さらに、両素子の溝にプラズマＣＶＤ法で、Ｓ
ｉＯ2 膜を０．５μｍ堆積した。こうして得られた素子
の抵抗値を比較評価したところ、効果確認素子の方が比
較用素子の抵抗値６×１０2 Ω・ｃｍより高い抵抗値５
×１０8 Ω・ｃｍを示した。
とした。残り１枚の基板を電極パッド部をマスクとして
さらにエッチングすベく、リン酸系のエッチング液でア
ルミナ単結晶基板表面を除去した。これを効果確認素子
とした。さらに、両素子の溝にプラズマＣＶＤ法で、Ｓ
ｉＯ2 膜を０．５μｍ堆積した。こうして得られた素子
の抵抗値を比較評価したところ、効果確認素子の方が比
較用素子の抵抗値６×１０2 Ω・ｃｍより高い抵抗値５
×１０8 Ω・ｃｍを示した。
【００５０】
【発明の効果】以上のように、請求項１に係る半導体装
置によれば、複数の半導体素子間における基板の表面部
に、化合物半導体層およびシリコン層が存在しない溝を
設けたことから、ＭＥＳＦＥＴやＨＥＭＴなどの電子素
子や、ＬＥＤやＬＤなどの光素子や、電子素子と光素子
から成る光電子混在素子などについて、素子間の分離を
確実にすることができ、素子の複数形成や複合形成や高
集積化が可能な半導体装置となる。
置によれば、複数の半導体素子間における基板の表面部
に、化合物半導体層およびシリコン層が存在しない溝を
設けたことから、ＭＥＳＦＥＴやＨＥＭＴなどの電子素
子や、ＬＥＤやＬＤなどの光素子や、電子素子と光素子
から成る光電子混在素子などについて、素子間の分離を
確実にすることができ、素子の複数形成や複合形成や高
集積化が可能な半導体装置となる。
【００５１】また、請求項２に係る半導体装着によれ
ば、半導体素子の複数の電極間における基板の表面部
に、化合物半導体層およびシリコン層が存在しない溝を
設けたことから、ＭＥＳＦＥＴやＨＥＭＴなどの電子素
子や、ＬＥＤやＬＤなどの光素子や、電子素子と光素子
から成る光電子混在素子などについて、素子内の分離を
確実にすることができ、素子の諸特性を向上させた半導
体装置となる。
ば、半導体素子の複数の電極間における基板の表面部
に、化合物半導体層およびシリコン層が存在しない溝を
設けたことから、ＭＥＳＦＥＴやＨＥＭＴなどの電子素
子や、ＬＥＤやＬＤなどの光素子や、電子素子と光素子
から成る光電子混在素子などについて、素子内の分離を
確実にすることができ、素子の諸特性を向上させた半導
体装置となる。
【図１】請求項１に係る半導体装置の一実施形態を示す
断面図である。
断面図である。
【図２】請求項１に係る半導体装置の他の実施形態を示
す断面図である。
す断面図である。
【図３】請求項１に係る半導体装置の一実施形態を示す
平面図である。
平面図である。
【図４】請求項１に係る半導体装置のその他の実施形態
を示す断面図である。
を示す断面図である。
【図５】請求項１に係る半導体装置のその他の実施形態
を示す平面図である。
を示す平面図である。
【図６】請求項２に係る半導体装置の一実施形態を示す
断面図である。
断面図である。
【図７】請求項２に係る半導体装置の他の実施形態を示
す断面図である。
す断面図である。
【図８】請求項３に係る半導体装置の一実施形態を示す
図である。
図である。
【図９】請求項４に係る半導体装置の一実施形態を示す
図である。
図である。
【図１０】従来の半導体装置を示す断面図である。
【図１１】基板の表面部分における不純物の拡散状態を
示す図である。
示す図である。
【図１２】従来の半導体装置を示す他の断面図である。
１‥‥‥基板、１ｃ‥‥‥表面低抵抗層、３〜５‥‥‥
化合物半導体層、７‥‥‥溝、８‥‥‥絶縁膜、９‥‥
‥絶縁材料
化合物半導体層、７‥‥‥溝、８‥‥‥絶縁膜、９‥‥
‥絶縁材料
Claims (4)
- 【請求項１】 金属酸化物単結晶基板上もしくは周期表
第IV族元素を金属酸化物単結晶基板上にエピタキシャル
成長した基板上に、周期表第III-Ｖ族の元素から成る化
合物半導体層を形成し、この化合物半導体層を用いて複
数の電極を有する複数の半導体素子を形成した半導体装
置において、前記複数の半導体素子間における前記基板
の表面部に、前記化合物半導体層もしくは前記化合物半
導体層と前記周期表第IV族の成長層が存在しない溝を設
けたことを特徴とする半導体装置。 - 【請求項２】 金属酸化物単結晶基板上もしくは周期表
第IV族元素を金属酸化物単結晶基板上にエピタキシャル
成長した基板上に、周期表第III-Ｖ族の元素から成る化
合物半導体層を形成し、この化合物半導体層を用いて複
数の電極を有する複数の半導体素子を形成した半導体装
置において、前記半導体素子の複数の電極間における前
記基板の表面部に、前記化合物半導体層もしくは前記化
合物半導体層と前記周期表第IV族の成長層が存在しない
溝を設けたことを特徴とする半導体装置。 - 【請求項３】 前記溝内の表面部に絶縁膜を形成したこ
とを特徴とする請求項１または請求項２に記載の半導体
装置。 - 【請求項４】 前記溝内に絶縁材料を充填したことを特
徴とする請求項１または請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244202A JP2000077516A (ja) | 1998-08-28 | 1998-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244202A JP2000077516A (ja) | 1998-08-28 | 1998-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077516A true JP2000077516A (ja) | 2000-03-14 |
Family
ID=17115300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244202A Pending JP2000077516A (ja) | 1998-08-28 | 1998-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392875C (zh) * | 2003-06-16 | 2008-06-04 | 深圳市方大国科光电技术有限公司 | 一种可制备大功率发光二极管的半导体芯片 |
-
1998
- 1998-08-28 JP JP10244202A patent/JP2000077516A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392875C (zh) * | 2003-06-16 | 2008-06-04 | 深圳市方大国科光电技术有限公司 | 一种可制备大功率发光二极管的半导体芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10388522B2 (en) | Selective epitaxy using epitaxy-prevention layers | |
| US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| US11942518B2 (en) | Reduced interfacial area III-nitride material semiconductor structures | |
| US8772831B2 (en) | III-nitride growth method on silicon substrate | |
| JP2005527988A (ja) | 窒化ガリウムベース素子及び製造方法 | |
| JP2009239270A (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| JP2019534583A (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| KR20160128891A (ko) | 실리콘 위에서 ⅲ－ⅴ 재료를 성장시키기 위한 시드 층 구조 | |
| WO2010134334A1 (ja) | 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JP4058595B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3728093B2 (ja) | 半導体装置 | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP2000077516A (ja) | 半導体装置 | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| US10756235B2 (en) | Stripped method for preparing semiconductor structure | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JP5575462B2 (ja) | 電子デバイスおよび電子デバイスの製造方法 | |
| CN116936630A (zh) | 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法 | |
| JP5134797B2 (ja) | ＧａＮ系半導体素子及びその製造方法並びにＧａＮ系半導体装置 | |
| JP2000164515A (ja) | 化合物半導体基板およびその形成方法 | |
| Cho | An overview of epitaxial GaAs on Si technology |