JP3728093B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3728093B2 JP3728093B2 JP8520598A JP8520598A JP3728093B2 JP 3728093 B2 JP3728093 B2 JP 3728093B2 JP 8520598 A JP8520598 A JP 8520598A JP 8520598 A JP8520598 A JP 8520598A JP 3728093 B2 JP3728093 B2 JP 3728093B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は周期表第IV族の単一元素から成る基板上に、周期表第III−V族の元素から成る化合物半導体層を用いた半導体素子を形成した半導体装置に関し、特に電子素子、光素子、光電子素子、およびこれらの集積回路などから成る半導体装置に関する。
【0002】
【従来の技術】
ガリウム砒素のような周期表第III−V族の化合物半導体を用いた電子デバイスは、シリコン半導体を用いたデバイスより高速・高周波域で動作することが可能であるため、マイクロ波デバイスやミリ波デバイスなどの電子素子、或いはLED(発光ダイオード)やLD(レーザーダイオード)などの光デバイスヘの利用が拡大している。
【0003】
ところが、化合物半導体のみから成るバルク状の化合物半導体基板は、口径が未だ3〜4インチ、大きくても5〜6インチ程度と小さく、しかも高価格であり、6〜8インチさらには12インチといった大口径化が達成されて低価格であるシリコン基板と比較して、その上に形成される半導体装置の量産化と今後の展開を困難としている。
【0004】
そこで注目されているのがシリコン基板上に化合物半導体層をエピタキシャル成長させたヘテロエピタキシャル成長の化合物半導体基板である。シリコン基板に化合物半導体をエピタキシャル成長することで、化合物半導体層を有する基板の大口径化と低コスト化が可能となる。また、シリコン基板上に化合物半導体層を形成した基板は、機械的強度に優れ、且つ熱伝導性が高いため、半導体装置を形成した際の放熱性に優れるなどの特徴を有する。またガリウム砒素などの化合物半導体材料は、光学特性と電気特性を併せ持つため、シリコン基板上に優れた結晶性の化合物半導体を成長できれば、MESFET(金属半導体電界効果トランジスタ)やHEMT(高電子移動度トランジスタ)などの電子素子と共に、LEDやLDなどの光素子を同一基板上に作製した光・電子混成デバイスを実現することも可能になる。
【0005】
シリコン基板上に化合物半導体を形成した半導体基板は、このような多くのメリットを持つ反面、シリコンなどの第IV族の元素から成る基板上にガリウム砒素などの第III−V族の元素から成る化合物半導体層をヘテロエピタキシャル成長させる際に、化合物半導体層の成長前処理におけるアルシン(AsH3)ガス雰囲気中のAsがシリコン基板へ拡散侵入したり、化合物半導体層の成長初期における成長時の基板温度が高いため、化合物半導体材料の第V族原子がシリコン基板へ拡散侵入し、これがシリコン基板に対してドーパントとなってシリコン基板の表面部が低抵抗となり、シリコン基板表面に低抵抗層が形成されて、これを用いたデバイス特性が劣化するという問題があった。
【0006】
この様子を図9および図10に示す。図9は2つの半導体素子(MESFET)を基板1上に形成したものである。つまり、シリコン基板1上に、バッファ層として機能する第1の化合物半導体層3、活性層もしくは動作層として機能する第2の化合物半導体層4、およびコンタクト層として機能する第3の化合物半導体層5を順次積層して形成し、活性層4上にゲート電極Gを形成し、コンタクト層5上にソース電極Sとドレイン電極Dを形成したものである。このような化合物半導体層3〜5は、MOCVD法などによって基板1上に形成されるが、この化合物半導体層3〜5の形成過程で化合物半導体層3の構成元素が基板1の表面部に拡散侵入する。このときのシリコン基板1の表面から深さX0まで拡散侵入したAs原子の原子濃度のデプスプロファイルを図10に示す。代表的な値は、X0が200nmであり、最表面の原子濃度が〜1018atoms・cm−3のオーダーである。
【0007】
このような化合物半導体基板を用いて半導体素子を形成すると、半導体基板1の表面部における低抵抗層1cを仲介とした半導体素子内の電極S、G、D間の寄生容量が著しく増加し、半導体素子の高周波特性などが著しく劣化したり、低抵抗層1cを仲介とした半導体素子間の分離が著しく劣化する。
【0008】
例えば、FET(ソース接地)では、寄生容量Cgp(ゲート入力静電容量)やCdp(ドレイン出力静電容量)やCds(ドレインソース間静電容量)の増加を起こし、素子の高周波特性を低下させる。また、半導体素子を高集積化した場合、素子間のリーク電流の発生などによって素子の分離特性が低下し、集積回路の動作不良、消費電力の増加、遅延時間の増加などの性能低下をもたらす。
【0009】
そこで、このシリコン基板と化合物半導体層との界面に生成する低抵抗層1cによるデバイスへの影響を軽減もしくは無くすために、幾つかの技術が開示されている。
【0010】
特開平7−326731号公報では、シリコン基板のシリコン原子がその上に形成される化合物半導体層に不純物として拡散した構造の半導体層を用いて半導体素子を形成する場合において、半導体素子を構成する電極、配線およびボンディングパッドの領域を取り囲むように、不純物が拡散した導電層を除去することにより、この導電層が共通電極として電極、配線またはパッドと、周囲の電極、配線、パッド間に生じていた寄生の直列容量結合を激減させることができる半導体装置が開示されている。
【0011】
特開平9−82640号公報では、シリコン基板に横断面V字状の溝を形成して化合物半導体薄膜を成長させることにより、基板に反りや欠陥が生ずるのを抑制し、これによりそのそりや欠陥に起因する半導体素子の特性劣化を防止することができる化合物半導体基板が開示されている。
【0012】
【発明が解決しようとする課題】
しかしながら、上記では、シリコン基板の構成原子が化合物半導体層に不純物として拡散して生じた導電層については、公報記載のように、素子を構成している電極、配線およびボンディングパッド間に生じていた寄生の直列容量結合を電気的に分離して激減させることができるが、化合物半導体層の構成原子がシリコン基板に不純物として拡散して生じた導電層については考慮されておらず、分離が不十分である。
【0013】
また、上記では、シリコン基板にV溝を形成し、その上に化合物半導体層を全面に形成して、基板のそりや欠陥に起因する特性劣化を防止することができるとしているが、基板と化合物半導体層間の不純物の相互拡散については触れておらず、またV溝にも化合物半導体が堆積しており、素子の電気的な分離はできていない。
【0014】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、シリコンなどから成る基板上に化合物半導体層をエピタキシャル成長させた半導体装置において、基板上に形成された半導体素子内および半導体素子間の電気的な分離を確実にした半導体装置を提供することを目的とするものである。
【0015】
【問題点を解決するための手段】
上記目的を達成するために、請求項1に係る半導体装置では、周期表第IV族の単一元素から成る基板上に、周期表第III−V族の元素から成る化合物半導体層を形成し、この化合物半導体層を用いて複数の電極を有する複数の半導体素子を形成した半導体装置において、前記半導体素子内の複数の電極間における前記基板の表面部に、前記化合物半導体層が存在しない溝を設け、前記溝内に絶縁材料を充填した。
【0016】
【作用】
シリコンなどの周期表第IV族の単一元素から成る基板上に、ガリウム砒素などの周期表第III−V族の元素から成る化合物半導体層をエピタキシャル成長させる場合、良好なエピタキシャル成長層を得るために、基板温度を高温に設定し、成長雰囲気を適性に設定する。
【0017】
これらの設定された成長条件により、成長前処理の水素キャリアガスとアルシンガス導入による基板の表面酸化膜除去工程や成長原料ガスの導入によるエピタキシャル成長時において、成長層の構成元素であるガリウム砒素などのうちの第V族の元素が基板の構成元素であるシリコンなどの周期表第IV族元素中に拡散侵入し、基板表面の電気抵抗がバルク基板の電気抵抗よりも低下してしまう。この基板表面の電気抵抗の低下は、基板の表面領域がバルク基板と同じ高抵抗であるI型もしくは弱いN型半導体(比抵抗が1×102〜105Ω・cm程度)から低抵抗の強いN型半導体に変化することによる。
【0018】
周知のように、シリコン基板中にエピタキシャル成長させたガリウム砒素の砒素原子が基板に侵入した場合、砒素原子はシリコンに対して浅いエネルギー準位を形成するため、微量のドーピング量でも効率よく活性化し、電子キャリアを生み出して低抵抗となる。
【0019】
このようなシリコン基板表面の低抵抗層を高抵抗化することは困難であり、最も簡便な方法は、基板上に素子を形成した後もしくは素子を形成する過程で、このシリコン基板表面の低抵抗層を可能な限りエッチング除去するのが確実である。
【0020】
また、エッチングした溝部に絶縁膜を形成もしくは絶縁材を充填して、前記低抵抗層を分離しても構わない。さらに、溝部を形成する代わりに、半導体層を不活性にする不純物をイオン注入して、低抵抗層を分離しても構わない。
【0021】
【発明の実施の形態】
以下、各請求項に係る発明の実施形態を添付図面に基づき詳細に説明する。図1および図2は参考例を示す断面図であり、図1は図2のA−A′断面図である。図1および図2において、1は基板、3〜5は化合物半導体層、6は電極、7は溝である。
【0022】
化合物半導体層3〜5を形成するための基板1としては、シリコンやゲルマニウムなどの周期表第IV族の元素から成る基板が用いられる。この周期表第IV族の元素から成る基板1としては、(100)面が<011>方向に2〜7°傾斜した基板などが好適に用いられる。この周期表第IV族の元素から成る基板1は、1×102〜105Ω・cm程度の高抵抗半導体基板が望ましい。
【0023】
基板1上には、バッファ層として機能するi−GaAsなどの化合物半導体層3、動作層として機能するn−GaAsなどの化合物半導体層4、コンタクト層として機能するn+−GaAsなどの化合物半導体層5、ゲート電極G、ソース電極S、ドレイン電極Dなどから成る電極層6が形成され、一つの半導体素子が構成される。
【0024】
この化合物半導体層3〜5は、GaAs以外に、AlGaAs、InGaAs、InGaAsP、InP、InGaP、AlGaInPなどを用いてもよい。このような化合物半導体層3〜5は、基板1上に一層もしくは複数層形成される。化合物半導体層3〜5などの厚みは使用目的に応じて種々設定されるが、通常は0.1〜4μm程度である。
【0025】
このような化合物半導体層3〜5は、有機金属材料を加熱して分解して他の有機金属材料の構成元素と反応させる有機金属化学気相成長(MOCVD)法などで形成される。MOCVD法では、第IV族基板1をカーボンサセプタ上に設置して原料ガスを分解・反応させることにより、化合物半導体層を基板1上に形成する。
【0026】
つまり、周期表第IV族の元素から成る基板1を洗浄し、これをMOCVD装置内のカーボンサセプタ上に設置し、水素とアルシン(AsH3)の混合ガスの雰囲気下で基板を900℃で約10分間加熱して基板1表面の自然酸化膜を蒸発させて除去する。
【0027】
次に、基板温度を550℃まで下げて、そのままの状態で成長ガスに切り換える。この場合、原料ガスとしては、トリメチルガリウム(TMG)、トリエチルガリウム(TEG)、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリメチルインジウム(TMI)、トリエチルインジウム(TEI)、アルシン(AH3)、フォスフィン(PH3)などが用いられる。また、キャリアガスとして水素ガスなどが用いられる。
【0028】
このような方法で化合物半導体膜を基板1上に形成すると、基板1の表面部分にはAsが拡散して低抵抗層1cが形成されるが、この低抵抗層1cは、図1に示すように、複数の半導体素子10間の領域で完全にエッチング除去されるように溝7が形成されており、半導体素子間には高抵抗バルク部1bのみが存在している。
【0029】
図3および図4は、他の参考例を示す図であり、図3は図4のA−A′断面図である。図3および図4はLEDを2素子形成したものであり、その層構成はシリコンなどから成る基板1上に、バッファ層として機能するn−GaAsなどから成る化合物半導体層3、コンタクト層として機能するn+−AlGaAsなどから成る化合物半導体層5a、活性層として機能するn−AlGaAsなどから成る化合物半導体層4a、活性層として機能するp−AlGaAsなどから成る化合物半導体層4b、負電極Nや正電極Pなどから成る電極層6を順次積層して構成したものであり、素子はMOCVD装置などによる化合物半導体のエピタキシャル成長や電子ビーム蒸着装置などによる金属膜の堆積と、フォトエッチングプロセスにより作製される。
【0030】
基板1の表面低抵抗層1cは、LED素子11の間の領域で完全にエッチング除去されるように溝7が形成されており、素子11の間には高抵抗バルク部1bのみが存在するように構成されている。
【0031】
次に、本発明に係る半導体装置の一実施形態を図5に基づいて説明する。図5は図2のB−B′断面図である。この半導体装置では、一つの半導体素子10内のソース電極Sとゲート電極G間の低抵抗層1cも完全にエッチング除去されるように溝7が形成されており、半導体素子10内には高抵抗バルク部1bのみが存在している。
【0032】
図6は、他の参考例を示す図である。この半導体装置では、基板1の表面部をソース電極Sとゲート電極G間でエッチングして溝7を形成し、この溝7部分にさらにSiO2やSiNXなどから成る絶縁膜8を形成して、半導体素子10の長期信頼性を向上させたものである。
【0033】
図7は、本発明に係る半導体装置の一実施形態を示す図である。この半導体装置では、基板1の表面部をソース電極Sとゲート電極G間でエッチングして溝7を形成し、この溝7部分にさらにSiO2、SiNX、絶縁性樹脂などの絶縁材9を充填し、半導体素子10の長期信頼性をより向上させたものである。
【0034】
図8は、他の参考例を示す図である。この半導体装置では、エッチング法に代わる手段として、複数の半導体素子10に分離する場合に不要な活性層4とコンタクト層5を除いた後、溝7部に相当する領域の化合物半導体層3とシリコン基板1の表面低抵抗層1cを電気的に不活性化すべく不純物をイオン化して加速し、この溝7部の内部に打込むイオン注入12を施したものである。イオン注入法(イオン打ち込み法)は酸素などの不純物をイオン化し、これを加速して基板1に注入するもので、基板1に損傷を与えて高抵抗化できる。
【0035】
<実施例1>
図1に示すように、(100)面から2°傾いたオフアングルの高抵抗シリコン基板を洗浄し、これを減圧MOCVD装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を900℃で約10分間加熱してシリコン基板1表面のSiO2自然酸化膜を蒸発させて除去した。
【0036】
次に、基板温度を550℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素ガスをキャリアガスとしてトリメチルガリウム(TMGa)とアルシン(AsH3)ガスを流量比でAsH3/TMGa=50で用いた。本実施例では、成長時のガス圧を20Torrに設定した。
【0037】
この条件で、この減圧MOCVD装置を用いて、不純物ドーピングしたシリコン単結晶基板上およびモニター用ガリウム砒素基板上にガリウム砒素バッファ層3を2μmの膜厚となるようにエピタキシャル成長した。続いて、成長ガスにジシラン(Si2H6)ガスを添加して、ガリウム砒素活性層4のn−GaAs層を0.2μm、さらにジシラン(Si2H6)ガスの添加量を増してガリウム砒素コンタクト層5のn+−GaAs層を0.2μmエピタキシャル成長した。比較用素子と効果確認素子を作製するため、同時に2枚の化合物半導体基板を作製した。
【0038】
次に、蒸着装置にて化合物半導体上にAuGeおよびAu電極膜を蒸着し、さらにフォトプロセス手段により、100μm×100μmの電極パッド2つを10μmの間隔で基板表面に相対して形成した。このようにして作製した基板を2枚用いて、電極パッド部をマスクとして3層のGaAsをリン酸系のエッチング液で除去した。
【0039】
このうちの1枚の半導体素子を比較用素子とした。残り1枚の基板を電極パッド部をマスクとして、さらにエッチングすべく、シリコン系のエッチング液にてシリコン基板表面を除去した。これを効果確認素子とした。こうして得られた素子の抵抗値を比較評価したところ、効果確認素子の方が比較用素子の抵抗値3.0×102Ω・cmより高い抵抗値3.2×103Ω・cmを示した。
【0040】
<実施例2>
図6に示すように、(100)面から2°傾いたオフアングルの高抵抗シリコン基板を洗浄し、これを減圧MOCVD装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を900℃で約10分間加熱してシリコン基板1表面のSiO2自然酸化膜を蒸発させて除去した。
【0041】
次に、基板温度を550℃まで下げて、そのままの状態でガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素ガスをキャリアガスとしてトリメチルガリウム(TMGa)とアルシン(AsH3)ガスを流量比でAsH3/TMGa=50で用いた。本実施例では、成長時のガス圧を20Torrに設定した。
【0042】
この条件で、この減圧MOCVD装置を用いて、不純物ドーピングしたシリコン単結晶基板上およびモニター用ガリウム砒素基板上にガリウム砒素バッファ層3を2μmの膜厚となるようにエピタキシャル成長した。続いて、成長ガスにシシラン(Si2H6)ガスを添加して、ガリウム砒素活性層4のn−GaAs層を0.2μm、さらにシシラン(Si2H6)ガスの添加量を増してガリウム砒素コンタクト層5のn+−GaAs層を0.2μmエピタキシャル成長した。比較用素子と効果確認素子を作製するため、同時に2枚の化合物半導体基板を作製した。
【0043】
次に、蒸着装置で化合物半導体上にAuGeおよびAu電極膜を蒸着し、さらにフォトプロセス手段により、100μm×100μmの電極パッド2つを10μmの間隔で基板表面に相対して形成した。このようにして作製した基板を2枚用いて、電極パッド部をマスクとして3層のGaAsをリン酸系のエッチング液で除去した。
【0044】
このうちの1枚の半導体素子を比較用素子とした。残り1枚の基板を電極パッド部をマスクとしてさらにエッチングすべく、シリコン系のエッチング液でシリコン基板表面を除去した。これを効果確認素子とした。さらに、両素子の溝にプラズマCVD法で、SiO2膜を0.5μm堆積した。こうして得られた素子の抵抗値を比較評価したところ、効果確認素子の方が比較用素子の抵抗値5.0×102Ω・cmより高い抵抗値4.1×103Ω・cmを示した。
【0045】
【発明の効果】
以上のように、本発明に係る半導体装置によれば、半導体素子内の複数の電極間における基板の表面部に、化合物半導体層が存在しない溝を設けたことから、MESFETやHEMTなどの電子素子や、LEDやLDなどの光素子や、電子素子と光素子から成る光電子混在素子などについて、素子内の分離を確実にすることができ、素子の諸特性を向上させた半導体装置となり、また溝部分にさらに絶縁材を充填したことから、半導体素子の長期信頼性をより向上させることができる。
【図面の簡単な説明】
【図1】 参考例を示す図であり、図2のA−A′線断面図である。
【図2】 参考例を示す平面図である。
【図3】 他の参考例を示す図であり、図4のA−A′線断面図である。
【図4】 他の参考例を示す平面図である。
【図5】 本発明に係る半導体装置の一実施形態を示す図であり、図2のB−B′線断面図である。
【図6】 他の参考例を示す図である。
【図7】 本発明に係る半導体装置の一実施形態を示す図である。
【図8】 他の参考例を示す図である。
【図9】 従来の半導体装置を示す図である。
【図10】 基板の表面部分における不純物の拡散状態を示す図である。
【符号の説明】
1‥‥‥基板、1c‥‥‥表面低抵抗層、3〜5‥‥‥化合物半導体層、7‥‥‥溝、8‥‥‥絶縁膜、9‥‥‥絶縁材料
Claims (1)
- 周期表第IV族の単一元素から成る基板上に、周期表第III−V族の元素から成る化合物半導体層を形成し、この化合物半導体層を用いて複数の電極を有する複数の半導体素子を形成した半導体装置において、前記半導体素子内の複数の電極間における前記基板の表面部に、前記化合物半導体層が存在しない溝を設け、前記溝内に絶縁材料を充填したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8520598A JP3728093B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8520598A JP3728093B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11284222A JPH11284222A (ja) | 1999-10-15 |
JP3728093B2 true JP3728093B2 (ja) | 2005-12-21 |
Family
ID=13852112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8520598A Expired - Fee Related JP3728093B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3728093B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076020A (ja) * | 2000-08-31 | 2002-03-15 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2003243696A (ja) | 2001-12-13 | 2003-08-29 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイチップ |
WO2009101870A1 (ja) * | 2008-02-12 | 2009-08-20 | Nec Corporation | 半導体装置 |
JP5658472B2 (ja) * | 2010-03-26 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 電界効果トランジスタ |
JP6121920B2 (ja) * | 2014-01-28 | 2017-04-26 | 京セラ株式会社 | 受発光素子の製造方法 |
-
1998
- 1998-03-31 JP JP8520598A patent/JP3728093B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11284222A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6484076B2 (ja) | 光デバイス | |
US10388522B2 (en) | Selective epitaxy using epitaxy-prevention layers | |
JP4916090B2 (ja) | ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造 | |
US7247889B2 (en) | III-nitride material structures including silicon substrates | |
US20080303033A1 (en) | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates | |
US9293625B2 (en) | Method for manufacturing a semiconductor device based on epitaxial growth | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
WO2010134334A1 (ja) | 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法 | |
US20100123139A1 (en) | Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method | |
JP3728093B2 (ja) | 半導体装置 | |
EP0125943B1 (en) | An indium phosphide-boron phosphide heterojunction bipolar transistor | |
US20030160264A1 (en) | Hetero-junction semiconductor device and manufacturing method thereof | |
JP2001308196A (ja) | 絶縁ゲート型半導体装置 | |
JP3403665B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP3631600B2 (ja) | 化合物半導体基板 | |
JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
JP3592922B2 (ja) | 化合物半導体基板 | |
KR101055763B1 (ko) | 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법 | |
JP2000077516A (ja) | 半導体装置 | |
JP2005136162A (ja) | 化合物半導体素子の製造方法 | |
JP3564811B2 (ja) | 3族窒化物半導体発光素子 | |
CN113224154B (zh) | 高电子迁移率晶体管及其制作方法 | |
JP3341484B2 (ja) | 3族窒化物半導体発光素子 | |
KR20010102795A (ko) | 변형된 피형 전극구조를 이용한 질화갈륨계 발광 다이오드및 그 제조방법 | |
Cho | An overview of epitaxial GaAs on Si technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |