JP2000164515A - 化合物半導体基板およびその形成方法 - Google Patents
化合物半導体基板およびその形成方法Info
- Publication number
- JP2000164515A JP2000164515A JP33812598A JP33812598A JP2000164515A JP 2000164515 A JP2000164515 A JP 2000164515A JP 33812598 A JP33812598 A JP 33812598A JP 33812598 A JP33812598 A JP 33812598A JP 2000164515 A JP2000164515 A JP 2000164515A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- substrate
- compound semiconductor
- gaas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 化合物半導体層とＳｉ基板との間の電気絶縁
性にすぐれ、かつ転位密度の低い高品質の化合物半導体
基板およびその製造方法を提供する。 【解決手段】Ｓｉ基板１上に、ＭＯＣＶＤ法の２段階成
長法を用いて、基板温度３３０℃〜４００℃でＧａＡｓ
から成る下部バッファ層の初期膜２を０．０１〜０．０
４μｍ成長後、アルシン雰囲気で６００〜７５０℃に昇
温して、基板温度５５０〜７００℃でＧａＡｓから成る
下部バッファ層３を１〜２μｍ成長した。次に、高抵抗
のＧａＡｓバッファ層を得るために、２段階成長法によ
り形成した下部バッファ層３上に、ＧａＡｓから成る上
部バッファ層５よりもエネルギーギャップの広いＡｌＡ
ｓ層４を基板温度５５０〜７５０℃で０．０５〜１μｍ
成長させた後、ＧａＡｓから成る上部バッファ層５を
０．１〜１μｍ成長した。
性にすぐれ、かつ転位密度の低い高品質の化合物半導体
基板およびその製造方法を提供する。 【解決手段】Ｓｉ基板１上に、ＭＯＣＶＤ法の２段階成
長法を用いて、基板温度３３０℃〜４００℃でＧａＡｓ
から成る下部バッファ層の初期膜２を０．０１〜０．０
４μｍ成長後、アルシン雰囲気で６００〜７５０℃に昇
温して、基板温度５５０〜７００℃でＧａＡｓから成る
下部バッファ層３を１〜２μｍ成長した。次に、高抵抗
のＧａＡｓバッファ層を得るために、２段階成長法によ
り形成した下部バッファ層３上に、ＧａＡｓから成る上
部バッファ層５よりもエネルギーギャップの広いＡｌＡ
ｓ層４を基板温度５５０〜７５０℃で０．０５〜１μｍ
成長させた後、ＧａＡｓから成る上部バッファ層５を
０．１〜１μｍ成長した。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓｉ基板上にガリ
ウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（Ａ
ｌＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡ
ｓ）、窒化ガリウム（ＧａＮ）、および窒化インジウム
ガリウム（ＩｎＧａＮ）などのIII-Ｖ化合物半導体を形
成した半導体基板とその形成方法に関する。
ウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（Ａ
ｌＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡ
ｓ）、窒化ガリウム（ＧａＮ）、および窒化インジウム
ガリウム（ＩｎＧａＮ）などのIII-Ｖ化合物半導体を形
成した半導体基板とその形成方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】Ｇａ
ＡｓやＩｎＰなどの化合物半導体基板は、機械的に脆
く、取り扱いが難しい。また、良質で大面積の結晶基板
が得られにくいなどの問題がある。その問題を解決する
ために、安価で、大面積で、高強度のＳｉ基板上にＧａ
Ａｓなどの化合物半導体を結晶成長させる方法が提案さ
れている。
ＡｓやＩｎＰなどの化合物半導体基板は、機械的に脆
く、取り扱いが難しい。また、良質で大面積の結晶基板
が得られにくいなどの問題がある。その問題を解決する
ために、安価で、大面積で、高強度のＳｉ基板上にＧａ
Ａｓなどの化合物半導体を結晶成長させる方法が提案さ
れている。
【０００３】しかしながら、Ｓｉ基板上にＧａＡｓなど
の化合物半導体を結晶成長させる際に結晶の欠陥密度が
１×１０9 個ｃｍ-2以上になり、この結晶欠陥が電子散
乱の原因となって化合物半導体の電子移動度の低下が起
こるという問題が生じる。この問題はＳｉとＧａＡｓな
どの化合物半導体との格子定数差および熱膨張係数差に
起因している。
の化合物半導体を結晶成長させる際に結晶の欠陥密度が
１×１０9 個ｃｍ-2以上になり、この結晶欠陥が電子散
乱の原因となって化合物半導体の電子移動度の低下が起
こるという問題が生じる。この問題はＳｉとＧａＡｓな
どの化合物半導体との格子定数差および熱膨張係数差に
起因している。
【０００４】転位密度の低減として、ＳｉとＧａＡｓな
どの化合物半導体との格子定数差および熱膨張係数差に
よる応力および結晶欠陥を吸収するために、低温成長層
を挿入する２段階成長法によりヘテロエピタキシャル膜
（結晶欠陥密度１×１０8 個ｃｍ-2程度）を形成し、そ
の後３５０℃と７００℃の熱サイクルアニール法によ
り、結晶欠陥密度を１×１０6 個ｃｍ-2程度まで低減さ
せることができる。
どの化合物半導体との格子定数差および熱膨張係数差に
よる応力および結晶欠陥を吸収するために、低温成長層
を挿入する２段階成長法によりヘテロエピタキシャル膜
（結晶欠陥密度１×１０8 個ｃｍ-2程度）を形成し、そ
の後３５０℃と７００℃の熱サイクルアニール法によ
り、結晶欠陥密度を１×１０6 個ｃｍ-2程度まで低減さ
せることができる。
【０００５】しかしながら、この従来の結晶成長技術の
目的は、Ｓｉ基板上の化合物半導体の転位密度の低減を
図ることであり、例えば高性能ＦＥＴ用またはそれらを
集積したＩＣ用基板として用いる場合、絶縁性などが必
ずしも十分ではない。
目的は、Ｓｉ基板上の化合物半導体の転位密度の低減を
図ることであり、例えば高性能ＦＥＴ用またはそれらを
集積したＩＣ用基板として用いる場合、絶縁性などが必
ずしも十分ではない。
【０００６】また、Ｓｉ基板上にＧａＡｓなどの化合物
半導体を結晶成長させる際に、Ｓｉ基板からＳｉがヘテ
ロエピタキシャル界面からＧａＡｓ中へ２μｍの深さで
オートドーピングし、また逆にＧａＡｓのＡｓがヘテロ
エピタキシャル界面からＳｉ基板中へオートドーピング
する。ＡｓおよびＳｉは各々ＳｉおよびＧａＡｓ半導体
のｎ型不純物であるため、界面において導電層が形成さ
れる。
半導体を結晶成長させる際に、Ｓｉ基板からＳｉがヘテ
ロエピタキシャル界面からＧａＡｓ中へ２μｍの深さで
オートドーピングし、また逆にＧａＡｓのＡｓがヘテロ
エピタキシャル界面からＳｉ基板中へオートドーピング
する。ＡｓおよびＳｉは各々ＳｉおよびＧａＡｓ半導体
のｎ型不純物であるため、界面において導電層が形成さ
れる。
【０００７】また、Ｓｉ基板自身比抵抗が１×１０3 Ω
ｃｍ以下であり、絶縁性が小さい。したがって、この導
電層により高抵抗のバッファ層が形成できず、高周波デ
バイスや発光素子をＳｉ基板上に形成する際に、リーク
電流の発生、ピンチオフ特性の低下、ドレインコンダク
タンスの増加により素子の動作不良、消費電力の増加、
遅延時間の増加などを起こし、素子の性能低下を引き起
こす。
ｃｍ以下であり、絶縁性が小さい。したがって、この導
電層により高抵抗のバッファ層が形成できず、高周波デ
バイスや発光素子をＳｉ基板上に形成する際に、リーク
電流の発生、ピンチオフ特性の低下、ドレインコンダク
タンスの増加により素子の動作不良、消費電力の増加、
遅延時間の増加などを起こし、素子の性能低下を引き起
こす。
【０００８】本発明は、上記問題点に鑑み、Ｓｉ基板の
絶縁特性の悪さおよびヘテロエピタキシャル界面におけ
る導電層の影響による半導体装置の性能の低下を図り、
Ｓｉ基板上に良好な特性を有する化合物半導体を形成し
た化合物半導体基板を提供することを目的とする。
絶縁特性の悪さおよびヘテロエピタキシャル界面におけ
る導電層の影響による半導体装置の性能の低下を図り、
Ｓｉ基板上に良好な特性を有する化合物半導体を形成し
た化合物半導体基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明では、Ｓｉ基板上に化合物半導
体から成る下部バッファ層と上部バッファ層を積層して
形成した化合物半導体基板において、前記下部バッファ
層と上部バッファ層との間に、この上部バッファ層より
もエネルギーギャップの広い化合物半導体層を形成し
た。
に、請求項１に係る発明では、Ｓｉ基板上に化合物半導
体から成る下部バッファ層と上部バッファ層を積層して
形成した化合物半導体基板において、前記下部バッファ
層と上部バッファ層との間に、この上部バッファ層より
もエネルギーギャップの広い化合物半導体層を形成し
た。
【００１０】上記化合物半導体基板では、前記エネルギ
ーギャップの広い化合物半導体層がＡｌx Ｇａ1-x Ａｓ
であり、そのＡｌ濃度ｘがｘ≧０．６であることが望ま
しい。
ーギャップの広い化合物半導体層がＡｌx Ｇａ1-x Ａｓ
であり、そのＡｌ濃度ｘがｘ≧０．６であることが望ま
しい。
【００１１】また、請求項３に係る化合物半導体基板の
製造方法では、Ｓｉ基板をアルシン雰囲気中で熱処理す
る工程と、前記Ｓｉ基板上に下部バッファ層の初期膜を
形成する工程と、この下部バッファ層の初期膜上に下部
バッファ層を形成する工程と、この下部バッファ層を熱
サイクルアニールする工程と、この下部バッファ層上に
上部バッファ層を形成する工程を含んで成る化合物半導
体基板の形成方法において、前記下部バッファ層と上部
バッファ層との間にこの上部バッファ層よりもエネルギ
ーギャップの広い化合物半導体層を形成する
製造方法では、Ｓｉ基板をアルシン雰囲気中で熱処理す
る工程と、前記Ｓｉ基板上に下部バッファ層の初期膜を
形成する工程と、この下部バッファ層の初期膜上に下部
バッファ層を形成する工程と、この下部バッファ層を熱
サイクルアニールする工程と、この下部バッファ層上に
上部バッファ層を形成する工程を含んで成る化合物半導
体基板の形成方法において、前記下部バッファ層と上部
バッファ層との間にこの上部バッファ層よりもエネルギ
ーギャップの広い化合物半導体層を形成する
【００１２】
【作用】エネルギーギャップの広い化合物半導体層とバ
ッファ層とのエネルギーギャップ差を利用することによ
って、Ｓｉ基板と目的の化合物半導体層の電気的絶縁、
すなわちリーク電流の発生を防ぐことができる。
ッファ層とのエネルギーギャップ差を利用することによ
って、Ｓｉ基板と目的の化合物半導体層の電気的絶縁、
すなわちリーク電流の発生を防ぐことができる。
【００１３】また、バッファ層よりもエネルギーギャッ
プの広い化合物半導体層の形成前に熱サイクルアニール
を行なうことによって、転位密度を低減させ、結晶性が
良好なバッファ層を形成できる。
プの広い化合物半導体層の形成前に熱サイクルアニール
を行なうことによって、転位密度を低減させ、結晶性が
良好なバッファ層を形成できる。
【００１４】
【発明の実施の形態】以下、各請求項に係る発明の実施
形態を詳細に説明する。図１は本発明に係る化合物半導
体基板の一実施形態を示す断面図であり、１はＳｉ基
板、２、３は下部バッファ層、４はエネルギーギャップ
の広い化合物半導体層、５は上部バッファ層である。
形態を詳細に説明する。図１は本発明に係る化合物半導
体基板の一実施形態を示す断面図であり、１はＳｉ基
板、２、３は下部バッファ層、４はエネルギーギャップ
の広い化合物半導体層、５は上部バッファ層である。
【００１５】Ｓｉ基板１としては、ＦＺ法などで形成さ
れた抵抗率が２０００〜６０００Ω・ｃｍ程度のもの
で、（１００）面を（１１０）面側に２°程度オフさせ
た基板などが用いられる。
れた抵抗率が２０００〜６０００Ω・ｃｍ程度のもの
で、（１００）面を（１１０）面側に２°程度オフさせ
た基板などが用いられる。
【００１６】このＳｉ基板１をＭＯＣＶＤ装置内などに
搬入して、アルシン雰囲気で８００℃以上の温度で熱処
理をする。Ｓｉ基板１上の自然酸化膜を除去するためで
ある。また、ＭＯＣＶＤ装置内の内壁に付着したＡｓ化
合物の分解を抑制し、基板１上に再現性よく化合物半導
体を形成するために、アルシン雰囲気で行なう。
搬入して、アルシン雰囲気で８００℃以上の温度で熱処
理をする。Ｓｉ基板１上の自然酸化膜を除去するためで
ある。また、ＭＯＣＶＤ装置内の内壁に付着したＡｓ化
合物の分解を抑制し、基板１上に再現性よく化合物半導
体を形成するために、アルシン雰囲気で行なう。
【００１７】下部バッファ層の初期膜２はＧａＡｓなど
から成り、ＭＯＣＶＤ法やＭＢＥ法などで形成される。
例えば基板温度３３０℃〜４００℃で下部バッファ層の
初期膜２を０．０１〜０．０４μｍ成長する。
から成り、ＭＯＣＶＤ法やＭＢＥ法などで形成される。
例えば基板温度３３０℃〜４００℃で下部バッファ層の
初期膜２を０．０１〜０．０４μｍ成長する。
【００１８】成長圧力を５０Ｔｏｒｒ程度に設定して、
Ｖ族ガスとIII 族ガスの比をＶ／III ＝２１．５程度に
設定して行なう。また、この下部バッファ層の初期膜２
はＧａＡｓ以外にＡｌＧａＡｓなどを用いてもよい。な
お、基板温度が３３０℃〜４００℃の範囲外の場合、お
よび膜厚が０．０１〜０．０４μｍの範囲外の場合、鏡
面を有する下部バッファ層３を得にくい。
Ｖ族ガスとIII 族ガスの比をＶ／III ＝２１．５程度に
設定して行なう。また、この下部バッファ層の初期膜２
はＧａＡｓ以外にＡｌＧａＡｓなどを用いてもよい。な
お、基板温度が３３０℃〜４００℃の範囲外の場合、お
よび膜厚が０．０１〜０．０４μｍの範囲外の場合、鏡
面を有する下部バッファ層３を得にくい。
【００１９】次に、アルシン雰囲気で６００〜７５０℃
に昇温して、基板温度５５０〜７００℃で下部バッファ
層３を１〜２μｍ成長させる。
に昇温して、基板温度５５０〜７００℃で下部バッファ
層３を１〜２μｍ成長させる。
【００２０】この下部バッファ層３もＧａＡｓ以外にＡ
ｌＧａＡｓなどを用いてもよい。また、成長圧力を５０
Ｔｏｒｒ程度に設定して、Ｖ族ガスとIII 族ガスの比を
Ｖ／III ＝４３程度に設定して行なう。なお、基板温度
が６００℃〜７５０℃の範囲外の場合、鏡面を有する下
部バッファ層３を得にくい。また、ヘテロエピタキシャ
ル成長においては、転位は界面において最も多いが、膜
厚１μｍでその転位密度は６×１０7 個ｃｍ-2まで低減
する。したがって、この下部バッファ層３の膜厚は１μ
ｍ程度必要である。また、エピタキシャル成長する総膜
厚が４μｍ以上になると、クラックが発生するため、バ
ッファ層より上層にデバイス層などを形成するには、こ
の下部バッファ層３の膜厚を２μｍ程度まで成長するこ
とが望ましい。
ｌＧａＡｓなどを用いてもよい。また、成長圧力を５０
Ｔｏｒｒ程度に設定して、Ｖ族ガスとIII 族ガスの比を
Ｖ／III ＝４３程度に設定して行なう。なお、基板温度
が６００℃〜７５０℃の範囲外の場合、鏡面を有する下
部バッファ層３を得にくい。また、ヘテロエピタキシャ
ル成長においては、転位は界面において最も多いが、膜
厚１μｍでその転位密度は６×１０7 個ｃｍ-2まで低減
する。したがって、この下部バッファ層３の膜厚は１μ
ｍ程度必要である。また、エピタキシャル成長する総膜
厚が４μｍ以上になると、クラックが発生するため、バ
ッファ層より上層にデバイス層などを形成するには、こ
の下部バッファ層３の膜厚を２μｍ程度まで成長するこ
とが望ましい。
【００２１】次に、下部バッファ層３を形成したＳｉ基
板１を熱サイクルアニールする。このアニールは３００
℃と８００℃程度の温度に上下させることで行なう。転
位密度をより低減させるためには、３５０℃と７５０℃
の温度幅で行なうことが望ましい。また、熱サイクルア
ニールの回数は、１回行なうだけでも効果はあるが、４
回以上行なっても転位密度の低減の効果はほとんどな
い。さらに、この熱サイクルアニールはエネルギーギャ
ップの広い化合物半導体層４を形成した後に行なっても
よいが、この化合物半導体層４を形成する前に行なう方
が転位密度低減の効果はある。
板１を熱サイクルアニールする。このアニールは３００
℃と８００℃程度の温度に上下させることで行なう。転
位密度をより低減させるためには、３５０℃と７５０℃
の温度幅で行なうことが望ましい。また、熱サイクルア
ニールの回数は、１回行なうだけでも効果はあるが、４
回以上行なっても転位密度の低減の効果はほとんどな
い。さらに、この熱サイクルアニールはエネルギーギャ
ップの広い化合物半導体層４を形成した後に行なっても
よいが、この化合物半導体層４を形成する前に行なう方
が転位密度低減の効果はある。
【００２２】次に、下部バッファ層３上に、後述する上
部バッファ層５よりもエネルギーギャップの広い化合物
半導体層４を形成する。この上部バッファ層５よりもエ
ネルギーギャップの広い化合物半導体層４は、例えばＡ
ｌx Ｇａ1-x Ａｓ（０．６≦ｘ）などで構成され、基板
温度５５０〜７５０℃で、０．０５〜１μｍ程度の厚み
に形成される。
部バッファ層５よりもエネルギーギャップの広い化合物
半導体層４を形成する。この上部バッファ層５よりもエ
ネルギーギャップの広い化合物半導体層４は、例えばＡ
ｌx Ｇａ1-x Ａｓ（０．６≦ｘ）などで構成され、基板
温度５５０〜７５０℃で、０．０５〜１μｍ程度の厚み
に形成される。
【００２３】例えば上部バッファ層５をＧａＡｓで形成
し、このエネルギーギャップの広い化合物半導体層４を
ＡｌＡｓで形成した場合、そのエネルギーギャップはＡ
ｌＡｓ層の方がΔＥｃ＝０．２８ｅＶ程度広くなる。な
お、この化合物半導体層４は、成長圧力を５０Ｔｏｒｒ
程度に設定して、Ｖ族ガスとIII 族ガスの比をＶ／III
＝４３程度に設定して行なう。その場合、基板温度が５
５０〜７５０℃の範囲外であれば、ＡｌＡｓ膜をエピタ
キシャル成長しにくく、また膜厚が０．０５〜１μｍの
範囲外であれば、転位密度の低減が阻害されたり、表面
モホロジーが粗くなったりする。
し、このエネルギーギャップの広い化合物半導体層４を
ＡｌＡｓで形成した場合、そのエネルギーギャップはＡ
ｌＡｓ層の方がΔＥｃ＝０．２８ｅＶ程度広くなる。な
お、この化合物半導体層４は、成長圧力を５０Ｔｏｒｒ
程度に設定して、Ｖ族ガスとIII 族ガスの比をＶ／III
＝４３程度に設定して行なう。その場合、基板温度が５
５０〜７５０℃の範囲外であれば、ＡｌＡｓ膜をエピタ
キシャル成長しにくく、また膜厚が０．０５〜１μｍの
範囲外であれば、転位密度の低減が阻害されたり、表面
モホロジーが粗くなったりする。
【００２４】化合物半導体層４上には、上部バッファ層
５が形成される。この上部バッファ層５は、０．１〜１
μｍの厚みに形成される。この上部バッファ層５は、例
えば化合物半導体層４よりもＡｌ組成の小さいＡｌＧａ
Ａｓ、ＩｎＧａＡｓ、ＧａＡｓで形成してもよい。この
上部バッファ層５は、成長圧力を５０Ｔｏｒｒ程度に設
定して、Ｖ族ガスとIII 族ガスの比をＶ／III ＝３８程
度に設定して、５５０〜７５０℃程度の温度で成長させ
る。
５が形成される。この上部バッファ層５は、０．１〜１
μｍの厚みに形成される。この上部バッファ層５は、例
えば化合物半導体層４よりもＡｌ組成の小さいＡｌＧａ
Ａｓ、ＩｎＧａＡｓ、ＧａＡｓで形成してもよい。この
上部バッファ層５は、成長圧力を５０Ｔｏｒｒ程度に設
定して、Ｖ族ガスとIII 族ガスの比をＶ／III ＝３８程
度に設定して、５５０〜７５０℃程度の温度で成長させ
る。
【００２５】その後、この上部バッファ層５上に、目的
とする構造の半導体層と半導体装置が形成される。この
目的とする半導体層としては、例えばＭＥＳＦＥＴ（Me
talSemiconductor Field Effect Transistor ）の半導
体層を形成する場合は、膜厚が２００ｎｍ程度でキャリ
ア密度が１．５×１０17ａｔｏｍｓ・ｃｍ-3のｎ−Ｇａ
Ａｓと、膜厚が２００ｎｍ程度でキャリア密度が１．５
×１０18ａｔｏｍｓ・ｃｍ-3のｎ+ −ＧａＡｓの組み合
わせなどがある。
とする構造の半導体層と半導体装置が形成される。この
目的とする半導体層としては、例えばＭＥＳＦＥＴ（Me
talSemiconductor Field Effect Transistor ）の半導
体層を形成する場合は、膜厚が２００ｎｍ程度でキャリ
ア密度が１．５×１０17ａｔｏｍｓ・ｃｍ-3のｎ−Ｇａ
Ａｓと、膜厚が２００ｎｍ程度でキャリア密度が１．５
×１０18ａｔｏｍｓ・ｃｍ-3のｎ+ −ＧａＡｓの組み合
わせなどがある。
【００２６】上述の化合物半導体基板は、高周波半導体
装置のＭＥＳＦＥＴ、ＨＥＭＴ（High Electron Mobili
ty Transistor ）、ＨＢＴ（Heterostructure Bipolar
Transistor）などや発光装置のＬＥＤ（Light Emitted
Diode ）、ＬＤ（Laser Diode ）などや高効率太陽電池
として用いることができる。
装置のＭＥＳＦＥＴ、ＨＥＭＴ（High Electron Mobili
ty Transistor ）、ＨＢＴ（Heterostructure Bipolar
Transistor）などや発光装置のＬＥＤ（Light Emitted
Diode ）、ＬＤ（Laser Diode ）などや高効率太陽電池
として用いることができる。
【００２７】
【実施例】−実施例１− （１００）を（１１０）面側へ２°オフしたＳｉ基板１
上に、ＭＯＣＶＤ法の２段階成長法を用いて、基板温度
３３０℃〜４００℃でＧａＡｓから成る下部バッファ層
の初期膜２を０．０１〜０．０４μｍ成長後、アルシン
雰囲気で６００〜７５０℃に昇温して、基板温度５５０
〜７００℃でＧａＡｓから成る下部バッファ層３を１〜
２μｍ成長した。次に、高抵抗のＧａＡｓバッファ層を
得るために、２段階成長法により形成した下部バッファ
層３上に、ＧａＡｓから成る上部バッファ層５よりもエ
ネルギーギャップの広いＡｌＡｓ層４を基板温度５５０
〜７５０℃で０．０５〜１μｍ成長させた後、ＧａＡｓ
から成る上部バッファ層５を０．１〜１μｍ成長した。
上に、ＭＯＣＶＤ法の２段階成長法を用いて、基板温度
３３０℃〜４００℃でＧａＡｓから成る下部バッファ層
の初期膜２を０．０１〜０．０４μｍ成長後、アルシン
雰囲気で６００〜７５０℃に昇温して、基板温度５５０
〜７００℃でＧａＡｓから成る下部バッファ層３を１〜
２μｍ成長した。次に、高抵抗のＧａＡｓバッファ層を
得るために、２段階成長法により形成した下部バッファ
層３上に、ＧａＡｓから成る上部バッファ層５よりもエ
ネルギーギャップの広いＡｌＡｓ層４を基板温度５５０
〜７５０℃で０．０５〜１μｍ成長させた後、ＧａＡｓ
から成る上部バッファ層５を０．１〜１μｍ成長した。
【００２８】このときの上部バッファ層５は、リーク電
流が１×１０-10 Ａ以下という結果が得られ、良好な絶
縁性を有していることがわかった。
流が１×１０-10 Ａ以下という結果が得られ、良好な絶
縁性を有していることがわかった。
【００２９】しかしながら、このＧａＡｓから成る上部
バッファ層５の転位密度は８×ｌ０7 個ｃｍ-2であるた
め、電子移動度は２０００ｃｍ2 ／Ｖｓ以下まで低下し
ていた。
バッファ層５の転位密度は８×ｌ０7 個ｃｍ-2であるた
め、電子移動度は２０００ｃｍ2 ／Ｖｓ以下まで低下し
ていた。
【００３０】−実施例２− 次に、ＧａＡｓから成る上部バッファ層５の転位密度を
低減するために、ＡｌＡｓ層４を成長した後に３５０℃
と７５０℃の熱サイクルアニール１１を４回行い、次に
ＧａＡｓから成る上部バッファ層５を０．１〜１μｍ成
長した。
低減するために、ＡｌＡｓ層４を成長した後に３５０℃
と７５０℃の熱サイクルアニール１１を４回行い、次に
ＧａＡｓから成る上部バッファ層５を０．１〜１μｍ成
長した。
【００３１】このときのＧａＡｓから成る上部バッファ
層５は、リーク電流が１×１０-10Ａ以下という結果が
得られ、良好な絶縁性を有していることがわかった。こ
のＧａＡｓバッファ層５の電子移動度は５０００ｃｍ2
／Ｖｓ程度まで向上することができた。
層５は、リーク電流が１×１０-10Ａ以下という結果が
得られ、良好な絶縁性を有していることがわかった。こ
のＧａＡｓバッファ層５の電子移動度は５０００ｃｍ2
／Ｖｓ程度まで向上することができた。
【００３２】−実施例３− さらに、ＧａＡｓから成る下部バッファ層３を成長した
後に、３５０℃と７５０℃の熱サイクルアニール１６を
４回行い、その後、ＡｌＡｓ層４を成長し、次にＧａＡ
ｓから成る上部バッファ層５を０．１〜１μｍ成長し
た。
後に、３５０℃と７５０℃の熱サイクルアニール１６を
４回行い、その後、ＡｌＡｓ層４を成長し、次にＧａＡ
ｓから成る上部バッファ層５を０．１〜１μｍ成長し
た。
【００３３】このときのＧａＡｓから成る上部バッファ
層５は、リーク電流が１×１０-10Ａ以下であり、電子
移動度は６０００ｃｍ2 ／Ｖｓ程度まで向上することが
できた。
層５は、リーク電流が１×１０-10Ａ以下であり、電子
移動度は６０００ｃｍ2 ／Ｖｓ程度まで向上することが
できた。
【００３４】図２に示すように、実施例２のＧａＡｓか
ら成る上部バッファ層５と実施例３のＧａＡｓから成る
上部バッファ層５のフォトルミネッセンスの比較から
も、実施例２よりも実施例３の方がＧａＡｓから成る上
部バッファ層５のフォトルミネッセンスが強いことか
ら、実施例３のＧａＡｓから成る上部バッファ層５の結
晶性がよいことがわかる。
ら成る上部バッファ層５と実施例３のＧａＡｓから成る
上部バッファ層５のフォトルミネッセンスの比較から
も、実施例２よりも実施例３の方がＧａＡｓから成る上
部バッファ層５のフォトルミネッセンスが強いことか
ら、実施例３のＧａＡｓから成る上部バッファ層５の結
晶性がよいことがわかる。
【００３５】ここで、実施例３のバッファ層に形成した
１００μｍ×１００μｍ電極間のリーク電流のＡｌx Ｇ
ａ1-x Ａｓ層のＡｌ組成ｘ依存性を図３に示す。Ａｌ組
成ｘが０．６以上になると、リーク電流の発生を大きく
抑制できる。
１００μｍ×１００μｍ電極間のリーク電流のＡｌx Ｇ
ａ1-x Ａｓ層のＡｌ組成ｘ依存性を図３に示す。Ａｌ組
成ｘが０．６以上になると、リーク電流の発生を大きく
抑制できる。
【００３６】−比較例− Ｓｉ基板の（１００）面上に、ＭＯＣＶＤ法の２段階成
長法を用いて、基板温度３３０℃〜４００℃で低温Ｇａ
Ａｓ層を０．０１〜０．０４μｍ成長後、アルシン雰囲
気で６００〜７５０℃に昇温して、基板温度５５０〜７
００℃で高温ＧａＡｓを１〜２μｍ成長した。
長法を用いて、基板温度３３０℃〜４００℃で低温Ｇａ
Ａｓ層を０．０１〜０．０４μｍ成長後、アルシン雰囲
気で６００〜７５０℃に昇温して、基板温度５５０〜７
００℃で高温ＧａＡｓを１〜２μｍ成長した。
【００３７】このとき高温ＧａＡｓ層の転位密度は１×
１０8 個ｃｍ-2で、キャリヤ密度は１×１０18個ｃｍ-3
以上であり、基板とＧａＡｓの界面の導電層へのリーク
電流の発生（１×１０-6Ａ以上）が起きていた。
１０8 個ｃｍ-2で、キャリヤ密度は１×１０18個ｃｍ-3
以上であり、基板とＧａＡｓの界面の導電層へのリーク
電流の発生（１×１０-6Ａ以上）が起きていた。
【００３８】
【発明の効果】以上のように、請求項１に係る発明によ
れば、下部バッファ層と上部バッファ層との間に、この
上部バッファ層よりもエネルギーギャップの広い化合物
半導体層を形成したことから、Ｓｉ基板上にリーク電流
が１×１０-10 Ａ以下、電子移動度が６０００ｃｍ2 ／
Ｖｓの化合物半導体を成長でき、低コストで大面積のＳ
ｉ基板上に化合物半導体を形成でき、高周波半導体装
置、発光装置および高効率太陽電池の低コスト化を図る
ことができる。
れば、下部バッファ層と上部バッファ層との間に、この
上部バッファ層よりもエネルギーギャップの広い化合物
半導体層を形成したことから、Ｓｉ基板上にリーク電流
が１×１０-10 Ａ以下、電子移動度が６０００ｃｍ2 ／
Ｖｓの化合物半導体を成長でき、低コストで大面積のＳ
ｉ基板上に化合物半導体を形成でき、高周波半導体装
置、発光装置および高効率太陽電池の低コスト化を図る
ことができる。
【００３９】また、請求項３に係る発明によれば、下部
バッファ層を形成して熱サイクルアニールを行なった後
に上部バッファ層よりもエネルギーギャップの広い化合
物半導体層を形成することから、Ｓｉ基板上にリーク電
流が１×１０-10 Ａ以下、電子移動度が６０００ｃｍ2
／Ｖｓの化合物半導体を成長でき、低コストで大面積の
Ｓｉ基板上に化合物半導体を形成でき、高周波半導体装
置、発光装置および高効率太陽電池の低コスト化を図る
ことができる。
バッファ層を形成して熱サイクルアニールを行なった後
に上部バッファ層よりもエネルギーギャップの広い化合
物半導体層を形成することから、Ｓｉ基板上にリーク電
流が１×１０-10 Ａ以下、電子移動度が６０００ｃｍ2
／Ｖｓの化合物半導体を成長でき、低コストで大面積の
Ｓｉ基板上に化合物半導体を形成でき、高周波半導体装
置、発光装置および高効率太陽電池の低コスト化を図る
ことができる。
【図１】請求項１に係る化合物半導体基板の一実施形態
を示す断面図である。
を示す断面図である。
【図２】実施例２および実施例３のバッファ層の７７Ｋ
のフォトルミネッセンスである。
のフォトルミネッセンスである。
【図３】電極間のリーク電流のＡｌx Ｇａ1-x Ａｓ層の
Ａｌ組成ｘ依存性を示す図である。
Ａｌ組成ｘ依存性を示す図である。
１‥‥‥Ｓｉ基板、２‥‥‥下部バッファ層の初期膜、
３‥‥‥下部バッファ層、４‥‥‥バンドギャップの広
い層、５‥‥‥上部バッファ層
３‥‥‥下部バッファ層、４‥‥‥バンドギャップの広
い層、５‥‥‥上部バッファ層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G077 AA03 BA04 BE46 DB01 ED06 EE03 EF03 5F045 AA04 AB09 AB10 AC01 AD07 AD08 AD09 AD10 AD11 AE23 AF03 BB08 BB16 CA02 CA06 CA10 CA13 DA53 DA63 HA06 HA16
Claims (3)
- 【請求項１】 Ｓｉ基板上に化合物半導体から成る下部
バッファ層と上部バッファ層を積層して形成した化合物
半導体基板において、前記下部バッファ層と上部バッフ
ァ層との間に、この上部バッファ層よりもエネルギーギ
ャップの広い化合物半導体層を形成したことを特徴とす
る化合物半導体基板。 - 【請求項２】 前記エネルギーギャップの広い化合物半
導体層がＡｌx Ｇａ1-x Ａｓであり、そのＡｌ組成ｘが
ｘ≧０．６であることを特徴とする請求項１に記載の化
合物半導体基板。 - 【請求項３】 Ｓｉ基板をアルシン雰囲気中で熱処理す
る工程と、前記Ｓｉ基板上に下部バッファ層の初期膜を
形成する工程と、この下部バッファ層の初期膜上に下部
バッファ層を形成する工程と、この下部バッファ層を熱
サイクルアニールする工程と、この下部バッファ層上に
上部バッファ層を形成する工程を含んで成る化合物半導
体基板の形成方法において、前記下部バッファ層と上部
バッファ層との間にこの上部バッファ層よりもエネルギ
ーギャップの広い化合物半導体層を形成することを特徴
とする化合物半導体基板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33812598A JP2000164515A (ja) | 1998-11-27 | 1998-11-27 | 化合物半導体基板およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33812598A JP2000164515A (ja) | 1998-11-27 | 1998-11-27 | 化合物半導体基板およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164515A true JP2000164515A (ja) | 2000-06-16 |
Family
ID=18315159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33812598A Pending JP2000164515A (ja) | 1998-11-27 | 1998-11-27 | 化合物半導体基板およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261029A (ja) * | 2001-03-02 | 2002-09-13 | Sumitomo Electric Ind Ltd | エピウエハの成長方法及び成長装置 |
| JP2015512139A (ja) * | 2012-01-13 | 2015-04-23 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 基板上に第ｉｉｉ−ｖ族層を堆積させる方法 |
-
1998
- 1998-11-27 JP JP33812598A patent/JP2000164515A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261029A (ja) * | 2001-03-02 | 2002-09-13 | Sumitomo Electric Ind Ltd | エピウエハの成長方法及び成長装置 |
| JP4605331B2 (ja) * | 2001-03-02 | 2011-01-05 | 住友電気工業株式会社 | エピウエハの成長方法及び成長装置 |
| JP2015512139A (ja) * | 2012-01-13 | 2015-04-23 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 基板上に第ｉｉｉ−ｖ族層を堆積させる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764673A (en) | Semiconductor light emitting device | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| US20170186913A1 (en) | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates | |
| CN113206003B (zh) | 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| US6967355B2 (en) | Group III-nitride on Si using epitaxial BP buffer layer | |
| US4699688A (en) | Method of epitaxially growing gallium arsenide on silicon | |
| JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| CN116053120B (zh) | 氮化物外延结构及其制备方法和应用 | |
| WO2023087543A1 (zh) | N极性GaN/AlGaN异质结外延结构及其制备方法 | |
| JPH11243253A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JP3542491B2 (ja) | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス | |
| US8222639B2 (en) | Nitride based semiconductor device and method of manufacturing the same | |
| CN111211159A (zh) | 硅基氮化镓射频器件射频损耗的抑制方法 | |
| US20230307249A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| CN105762061B (zh) | 一种氮化物的外延生长方法 | |
| CN116978986A (zh) | 一种发光二极管外延片的制备方法 | |
| CN112501689A (zh) | 一种氮化镓pin结构的外延生长方法 | |
| CN114875492B (zh) | 生长在LaAlO3衬底上的非极性p型GaN薄膜外延结构及其制备方法 | |
| JP2000164515A (ja) | 化合物半導体基板およびその形成方法 | |
| JPH11298039A (ja) | ＧａＮ層および緩衝層の成長法およびその構造 | |
| CN112750691A (zh) | 氮极性面GaN材料及同质外延生长方法 | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| JPH11284222A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |