JP2015512139A - 基板上に第ｉｉｉ−ｖ族層を堆積させる方法 - Google Patents

基板上に第ｉｉｉ−ｖ族層を堆積させる方法 Download PDF

Info

Publication number
JP2015512139A
JP2015512139A JP2014552262A JP2014552262A JP2015512139A JP 2015512139 A JP2015512139 A JP 2015512139A JP 2014552262 A JP2014552262 A JP 2014552262A JP 2014552262 A JP2014552262 A JP 2014552262A JP 2015512139 A JP2015512139 A JP 2015512139A
Authority
JP
Japan
Prior art keywords
layer
group iii
group
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014552262A
Other languages
English (en)
Other versions
JP6109852B2 (ja
JP2015512139A5 (ja
Inventor
エロール アントニオ シー． サンチェス，
エロール アントニオ シー． サンチェス，
イー−チャウ フアン，
イー−チャウ フアン，
シンユ バオ，
シンユ バオ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015512139A publication Critical patent/JP2015512139A/ja
Publication of JP2015512139A5 publication Critical patent/JP2015512139A5/ja
Application granted granted Critical
Publication of JP6109852B2 publication Critical patent/JP6109852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本明細書では、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法が開示される。いくつかの実施形態では、方法は、摂氏約３００度〜約４００度の範囲の第１の温度で、＜１１１＞方向に配向させたシリコン含有表面上に、第１の第ＩＩＩ族元素または第１の第Ｖ族元素の少なくとも１つを含む第１の層を堆積させることと、摂氏約３００度〜約６００度の範囲の第２の温度で、第１の層の上に、第２の第ＩＩＩ族元素および第２の第Ｖ族元素を含む第２の層を堆積させることとを含む。【選択図】図１

Description

本発明の実施形態は、一般に、基板上に層を堆積させる方法に関し、より詳細には、第ＩＩＩ族および第Ｖ族の元素を含む層を堆積させる方法に関する。
第ＩＩＩ−Ｖ族材料は、接触抵抗が低く、シリコンベースのデバイスにおける移動度強化のためのストレッサとして機能することが可能であるため、シリコンベースのデバイスに対する特定の適用分野で、たとえばソース／ドレイン材料などとして有利であることがある。残念ながら、本発明者らは、シリコン（Ｓｉ）基板上に第ＩＩＩ−Ｖ族材料を堆積させるプロセスを行った結果、材料品質が不十分になることが多いことを観察した。
したがって、本発明者らは、シリコン基板上に第ＩＩＩ−Ｖ族材料を堆積させる改善された方法を提供した。
本明細書では、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法が開示される。いくつかの実施形態では、方法は、摂氏約３００度〜約４００度の範囲の第１の温度で、＜１１１＞方向に配向させたシリコン含有表面上に、第１の第ＩＩＩ族元素または第１の第Ｖ族元素の少なくとも１つを含む第１の層を堆積させることと、摂氏約３００度〜約６００度の範囲の第２の温度で、第１の層の上に、第２の第ＩＩＩ族元素および第２の第Ｖ族元素を含む第２の層を堆積させることとを含む。
いくつかの実施形態では、実行されると基板上に第ＩＩＩ−Ｖ族層を堆積させる方法をプロセスチャンバ内で実行させる命令が記憶されたコンピュータ可読媒体を提供することができる。この方法は、本明細書に記載の方法のいずれかを含むことができる。
本発明の他のさらなる実施形態については、以下に記載する。
上記で簡単に要約し、以下でより詳細に論じる本発明の実施形態は、添付の図面に示す本発明の例示的な実施形態を参照することによって理解することができる。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
本発明のいくつかの実施形態による、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法の流れ図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上の第ＩＩＩ−Ｖ族層の製造段階を示す図である。 本発明のいくつかの実施形態による、基板上に層を堆積させる装置を示す図である。
理解を容易にするために、可能な場合、複数の図に共通の同一の要素を指すのに同一の参照番号を使用した。これらの図は、原寸に比例して描かれたものではなく、見やすいように簡略化されていることがある。一実施形態の要素および特徴は、さらなる記述がなくても、他の実施形態内に有益に組み込むことができることが企図される。
本明細書には、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法が開示される。本発明の方法の実施形態は、たとえば堆積された第ＩＩＩ−Ｖ族層（シリコン含有表面など）に対して格子の不整合を有することがある表面上で、核形成および材料品質の改善を可能にすることができることが有利である。本発明の方法は、自己選択的堆積、または別法として、エッチング支援型の選択的堆積を実行することをさらに可能にすることができることが有利である。本発明の方法の他のさらなる利点については、以下で論じる。
図１は、本発明のいくつかの実施形態による、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法１００の流れ図を示す。方法１００は、本発明のいくつかの実施形態による図２Ａ〜図２Ｇに示す基板上の第ＩＩＩ−Ｖ族層の製造段階に従って以下に説明される。図２Ａに示すように、基板２０２は、第１の表面２０４および第２の表面２０６を含むことができる。いくつかの実施形態では、第１の表面２０４は、シリコン含有基板２０８内に配置されたシリコン含有表面とすることができる。たとえば、シリコン含有基板２０８は、シリコン材料とともに共成長、ドープ、および／または結合できるゲルマニウム（Ｇｅ）、炭素（Ｃ）、ホウ素（Ｂ）、リン（Ｐ）、または他の知られている元素を含むことができる。
いくつかの実施形態では、第２の表面２０６は、シリコン含有基板２０８上に配置された誘電体層２１０などの誘電体層の一部とすることができる。たとえば、誘電体層は窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、または、誘電体層を形成するために使用できる他の適した材料の１つまたは複数を含むことができる。図２Ａに示す基板２０２の実施形態は単なる例示であり、基板２０２の他の適した構成も可能である。たとえば、図２Ａに示すように、基板２０２は、平面の金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）など、部分的に形成されたデバイスの一部とすることができる。しかし、本明細書に開示する本発明の方法では、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）などの他のデバイスを使用することもできる。
方法１００は、概して、１０２で、＜１１１＞方向に配向させたシリコン含有表面を提供することから始まる。第１の表面２０４などのシリコン含有表面は、図２Ａに示すように、＜１１１＞方向にすでに配向させたものとすることができる。たとえば、シリコン含有基板２０８などのシリコン含有ウエハは、第１の表面２０４が＜１１１＞方向に配向されるように成長させたものとすることができる。
別法として、図２Ｂ〜図２Ｃに示すように、＜１１１＞方向に配向させたシリコン含有表面を、以下で論じるエッチングおよび／または追加のプロセスを通じて形成することができる。たとえば、図２Ｂに示すように、いくつかの実施形態では、第１の表面２０４を、＜１１１＞方向以外の方向に配向させることができ、シリコン含有基板２０８を、シリコン含有表面２１２に到達するまでエッチングすることができる。たとえば、図２Ｂに示すように、シリコン含有表面２１２を、誘電体層２１０の両側でシリコン含有基板２０８の第１の表面２０４内へエッチングされたソース／ドレイン領域２１４の一部とすることができる。湿式またはドライエッチング方法、プラズマ支援型エッチング方法など、任意の適したエッチングプロセスを利用することができる。たとえば、いくつかの実施形態では、熱塩素（Ｃｌ２）エッチングなどのドライエッチング方法を使用することができる。典型的には、本明細書に開示する本発明の方法に関連するエッチングプロセスを、摂氏約７５０度以下、たとえばいくつかの実施形態では摂氏約５０度〜約５００度の範囲の温度で実行することができる。上記で特定したエッチングプロセスの温度は、特定の適用分野で、たとえばソース／ドレイン領域２１４がエッチングされる際のシリコンのリフローを防止するために必要とされることがある。
結晶面の特質として、シリコン含有表面２１２（たとえば、＜１１１＞方向に配向させた表面）は、知られている第１の表面２０４の配向に対して特有の角度を形成する。したがって、シリコン含有表面２１２の形成を、Ｘ線回折、電子回折などの任意の適した結晶分析技法によって検証することができる。
別法として、図２Ｃに示すように、＜１１１＞方向に配向させたシリコン含有表面２１２に到達するまでエッチングする代わりに、＜１１１＞方向以外の方向に配向させた第１の表面２０４を有するシリコン含有基板２０８をエッチングしてソース／ドレイン領域２１４を形成することもできる。たとえば、図２Ｃで、ソース／ドレイン領域２１４は、＜１１１＞方向に配向させた表面を有していないことがある。しかし、ソース／ドレイン領域２１４内で、＜１１１＞方向に配向させたシリコン含有表面２１６を成長させることができる。シリコン含有表面２１６は、ファセットシリコン（ｆａｃｅｔｅｄ ｓｉｌｉｃｏｎ）再成長などの任意の適したシリコン成長技法によって成長させることができる。
方法１００は、図２Ａに示す基板２０２の実施形態によってさらに継続され、ここで第１の表面２０４は、＜１１１＞方向に配向させたシリコン含有表面である。しかし、方法１００はまた、図２Ｂ〜図２Ｃにそれぞれ示すようなシリコン含有表面２１２または２１６の実施形態で利用することもできる。
次に、１０４で、図２Ｄに示すように、シリコン含有表面（たとえば、第１の表面２０４）上に第１の層２１８を堆積させることができる。第１の層２１８は、第１の第ＩＩＩ族または第１の第Ｖ族の元素の少なくとも１つを含む。たとえば、第ＩＩＩ族または第Ｖ族の元素を、使用される温度および圧力条件下でシリコン含有表面（たとえば、第１の表面２０４）の十分な範囲に到達する能力、製造されるデバイスの電気的要件、第１の層２１８に続く第２の層（たとえば、以下で論じる第２の層２２２）の組成、または他の適した要因など、１つまたは複数の要因に基づいて選択することができる。たとえば、第１の第ＩＩＩ族および第１の第Ｖ族の元素を、元素の周期表のそれぞれ第ＩＩＩ族および第Ｖ族内に含まれる任意の適した元素とすることができる。
第１の層２１８を、減圧化学気相堆積（ＣＶＤ）などの任意の適した堆積方法または任意の他の適した堆積方法によって堆積させることができる。たとえば、第１の層２１８を、１つまたは複数の第ＩＩＩ族または第Ｖ族のソース材料から堆積させることができる。例示的な第ＩＩＩ族および第Ｖ族のソース材料は、第３級ブチルリン、第３級ブチルヒ素、トリエチルアンチモン、トリメチルアンチモン、トリエチルガリウム、トリメチルガリウム、トリエチルインジウム、トリメチルインジウム、塩化インジウム、塩化ガリウム、トリメチルアルミニウムなどを含むことができる。たとえば、１つまたは複数の第ＩＩＩ族または第Ｖ族のソース材料は、それぞれ昇華もしくは蒸発させることができる固体もしくは液体など、任意の適した状態のものとすることができ、または気体の状態とすることができる。たとえば、ソース材料は、金属有機前駆体などとすることができる。
第１の層２１８は、第１の第ＩＩＩ族元素または第１の第Ｖ族元素の少なくとも１つからなる１つまたはいくつかの単分子層を含むことができる。たとえば、いくつかの実施形態では、第１の第ＩＩＩ族元素または第１の第Ｖ族元素のいずれか１つのみを使用することができる。たとえば、第１の第ＩＩＩ族または第Ｖ族の元素のいずれかの選択は、上記で論じた基準に基づいて行うことができる。別法として、第１の層２１８は、第１の第ＩＩＩ族および第Ｖ族の元素の単分子層を交互に含むことができる。たとえば、上記で論じた基準に基づいて、第１の第ＩＩＩ族と第１の第Ｖ族の元素のいずれも、他方より明確な利点を提供しないとき、または第１の層２１８の上に配置される第２の層（たとえば、以下で論じる第２の層２２２）に対してより良好な核形成表面を提供するためなどに、単分子層を交互に利用することができる。
第１の層２１８を、第１の温度および第１の圧力で堆積させることができる。たとえば、第１の温度および第１の圧力は、第１の表面２０４上の第１の層２１８の選択的堆積を可能にするが、誘電体層２１０の第２の表面２０６上では可能にしないのに適したものとすることができる。しかし、いくつかの実施形態では、たとえば堆積基準、第１の第ＩＩＩ族または第Ｖ族の元素の個性などに応じて、第２の表面２０６上で多少の程度の堆積が生じることがある。いくつかの実施形態では、第１の温度は、摂氏約３００度〜約４００度の範囲とすることができる。いくつかの実施形態では、第１の圧力は、約１０トル〜約２００トルの範囲とすることができる。
１０６で、図２Ｅに示すように、第２の第ＩＩＩ族元素および第２の第Ｖ族元素を含む第２の層２２２を、第１の層２１８上に堆積させることができる。たとえば、第２の第ＩＩＩ族元素は、第１の第ＩＩＩ族元素と同じであっても、異なってもよい。同様に、第２の第Ｖ族元素は、第１の第Ｖ族元素と同じであっても、異なってもよい。たとえば、上記で論じた基準に基づいて、特定の第１の第ＩＩＩ族または第Ｖ族の元素が第１の層２１８を形成するのによりよいときなどに、第１の元素と第２の元素との間に差が生じてもよいが、特定の第２の第ＩＩＩ族または第Ｖ族の元素は、より良好な電子移動度を有する、またはより良好なチャネル歪みを提供するなど、形成されるデバイスにより適したものとすることができる。いくつかの実施形態では、第２の層２２２は、２元または３元の第ＩＩＩ−Ｖ族材料の１つを含むことができる。第２の層２２２が第３元の材料であるとき、第２の層２２２は、第３の第ＩＩＩ族元素または第３の第Ｖ族元素の少なくとも１つをさらに含むことができる。いくつかの実施形態では、第２の層２２２は、ヒ化物またはリン化物の少なくとも１つを含む第ＩＩＩ−Ｖ族材料を含むことができる。
第２の層２２２を、第１の層２１８に関して上記で論じたものに類似した方法およびソース材料を使用して堆積させることができる。ソース材料は、第２の層２２２を堆積させるようにともに流すことができる。たとえば、第２の層２２２を、第２の温度および第２の圧力で堆積させることができる。第１の温度および第１の圧力と同様に、第２の温度と第２の圧力の組合せは、本発明のいくつかの実施形態では、第１の表面２０４上に配置された第１の層２１８上のみに第２の層２２２の選択的堆積を提供し、誘電体層２１０の第２の表面２０６には提供しないようにすることができる。たとえば、第１の層２１８に関して上記で論じたように、第１の温度および第１の圧力を使用する第２の層２２２の選択的堆積は、第２の層２２２の個性、第２の第ＩＩＩ族および第Ｖ族の元素ならびに任意選択で第３の第ＩＩＩ族または第Ｖ族の元素の所望の濃度、第２の層２２２の所望の品質および／または特性などに依存することがある。いくつかの実施形態では、第２の温度は、摂氏約３００度〜約６００度の範囲とすることができる。第２の温度は、第２の層２２２を成長させて所望の第ＩＩＩ−Ｖ族材料の低欠陥密度の単結晶層にするのに適したものとすることができる。いくつかの実施形態では、第２の圧力は、約４０トル〜約４００トルの範囲とすることができる。第２の層２２２を、たとえば接触抵抗および／または応力で引き起こされる移動度強化、または上記で論じた他の適した基準の利益を最大にするように、任意の所望の組成および／または厚さを使用して、堆積させることができる。
いくつかの実施形態では、たとえば、シリコン含有表面（たとえば、第１の表面２０４）上に配置された第１の層２１８だけの上に第２の層２２２の自己選択的な堆積が可能でないとき、図２Ｆに示すように、第２の層２２２をエッチングして、第２の層２２２のうち、誘電体層２１０の第２の表面２０６上に堆積した部分２２４を選択的に除去することができる。たとえば、第２の層２２２の堆積およびエッチングを、同時にまたは交互に実行することができる。たとえば、第２の層２２２を、エッチング液を使用してエッチングすることができる。エッチング液は、塩素（Ｃｌ）または臭素（Ｂｒ）、および任意選択で水素（Ｈ）の少なくとも１つを含むことができる。たとえば、いくつかの実施形態では、エッチング液は、塩化水素（ＨＣｌ）、臭化水素（ＨＢｒ）、塩素（Ｃｌ２）、または臭素（Ｂｒ２）の少なくとも１つとすることができる。
たとえば、図２Ｇは、上記で論じた第２の層２２２の自己選択的堆積またはエッチング支援型の選択的堆積のいずれかによって、第２の層２２２が所望の厚さまで成長し、第２の層２２２は誘電体層２１０の第２の表面２０６上に存在しないことを示す。
それぞれ図２Ｂ〜図２Ｃに示すシリコン含有表面２１２または２１６ならびに以下で論じる１０４および１０６の堆積ステップなど、方法１００の実施形態は、同じプロセスチャンバ内または一連のプロセスチャンバ内で実行することができる。たとえば、いくつかの実施形態では、それぞれ図２Ｂ〜図２Ｃに示すシリコン含有表面２１２または２１６を形成するために使用されるものなどのエッチングステップは、プラズマエッチングチャンバ内で実行することができ、次いで１つまたは複数の堆積チャンバへ渡され、堆積ステップを実行して表面２１２もしくは２１６および／または第１の層２１８および第２の層２２２を形成することができる。任意選択で、エッチングプロセスと堆積プロセスとの間に、湿式またはドライ洗浄プロセス向けに構成された装置などの洗浄装置へ、基板２０２を渡すことができる。本発明の方法の少なくともいくつかの態様を実行するのに適した１つの装置について、以下で論じ、図３に示す。
図３は、本発明の実施形態によって第ＩＩＩ−Ｖ族層を形成する本明細書に記載の方法を実行するのに適した装置３００の概略図である。どちらもカリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＥｐｉ（商標）３００ｍｍリアクタまたは３００ｍｍｘＧｅｎ（商標）チャンバを、本明細書に記載の実施形態を作製および使用するように適合することができる。Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．または他の製造業者からの他のチャンバを、本明細書に提供する教示に従って修正することもできる。
処理チャンバ３０２は、その内部に配置された基板支持体３０８を有し、基板支持体３０８は、回転式の基板支持体とすることができる。基板支持体３０８の片側に面するように、熱源３０６が配置される。あるいは、基板支持体３０８内に熱源を埋め込むこともできる。２００７年２月６日発行の「Ｍｅｔｈｏｄ ｆｏｒ ｆｏｒｍｉｎｇ ａ ｈｉｇｈ ｑｕａｌｉｔｙ ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｆｉｌｍ」という名称の本発明の譲受人に譲渡された米国特許第７，１７２，７９２号に記載されている加熱された基板支持体を有するチャンバは、本明細書に記載の装置を構築して本明細書に記載の方法を実行するように適合することができる。２００８年３月２７日公開の「Ｍｏｄｕｌａｒ ＣＶＤ Ｅｐｉ ３００ ｍｍ Ｒｅａｃｔｏｒ」という名称の本発明の譲受人に譲渡された米国特許出願公開第２００８／００７２８２０号に記載されているランプ加熱モジュールを有するチャンバもまた、本明細書に記載の装置を構築して本明細書に記載の方法を実行するように適合することができる。チャンバ３０２は、チャンバ内へガスを導入するためのシャワーヘッド３０４を有することができる。あるいは、または組み合わせて、チャンバ３０２の側壁３６０に結合された側面導入部３２０を通って処理チャンバへガスを供給することもできる。
化学供給システム３１０および金属前駆体コンタクトチャンバ３１２を含む供給システム３２８が、様々な導管を通ってチャンバ３０２に結合される。第１の導管３２２および第２の導管３２４により、供給システム３２８を任意選択のシャワーヘッド３０４へ結合することができる。シャワーヘッド３０４は、チャンバ３０２内へ導入する前に前駆体が混合するのを防止するために、２重経路のシャワーヘッドとすることができる。例示的な２重経路のシャワーヘッドは、２００６年１月１０日発行の「Ｇａｓ ｄｉｓｔｒｉｂｕｔｉｏｎ ｓｈｏｗｅｒｈｅａｄ ｆｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐｒｏｃｅｓｓｉｎｇ」という名称の本発明の譲受人に譲渡された米国特許第６，９８３，８９２号に記載されている。
あるいは、または追加として、側面導入部３２０に第１の直交流式ガス導管３１６および第２の直交流式ガス導管３１８を提供することによって、直交流式のガス注入を実行することができる。直交流式の注入構成の一例は、米国特許第６，５００，７３４号に記載されている。装置３００は、シャワーヘッドの構成と直交流式の注入構成の両方、またはどちらか一方の構成のみ、または他の構成を含むことができる。
化学供給システム３１０は、第ＩＩＩ族または第Ｖ族の前駆体を、任意選択で窒素（Ｎ２）および／または水素（Ｈ２）などのキャリアガスとともに、チャンバ３０２へ供給する。化学供給システム３１０はまた、堆積または選択性制御の種をチャンバ３０２へ供給することができる。化学供給システム３１０は、液体または気体源および制御部（図示せず）を含むことができ、これらをガスパネル内に構成することができる。
コンタクトチャンバ３１２を、金属前駆体をチャンバ３０２へ運ぶように配置された導管３１４によって、側面導入部３２０またはシャワーヘッド３０４のいずれかに結合することができる。導管３１４、３１６、および３２２を、これらの導管内で金属前駆体の凝結を制御または防止するために、約５０℃〜約２００℃の温度まで加熱することができる。コンタクトチャンバ３１２は、典型的には、固体金属またはハロゲン化金属の結晶の床を含む。ハロゲン化金属の結晶を、ガス供給導管３６２および３６４の一方または両方を通じて供給されるキャリアガス中へ昇華させることができる。固体金属を、ガス供給導管３６２および３６４の一方または両方を通じて供給されるハロゲンガス源に接触させることができる。一実施形態では、ハロゲンガス源は、第１のガス供給導管３６２を通じて供給され、キャリアガスは、第２のガス供給導管３６４を通じて供給される。昇華または反応のために、これらのガスを、粉末金属またはハロゲン化金属流動床中へ流して接触を促進させることができる。メッシュの濾過器またはフィルタを使用して、チャンバ３０２内へ粒子が同伴するのを防止することができる。あるいは、これらのガスは、固定された固体金属またはハロゲン化金属床を横切って流れることができる。
排出システム３３０は、チャンバ３０２に結合される。排出システム３３０は、任意の好都合な位置でチャンバに結合されることができ、この位置は、チャンバ内へのガス導入部の位置に依存することがある。シャワーヘッド３０４を通じてガスを導入するために、排出システムを、たとえば１つもしくは複数の入り口によって、または環状の開口を通じて、熱源３０６の周りでチャンバの底壁に結合することができる。いくつかの実施形態では、環状のマニホルドを基板支持体のエッジ付近に配置して、排出システム３３０に結合することができる。直交流式の実施形態のため、排出システム３３０を、チャンバのうち、側面導入部３２０とは反対側の側壁に結合することができる。
排出導管３４０は、スロットルバルブ３６６を通じて排出キャップ３３２を真空ポンプ３５２へ結合する。被覆物３６８が、排出キャップ３３２から真空ポンプ３５２の入り口３５０まで、排出導管３４０およびスロットルバルブ３６６を取り囲む。被覆物３６８は、ライン内で排出種の凝結を防止するように、排出導管３４０の熱的な制御を可能にする。蒸気もしくは高温の空気、水、または他の高温の流体など、任意の加熱媒体を使用して、排出ガスの露点を上回る温度に排出導管を維持することができる。あるいは、被覆物は、抵抗加熱要素（たとえば、電気ブランケット）を含むこともできる。所望する場合、排出システム３３０内であらゆる凝縮物の捕獲をさらに促進するために、凝結トラップ３３６をバルブ３３８によって排出導管３４０に結合することができる。真空ポンプ３５２は、軽減導管３５４を通じて、典型的には加熱または被覆されていない軽減システム３５６へ送出し、洗浄されたガスが３５８で排出される。排出導管３４０内の濡れまたは核形成をさらに低減させるために、排出導管３４０を、石英または不活性ポリマー材料で被覆することができる。
プラズマまたは紫外線で活性化された洗浄剤を活性源３３４によって排出システム３３０内へ結合することができ、活性源３３４を、活性洗浄種を生成するためのマイクロ波またはＲＦチャンバに結合することができる。洗浄ガスライン３２６は、化学供給システム３１０から排出導管３４０へ洗浄ガスを供給することができ、所望する場合、活性源３３４を通って進むことができる。洗浄のために活性種を使用することで、低温で洗浄を行うことが可能になる。
チャンバ３０２など、本明細書に記載する方法を実行するために使用されるチャンバを洗浄する方法は、ハロゲンガスをチャンバへ供給し、残留物を揮発性のハロゲン化合物に変換することを含むことができる。チャンバの温度は、典型的には、洗浄中は約６００℃未満で維持され、金属の堆積物はＭＣｌｘに変換される。ハロゲンガスは、塩素ガス、フッ素ガス、ＨＣｌ、またはＨＦとすることができる。特に排出導管が絶縁されている場合、チャンバを、排出導管の別個の加熱が必要とされない程度に加熱することができる。あるいは、チャンバ温度を、所望する場合、約４００℃未満で維持することができ、排出導管３４０を、凝結を防止するために加熱することができる。
コントローラ３７０を装置３００の様々な構成要素に提供および結合して、それらの動作を制御することができる。コントローラ３７０は、中央処理装置（ＣＰＵ）３７２、メモリ３７４、および支持回路３７６を含む。コントローラ３７０は、直接、または特定のプロセスチャンバおよび／もしくは支持システム構成要素に関連するコンピュータ（もしくはコントローラ）を介して、装置３００を制御することができる。コントローラ３７０は、様々なチャンバおよびサブプロセッサを制御するために産業用の設定で使用できる任意の形態の汎用コンピュータプロセッサの１つとすることができる。コントローラ３７０のメモリまたはコンピュータ可読媒体３７４は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピー（登録商標）ディスク、ハードディスク、光記憶媒体（たとえば、コンパクトディスクもしくはデジタルビデオディスク）、フラッシュドライバ、またはローカルもしくは遠隔の任意の他の形態のデジタルストレージなど、容易に入手可能なメモリの１つまたは複数とすることができる。支持回路３７６は、従来の方式でプロセッサを支持するためにＣＰＵ３７２に結合される。これらの回路は、キャッシュ、電源、クロック回路、入出力回路、およびサブシステムなどを含む。本明細書に記載する本発明の方法は、本明細書に記載するようにプロセスチャンバ（たとえば、装置３００）の動作を制御するために実行するまたは呼び出すことができるソフトウェアルーチンとして、メモリ３７４内に記憶することができる。ソフトウェアルーチンはまた、ＣＰＵ３７２によって制御されるハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって記憶および／または実行することもできる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することもできる。

Claims (13)

  1. 基板上に第ＩＩＩ−Ｖ族層を堆積させる方法であって、
    摂氏約３００度〜約４００度の範囲の第１の温度で、＜１１１＞方向に配向させたシリコン含有表面上に、第１の第ＩＩＩ族元素または第１の第Ｖ族元素の少なくとも１つを含む第１の層を堆積させることと、
    摂氏約３００度〜約６００度の範囲の第２の温度で、前記第１の層の上に、第２の第ＩＩＩ族元素および第２の第Ｖ族元素を含む第２の層を堆積させることとを含む方法。
  2. 前記第１の第ＩＩＩ族元素が、前記第２の第ＩＩＩ族元素と同じである、請求項１に記載の方法。
  3. 前記第１の第Ｖ族元素が、前記第２の第Ｖ族元素と同じである、請求項１に記載の方法。
  4. 前記＜１１１＞方向を有する前記シリコン含有表面に到達するまで、前記＜１１１＞方向以外の方向に配向させた表面を有するシリコン含有基板をエッチングすること
    をさらに含む、請求項１から３のいずれか一項に記載の方法。
  5. 前記シリコン含有基板内のソース／ドレイン領域をエッチング除去するため、前記＜１１１＞方向以外の方向に配向させた表面を有するシリコン含有基板をエッチングすることと、
    前記エッチング除去したソース／ドレイン領域内に前記＜１１１＞方向を有する前記シリコン含有表面を成長させることと
    をさらに含む、請求項１から３のいずれか一項に記載の方法。
  6. 前記第２の層が、第３の第ＩＩＩ族元素または第３の第Ｖ族元素の少なくとも１つをさらに含む、請求項１から３のいずれか一項に記載の方法。
  7. 前記第２の層が、２元または３元の第ＩＩＩ−Ｖ族材料の１つを含む、請求項１から３のいずれか一項に記載の方法。
  8. 前記第１および第２の第Ｖ族元素が、ヒ化物またはリン化物の少なくとも１つを含む、請求項１から３のいずれか一項に記載の方法。
  9. 前記第２の層のうち、前記シリコン含有表面に隣接して配置された誘電体層の第２の表面上に堆積させた部分を選択的に除去するように、前記第２の層をエッチングすること
    をさらに含む、請求項１から３のいずれか一項に記載の方法。
  10. 前記第２の層の堆積と前記第２の層のエッチングが、同時に実行される、請求項９に記載の方法。
  11. 前記第２の層が、塩素（Ｃｌ）または臭素（Ｂｒ）の少なくとも１つを含むエッチング液を使用してエッチングされる、請求項９に記載の方法。
  12. 前記第ＩＩＩ族および第Ｖ族のソース材料が、第３級ブチルリン、第３級ブチルヒ素、トリエチルアンチモン、トリメチルアンチモン、トリエチルガリウム、トリメチルガリウム、トリエチルインジウム、トリメチルインジウム、塩化インジウム、塩化ガリウム、またはトリメチルアルミニウムの１つまたは複数を含む、請求項１から３のいずれか一項に記載の方法。
  13. 実行されると、請求項１から１２のいずれか一項に記載の方法であって、基板上に第ＩＩＩ−Ｖ族層を堆積させる方法を、１つまたは複数のプロセスチャンバ内で実行させる命令が記憶されたコンピュータ可読媒体。
JP2014552262A 2012-01-13 2013-01-09 基板上に第ｉｉｉ−ｖ族層を堆積させる方法 Active JP6109852B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261586184P 2012-01-13 2012-01-13
US61/586,184 2012-01-13
US13/736,504 2013-01-08
US13/736,504 US9299560B2 (en) 2012-01-13 2013-01-08 Methods for depositing group III-V layers on substrates
PCT/US2013/020804 WO2013106411A1 (en) 2012-01-13 2013-01-09 Methods for depositing group iii-v layers on substrates

Publications (3)

Publication Number Publication Date
JP2015512139A true JP2015512139A (ja) 2015-04-23
JP2015512139A5 JP2015512139A5 (ja) 2016-03-17
JP6109852B2 JP6109852B2 (ja) 2017-04-05

Family

ID=48780254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014552262A Active JP6109852B2 (ja) 2012-01-13 2013-01-09 基板上に第ｉｉｉ−ｖ族層を堆積させる方法

Country Status (6)

Country Link
US (1) US9299560B2 (ja)
JP (1) JP6109852B2 (ja)
KR (1) KR101703017B1 (ja)
CN (2) CN104040706B (ja)
TW (1) TWI566277B (ja)
WO (1) WO2013106411A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213236A1 (ja) * 2019-04-18 2020-10-22 株式会社Sumco 気相成長方法及び気相成長装置
US10937647B2 (en) 2016-08-31 2021-03-02 Fujitsu Limited Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
US10118828B2 (en) * 2015-10-02 2018-11-06 Asm Ip Holding B.V. Tritertbutyl aluminum reactants for vapor deposition
KR102528559B1 (ko) * 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265814A (ja) * 1985-05-20 1986-11-25 Nec Corp 化合物半導体装置の製造方法
JPS647526A (en) * 1987-06-30 1989-01-11 Toshiba Corp Manufacture of semiconductor element
JPH02221196A (ja) * 1989-02-21 1990-09-04 Nec Corp ３―ｖ族化合物半導体薄膜の形成方法
JPH0318062A (ja) * 1989-06-15 1991-01-25 Toshiba Corp 半導体装置
JPH03284834A (ja) * 1990-03-30 1991-12-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH0613328A (ja) * 1992-06-29 1994-01-21 Fujitsu Ltd 化合物半導体薄膜の成長方法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JPH08167576A (ja) * 1994-12-14 1996-06-25 Fujitsu Ltd ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JPH09162127A (ja) * 1995-12-05 1997-06-20 Furukawa Electric Co Ltd:The エピタキシャル成長方法
JP2000164515A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 化合物半導体基板およびその形成方法
JP2000269142A (ja) * 1999-03-17 2000-09-29 Sony Corp 窒化ガリウムエピタキシャル層の形成方法及び発光素子
JP2000311903A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 化合物半導体基板およびその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2003110198A (ja) * 1991-03-18 2003-04-11 Trustees Of Boston Univ 高絶縁性単結晶窒化ガリウム薄膜を有する半導体デバイス
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006512748A (ja) * 2001-12-21 2006-04-13 アイクストロン、アーゲー Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
JP2007194337A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置およびその製造方法
WO2007119433A1 (ja) * 2006-03-20 2007-10-25 Kanagawa Academy Of Science And Technology Ｉｉｉ－ｖ族窒化物層およびその製造方法
WO2011053470A2 (en) * 2009-10-30 2011-05-05 Sachem, Inc. Selective silicon etch process
WO2011091016A2 (en) * 2010-01-25 2011-07-28 Micron Technology, Inc. Solid state lighting device and associated methods of manufacturing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
DE10219223A1 (de) * 2001-12-21 2003-07-17 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
US7355254B2 (en) 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
DE102009042349B4 (de) * 2009-09-20 2011-06-16 Otto-Von-Guericke-Universität Magdeburg Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
US8242540B2 (en) * 2010-06-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of III-V compound semiconductors on silicon surfaces

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265814A (ja) * 1985-05-20 1986-11-25 Nec Corp 化合物半導体装置の製造方法
JPS647526A (en) * 1987-06-30 1989-01-11 Toshiba Corp Manufacture of semiconductor element
JPH02221196A (ja) * 1989-02-21 1990-09-04 Nec Corp ３―ｖ族化合物半導体薄膜の形成方法
JPH0318062A (ja) * 1989-06-15 1991-01-25 Toshiba Corp 半導体装置
JPH03284834A (ja) * 1990-03-30 1991-12-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JP2003110198A (ja) * 1991-03-18 2003-04-11 Trustees Of Boston Univ 高絶縁性単結晶窒化ガリウム薄膜を有する半導体デバイス
JPH0613328A (ja) * 1992-06-29 1994-01-21 Fujitsu Ltd 化合物半導体薄膜の成長方法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JPH08167576A (ja) * 1994-12-14 1996-06-25 Fujitsu Ltd ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JPH09162127A (ja) * 1995-12-05 1997-06-20 Furukawa Electric Co Ltd:The エピタキシャル成長方法
JP2000164515A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 化合物半導体基板およびその形成方法
JP2000269142A (ja) * 1999-03-17 2000-09-29 Sony Corp 窒化ガリウムエピタキシャル層の形成方法及び発光素子
JP2000311903A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 化合物半導体基板およびその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2006512748A (ja) * 2001-12-21 2006-04-13 アイクストロン、アーゲー Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007194337A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置およびその製造方法
WO2007119433A1 (ja) * 2006-03-20 2007-10-25 Kanagawa Academy Of Science And Technology Ｉｉｉ－ｖ族窒化物層およびその製造方法
WO2011053470A2 (en) * 2009-10-30 2011-05-05 Sachem, Inc. Selective silicon etch process
WO2011091016A2 (en) * 2010-01-25 2011-07-28 Micron Technology, Inc. Solid state lighting device and associated methods of manufacturing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937647B2 (en) 2016-08-31 2021-03-02 Fujitsu Limited Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate
US11152210B2 (en) 2016-08-31 2021-10-19 Fujitsu Limited Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate
WO2020213236A1 (ja) * 2019-04-18 2020-10-22 株式会社Sumco 気相成長方法及び気相成長装置
JP2020178029A (ja) * 2019-04-18 2020-10-29 株式会社Sumco 気相成長方法及び気相成長装置
JP7099398B2 (ja) 2019-04-18 2022-07-12 株式会社Sumco 気相成長方法及び気相成長装置

Also Published As

Publication number Publication date
JP6109852B2 (ja) 2017-04-05
CN104040706A (zh) 2014-09-10
US20130183815A1 (en) 2013-07-18
US9299560B2 (en) 2016-03-29
KR20140113724A (ko) 2014-09-24
CN107507763A (zh) 2017-12-22
TWI566277B (zh) 2017-01-11
CN104040706B (zh) 2017-08-08
WO2013106411A1 (en) 2013-07-18
KR101703017B1 (ko) 2017-02-06
TW201331989A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP6109852B2 (ja) 基板上に第ｉｉｉ−ｖ族層を堆積させる方法
US9159554B2 (en) Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si
US10714331B2 (en) Method to fabricate thermally stable low K-FinFET spacer
US20130183814A1 (en) Method of depositing a silicon germanium tin layer on a substrate
TWI534863B (zh) 選擇性沉積磊晶鍺合金應力源的方法與設備
EP2922083B1 (en) Plasma pre-clean process
US9431240B2 (en) Method of manufacturing semiconductor device
JP2018512504A (ja) 自己組織化単分子膜を用いた選択的誘電体堆積のための方法
TWI727389B (zh) 使用自組裝單層的選擇性沉積的方法
JP2012519962A (ja) 界面汚染を低減した層を堆積させる方法
US9029264B2 (en) Methods for depositing a tin-containing layer on a substrate
JP7221187B2 (ja) 成膜方法、及び成膜装置
US9373502B2 (en) Structure for III-V devices on silicon
US11605544B2 (en) Methods and systems for cleaning high aspect ratio structures
JP2007234891A (ja) 基板処理装置
JP2009135157A (ja) 気相成長装置及び気相成長方法
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法
WO2024064161A1 (en) Semiconductor stacks and processes thereof
TW202413687A (zh) 單晶圓反應器、低溫熱矽氮化物沉積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170308

R150 Certificate of patent or registration of utility model

Ref document number: 6109852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250