CN104040706A - 在基板上沉积iii-v族层的方法 - Google Patents

在基板上沉积iii-v族层的方法 Download PDF

Info

Publication number
CN104040706A
CN104040706A CN201380004957.7A CN201380004957A CN104040706A CN 104040706 A CN104040706 A CN 104040706A CN 201380004957 A CN201380004957 A CN 201380004957A CN 104040706 A CN104040706 A CN 104040706A
Authority
CN
China
Prior art keywords
layer
iii
family
substrate
crystal orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380004957.7A
Other languages
English (en)
Other versions
CN104040706B (zh
Inventor
埃罗尔·安东尼奥·C·桑切斯
宜乔·黄
新宇·鲍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201710569349.0A priority Critical patent/CN107507763A/zh
Publication of CN104040706A publication Critical patent/CN104040706A/zh
Application granted granted Critical
Publication of CN104040706B publication Critical patent/CN104040706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明公开了用于将III-V族层沉积于基板上的方法。在某些实施例中，一种方法包括下列步骤：在范围自约300摄氏度至约400摄氏度的第一温度下，将第一层沉积在含硅表面上，该第一层包含第一III族元素或第一V族元素中的至少一者，该含硅表面定向于<111>晶向；和在范围自约300摄氏度至约600摄氏度的第二温度下，将第二层沉积在该第一层顶部，该第二层包含第二III族元素和第二V族元素。

Description

在基板上沉积III-V族层的方法
领域
本发明的实施例一般涉及将层沉积在基板上的方法，且更特别地，涉及沉积包含III族和V族元素的层的方法。
背景
由于III-V族材料具有低接触电阻，且具有作为硅基装置(silicon-baseddevice)中用于增进迁移率的应力源的功能，III-V族材料可有利于硅基装置的某些应用，例如，作为源极/漏极材料或类似物。不幸地，本案发明人已观察到，用于将III-V族材料沉积在硅(Si)基板上的处理常会导致不良的材料品质。
因此，本案发明人提供将III-V族材料沉积在硅基板上的改良方法。
概述
本文公开了将III-V族层沉积在基板上的方法。在某些实施例中，一种方法包括下列步骤：在范围自约300摄氏度至约400摄氏度的第一温度下，将第一层沉积在含硅表面上，第一层包含第一III族元素或第一V族元素中的至少一者，含硅表面定向于<111>晶向；和在范围自约300摄氏度至约600摄氏度的第二温度下，将第二层沉积在第一层顶部，第二层包含第二III族元素和第二V族元素。
在某些实施例中，可提供计算机可读介质，所述计算机可读介质具有存储在上面的指令，当执行所述指令时能在处理腔室中进行将III-V族层沉积在基板上的方法。该方法可包括任何本文所述的方法。
本发明的其它和进一步实施例描述于下文。
附图简要说明
可通过参照描绘于附图中的本发明的说明性实施例，而了解以上所简述且更详细于下文中讨论的本发明的实施例。然而，应注意的是，附图仅为说明本发明的典型实施例，而非用于限制本发明的范围，本发明还允许其它同等有效的实施例。
图1描绘根据本发明的某些实施例的将III-V族层沉积在基板上的方法的流程图。
图2A至图2G描绘根据本发明的某些实施例的在基板上制造III-V族层的各阶段。
图3描绘根据本发明的某些实施例的用于在基板上沉积层的设备。
为方便了解，在可能情况下已使用相同的标号来表示附图所共有的相同元件。附图并非按比例绘制，且附图可能为了清晰之故而加以简化。预期一个实施例的元件和特征有利地并入其它实施例，而无需进一步记载。
具体描述
本文公开了用于将III-V族层沉积在基板上的方法。本发明的方法的实施例可有利于，例如，使在可能具有与沉积的III-V族层不匹配的晶格的表面(如含硅表面)上具有改良的成核反应及材料品质。本发明的方法可进一步有利于进行自我选择性沉积(self-selective deposition)或者蚀刻协助的选择性沉积。以下将讨论本发明的方法的其它和进一步优点。
图1描绘根据本发明的某些实施例的将III-V族层沉积在基板上的方法100的流程图。以下根据在基板上制造III-V族层的阶段来描述方法100，根据本发明的某些实施例的在基板上制造III-V族层的各阶段图示于图2A至图2G中。如图2A所示，基板202可包括第一表面204和第二表面206。在某些实施例中，第一表面204可以是设置于含硅基板208中的含硅表面。举例而言，含硅基板208可包括锗(Ge)、碳(C)、硼(B)、磷(P)或可与硅材料共同生长、掺杂硅材料和/或与硅材料相关的其它已知元素。
在某些实施例中，第二表面206可以是介电层(如设置于含硅基板208上的介电层210)的一部分。举例而言，介电层可包含氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)或可用来形成介电层的其它合适材料中之一或更多者。图示于图2A的基板202的实施例仅为范例，且基板202可能有其它合适的配置。举例而言，如图2A所图示，基板202可为部分形成的装置的一部分，所述装置诸如是平面金氧半导体场效应晶体管(metal-oxide-semiconductor fieldeffects transistor；MOSFET)。然而，本文所公开的本发明的方法也可用于其它装置，如鳍场效应晶体管(fin field effects transistors；FinFETs)或类似者。
方法100通常通过提供定向在<111>晶向的含硅表面而始于102。含硅表面，如第一表面204可能已被定向于<111>晶向，如图2A所图示。举例而言，含硅晶片，如含硅基板208可能已经生长而使得第一表面204定向于<111>晶向。
或者，如图2B至图2C所图示，可通过如下文所讨论的蚀刻和/或额外工艺，来形成定向于<111>晶向的含硅表面。举例而言，如图2B所图示，在某些实施例中，第一表面204可定向于<111>晶向以外的晶向，且含硅基板208可被蚀刻直到到达含硅表面212为止。举例而言，如图2B所图示，含硅表面212可以是在介电层210的两侧蚀刻进入含硅基板208的第一表面204的源极/漏极区域214的一部分。可利用任何适合的蚀刻工艺，如湿法或干法蚀刻方法、等离子体辅助蚀刻方法或类似蚀刻方法。举例而言，在某些实施例中，可使用诸如热氯气(Cl2)蚀刻等干法蚀刻方法。典型地，可在约750摄氏度或更低(例如，在某些实施例中，范围自约50至约500摄氏度)的温度下，进行与本文所公开的本发明的方法相关的蚀刻工艺。在某些应用中，以上所指定的蚀刻工艺温度可能是必需的，例如，以防止硅在源极/漏极区域214蚀刻时回流。
由于结晶平面的本性使然，含硅表面212(如，定向于<111>晶向的表面)将相应于第一表面204的已知定向形成特定角度。因此可通过诸如x射线衍射、电子衍射或类似衍射的任何适合的结晶分析技术来改变含硅表面212的形成。
或者，如图2C所图示，且非蚀刻直到到达定向于<111>晶向的含硅表面212为止，含硅基板208可经蚀刻而形成源极/漏极区域214，该含硅基板208具有定向于<111>晶向以外的晶向的第一表面204。举例而言，在图2C中，源极/漏极区域214可不具有定向于<111>晶向的表面。然而，可在源极/漏极区域214中生长定向于<111>晶向的含硅表面216。可通过诸如多面硅再生长(faceted silicon re-growth)等任何适合的硅生长技术来生长含硅表面216。
下文根据如图2A中所绘示的基板202的实施例继续方法100，其中第一表面204是定向于<111>晶向的含硅表面。然而，方法100也可利用在如图2B至图2C所分别绘示的含硅表面212或216的实施例。
接下来，在104，如图2D所图示，第一层218可沉积在含硅表面204上。第一层218包括第一III族或第一V族元素中的至少一者。举例而言，可基于诸如在所使用的温度和压力环境下获得含硅表面204的良好覆盖率的能力、待制造装置的电性需求、接续第一层218的第二层(如，下文所讨论的第二层222)的成分等一种或更多种因素或其它合适的因素，来选择III族或V族元素。举例而言，第一III族和第一V族元素可分别为包括在元素周期表上的III族和V族中的任何适合元素。
可通过诸如减压化学气相沉积(CVD)等任何适合的沉积方法，或任何其它适合的沉积方法，来沉积第一层218。举例而言，可自一种或更多种III族或V族源材料沉积第一层218。范例III族和V族源材料可包括叔丁基磷、叔丁基砷、三乙基锑、三甲基锑、三乙基镓、三甲基镓、三乙基铟、三甲基铟、氯化铟、氯化镓、三甲基铝或类似材料。举例而言，一种或更多种III族或V族源材料可处在任何适合的状态，如可能分别被升华或蒸发的固态或液态，或处在气态。举例而言，源材料可以是金属有机前驱物或类似物。
第一层218可包含第一III族元素或第一V族元素中的至少一者的一个或数个单层。举例而言，在某些实施例中，可仅使用第一III族元素或第一V族元素中之一。举例而言，第一III族或V族元素的选择可基于上文所讨论的准则。或者，第一层218可包含交替的第一III族元素和第一V族元素的单层。举例而言，例如当在如上文所讨论的准则下，第一III族元素与第一V族元素皆无法提供相对于另一者来说为显著的优势时，或为了对将设置在第一层218顶部的第二层(如，下文所讨论的第二层222)提供更好的成核表面时，或在类似状况时，可利用交替的单层。
可在第一温度和第一压力下沉积第一层218。举例而言，第一温度和第一压力可适于使第一层218能选择性沉积在第一表面204上且使第一层218不沉积于介电层210的第二表面206上。然而，在某些实施例中，例如，取决于沉积准则、或第一III族或V族元素的特性等等，某些沉积可发生在第二表面206上。在某些实施例中，第一温度的范围可自约300至约400摄氏度。在某些实施例中，第一压力的范围可自约10至约200托尔。
在106，如图2E所图示，可在第一层218上沉积第二层222，第二层222包含第二III族元素和第二V族元素。举例而言，第二III族元素可与第一III族元素相同或不同。类似地，第二V族元素可与第一V族元素相同或不同。举例而言，例如当特定的第一III族或V族元素基于上文所讨论的准则可能较有利于形成第一层218，但特定的第二III族或V族元素可能较适用于待形成的装置(如具有较佳的电子迁移率、提供较佳的沟道应变(channel strain)等)时，第一元素可能相异于第二元素。在某些实施例中，第二层222可包含二元或三元III-V族材料中之一。当第二层222为三元材料时，第二层222可进一步包含第三III族元素或第三V族元素中的至少一者。在某些实施例中，第二层222可包含III-V族材料，该III-V族材料包含砷化物或磷化物中的至少一者。
可使用如上文所讨论用于第一层218的类似方法和源材料来沉积第二层222。可将源材料共同流入以沉积第二层222。举例而言，可在第二温度和第二压力下沉积第二层222。在本发明的某些实施例中，类似于第一温度和第一压力，第二温度和第二压力的组合可使第二层222仅选择性沉积于设置在第一表面204上的第一层218上，而不沉积于介电层210的第二表面206上。举例而言，如上文就第一层218所讨论的，可取决于第二层222的特性、第二III族和V族元素(和可选的第三III族或V族元素)的期望浓度、或第二层222的期望品质和/或性质等等，使用第一温度和第一压力进行第二层222的选择性沉积。在某些实施例中，第二温度的范围可自约300至约600摄氏度。第二温度可适于将第二层222生长成为期望III-V族材料的低缺陷密度单晶层。在某些实施例中，第二压力的范围可自约40至约400托尔。可使用任何期望的成分和/或厚度来沉积第二层222，例如，以最大化接触电阻和/或应力引起的迁移率增进或如上文所讨论的其它合适准则的效益。
在某些实施例中，例如，当无法使第二层222仅在设置于含硅表面204上的第一层218上自我选择性沉积时，可蚀刻第二层222来选择性去除第二层222的一部分224，该第二层222的一部分224被沉积在介电层210的第二表面206上，如图2F所示。举例而言，可同步或交替进行第二层222的沉积和蚀刻。举例而言，可使用蚀刻剂来蚀刻第二层222。蚀刻剂218可包含氯(Cl)或溴(Br)中的至少一者，且蚀刻剂218视情况包含氢(H)。举例而言，在某些实施例中，蚀刻剂可以是氯化氢(HCl)、溴化氢(HBr)、氯(Cl2)或溴(Br2)中的至少一者。
举例而言，且经由如上文所讨论的第二层222的自我选择性沉积或蚀刻协助的选择性沉积，图2G图示经生长至期望厚度的第二层222，其中第二层222不存在于介电层210的第二表面206上。
可在相同的处理腔室或在一系列的处理腔室中进行诸如分别图示于图2B至图2C的含硅表面212或216，和下文所讨论的沉积步骤如104和106等的方法100的实施例。举例而言，在某些实施例中，可在等离子体蚀刻腔室中进行诸如那些用于形成分别图示于图2B至图2C中的含硅表面212或216的蚀刻步骤，并接着移到一个或更多个沉积腔室进行沉积步骤，以形成表面212或216和/或第一和第二层218、222。视情况，在蚀刻与沉积工艺之间，基板202可被送至清洁设备，如那些经配置用于湿法或干法清洁工艺的设备。用于实现本发明的方法的至少某些态样的一种合适设备于下文讨论并图示于图3中。
图3是根据本发明的实施例的适于实现本文所述的用于形成III-V族层的方法的设备300的示意图。EpiTM300mm反应器或300mm xGenTM腔室(皆可获自加州圣克拉拉市的应用材料公司(Applied Materials,Inc.,of Santa Clara,California))可适于制作并使用本文所述的实施例。也可根据本文的教导修改来自应用材料公司或其它制造商的其它腔室。
处理腔室302具有基板支撑件308，基板支撑件308可为设置于处理腔室302内部的旋转基板支撑件。热源306被设置为面向基板支撑件308的一侧。或者，热源可埋入基板支撑件308。如于2007年2月6日核准，名称为“Methodfor forming a high quality low temperature silicon nitride film(用于形成高质量低温度的氮化硅膜拜的方法)”的共同受让的美国专利第7,172,792号所述的具有经加热的基板支撑件的腔室，可适用于建立本文所述的设备，并实现本文所述的方法。如于2008年3月27日公开，名称为“Modular CVD Epi300mmReactor(模块化CVD Epi300mm反应器)”的共同受让的美国专利公开第2008/0072820号所述的具有灯泡加热模块的腔室，也可适用于建立本文所述的设备，并实现本文所述的方法。处理腔室302可具有喷淋头304供气体进入腔室。替代或组合，气体可经由侧进口320提供至处理腔室，所述侧进口320耦接腔室302的侧壁360。
供给系统(feed system)328可经由多个导管耦接至腔室302，所述供给系统328包括化学输送系统310和金属前驱物接触腔室312。第一导管322和第二导管324可将供给系统328耦接至可选的喷淋头304。喷淋头304可以是双路径(dual-pathway)喷淋头，以防止前驱物在进入腔室302之前混合。范例双路径喷淋头描述于2006年1月10日核准，名称为“Gas distribution showerheadfor semiconductor processing(用于半导体处理的气体分布喷淋头)”的共同受让的美国专利第6,983,892号中。
替代地或额外地，可通过提供第一和第二横向流(cross-flow)气体导管316和318至侧进入点320，来实现横向流气体注入(cross-flow gas injection)。横向流注入配置的一个实例描述于美国专利第6,500,734号中。设备300可包括喷淋头配置和横向流注入配置二者，或仅含有其中一种或另一种配置。
化学输送系统310视情况以载气(如氮(N2)和/或氢(H2))将III族或V族前驱物输送至腔室302。化学输送系统310也可将沉积或选择性控制物种输送至腔室302。化学输送系统310可包括液态或气态源和控制件(未绘示)，所述液态或气态源和控制件可被配置于气体面板中。
接触腔室312可由导管314耦接至侧进入点320或喷淋头304，导管314被设置为将金属前驱物携至腔室302。可将导管314、316和322加热至约50℃与约200℃之间的温度，以控制或避免金属前驱物在导管中凝结。接触腔室312典型含有固态金属或金属卤化物结晶的床。金属卤化物结晶可被升华为载气并通过气体供给导管362和364中之一或二者提供。固态金属可与通过气体供给导管362和364中之一或二者所提供的卤素气体源接触。在一个实施例中，可通过第一气体供给导管362提供卤素气体源，而可通过第二气体供给导管364提供载气。无论是用于升华或反应的气体皆可能流经粉末化的金属或金属卤化物流体化床，以增进接触。可使用筛网粗滤器(mesh strainer)或过滤器来避免粒子被挟带进入腔室302。或者，气体可流过固定的固态金属或金属卤化物床。
排放系统330耦接至腔室302。排放系统330可在任何方便位置处耦接腔室，方便位置可取决于气体进入腔室的位置。关于气体通过喷淋头304进入，排放系统可例如，由一或多个进口(portal)或通过环形开口耦接腔室的底壁，并位在热源306周围。在某些实施例中，可将环状岐管设置在接近基板支撑件的边缘处，并可将环状岐管耦接排放系统330。关于横向流实施例，排放系统330可耦接与侧进入点320相对的腔室的侧壁。
排放导管340经由节流阀366将排放盖332耦接至真空泵352。护套368可自排放盖332至真空泵352的入口350环绕排放导管340和节流阀366。护套368容许对排放导管340的热控制，以避免排放物种在管线中凝结。任何加热介质，如蒸气，或热空气、水，或其它热流体可被用于将排放导管维持在排放气体的露点(dew point)以上的温度。或者，护套可包括电阻加热元件(如，电毯)。若有需要的话，可由阀338将凝结阱(condensation trap)336耦接至排放导管340，以进一步增进对排放系统330中的任何凝结物的捕捉。真空泵352通过减量导管(abatement conduit)354布线(pay off)至减量系统356，通常不会加热减量导管354或为减量导管354设置护套，且被清洁的气体于358排放。为了近一步减少排放导管340中的潮湿和成核反应，可以石英或以惰性聚合物材料涂布排放导管340。
可由活性源334将等离子体或紫外线活化的清洁剂耦接进入排放系统330，活化源334可耦接微波或RF腔室，以产生活性清洁物种。清洁气体管线326可自化学输送系统310将清洁气体提供至排放导管340，且若需要的话通过活性源334进行。用于清洁的活性物种的使用使清洁能在降低的温度下进行。
用于清洁进行本文所述的方法的腔室(如腔室302)的方法可包括：将卤素气体提供至腔室，将残留物转化成挥发性卤化物。在清洁期间，腔室的温度典型维持在低于约600℃，且金属沉积物被转化为MClx。卤素气体可以是氯气、氟气、HCl或HF。可加热腔室达到不需要单独加热排放导管的程度，特别是若排放导管被绝缘时。或者，若需要的话，可将腔室温度维持在低于约400℃，并加热排放导管340以避免凝结。
可提供控制器370并将控制器370耦接设备300的多个部件，以控制所述部件的运作。控制器370包括中央处理单元(CPU)372、存储器374和支持电路376。控制器370可直接控制设备300，或经由与特定处理腔室和/或支撑系统部件相关的电脑(或控制器)来控制设备300。控制器370可以是任何形式的通用计算机处理器之一，通用计算机处理器可用于供控制多种腔室和子处理器所用的工业设定中。控制器370的存储器或计算机可读介质374可以是诸如本地或远程的随机存取存储器(random access memory；RAM)、只读存储器(readonly memory；ROM)、软盘、硬碟、光存储介质(如，光碟(compact disc)或数字视频光碟(digital video disc))、闪存驱动器(flash drive)或任何其它形式的数字存储器等容易获得的存储器中之一或更多者。支持电路376耦接CPU372，以传统的方式支持处理器。这些电路包括高速缓存、电源供应器、时钟电路、输入/输出电路、子系统和类似者。如本文所述的本发明的方法可存储于存储器374中作为软件例行程序，软件例行程序可被执行或调用以用本文所述的方式控制处理腔室300的操作。也可由第二CPU(未绘示)存储和/或执行软件例行程序，第二CPU位于受CPU372控制的硬件的远端。
尽管前述内容涉及本发明的实施例，但在不背离本发明的基本范围下可设计出本发明的其它和进一步实施例。

Claims (13)

1.一种将III-V族层沉积在基板上的方法，所述方法包括下列步骤：
在范围自约300摄氏度至约400摄氏度的第一温度下，将第一层沉积在含硅表面上，所述第一层包含第一III族元素或第一V族元素中的至少一者，所述含硅表面定向于<111>晶向；和
在范围自约300摄氏度至约600摄氏度的第二温度下，将第二层沉积于所述第一层顶部，所述第二层包含第二III族元素和第二V族元素。
2.如权利要求1所述的方法，其中所述第一III族元素与所述第二III族元素相同。
3.如权利要求1所述的方法，其中所述第一V族元素与所述第二V族元素相同。
4.如权利要求1至3中任一项所述的方法，进一步包括下列步骤：
蚀刻含硅基板，所述含硅基板具有定向于所述<111>晶向以外的晶向的表面，直到到达具有所述<111>晶向的所述含硅表面为止。
5.如权利要求1至3中任一项所述的方法，进一步包括下列步骤：
蚀刻含硅基板，所述含硅基板具有定向于所述<111>晶向以外的晶向的表面，以在所述含硅基板中蚀刻出源极/漏极区域；和
在蚀刻出的所述源极/漏极区域中生长具有所述<111>晶向的所述含硅表面。
6.如权利要求1至3中任一项所述的方法，其中所述第二层进一步包含第三III族元素或第三V族元素中的至少一者。
7.如权利要求1至3中任一项所述的方法，其中所述第二层包含二元III-V族材料或三元III-V族材料中之一。
8.如权利要求1至3中任一项所述的方法，其中所述第一V族元素和所述第二V族元素包含砷化物或磷化物中的至少一者。
9.如权利要求1至3中任一项所述的方法，进一步包括下列步骤：
蚀刻所述第二层以选择性去除沉积于介电层的第二表面上的所述第二层的一部分，所述介电层被设置为邻近所述含硅表面。
10.如权利要求9所述的方法，其中沉积所述第二层的步骤和蚀刻所述第二层的步骤同步进行。
11.如权利要求9所述的方法，其中使用蚀刻剂蚀刻所述第二层，所述蚀刻剂包含氯(Cl)或溴(Br)中的至少一者。
12.如权利要求1至3中任一项所述的方法，其中所述III族和V族源材料包括下列材料中之一或更多者：叔丁基磷、叔丁基砷、三乙基锑、三甲基锑、三乙基镓、三甲基镓、三乙基铟、三甲基铟、氯化铟、氯化镓、或三甲基铝。
13.一种计算机可读介质，所述计算机可读介质具有存储在上面的指令，当执行所述指令时能在一个或更多个处理腔室中进行如权利要求1至12中任一项所述的将III-V族层沉积在基板上的方法。
CN201380004957.7A 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法 Active CN104040706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710569349.0A CN107507763A (zh) 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261586184P 2012-01-13 2012-01-13
US61/586,184 2012-01-13
US13/736,504 2013-01-08
US13/736,504 US9299560B2 (en) 2012-01-13 2013-01-08 Methods for depositing group III-V layers on substrates
PCT/US2013/020804 WO2013106411A1 (en) 2012-01-13 2013-01-09 Methods for depositing group iii-v layers on substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710569349.0A Division CN107507763A (zh) 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法

Publications (2)

Publication Number Publication Date
CN104040706A true CN104040706A (zh) 2014-09-10
CN104040706B CN104040706B (zh) 2017-08-08

Family

ID=48780254

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710569349.0A Pending CN107507763A (zh) 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法
CN201380004957.7A Active CN104040706B (zh) 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710569349.0A Pending CN107507763A (zh) 2012-01-13 2013-01-09 在基板上沉积iii‑v族层的方法

Country Status (6)

Country Link
US (1) US9299560B2 (zh)
JP (1) JP6109852B2 (zh)
KR (1) KR101703017B1 (zh)
CN (2) CN107507763A (zh)
TW (1) TWI566277B (zh)
WO (1) WO2013106411A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560527A (zh) * 2015-10-02 2017-04-12 Asm Ip控股有限公司 用于气相沉积的三叔丁基铝反应剂

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
KR102528559B1 (ko) * 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
JP6769486B2 (ja) 2016-08-31 2020-10-14 富士通株式会社 半導体結晶基板の製造方法、赤外線検出装置の製造方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP7099398B2 (ja) * 2019-04-18 2022-07-12 株式会社Sumco 気相成長方法及び気相成長装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026392A1 (en) * 2001-12-21 2005-02-03 Holger Jurgensen Method for depositing III-V semiconductor layers on a non-III-V substrate
US20100163931A1 (en) * 2006-03-20 2010-07-01 Kanagawa Academy Of Science And Technology Group iii-v nitride layer and method for producing the same
WO2011032546A1 (de) * 2009-09-20 2011-03-24 Otto-Von-Guericke-Universität Magdeburg Semipolare wurtzitische gruppe-iii-nitrid basierte halbleiterschichten und darauf basierende halbleiterbauelemente
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process
CN102280469A (zh) * 2010-06-11 2011-12-14 台湾积体电路制造股份有限公司 硅表面上ⅲ-v化合物半导体的外延生长

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265814A (ja) * 1985-05-20 1986-11-25 Nec Corp 化合物半導体装置の製造方法
JP2680310B2 (ja) * 1987-06-30 1997-11-19 株式会社東芝 半導体素子の製造方法
JPH0822800B2 (ja) * 1989-02-21 1996-03-06 日本電気株式会社 ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法
JP2760576B2 (ja) * 1989-06-15 1998-06-04 株式会社東芝 半導体装置
JP2557546B2 (ja) * 1990-03-30 1996-11-27 三菱電機株式会社 半導体装置の製造方法
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JP3098773B2 (ja) * 1991-03-18 2000-10-16 トラスティーズ・オブ・ボストン・ユニバーシティ 高絶縁性単結晶窒化ガリウム薄膜の作製及びドープ方法
JP3078927B2 (ja) * 1992-06-29 2000-08-21 富士通株式会社 化合物半導体薄膜の成長方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JPH08167576A (ja) * 1994-12-14 1996-06-25 Fujitsu Ltd ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JP3349316B2 (ja) * 1995-12-05 2002-11-25 古河電気工業株式会社 エピタキシャル成長方法
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
JP2000164515A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 化合物半導体基板およびその形成方法
JP2000269142A (ja) * 1999-03-17 2000-09-29 Sony Corp 窒化ガリウムエピタキシャル層の形成方法及び発光素子
JP2000311903A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 化合物半導体基板およびその製造方法
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
DE10219223A1 (de) * 2001-12-21 2003-07-17 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007194337A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置およびその製造方法
US7355254B2 (en) 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026392A1 (en) * 2001-12-21 2005-02-03 Holger Jurgensen Method for depositing III-V semiconductor layers on a non-III-V substrate
US20100163931A1 (en) * 2006-03-20 2010-07-01 Kanagawa Academy Of Science And Technology Group iii-v nitride layer and method for producing the same
WO2011032546A1 (de) * 2009-09-20 2011-03-24 Otto-Von-Guericke-Universität Magdeburg Semipolare wurtzitische gruppe-iii-nitrid basierte halbleiterschichten und darauf basierende halbleiterbauelemente
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process
CN102280469A (zh) * 2010-06-11 2011-12-14 台湾积体电路制造股份有限公司 硅表面上ⅲ-v化合物半导体的外延生长

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560527A (zh) * 2015-10-02 2017-04-12 Asm Ip控股有限公司 用于气相沉积的三叔丁基铝反应剂
CN106560527B (zh) * 2015-10-02 2019-12-24 Asm Ip控股有限公司 用于气相沉积的三叔丁基铝反应剂

Also Published As

Publication number Publication date
JP6109852B2 (ja) 2017-04-05
WO2013106411A1 (en) 2013-07-18
US20130183815A1 (en) 2013-07-18
TWI566277B (zh) 2017-01-11
CN104040706B (zh) 2017-08-08
KR20140113724A (ko) 2014-09-24
US9299560B2 (en) 2016-03-29
JP2015512139A (ja) 2015-04-23
KR101703017B1 (ko) 2017-02-06
CN107507763A (zh) 2017-12-22
TW201331989A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
US20230036426A1 (en) Method and apparatus for low temperature selective epitaxy in a deep trench
CN104040706A (zh) 在基板上沉积iii-v族层的方法
US8741778B2 (en) Uniform dry etch in two stages
US8475674B2 (en) High-temperature selective dry etch having reduced post-etch solid residue
US8435902B2 (en) Invertable pattern loading with dry etch
US8298887B2 (en) High mobility monolithic p-i-n diodes
US20130183814A1 (en) Method of depositing a silicon germanium tin layer on a substrate
US10163656B2 (en) Methods for dry etching cobalt metal using fluorine radicals
KR101801696B1 (ko) 감소된 계면 오염을 갖는 층들의 증착 방법
JP2010219494A (ja) 縦型熱処理装置及び熱処理方法
US9305796B2 (en) Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber
JP2010533796A (ja) 圧力制御された遠隔プラズマ源による洗浄率の改善
US11605544B2 (en) Methods and systems for cleaning high aspect ratio structures
TW202343548A (zh) 用於cmos裝置的觸點形成處理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant