TW201331989A - 在基板上沉積ｉｉｉ－ｖ族層的方法 - Google Patents

在基板上沉積ｉｉｉ－ｖ族層的方法 Download PDF

Info

Publication number
TW201331989A
TW201331989A TW102100950A TW102100950A TW201331989A TW 201331989 A TW201331989 A TW 201331989A TW 102100950 A TW102100950 A TW 102100950A TW 102100950 A TW102100950 A TW 102100950A TW 201331989 A TW201331989 A TW 201331989A
Authority
TW
Taiwan
Prior art keywords
layer
group
germanium
etching
group iii
Prior art date
Application number
TW102100950A
Other languages
English (en)
Other versions
TWI566277B (zh
Inventor
Errol Antonio C Sanchez
Yi-Chiau Huang
Xin-Yu Bao
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201331989A publication Critical patent/TW201331989A/zh
Application granted granted Critical
Publication of TWI566277B publication Critical patent/TWI566277B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本文揭露了用於將III-V族層沉積於基板上之方法。在某些實施例中，一種方法包括下列步驟：在範圍自約300攝氏度至約400攝氏度之第一溫度下，將第一層沉積於含矽表面上，該第一層包含第一III族元素或第一V族元素中之至少一者，該含矽表面定向於<111>晶向；以及在範圍自約300攝氏度至約600攝氏度之第二溫度下，將第二層沉積於該第一層頂部，該第二層包含第二III族元素及第二V族元素。

Description

在基板上沉積III-V族層的方法
本發明的實施例一般關於將層沉積於基板上的方法，且更特別地，關於沉積包含III族及V族元素之層的方法。
由於III-V族材料具有低接觸電阻，且具有作為矽基元件(silicon-based device)中用於增進遷移率之應力源的功能，III-V族材料可有利於矽基元件的某些應用，例如，作為源極/汲極材料等。不幸地，本案發明人已觀察到，用於將III-V族材料沉積於矽(Si)基板上的製程常會導致不良的材料品質。
因此，本案發明人提供將III-V族材料沉積於矽基板上之改良方法。
本文揭露了將III-V族層沉積於基板上的方法。在某些實施例中，一種方法包括下列步驟：在範圍自約300攝氏度至約400攝氏度之第一溫度下，將第一層沉積於含矽表面上，第一層包含第一III族元素或第一V族元素中之至少一 者，含矽表面定向於<111>晶向；以及在範圍自約300攝氏度至約600攝氏度之第二溫度下，將第二層沉積於第一層頂部，第二層包含第二III族元素及第二V族元素。
在某些實施例中，可提供電腦可讀取媒體具有多個指令儲存於電腦可讀取媒體上，當執行該等指令時能於處理腔室中進行將III-V族層沉積於基板上的方法。該方法可包括任何本文所述的方法。
本發明的其它及進一步之實施例描述於下文。
100‧‧‧方法
102~106‧‧‧步驟
202‧‧‧基板
204‧‧‧第一表面
206‧‧‧第二表面
208‧‧‧含矽基板
210‧‧‧介電層
212‧‧‧含矽表面
214‧‧‧源極/汲極區域
216‧‧‧含矽表面
218‧‧‧第一層
222‧‧‧第二層
224‧‧‧部分
300‧‧‧設備
302‧‧‧處理腔室
304‧‧‧可選的噴淋頭
306‧‧‧熱源
308‧‧‧基板支撐件
310‧‧‧化學輸送系統
312‧‧‧前驅物接觸腔室
314‧‧‧導管
316‧‧‧第一交叉流氣體導管
318‧‧‧第二交叉流氣體導管
320‧‧‧側進入點
322‧‧‧第一導管
324‧‧‧第二導管
326‧‧‧清潔氣體管線
328‧‧‧供給系統
330‧‧‧排放系統
332‧‧‧排放蓋
334‧‧‧活性源
336‧‧‧凝結阱
338‧‧‧閥
340‧‧‧排放導管
350‧‧‧入口
352‧‧‧真空泵
354‧‧‧減量導管
356‧‧‧減量系統
358‧‧‧被清潔之氣體排放處
360‧‧‧側壁
362‧‧‧氣體供給導管
364‧‧‧氣體供給導管
366‧‧‧節流閥
368‧‧‧護套
370‧‧‧控制器
372‧‧‧中央處理單元
374‧‧‧記憶體
376‧‧‧支援電路
可藉由參照描繪於隨附圖式中之本發明的說明性實施例，而瞭解以上所簡述且更詳細於下文中討論之本發明的實施例。然而，應注意的是，隨附圖式僅為說明本發明之典型實施例，而非用於限制本發明之範疇，本發明亦允許其它等效實施例。
第1圖描繪根據本發明的某些實施例的將III-V族層沉積於基板上之方法的流程圖。
第2A至2G圖描繪根據本發明的某些實施例的於基板上製造III-V族層的各階段。
第3圖描繪根據本發明的某些實施例的用於在基板上沉積層的設備。
為方便瞭解，在可能情況下已使用相同元件符號以指出諸圖所共有之相同元件。圖式並非按比例繪製，且圖式可能為了清晰之故而加以簡化。可考慮將一個實施例之元件 及特徵有利地併入其它實施例，而無需進一步記載。
本文揭露了用於將III-V族層沉積於基板上的方法。本發明之方法的實施例可有利於，例如，使在可能具有與沉積的III-V族層(如含矽表面)不匹配之晶格的表面上具有改良的成核反應及材料品質。本發明之方法可進一步有利於進行自我選擇性沉積(self-selective deposition)或者蝕刻協助之選擇性沉積。以下將討論本發明之方法的其它及進一步優點。
第1圖描繪根據本發明的某些實施例的將III-V族層沉積於基板上之方法100的流程圖。以下根據在基板上製造III-V族層的階段來描述方法100，根據本發明的某些實施例的於基板上製造III-V族層的各階段圖示於第2A至2G圖中。如第2A圖所示，基板202可包括第一表面204及第二表面206。在某些實施例中，第一表面204可為設置於含矽基板208中之含矽表面。舉例而言，含矽基板208可包括鍺(Ge)、碳(C)、硼(B)、磷(P)或可與矽材料共同生長、摻雜矽材料及/或與矽材料相關的其它已知元素。
在某些實施例中，第二表面206可為介電層(如設置於含矽基板208上之介電層210)的一部分。舉例而言，介電層可包含氮化矽(SiN)、二氧化矽(SiO2)、氮氧化矽(SiON)或可用來形成介電層的其它合適材料中之一或多者。圖示於第2A圖之基板202的實施例僅為範例，且基板202可能有其它合 適的配置。舉例而言，如第2A圖所圖示，基板202可為部份形成之元件的一部分，所述元件如平面金氧半導體場效電晶體(metal-oxide-semiconductor field effects transistor；MOSFET)。然而，本文所揭露的本發明之方法也可用於其它元件，如鰭式場效電晶體(fin field effects transistors；FinFETs)或類似者。
方法100通常藉由提供定向在<111>晶向之含矽表面而始於102。含矽表面，如第一表面204可能已被定向於<111>晶向，如第2A圖所圖示。舉例而言，含矽晶圓，如含矽基板208可能已經生長而使得第一表面204定向於<111>晶向。
或者，如第2B至2C圖所圖示，可透過如下文所討論之蝕刻及/或額外製程，來形成定向於<111>晶向之含矽表面。舉例而言，如第2B圖所圖示，在某些實施例中，第一表面204可定向於<111>晶向以外的晶向，且含矽基板208可被蝕刻直到達成含矽表面212為止。舉例而言，如第2B圖所圖示，含矽表面212可為在介電層210的兩側蝕刻進入含矽基板208的第一表面204之源極/汲極區域214的一部分。可利用任何適合的蝕刻製程，如濕式或乾式蝕刻方法、電漿輔助蝕刻方法等。舉例而言，在某些實施例中，可使用諸如熱氯氣(Cl2)蝕刻等乾式蝕刻方法。典型地，可在約750攝氏度或更低(例如，在某些實施例中，範圍自約50至約500攝氏度)的溫度下，進行與本文所揭露之本發明的方法相關的蝕刻製程。在某些應用中，以上所指定的蝕刻製程溫度可能是必需 的，例如，以防止矽在源極/汲極區域214蝕刻時回流。
由於結晶平面的本性使然，含矽表面212(如，定向於<111>晶向之表面)將相應於第一表面204的已知定向形成特定角度。因此可藉由諸如x射線繞射、電子繞射等任何適合的結晶分析技術來改變含矽表面212的形成。
或者，如第2C圖所圖示，且非蝕刻直到含矽表面212定向於<111>晶向達成為止，含矽基板208可經蝕刻而形成源極/汲極區域214，該含矽基板208具有定向於<111>晶向以外的晶向之第一表面204。舉例而言，於第2C圖中，源極/汲極區域214可不具有定向於<111>晶向的表面。然而，可於源極/汲極區域214中生長定向於<111>晶向的含矽表面216。可藉由諸如多面矽再生長(faceted silicon re-growth)等任何適合的矽生長技術來生長含矽表面216。
下文根據如第2A圖中所繪示之基板202的實施例繼續方法100，其中第一表面204為定向於<111>晶向之含矽表面。然而，方法100也可利用在如第2B至2C圖所分別繪示之含矽表面212或216的實施例。
接下來，於104，如第2D圖所圖示，第一層218可沉積於含矽表面204上。第一層218包括第一III族或第一V族元素中之至少一者。舉例而言，可基於諸如在所使用的溫度及壓力環境下達成含矽表面204的良好覆蓋率之能力、待製造元件之電性需求、接續第一層218之第二層(如，下文所討論之第二層222)的成分等一或多種因素或其它合適的因素，來選擇III族或V族元素。舉例而言，第一III族及第一 V族元素可分別為包括在元素週期表上之III族及V族中的任何適合元素。
可藉由諸如減壓化學氣相沉積(CVD)等任何適合的沉積方法，或任何其它適合的沉積方法，來沉積第一層218。舉例而言，可自一或多種III族或V族源材料沉積第一層218。範例III族及V族源材料可包括第三丁基磷、第三丁基砷、三乙基銻、三甲基銻、三乙基鎵、三甲基鎵、三乙基銦、三甲基銦、氯化銦、氯化鎵、三甲基鋁等材料。舉例而言，一或多種III族或V族源材料可處在任何適合的狀態，如可能分別被昇華或蒸發之固態或液態，或處在氣態。舉例而言，源材料可為金屬有機前驅物等。
第一層218可包含第一III族元素或第一V族元素中之至少一者的一個或數個單層。舉例而言，在某些實施例中，可僅使用第一III族元素或第一V族元素中之一者。舉例而言，第一III族或V族元素的選擇可基於上文所討論的準則。或者，第一層218可包含交替的第一III族元素及第一V族元素的單層。舉例而言，例如當在如上文所討論的準則下，第一III族元素與第一V族元素皆無法提供相對於另一者來說為顯著的優勢時，或為了對將設置於第一層218頂部之第二層(如，下文所討論之第二層222)提供更好的成核表面時，或在類似狀況時，可利用交替的單層。
可於第一溫度及第一壓力下沉積第一層218。舉例而言，第一溫度及第一壓力可適於使第一層218能選擇性沉積於第一表面204上且使第一層218不沉積於介電層210的 第二表面206上。然而，在某些實施例中，例如，取決於沉積準則、第一III族或V族元素的特性等等，某些沉積可發生於第二表面206上。在某些實施例中，第一溫度的範圍可自約300至約400攝氏度。在某些實施例中，第一壓力的範圍可自約10至約200托耳。
於106，如第2E圖所圖示，可於第一層218上沉積第二層222，第二層222包含第二III族元素及第二V族元素。舉例而言，第二III族元素可與第一III族元素相同或不同。類似地，第二V族元素可與第一V族元素相同或不同。舉例而言，例如當特定的第一III族或V族元素基於上文所討論的準則可能較有利於形成第一層218，但特定的第二III族或V族元素可能較適用於待形成之元件(如具有較佳的電子遷移率、提供較佳的通道應變(channel strain)等)時，第一元素可能相異於第二元素。在某些實施例中，第二層222可包含二元或三元III-V族材料中之一。當第二層222為三元材料時，第二層222可進一步包含第三III族元素或第三V族元素中之至少一者。在某些實施例中，第二層222可包含III-V族材料，該III-V族材料包含砷化物或磷化物中之至少一者。
可使用如上文所討論用於第一層218之類似方法及源材料來沉積第二層222。可將源材料共同流入以沉積第二層222。舉例而言，可於第二溫度及第二壓力下沉積第二層222。在本發明的某些實施例中，類似於第一溫度及第一壓力，第二溫度及第二壓力的組合可使第二層222僅選擇性沉積於設置在第一表面204上之第一層218上，而不沉積於介電層210 的第二表面206上。舉例而言，如上文就第一層218所討論的，可取決於第二層222的特性、第二III族及V族元素(及可選的第三III族或V族元素)的期望濃度、第二層222的期望品質及/或性質等，使用第一溫度及第一壓力進行第二層222的選擇性沉積。在某些實施例中，第二溫度的範圍可自約300至約600攝氏度。第二溫度可適於將第二層222生長成為期望III-V族材料的低瑕疵密度單晶層。在某些實施例中，第二壓力的範圍可自約40至約400托耳。可使用任何期望的成分及/或厚度來沉積第二層222，例如，以最大化接觸電阻及/或應力引致遷移率增進或如上文所討論的其它合適準則之效益。
在某些實施例中，例如，當無法使第二層222僅在設置於含矽表面204上之第一層218上自我選擇性沉積時，可蝕刻第二層222來選擇性移除第二層222的一部分224，該第二層222被沉積在介電層210的第二表面206上，如第2F圖所示。舉例而言，可同步或交替進行第二層222的沉積及蝕刻。舉例而言，可使用蝕刻劑來蝕刻第二層222。蝕刻劑218可包含氯(Cl)或溴(Br)中之至少一者，且蝕刻劑218視情況包含氫(H)。舉例而言，在某些實施例中，蝕刻劑可為氯化氫(HCl)、溴化氫(HBr)、氯(Cl2)或溴(Br2)中之至少一者。
舉例而言，且經由如上文所討論之第二層222的自我選擇性沉積或蝕刻協助之選擇性沉積，第2G圖圖示經生長至期望厚度的第二層222，其中第二層222不存在於介電層210的第二表面206上。
可於相同的處理腔室或於一系列的處理腔室中進行諸如分別圖示於第2B至2C圖的含矽表面212或216，及下文所討論之沉積步驟如104及106等方法100的實施例。舉例而言，在某些實施例中，可於電漿蝕刻腔室中進行諸如那些用於形成分別圖示於第2B至2C圖中之含矽表面212或216的蝕刻步驟，並接著移到一或多個沉積腔室進行沉積步驟，以形成表面212或216及/或第一及第二層218、222。視情況，在蝕刻與沉積製程之間，基板202可被送至清潔設備，如那些經配置用於濕式或乾式清潔製程的設備。用於實現本發明之方法的至少某些態樣的一種合適設備於下文討論並圖示於第3圖中。
第3圖為根據本發明的實施例之適於實現本文所述之用以形成III-V族層的方法之設備300的概要圖。EpiTM 300 mm反應器或300 mm xGenTM腔室(皆可獲自加州勝大克勞拉市的應用材料股份有限公司)可適於製作並使用本文所述之實施例。也可根據本文的教示修改來自應用材料股份有限公司或其它製造商的其它腔室。
處理腔室302具有基板支撐件308，基板支撐件308可為設置於處理腔室302內部的旋轉基板支撐件。熱源306經設置而面向基板支撐件308的一側。或者，熱源可埋入基板支撐件308。如於2007年2月6日核准，名稱為「Method for forming a high quality low temperature silicon nitride film」的共同讓與之美國專利第7,172,792號所述的具有經加熱之基板支撐件的腔室，可適用於建立本文所述之設備，並實現本文 所述之方法。如於2008年3月27日公開，名稱為「Modular CVD Epi 300 mm Reactor」的共同讓與之美國專利公開第2008/0072820號所述的具有燈泡加熱模組的腔室，也可適用於建立本文所述之設備，並實現本文所述之方法。處理腔室302可具有噴淋頭304供氣體進入腔室。替代或組合，氣體可經由側進口320提供至處理腔室，側進口320耦接腔室302的側壁360。
供給系統328，包括化學輸送系統310及金屬前驅物接觸腔室312，可經由多個導管耦接至腔室302。第一導管322及第二導管324可將供給系統328耦接至可選的噴淋頭304。噴淋頭304可為雙路徑(dual-pathway)噴淋頭，以防止前驅物在進入腔室302之前混合。範例雙路徑噴淋頭描述於2006年1月10日核准，名稱為「Gas distribution showerhead for semiconductor processing」的共同讓與之美國專利第6,983,892號中。
替代地或額外地，可藉由提供第一及第二交叉流(cross-flow)氣體導管316及318至側進入點320，來實現交叉流氣體注射(cross-flow gas injection)。交叉流注射配置的一個實例描述於美國專利第6,500,734號中。設備300可含有噴淋頭配置及交叉流注射配置二者，或僅含有其中一種或另一種配置。
化學輸送系統310視情況以載氣(如氮(N2)及/或氫(H2))將III族或V族前驅物輸送至腔室302。化學輸送系統310也可將沉積或選擇性控制物種輸送至腔室302。化學輸送 系統310可包括液態或氣態源及控制件(未繪示)，液態或氣態源及控制件可被配置於氣體分配板中。
接觸腔室312可藉由導管314耦接至側進入點320或噴淋頭304，導管314經設置以將金屬前驅物攜至腔室302。可將導管314、316及322加熱至介於約50℃與約200℃之間的溫度，以控制或避免金屬前驅物於導管中凝結。接觸腔室312典型含有固態金屬或金屬鹵化物結晶的床。金屬鹵化物結晶可被昇華為載氣並透過氣體供給導管362及364中之一或二者提供。固態金屬可與透過氣體供給導管362及364中之一或二者所提供的鹵素氣體源接觸。在一個實施例中，可透過第一氣體供給導管362提供鹵素氣體源，而可透過第二氣體供給導管364提供載氣。無論是用於昇華或反應的氣體皆可能流經粉末化的金屬或金屬鹵化物流體化床，以增進接觸。可使用篩網粗濾器(mesh strainer)或過濾器來避免粒子被挾帶進入腔室302。或者，氣體可流過固定的固態金屬或金屬鹵化物床。
排放系統330耦接至腔室302。排放系統330可在任何合宜位置處耦接腔室，合宜位置可取決於氣體進入腔室的位置。就氣體透過噴淋頭304進入的情況而言，排放系統可例如，藉由一或多個進口(portal)或透過環形開口耦接腔室的底壁，並位在熱源306周圍。於某些實施例中，可將環狀岐管設置在接近基板支撐件的邊緣處，並可將環狀岐管耦接排放系統330。就交叉流實施例而言，排放系統330可耦接與側進入點320相對之腔室的側壁。
排放導管340經由節流閥366將排放蓋332耦接至真空泵352。護套368可自排放蓋332至真空泵352的入口350環繞排放導管340及節流閥366。護套368容許對排放導管340的熱控制，以避免排放物種於管線中凝結。任何加熱介質，如蒸氣，或熱空氣、水，或其它熱流體可被用於將排放導管維持在排放氣體的露點以上之溫度。或者，護套可包括阻抗式加熱元件(如，電毯)。若有需要的話，可藉由閥338將凝結阱(condensation trap)336耦接至排放導管340，以進一步增進對排放系統330中之任何凝結物的捕捉。真空泵352透過減量導管(abatement conduit)354佈線(pay off)至減量系統356，通常不會加熱減量導管354或為減量導管354設置護套，且被清潔之氣體於358排放。為了近一步減少排放導管340中的潮濕及成核反應，可以石英或以惰性聚合物材料塗佈排放導管340。
可藉由活性源334將電漿或紫外線活化的清潔劑耦接進入排放系統330，活化源334可耦接微波或RF腔室，以產生活性清潔物種。清潔氣體管線326可自化學輸送系統310將清潔氣體提供至排放導管340，且若需要的話透過活性源334進行。用於清潔之活性物種的使用使清潔能在降低的溫度下進行。
用於清潔進行本文所述之方法的腔室(如腔室302)的方法可包括：將鹵素氣體提供至腔室，將殘留物轉化成揮發性鹵化物。於清潔期間，腔室的溫度典型維持在低於約600℃，且金屬沉積物被轉化為MClx。鹵素氣體可為氯氣、 氟氣、HCl或HF。可加熱腔室達到不需要單獨加熱排放導管的程度，特別是若排放導管被絕緣時。或者，若需要的話，可將腔室溫度維持在低於約400℃，並加熱排放導管340以避免凝結。
可提供控制器370並將控制器370耦接設備300的多個部件，以控制該等部件的運作。控制器370包括中央處理單元(CPU)372、記憶體374以及支援電路376。控制器370可直接控制設備300，或透過與特定處理腔室及/或支撐系統部件相關的電腦(或控制器)來控制設備300。控制器370可為任何形式的通用電腦處理器之一，通用電腦處理器可用於供控制多種腔室及次處理器所用之工業設定中。控制器370的記憶體或電腦可讀取媒體374可為諸如本地或遠端之隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、軟碟、硬碟、光學儲存媒體(如，光碟(compact disc)或數位影音碟(digital video disc))、快閃記憶碟(flash drive)或任何其它形式的數位儲存器等容易獲得的記憶體中之一或多者。支援電路376耦接CPU 372，以習用的方式支援處理器。這類電路包括快取記憶體、電源供應、時脈電路、輸入/輸出電路及次系統等。如本文所述之本發明的方法可儲存於記憶體374中作為軟體例行程序，軟體例行程序可被執行或呼叫以用本文所述的方式控制處理腔室300的運作。也可由第二CPU(未繪示)儲存及/或執行軟體例行程序，第二CPU位在受CPU 372控制之硬體的遠端。
儘管前述內容指向本發明的實施例，但在不悖離本 發明的基本範疇下可發想出本發明的其它及進一步實施例。
100‧‧‧方法
102~106‧‧‧步驟

Claims (20)

  1. 一種將一III-V族層沉積於一基板上的方法，包含下列步驟：在範圍自約300攝氏度至約400攝氏度之一第一溫度下，將一第一層沉積於一含矽表面上，該第一層包含一第一III族元素或一第一V族元素中之至少一者，該含矽表面定向於一<111>晶向；以及在範圍自約300攝氏度至約600攝氏度之一第二溫度下，將一第二層沉積於該第一層頂部，該第二層包含一第二III族元素及一第二V族元素。
  2. 如請求項1所述之方法，其中該第一III族元素與該第二III族元素相同。
  3. 如請求項1所述之方法，其中該第一V族元素與該第二V族元素相同。
  4. 如請求項1至3中任一項所述之方法，進一步包含下列步驟：蝕刻一含矽基板，該含矽基板具有定向於該<111>晶向以外的一晶向之一表面，直到達成具有該<111>晶向之該含矽表面為止。
  5. 如請求項1至3中任一項所述之方法，進一步包含下列步 驟：蝕刻一含矽基板，該含矽基板具有定向於該<111>晶向以外的一晶向之一表面，以在該含矽基板中蝕刻出一源極/汲極區域；以及於蝕刻出之該源極/汲極區域中生長具有該<111>晶向之該含矽表面。
  6. 如請求項1至3中任一項所述之方法，其中該第二層進一步包含一第三III族元素或一第三V族元素中之至少一者。
  7. 如請求項1至3中任一項所述之方法，其中該第二層包含二元III-V族材料或三元III-V族材料中之一者。
  8. 如請求項1至3中任一項所述之方法，其中該第一V族元素及該第二V族元素包含砷化物或磷化物中之至少一者。
  9. 如請求項1至3中任一項所述之方法，進一步包含下列步驟：蝕刻該第二層以選擇性移除沉積於一介電層之一第二表面上之該第二層的一部分，該介電層經設置而鄰近該含矽表面。
  10. 如請求項9所述之方法，其中沉積該第二層之步驟及蝕刻該第二層之步驟係同步進行。
  11. 如請求項9所述之方法，其中使用一蝕刻劑蝕刻該第二層，該蝕刻劑包含氯(Cl)或溴(Br)中之至少一者。
  12. 如請求項1至3中任一項所述之方法，其中該III族及V族源材料包括下列材料中之一或多者：第三丁基磷、第三丁基砷、三乙基銻、三甲基銻、三乙基鎵、三甲基鎵、三乙基銦、三甲基銦、氯化銦、氯化鎵、或三甲基鋁。
  13. 一種電腦可讀取媒體具有多個指令儲存於該電腦可讀取媒體上，當執行該等指令時能於一或多個處理腔室中進行如請求項1至3中任一項所述之將一III-V族層沉積於一基板上的方法。
  14. 如請求項13所述之電腦可讀取媒體，其中該方法進一步包含下列步驟：蝕刻一含矽基板，該含矽基板具有定向於該<111>晶向以外的一晶向之一表面，直到達成具有該<111>晶向之該含矽表面為止。
  15. 如請求項13所述之電腦可讀取媒體，其中該方法進一步包含下列步驟： 蝕刻一含矽基板，該含矽基板具有定向於該<111>晶向以外的一晶向之一表面，以在該含矽基板中蝕刻出一源極/汲極區域；以及於蝕刻出之該源極/汲極區域中生長具有該<111>晶向之該含矽表面。
  16. 如請求項13所述之電腦可讀取媒體，其中該方法進一步包含下列步驟：以一第三III族元素或一第三V族元素中之至少一者沉積該第二層。
  17. 如請求項13所述之電腦可讀取媒體，其中該方法進一步包含下列步驟：以二元III-V族材料或三元III-V族材料中之一者沉積該第二層。
  18. 如請求項13所述之電腦可讀取媒體，其中該方法進一步包含下列步驟：蝕刻該第二層以選擇性移除沉積於一介電層之一第二表面上之該第二層的一部分，該介電層經設置而鄰近該含矽表面。
  19. 如請求項18所述之電腦可讀取媒體，其中該方法進一步包含下列步驟：同步沉積該第二層及蝕刻該第二層。
  20. 如請求項13所述之電腦可讀取媒體，其中滿足以下至少一者：該第一III族元素與該第二III族元素相同，或該第一V族元素與該第二V族元素相同。
TW102100950A 2012-01-13 2013-01-10 在基板上沉積iii-v族層的方法 TWI566277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261586184P 2012-01-13 2012-01-13
US13/736,504 US9299560B2 (en) 2012-01-13 2013-01-08 Methods for depositing group III-V layers on substrates

Publications (2)

Publication Number Publication Date
TW201331989A true TW201331989A (zh) 2013-08-01
TWI566277B TWI566277B (zh) 2017-01-11

Family

ID=48780254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100950A TWI566277B (zh) 2012-01-13 2013-01-10 在基板上沉積iii-v族層的方法

Country Status (6)

Country Link
US (1) US9299560B2 (zh)
JP (1) JP6109852B2 (zh)
KR (1) KR101703017B1 (zh)
CN (2) CN104040706B (zh)
TW (1) TWI566277B (zh)
WO (1) WO2013106411A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
US10118828B2 (en) * 2015-10-02 2018-11-06 Asm Ip Holding B.V. Tritertbutyl aluminum reactants for vapor deposition
KR102528559B1 (ko) * 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
EP3509087B1 (en) 2016-08-31 2022-02-16 Fujitsu Limited Method for producing semiconductor crystal substrate, and method for producing infrared detection device
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP7099398B2 (ja) * 2019-04-18 2022-07-12 株式会社Sumco 気相成長方法及び気相成長装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265814A (ja) * 1985-05-20 1986-11-25 Nec Corp 化合物半導体装置の製造方法
JP2680310B2 (ja) * 1987-06-30 1997-11-19 株式会社東芝 半導体素子の製造方法
JPH0822800B2 (ja) * 1989-02-21 1996-03-06 日本電気株式会社 ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法
JP2760576B2 (ja) * 1989-06-15 1998-06-04 株式会社東芝 半導体装置
JP2557546B2 (ja) * 1990-03-30 1996-11-27 三菱電機株式会社 半導体装置の製造方法
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
WO1992016966A1 (en) * 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP3078927B2 (ja) * 1992-06-29 2000-08-21 富士通株式会社 化合物半導体薄膜の成長方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JPH08167576A (ja) * 1994-12-14 1996-06-25 Fujitsu Ltd ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JP3349316B2 (ja) * 1995-12-05 2002-11-25 古河電気工業株式会社 エピタキシャル成長方法
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
JP2000164515A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 化合物半導体基板およびその形成方法
JP2000269142A (ja) * 1999-03-17 2000-09-29 Sony Corp 窒化ガリウムエピタキシャル層の形成方法及び発光素子
JP2000311903A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 化合物半導体基板およびその製造方法
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2003054929A2 (de) 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
DE10219223A1 (de) * 2001-12-21 2003-07-17 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007194337A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置およびその製造方法
JPWO2007119433A1 (ja) * 2006-03-20 2009-08-27 財団法人神奈川科学技術アカデミー Ｉｉｉ−ｖ族窒化物層およびその製造方法
US7355254B2 (en) 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
DE102009042349B4 (de) * 2009-09-20 2011-06-16 Otto-Von-Guericke-Universität Magdeburg Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8242540B2 (en) * 2010-06-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of III-V compound semiconductors on silicon surfaces

Also Published As

Publication number Publication date
US9299560B2 (en) 2016-03-29
CN107507763A (zh) 2017-12-22
JP2015512139A (ja) 2015-04-23
US20130183815A1 (en) 2013-07-18
JP6109852B2 (ja) 2017-04-05
CN104040706B (zh) 2017-08-08
TWI566277B (zh) 2017-01-11
KR20140113724A (ko) 2014-09-24
WO2013106411A1 (en) 2013-07-18
KR101703017B1 (ko) 2017-02-06
CN104040706A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
TWI566277B (zh) 在基板上沉積iii-v族層的方法
US10714331B2 (en) Method to fabricate thermally stable low K-FinFET spacer
US9159554B2 (en) Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si
TWI534863B (zh) 選擇性沉積磊晶鍺合金應力源的方法與設備
TWI721321B (zh) 於磊晶成長前預清潔基板表面之方法及設備
US20130183814A1 (en) Method of depositing a silicon germanium tin layer on a substrate
US20150140812A1 (en) Methods for dry etching cobalt metal using fluorine radicals
TWI727389B (zh) 使用自組裝單層的選擇性沉積的方法
US20150126041A1 (en) Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber
US6730355B2 (en) Chemical vapor deposition method of forming a material over at least two substrates
TWI756425B (zh) 蝕刻方法
US10094023B2 (en) Methods and apparatus for chemical vapor deposition of a cobalt layer
US6586285B1 (en) Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers
US9373502B2 (en) Structure for III-V devices on silicon
US11605544B2 (en) Methods and systems for cleaning high aspect ratio structures
JP2007234891A (ja) 基板処理装置
TW202343548A (zh) 用於cmos裝置的觸點形成處理
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法