CN102280469A - 硅表面上ⅲ-v化合物半导体的外延生长 - Google Patents

硅表面上ⅲ-v化合物半导体的外延生长 Download PDF

Info

Publication number
CN102280469A
CN102280469A CN2010102792100A CN201010279210A CN102280469A CN 102280469 A CN102280469 A CN 102280469A CN 2010102792100 A CN2010102792100 A CN 2010102792100A CN 201010279210 A CN201010279210 A CN 201010279210A CN 102280469 A CN102280469 A CN 102280469A
Authority
CN
China
Prior art keywords
silicon substrate
iii
compound semiconductor
semiconductor region
described silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102792100A
Other languages
English (en)
Other versions
CN102280469B (zh
Inventor
万幸仁
柯志欣
吴政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102280469A publication Critical patent/CN102280469A/zh
Application granted granted Critical
Publication of CN102280469B publication Critical patent/CN102280469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

一种器件包括硅衬底，以及在硅衬底之上并与其接触的Ⅲ-Ⅴ化合物半导体区域。该Ⅲ-Ⅴ化合物半导体区域与硅衬底具有U形界面，U形界面的半径小于大约1000nm。

Description

硅表面上Ⅲ-V化合物半导体的外延生长
技术领域
本公开总体上涉及集成电路器件，更具体地，涉及硅衬底上III-V化合物半导体的形成。
背景技术
金属氧化物半导体(MOS)晶体管的速度与MOS晶体管的驱动电流密切相关，该驱动电流进一步与电荷的迁移率密切相关。例如，当NMOS晶体管的沟道区域中的电子迁移率较高时，NMOS晶体管具有高驱动电流，而当PMOS晶体管的沟道区域中的空穴迁移率较高时，PMOS晶体管具有高驱动电流。
由于III族和V族元素的化合物半导体材料(下文中称为III-V化合物半导体)的高分子迁移率，其是形成晶体管的良好候选材料。因此，III-V基晶体管已经被开发出来。然而，因为难于获得大量III-V晶体，所以III-V化合物半导体薄膜需要生长在其他衬底上。由于这些衬底具有不同于III-V化合物半导体的晶格常数和热膨胀系数，因此III-V化合物半导体薄膜在不同衬底上的生长会很困难。多种方法已经被用来形成高质量III-V化合物半导体。例如，III-V化合物半导体从浅沟槽隔离区域之间的沟槽生长，以减小穿透位错的数量。
III-V化合物半导体可以以<111>表面取向形成在硅衬底上，该硅衬底被称为Si(111)衬底。已经发现，在刚刚被分成几个部分(cleave)或者蚀刻之后，Si(111)衬底可以具有1×1或者2×1重建结构(下文中各自表面被记为Si(111)：1×1表面或者Si(111)：2×1表面)。然而，Si(111)表面在大约400℃被退火之后，可以被重构以形成稳定的Si(111)：7×7表面(也就是具有7×7重建结构的Si(111)表面)。该Si(111)：7×7表面不适于生长高质量III-V化合物半导体。以往的研究已经揭示，通过在高于900℃的温度下进行退火，该Si(111)：7×7表面可以变回Si(111)：1×1表面。然而，III-V化合物半导体需要在低于900℃的温度下生长。当Si(111)衬底的温度低于生长温度时，Si(111)：1×1表面再一次变回Si(111)：7×7表面，而且所得到的III-V化合物半导体可能具有很多堆叠层错。
发明内容
根据一个方面，一种器件包括硅衬底，并且III-V化合物半导体区域位于该硅衬底之上并且与其接触。III-V化合物半导体区域与硅衬底之间具有U形界面，该U形界面的半径小于大约1000nm。
其他实施例也被公开。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1到图4是外延生长Si(001)衬底上的III-V化合物半导体区域的中间阶段的横截面图和顶视图；以及
图5到图7B是制造Si(111)衬底上的III-V化合物半导体区域的中间阶段的横截面图和顶视图。
具体实施方式
以下详细描述本发明实施例的制造和使用。然而，应该理解，本发明提供了多种可以在多种特定环境下被具体化的多种可应用发明思想。所述的特定实施例仅是示意性的，不限制于本公开的范围。
根据实施例，提供一种形成包括III族和V族元素的III-V化合物半导体的方法。示出了制造实施例的中间阶段。贯穿多个视图和示意性实施例，相似附图标记被用于标出类似元件。
根据一个实施例，图1至图4示出了外延生长III-V化合物半导体区域的中间阶段的横截面图和顶视图。参考图1，提供了衬底10，其是半导体晶片2的一部分。在一个实施例中，衬底10是Si(001)衬底，其主要表面10a具有<001>表面取向，在下文中相应的表面称为Si(001)表面。在衬底10中形成绝缘区域，比如浅沟槽隔离(STI)区域14。STI区域14的形成包括在衬底10中形成开口(当前被STI区域14填充)，并且在该开口中填充绝缘材料。虽然可以使用不同的宽度W，但是例如，STI区域14的相对侧壁之间的距离W可以小于大约1000nm。
然后，如图2A所示，蚀刻STI区域14的相对侧壁之间的衬底10的一部分，以形成沟槽18。开槽深度D1可以小于绝缘区域14的厚度D2。例如，开槽深度D1可以在大约50nm和大约500nm之间。在一个实施例中，对于衬底10的蚀刻可以采用湿蚀刻来执行，例如将氢氧化钾溶液作为蚀刻剂。因此，形成倾斜的表面20。倾斜的表面20可以基本上是直的。
图2C示出了晶片2的顶视图，其中，标明了硅衬底10的结晶取向<1-10>、<-110>、<-1-10>、和<110>。还标明了<110>和<100>凹槽。在一个实施例中，沟槽18的纵向方向平行于<1-10>和<-110>取向。可替换地，沟槽18的纵向方向平行于<-1-10>和<110>取向。
然后，如图3A所示，执行退火以对晶片2和衬底10进行退火，使得沟槽18具有U形底部。因此，表面20变成弧形，而不是图2A中所示的基本直的。在一个实施例中，U形底部的弧形的半径R小于大约1000nm。例如，在处于或者接近STI区域14的相对侧壁之间的中点的底部23处，表面20的半径R小于大约1000nm，小于大约500nm，或者甚至小于大约200nm或者100nm。而且，U形底部的上边缘24还是U形底部和STI区域14之间的接合点，并且在中点底部23和上边缘24处，半径R也可以小于大约1000nm，小于大约500nm，或者甚至小于大约200nm或者100nm。U形底部可以被分为相同高度的上半部分和下半部分。在一个实施例中，U形底部的下半部分的整体可以具有基本上一致的半径R。例如，U形底部的下半部分的不同部分的半径R之间的差小于大约10％。
退火可以是氢气退火，并且可以通过在包含氢气的环境中对衬底10进行退火，并持续一段，例如，在大约0.1分钟和大约10分钟之间，直到U形底部具有期望的轮廓。该工艺气体可以包括氢气(H2)以及其他工艺气体。如图3B所示，在氢气退火之后，衬底10的U形表面20可以包括多个小表面部分，该表面部分具有大偏角(off angle)α。
图3B示出了沟槽18中的表面20的放大部分。表面20在点23上的表面取向A可以接近于<111>取向(表面取向)，但以偏角α偏离<111>取向。可以观察到，所示出的<111>取向仅是说明性的，并且所示的可以不同。在一个实施例中，在中点23并且也遍及表面20，偏角α大于6°，并且可以大于大约12°或者大于大约20°。偏角α也可以在大约6°和大约20°之间。
在可选择的实施例中，沟槽18的U形底部通过执行各向异性蚀刻(诸如干蚀刻)而形成，继之进行各向同性蚀刻(诸如湿蚀刻)而形成。参考图2B，执行干蚀刻以形成沟槽18，其具有基本上平坦的底部19，尽管底部的角可以稍微弯曲的。可以通过激发的等离子气体来执行干蚀刻。接下来，可以执行各向同性蚀刻(诸如湿蚀刻)，以将沟槽18的底部变得光滑。形成U形底部需要适当的蚀刻剂。由此得到的结构也可以如图3A和图3B所示。在湿蚀刻期间，沟槽18的底部也可以变得光滑。
可以观察到，例如，在衬底10被分成几个部分或者蚀刻之后，紧接着，Si(111)表面可以具有1×1重构重建结构(在下文中相应表面被称为Si(111)：1×1表面)，例如，在衬底10刚刚被或者蚀刻之后。Si(111)表面可以被不期望地变为具有稳定7×7重构重建结构的表面，该表面在下文中被称为Si(111)：7×7表面。由于Si(111)：7×7表面不适于生长III-V化合物半导体，所以在晶片2上执行退火，以将Si(111)：7×7表面变回Si(111)：1×1表面。退火温度可以高于大约900℃。在一个示例性实施例中，退火温度是大约1000℃。在退火期间，工艺气体(诸如N2和AsH3)可以被引入到退火室中。退火的持续时间可以在大约1分钟和大约30分钟之间。在退火之后，在沟槽18底部的可能的Si(111)：7×7表面被转换变为Si(111)：1×1表面。
在退火之后，衬底10的温度降低到适宜外延生长III-V化合物半导体区域的温度，并且执行外延生长以在沟槽18中生长III-V化合物半导体区域30。由此形成的结构如图4所示。在一个示例性实施例中，生长温度为大约350℃，尽管也可以使用不同的生长温度。由于沟槽18中硅衬底10的表面具有大偏角，所以在降低温度的过程期间，在沟槽18底部处保持Si(111)：1×1表面，并且没有变成Si(111)：7×7表面。
再次参考图4，化合物半导体区域30可以由III-V化合物半导体材料形成，该III-V化合物半导体材料包括但不限于，GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、上述的组合、以及上述的多层。III-V化合物半导体区域30的上表面可以持平于、高于、或者低于衬底10的上表面10a。由于当外延生长开始时，保持Si(111)：1×1表面，因此改进了由此得到的III-V化合物半导体区域30的质量。
图5到图7B示出了可选择的实施例。除非特别说明，这些实施例中的参考标号代表着图1至图4中示出的实施例中的类似元件。在这些实施例中，衬底10是Si(111)衬底，其主要表面为10a。如图5所示，主要表面10a的表面取向A可以接近于<111>取向(表面取向)，其偏角为α。偏角α可以大于大约6°，大于大约12°，大于大约15°，以及甚至可以大于大约20°。而且，偏角α可以在大约12°和大约30°之间。如图5中以示意图方式示出，在一个实施例中，偏角α偏离<111>并且朝着<-1-12>取向倾斜。STI区域14形成在衬底10中。
参考图6A，沟槽18通过蚀刻衬底10在STI区域14的相对侧壁之间的部分形成。在一个实施例中，相比于其他取向上，在<111>取向上更多地使用蚀刻硅的蚀刻剂，从而形成基本平坦的底部19。因此，底部表面19具有与主要表面10a基本相同的表面取向。在一个示例性实施例中，该蚀刻剂是HCl溶液。
在可选实施例中，如图6B所示，替代在衬底10中形成STI区域14并接着使得衬底10形成凹槽，例如，使用沉积法来在衬底10的表面10a上形成介电层40。表面10a的一部分通过介电层40中的沟槽42暴露。介电层40可以由氧化硅、氮化硅等等形成。使用这种方法，该表面10a的暴露部分还具有原始表面取向。
图6C示出了图6A和图6B中所示出的结构的顶视图，其中，标记出硅衬底10的结晶取向。在一个实施例中，沟槽42/18的纵向方向平行于<-110>和<1-10>取向。可选择地，沟槽42的纵向方向平行于<11-2>和<-1-12>取向。
在图6A到图6C所示出的结构形成之后，执行退火以将衬底10的可能的Si(111)：7×7表面变为Si(111)：1×1表面。接着，工艺继续进行，以外延生长III-V化合物半导体区域30。在图7A和7B中示出典型的所得到的结构，图7A对应于图6A，图7B对应于图6B。退火和III-V化合物半导体区域30的形成基本上与图1至图4中所示的实施例中的相同，因此在这里不再重复说明。此外，因为衬底10具有带有大偏角的Si(111)表面，当温度从超过900℃降低到用于外延生长的生长温度时，可以保持Si(111)：1×1表面，并且将不会再次变回Si(111)：7×7表面。这样，改进了III-V化合物半导体区域30的质量。
在实施例中，在硅衬底上外延生长III-V化合物半导体区域之前，通过在硅衬底上执行退火，不期望的Si(111)：7×7表面变为期望的Si(111)：1×1表面，而Si(111)：1×1表面更适于生长III-V化合物半导体。而且，通过形成大偏角，可以保持由退火得到的Si(111)：1×1表面，直到生长III-V化合物半导体。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件，包括：
硅衬底；以及
在所述硅衬底之上并且与所述硅衬底接触的III-V化合物半导体区域，其中，所述III-V化合物半导体区域与硅衬底具有U形界面，所述U形界面的半径小于大约1000nm。
2.根据权利要求1所述的器件，其中，所述U形界面的下半部分的整体具有基本上一致的半径；或者
所述硅衬底是Si(001)衬底，其主要表面是Si(001)表面。
3.根据权利要求1所述的器件，其中，所述III-V化合物半导体区域的纵向方向平行于所述硅衬底的<1-10>和<-110>取向；或者
所述III-V化合物半导体区域的纵向方向平行于所述硅衬底的<-1-10>和<110>取向。
4.根据权利要求1所述的器件，进一步包括：所述硅衬底中的绝缘区域，其中，所述III-V化合物半导体区域处于所述绝缘区域的相对侧壁之间，
其中，与所述III-V化合物半导体区域接触的所述硅衬底的表面具有大于大约6°的偏角，或者与所述III-V化合物半导体区域接触的所述硅衬底的表面具有大于大约12°的偏角。
5.一种器件，包括：
硅衬底，其中，所述硅衬底的主要表面是具有大于大约6°的偏角的(111)表面；
绝缘区域，在所述硅衬底的一部分之上；以及
III-V化合物半导体区域，在所述绝缘区域的相对侧壁之间，所述III-V化合物半导体区域的底部与所述硅衬底接触。
6.根据权利要求5所述的器件，其中，所述偏角在大约12°和大约30°之间，或者
所述偏角朝着所述硅衬底的<-1-12>取向倾斜，或者
所述III-V化合物半导体区域和半导体衬底形成基本上平坦的界面。
7.根据权利要求5所述的器件，其中，所述III-V化合物半导体区域的纵向方向与所述硅衬底的<-110>和<1-10>取向平行；或者
所述III-V化合物半导体区域的纵向方向与硅衬底的<11-2>和<-1-12>取向平行。
8.一种形成器件的方法，包括：
设置硅衬底，其中，所述硅衬底的主要表面是Si(001)表面；
形成从所述主要表面延伸到所述硅衬底的绝缘区域，所述硅衬底的一部分在所述绝缘区域的相对侧壁之间；
蚀刻所述硅衬底的一部分，以形成具有U形底部的沟槽，其中，至少所述U形底部的下半部分具有基本上一致的半径；
在高于大约900℃的第一温度下将所述硅衬底退火；
将所述硅衬底的温度从所述第一温度降低到第二温度；以及
在所述第二温度下，在所述沟槽中外延生长所述III-V化合物半导体区域。
9.根据权利要求8所述的方法，其中，蚀刻所述硅衬底的一部分的步骤包括：
蚀刻所述硅衬底的一部分，以形成具有V型底部的沟槽；以及
执行氢气退火，以形成所述硅衬底的U形表面，或者
其中，蚀刻所述硅衬底的一部分的步骤包括：
执行各向异性蚀刻以蚀刻所述硅衬底的一部分，来形成具有基本上平坦的底部的沟槽；以及
执行各向同性蚀刻以进一步蚀刻所述基本上平坦的底部，以形成具有所述U形底部的沟槽。
10.根据权利要求8所述的方法，其中，暴露至所述沟槽的所述硅衬底的顶面是具有大于大约6°的偏角的<111>表面，或者暴露至所述沟槽的所述硅衬底的顶面是具有在大约12°和大约30°之间的偏角的<111>表面；或者
其中，在将所述硅衬底退火的步骤之后，所述硅衬底具有在所述沟槽中的Si(111)：1×1表面。
CN201010279210.0A 2010-06-11 2010-09-08 硅表面上ⅲ-v化合物半导体的外延生长 Active CN102280469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/813,822 2010-06-11
US12/813,822 US8242540B2 (en) 2010-06-11 2010-06-11 Epitaxial growth of III-V compound semiconductors on silicon surfaces

Publications (2)

Publication Number Publication Date
CN102280469A true CN102280469A (zh) 2011-12-14
CN102280469B CN102280469B (zh) 2013-07-24

Family

ID=45095565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010279210.0A Active CN102280469B (zh) 2010-06-11 2010-09-08 硅表面上ⅲ-v化合物半导体的外延生长

Country Status (2)

Country Link
US (1) US8242540B2 (zh)
CN (1) CN102280469B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040706A (zh) * 2012-01-13 2014-09-10 应用材料公司 在基板上沉积iii-v族层的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183134B2 (en) * 2010-10-19 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
US8823146B1 (en) * 2013-02-19 2014-09-02 Raytheon Company Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices
US9520394B1 (en) 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
US20190378952A1 (en) * 2018-06-08 2019-12-12 Alliance For Sustainable Energy, Llc Enabling low-cost iii-v/si integration through nucleation of gap on v-grooved si substrates
US11776809B2 (en) 2021-07-28 2023-10-03 International Business Machines Corporation Fabrication of a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
CN1667847A (zh) * 2004-03-10 2005-09-14 三洋电机株式会社 氮化物系半导体发光元件
CN101615646A (zh) * 2008-06-24 2009-12-30 潘晓和 三维固体发光器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635901B2 (en) * 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
CN1667847A (zh) * 2004-03-10 2005-09-14 三洋电机株式会社 氮化物系半导体发光元件
CN101615646A (zh) * 2008-06-24 2009-12-30 潘晓和 三维固体发光器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040706A (zh) * 2012-01-13 2014-09-10 应用材料公司 在基板上沉积iii-v族层的方法

Also Published As

Publication number Publication date
CN102280469B (zh) 2013-07-24
US20110304021A1 (en) 2011-12-15
US8242540B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
US20200194559A1 (en) Lattice-Mismatched Semiconductor Structures with Reduced Dislocation Defect Densities and Related Methods for Device Fabrication
US8183134B2 (en) Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
KR101622048B1 (ko) 누설이 감소된 cmos 디바이스 및 그 형성 방법
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
KR101294957B1 (ko) 에피택셜 성장을 위한 역 사다리꼴 리세스
US8609517B2 (en) MOCVD for growing III-V compound semiconductors on silicon substrates
US8338884B2 (en) Selective epitaxial growth of semiconductor materials with reduced defects
US20180151359A1 (en) Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers
US8049254B2 (en) Semiconductor device with gate-undercutting recessed region
KR101175004B1 (ko) 정렬된 나노 스케일 패턴을 이용하여 실리콘에 ⅲ-ⅴ층을 성장시키는 방법
CN102280469B (zh) 硅表面上ⅲ-v化合物半导体的外延生长
KR101622007B1 (ko) 언더컷을 갖는 반도체 스트립 및 그 형성 방법
EP1638149B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ à grille isolée à canal à hétérostructure
US20150001588A1 (en) Semiconductor device and method for manufacturing same
JP6786755B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
CN103972059A (zh) 用于在沟槽中形成半导体区的方法
US9640411B2 (en) Method for manufacturing a transistor device comprising a germanium channel material on a silicon based substrate, and associated transistor device
TWI585858B (zh) 在非平坦矽表面上之應力鬆弛緩衝層
KR100886007B1 (ko) 반도체 디바이스 구조체 제조 방법, 반도체 디바이스 구조체 형성 방법 및 반도체 디바이스 구조체
KR100629648B1 (ko) 반도체 장치 및 이의 제조 방법
US20180053662A1 (en) Texturing of silicon surface with direct-self assembly patterning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant