JP2006512748A - Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法 - Google Patents

Abstract

【課題】 シリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を沈積させ、さらに基板上でＩＩＩ−Ｖ構造部品とシリコン構造部品を組み合わせる。
【解決手段】 本発明は、厚いＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にシリコン基板に、ガス状の初期物質を反応炉の処理室に導入することによって沈積する方法に関するものである。シリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を、欠点となる格子応力を生じさせることなく沈積するため、本発明は２つのＩＩＩ−Ｖ皮膜の間に薄い中間皮膜を、低下させた成長温度で沈積することを提案している。

Description

本発明は、ＩＩＩ−Ｖ半導体皮膜、例えば砒化ガリウム、砒化アルミニウム、砒化ガリウムインジウムまたは砒化ガリウムインジウムアルミニウム燐化物を非ＩＩＩ−Ｖ基板、例えばシリコンに、ガス状の初期物質を反応炉の処理室に導入することによって沈積する方法に関するものである。

本発明によれば、ＩＩＩ−Ｖ皮膜の沈積はＭＯＣＶＤ法によって実施され、その場合初期物質としてＴＭＧ、ＴＭＩ、ＴＭＡＩ、砒素、燐またはＮＨ_３が反応炉の加熱された処理室に導入され、処理温度に加熱された基板保持器にシリコンの基板が置かれている。砒化ガリウムが砒化ガリウムに、または燐化インジウムが燐化インジウム沈積される場合と違って、ＩＩＩ−Ｖ皮膜をシリコン基板に沈積する場合は不適合が生ずる。この結果、成長した皮膜は高い欠陥密度を持っている。

一方シリコン基板はＩＩＩ−Ｖ基板よりも低価格の利点があり、シリコン構造部品の一体化に適している。皮膜の品質を改善する可能性は厚い半導体皮膜の沈積である。しかしこれは皮膜の熱的な不適合性により制約される。この熱的不適合性は、格子の応力および高い応力を受ける皮膜の連続を生じさせる。このため皮膜に割れを生ずるか、または機械的な曲がりを生ずる。

さらに別の問題はＩＩＩ−Ｖ皮膜組織、または基板のそのような皮膜組織から製作した電子的構造部品とシリコン構造部品との組合せである。特に１つの基板に光電子ＩＩＩ−Ｖ構造部品とＣＭＯＳ構造部品が組み合わされると好ましい。

本発明は、先ず本質的にシリコン基板の上に、欠点となる格子応力を生じさせることなく、厚いＩＩＩ−Ｖ半導体皮膜結晶を沈積させという課題に基づいている。

さらに本発明は、１つの基板上でＩＩＩ−Ｖ構造部品とシリコン構造部品を組み合わせるという課題に基づいている。

この課題は請求項に示す本発明によって解決され、請求項１は先ず本質的に２つのＩＩＩ‐Ｖ皮膜の間に、薄い中間皮膜を低下させた成長温度で沈積することに主眼を置いている。中間皮膜用の低減した成長温度は、できれば少なくとも１００℃、ＩＩＩ−Ｖ皮膜の成長温度より低くなければならない。さらに中間皮膜の格子常数は、ＩＩＩ−Ｖ皮膜の格子常数よりも低いことが好ましい。好ましい本発明の改善においては、それぞれがＩＩＩ−Ｖ皮膜によって分離された多数の中間皮膜が沈積される。したがって薄い中間皮膜が、何回もそれぞれのＩＩＩ−Ｖ皮膜の上に沈積される。中間皮膜は無応力で沈積されることが好ましい。中間皮膜は硼素またはシリコンを含有してもよい。中間皮膜の厚さはナノメータの範囲である。中間皮膜の間に沈積されるＩＩＩ−Ｖは相当厚くてもよい。これは数ミクロンの厚さとすることができる。シリコン基板と第１のＩＩＩ−Ｖ皮膜の間に結晶核皮膜があることが好ましく、これは同様にＩＩＩ−Ｖ材料から構成することができる。ＩＩＩ−Ｖ皮膜は低い温度で沈積した中間皮膜上では仮像的に成長する。これが応力を発生させる。圧縮応力が発生すると好ましい。圧縮応力は低温中間皮膜によって得られる。

本発明による方法は、ＩＩＩ−Ｖ皮膜間の低温皮膜の成長によって、ほぼ応力を発生しないＩＩＩ−Ｖ半導体皮膜が、（Ａｌ、Ｇａ、Ｉｎ）（Ａｓ、ＰＮ、Ｓｂ）のシステム内で成長することを可能とし、ここで低い温度は常に一般の成長温度より明確に、少なくとも１００℃低くなければならない。冷却時の引っ張り応力によって好ましい圧縮応力が発生する。燐化インジウムのシステムの場合は、これはＧａＡｓ、ＡｌＡｓ、ＡｌＩｎＡｓまたはＧａＩｎＡｌＡｓＰＮ低温皮膜によって実施できる。砒化ガリウムシステムの場合は、砒化アルミニウム、砒化硼素アルミニウムおよび砒化硼素が圧縮応力の低温皮膜として適している。しかし窒素系の材料に切り替えることもできる。

このような低温中間皮膜の沈積を繰返すことによって、熱的なもののみならず格子の不適合で発生する応力を低減し、全体としてほぼ応力のない任意の厚さの皮膜を沈積できるようになる。

導入部で述べた第２の課題は、先ず非ＩＩＩ−Ｖ基板上特にシリコン基板上に、反応炉の処理室でガス状の初期物質を導入し、ＩＩＩ−Ｖ半導体皮膜を沈積することによって解決される。このＩＩＩ−Ｖ半導体皮膜は、ＩＩＩ−Ｖ皮膜の沈積のため最適化された方向性を有する第１の基板上に沈積する。ＧａＮ皮膜の沈積のためには、特に（１１１）方向を有するシリコン基板が適している。この半導体皮膜は次の段階で、第１の基板の薄い膜とともに基板から引き離される。ともに引き離される膜の厚さは例えば５０μｍである。引き続いての処理段階で、引き離された皮膜は第１の基板の薄い膜とともに第２の基板上に塗布される。この第２の基板は（１００）方向性を有するシリコン基板である。引き離した皮膜の塗布は接着によって行うことが好ましい。この接着はマスキングの段階で行われる。本発明によれば、塗布された皮膜の横方向の範囲は、第２の基板の範囲まで除去される。この除去はエッチングによって行うことが好ましい。続いて表面を形成する（１００）シリコン結晶に、シリコン技術による皮膜のシリーズが塗布される。ＩＩＩ−Ｖ皮膜組織に隣接するこれらの皮膜は、絶縁皮膜、導電皮膜、またはｐまたはｎ添加のシリコン皮膜である。沈積されるＩＩＩ−Ｖ皮膜は窒化ガリウム皮膜が好ましい。

本発明の第１の実施例において、シリコン基板上に先ず砒化ガリウムの結晶核皮膜が沈積される。この結晶核皮膜の上に、ＭＯＣＶＤ法またはＶＰＥ法またはＭＢＥによって、沈積された高品質の砒化ガリウム皮膜に対する代表的な文献で知られる成長温度において、砒化ガリウムの緩衝皮膜の沈積が行われる。この第１のＩＩＩ−Ｖ皮膜の上に、続いて低温中間皮膜が沈積される。このため処理室内の温度すなわち基板温度は、少なくとも１００℃低下される。次に、中間皮膜の成長のために必要なガスが処理室に導入される。このガスはトリメチルアルミニウムおよび砒素、または硼素化合物であってもよい。中間皮膜はこの低下させた温度で、５ないし５０ｎｍの希望する皮膜厚さになるまで沈積される。皮膜厚さは１０ないし２０ｎｍであることが好ましい。

低温中間皮膜を沈積した後、処理室の温度を再び上昇させる。これは基板保持器を適切に加熱することによって実施される。それからさらに砒化ガリウム皮膜が仮像的に低温中間皮膜の上に沈積される。この砒化ガリウム皮膜は低温中間皮膜よりかなり厚い。その厚さは数μｍに達する。

特に厚い緩衝皮膜を得るため、上記に説明した砒化ガリウム皮膜上にさらに、同様に砒化ガリウムより小さな格子常数を持つ低温中間皮膜を沈積する。この中間皮膜の上に改めて砒化ガリウムを沈積することができる。合計するとこの方法により、僅かな変位を持つ厚い砒化ガリウム皮膜が得られる。

第２の実施例において、ＩＩＩ−Ｖ皮膜をＩＶ組織に対して横方向に隣接して塗布する方法を説明する。

格子応力を発生することなくシリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を沈積することができ、さらに基板上でＩＩＩ−Ｖ構造部品とシリコン構造部品を組み合わせることができる。

図１に（１１１）シリコン基板の部分的な断面を示す。このシリコン基板上に実施例では２つのＩＩＩ−Ｖ皮膜２、３が沈積される（図２参照）。これらの皮膜２、３は砒化ガリウム、窒化ガリウム、燐化インジウムまたは任意のその他のＩＩＩ−Ｖ組成である。

この皮膜シリーズ２、３は、薄い膜１’によって第１の基板１から引き離される。この引き離された皮膜シリーズ１’、２、３は続いて第２の基板に接着される（図４参照）。第２の基板は（１００）シリコン基板が好ましい。（１００）シリコン表面はその後の沈積、特にシリコン皮膜の沈積に最適化されている。特にこの表面の方向はＣＭＯＳ組織の沈積に最適化されている。

ＩＩＩ−Ｖに隣接してこの種の組織を配置するため、図４に示し中間生成物は例えばマスキングで実施される横方向の組織を持つ。その後接着された皮膜シリーズ１’、２、３はエッチングにより除去される。これらの皮膜シリーズの除去は第２の基板４に喰い込むまで行われ、エッチングで除去された自由な表面の範囲５は（１００）シリコン表面で、ここにＣＭＯＳ組織を沈積することができる。

開示されたすべての特徴は本発明に対し基本的なものである。従って、対応する／添付の優先書類（事前出願のコピー）の開示もまたすべて本出願の開示内に含まれるものであり、その目的のためこれらの書類の特徴もこの出願の請求事項に含まれるものである。

シリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を沈積させ、さらに基板上でＩＩＩ−Ｖ構造部品とシリコン構造部品を組み合わせるために利用できる。

ＩＩＩ−Ｖ皮膜の沈積のため最適化した（１１１）結晶方向を備えた第１の基板の図式的断面である。 その上に沈積したＩＩＩ−Ｖ皮膜を備えた基板である。 第１の基板の薄い膜とともに、基板から分離したＩＩＩ−Ｖ皮膜組織を有する基板である。 第２の基板に塗布された、前に分離した皮膜組織である。 エッチングにより横方向に造形した後の図４に対応する図である。

Claims (18)

1. 厚いＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にシリコン基板に、ガス状の初期物質を反応炉の処理室に導入することによって沈積する方法において、
   ２つのＩＩＩ−Ｖ皮膜の間に薄い中間皮膜を、低下させた成長温度で沈積することを特徴とする方法。
2. 特に、中間皮膜の成長温度をＩＩＩ−Ｖ皮膜の成長皮膜より少なくとも１００℃低くしたことを特徴とする請求項１に記載する方法。
3. 特に、中間皮膜の格子常数をＩＩＩ−Ｖ皮膜の格子常数より小さくしたことを特徴とする請求項１または２に記載する方法。
4. 特に、薄い低温中間皮膜を数回それぞれのＩＩＩ−Ｖ皮膜の上に沈積させることを特徴とする請求項１ないし３のいずれかに記載する方法。
5. 特に、中間皮膜に応力を生じさせないで沈積させることを特徴とする請求項１ないし４のいずれかに記載する方法。
6. 特に、中間皮膜は硼素を含有することを特徴とする請求項１ないし５のいずれかに記載する方法。
7. 特に、中間皮膜は窒素を含有することを特徴とする請求項１ないし６のいずれかに記載する方法。
8. 特に、中間皮膜は５ないし５０ｎｍの厚さを有し、好ましくは１０ないし２０ｎｍであることを特徴とする請求項１ないし７のいずれかに記載する方法。
9. 特に、沈積法としてＭＯＣＶＤ、ＶＰＥまたはＭＢＥを使用することを特徴とする請求項１ないし８のいずれかに記載する方法。
10. 特に、薄い中間皮膜が第１のＩＩＩ−Ｖ皮膜の直ぐ後で、第２のＩＩＩ−Ｖ皮膜の直ぐ前における本来の位置に沈積されることを特徴とする請求項１ないし９のいずれかに記載する方法。
11. 特に、ＩＩＩ−Ｖ皮膜および薄い中間皮膜が、２回以上の処理により順番に沈積されることを特徴とする請求項１ないし１０のいずれかに記載する方法。
12. 特に、厚いＩＩＩ−Ｖ半導体皮膜上に構造部品皮膜が順番に沈積されることを特徴とする請求項１ないし１１のいずれかに記載する方法。
13. 特に、構造部品皮膜のシリーズから構造部品が製作されることを特徴とする請求項１ないし１２のいずれかに記載する方法。
14. ＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にシリコン基板に、ガス状の初期物質を反応炉の処理室に導入することによって塗布する方法において、
    ＩＩＩ−Ｖ皮膜は、ＩＩＩ−Ｖ皮膜（２、３）の沈積のため最適化された方向性を有する第１の基板（１）、特に（１１１）シリコン基板の表面上に沈積され、皮膜（２、３）は第１の基板の薄い膜（１’）とともに引き離され、引き離された皮膜（２、３）は第１の基板（１）の薄い膜（１’）とともに第２の基板（４）、特に（１００）シリコン基板に塗布され、必要な場合はマスキング処理の後、塗布された皮膜（２、３）の横方向の範囲（５）は第２の基板（４）まで除去されることを特徴とする方法。
15. 特に、第１の基板（１）の薄い膜（１’）とともに引き離された皮膜（２、３）が、第２の基板（４）に接着されることを特徴とする請求項１４に記載する方法。
16. 特に、ＩＩＩ−Ｖ皮膜が窒化ガリウム、砒化ガリウムまたは燐化インジウム皮膜であることを特徴とする請求項１４または１５に記載する方法。
17. 特に、塗布された皮膜シリーズ（１’、２、３）から自由になった第２の基板（４）の範囲（５）に、絶縁皮膜、導電皮膜および／またはｐまたはｎ添加皮膜が沈積されることを特徴とする請求項１４ないし１６のいずれかに記載する方法。
18. 特に、自由になった第２の基板（４）の表面区間にＣＭＯＳ組織が塗布されることを特徴とする請求項１４ないし１６のいずれかに記載する方法。
    

Images