DE102009051520B4 - Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen Download PDF

Info

Publication number
DE102009051520B4
DE102009051520B4 DE102009051520.8A DE102009051520A DE102009051520B4 DE 102009051520 B4 DE102009051520 B4 DE 102009051520B4 DE 102009051520 A DE102009051520 A DE 102009051520A DE 102009051520 B4 DE102009051520 B4 DE 102009051520B4
Authority
DE
Germany
Prior art keywords
layer
silicon
iii
pit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009051520.8A
Other languages
English (en)
Other versions
DE102009051520A1 (de
Inventor
Gabriel Kittler
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102009051520.8A priority Critical patent/DE102009051520B4/de
Priority to US13/504,197 priority patent/US8759169B2/en
Priority to PCT/EP2010/066642 priority patent/WO2011051499A1/de
Publication of DE102009051520A1 publication Critical patent/DE102009051520A1/de
Application granted granted Critical
Publication of DE102009051520B4 publication Critical patent/DE102009051520B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung einer Siliziumhalbleiterscheibe mit III-V-Schichtstrukturen zur Integration von III-V-Halbleiterbauelementen mit Silizium-Halbleiterbauelementen unter Anwendung einer Silizium-CMOS Prozesstechnologie, mit den Verfahrensschritten – Verwenden einer SOI-Siliziumscheibe mit einem Substrat (40) und mit durch Isolationsschichten (22, 26) voneinander elektrisch isolierten Bereichen einer aktiven Siliziumschicht (42) mit einer {100}-Orientierung, wobei eine vertikal isolierende, vergrabene Isolationsschicht (22) und in horizontaler Richtung der aktiven Siliziumschicht (42) isolierende vertikale Isolationsschichten (26) vorgesehen sind; – Abdecken von nicht zu ätzenden Bereichen der aktiven Siliziumschicht (42) mit einer Ätzmaske aus einer SiO2-Schicht (29) und einer Nitridschicht (44); – Erzeugung einer Einsenkung als Ätz-Grube (43) in einem von der Ätzmaske nicht abgedeckten, elektrisch isolierten Bereich der aktiven Siliziumschicht (42), unter vollständiger Beseitigung der aktiven Siliziumschicht (42) und der vertikal isolierenden vergrabenen Isolationsschicht (22) im Bereich der Grube (43) bis auf eine Oberfläche des Substrats (40) reichend; – Herstellung einer monokristallinen III-V-Halbleiterschicht (30) in der Grube (43) durch ein MOCVD-Verfahren, wobei das Schichtwachstum nur auf einem freiliegenden Abschnitt des Substrats (40) erfolgt.

Description

  • Die Erfindung betrifft die Erzeugung von Siliziumhalbleiterscheiben (Wafer) mit strukturierten III-V-Halbleiterschichten im Rahmen der Silizium-CMOS-Prozesstechnologie, im speziellen Fall auch Gruppe-III Nitridschichten (z.B. GaN, AlN oder InN) und damit die monolithische Integration von III-V-Halbleiterbauelementen mit Siliziumhalbleiterbauelementen unter Einsatz dieser Siliziumscheiben mit der Möglichkeit einer Kombination von Si-basierter Logik und einzelnen III-V-Bauelementen für Hochvolt-, Hochleistungs- und optoelektronische Anwendungen.
  • Die reine Abscheidung bzw. Schichterzeugung von Gruppe-III Nitridschichten auf Siliziumscheiben, insbesondere mit (111)-Orientierung unter Verwendung von Pufferschichten wird in DE 102 06 750 A1 , DE 102 19 223 A1 sowie WO 2008/132204 A2 beschrieben. Dabei handelt es sich um ganzflächige Abscheidungen ohne jegliche Strukturierung und ohne Freilegung der ursprünglichen Si-Oberfläche. Die große Herausforderung des Verfahrens besteht darin, die Schichtverspannungen, auf Grund der unterschiedlichen Gitterkonstanten und -struktur, durch Verwendung geeigneter Pufferschichten zu minimieren, so dass es nicht zu Rissen in den Schichten bzw. zum Anstieg von Gitterdefekten kommt.
  • WO 2006/138378 A1 und US 2006/0284247 A1 (bzw. US 7 420 226 B2 ) zeigen eine gebondete Multischichtscheibe, um die Silizium-CMOS-Technologie mit III-V-Halbleitern auf einer Scheibe zu integrieren. Die Multischichtscheibe besteht aus einer Substratscheibe eines Materials mit hoher Wärmeleitfähigkeit (z.B. SiC oder Diamant) mit darauf befindlichen durchgängigen Schichten: einer einkristallinen Schicht (z.B. (111)-orientiertes Silizium) darauf die III-V-Schicht (z.B. AlGaN/GaN), darauf eine Passivierungsschicht (z.B. aus Nitrid), darauf eine Siliziumschicht. In einem ersten Bereich werden in der Siliziumschicht CMOS-Transistoren erzeugt, in einem zweiten Bereich wird die Siliziumschicht weggeätzt und in der tiefer liegenden freigelegten III-V-Schicht z.B. ein High Electron Mobility Transistor (HEMT) erzeugt.
  • US 2007/0105274 A1 (so auch US 2007/0105335 A1 und US 2007/0105256 A1 ) bringen auf eine Siliziumsubstratscheibe weitere monokristalline Halbleiter- und Isolatorschichten auf. Diese Multischichtscheibe wird durch Bonden hergestellt. Es werden auch Strukturen gezeigt bei denen sich an der Oberfläche in unterschiedlichen Regionen unterschiedliche Halbleitermaterialien befinden. Als Beispiel sei die dortige 8 genannt bei der eine Multischichtscheibe an der Oberfläche aus Siliziumbereichen und aus monokristallinen Halbleiterbereichen besteht die durch Isolatorschichten voneinander getrennt sind. In der dortigen 9 wird ein Herstellungsverfahren beschrieben, das als Ausgangsscheibe zunächst eine Multischichtscheibe zugrunde legt, anschließend in einem ersten Bereich Silizium-Bauelemente (allerdings nur sogen. Front-end-Schritte d.h. Prozessschritte bis zur Kontaktebene ohne Metallisierung) erzeugt, danach in einem zweiten Bereich in die Tiefe ätzt bis auf eine kristalline Halbleiterschicht und die erzeugte Vertiefung durch eine epitaktisch gewachsene monokristalline Halbleiterschicht wieder auffüllt. Es schließen sich die front-end-Prozessschritte für Strukturen in der monokristallinen Halbleiterschicht und die back-end-Schritte (d.h. Herstellung der Metallisierung) an.
  • Aus US 2007/0105274 A1 , wurde die dortige 8 als Stand der Technik in unsere Beschreibung als 1 übernommen. Die dort gezeigte Halbleiteranordnung als Struktur besteht aus zwei Bereichen 18 und 19 und benutzt eine Mehrschichtscheibe als Ausgangsmaterial. Der erste Bereich 18 besteht aus einer einkristallinen Siliziumschicht 14, die über einer Isolationsschicht 13 abgeschieden wurde. Unterhalb der Isolationsschicht 13 liegt eine monokristalline Halbleiterschicht 12 (bestehend aus einer Germanium und / oder Silizium-Germaniumschicht) sowie eine Siliziumsubstratschicht 11. Der zweite Bereich 19 besteht aus einer zweiten einkristallinen Halbleiterschicht 16 und 17 die mindestens auf einem Teil der einkristallinen Halbleiterschicht 12 liegt. Die beiden Bereiche 18 und 19 sind durch eine Isolationsschicht 15 (Oxid, Nitrid oder Kombination davon) voneinander isoliert.
  • US 2007/0181977 A1 betrifft ein Verfahren zur Herstellung einer Siliziumhalbleiterscheibe mit III-V-Schichtstrukturen zur Integration von III-V-Halbleiterbauelementen mit Siliziumhalbleiterbauelementen bei Anwendung einer Silizium-CMOS-Prozesstechnologie, bei dem zur Erzeugung von Gruben bestimmte, nicht zu ätzende Bereiche der aktiven Siliziumschicht mit einer Ätzpassivierungsschicht abgedeckt werden. In den Gruben wird durch ein MOCVD-Verfahren eine monokristalline III-V-Schicht hergestellt, wobei ein Schichtwachstum bei dem MOCVD-Verfahren auf einer freiliegenden Siliziumoberfläche der Gruben erfolgt. Ähnliche Verfahren sind bekannt aus US 2008/0070355 A1 , US 2002/0069816 A1 , sowie aus der DE 101 46 888 C1 und der US 2009/0067463 A1 .
  • Durchgängige Schichten auf Substraten, z.B. Substraten aus einkristallinem Silizium, mit vom Substrat abweichenden Ausdehnungskoeffizienten, wie sie bei den bekannten Verfahren verwendet werden, beinhalten Schwierigkeiten bei der Herstellung der Schichtanordnung, die in der elastischen Verspannung der Schichtanordnung und der Gefahr der Entstehung von Strukturbaufehlern in den aktiven einkristallinen Halbleiterschichten bestehen, was zur Degradation der Kenndaten, zu einer Ausbeutereduzierung und Verringerung der Zuverlässigkeit der in den gestörten Schichten aufgebauten Bauelementen führt, ganz abgesehen von dem erhöhten Verfahrens- und Materialaufwand.
  • Der Erfindung geht von der Aufgabe aus, ein verbessertes Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit III-V Schichtstrukturen zur Integration von III-V Halbleiterbauelementen so zu gestalten, dass ein möglichst defektfreies Wachstum eines III-V Halbleitermaterials auf speziellen Teil-Bereichen eines CMOS-Siliziumwafers ermöglicht wird, wobei eine planare oder möglichst planare Oberfläche sowie eine elektrische Isolation des III-V-Halbleiterbauelementes von der restlichen Scheibe ermöglicht werden soll. Eine Beeinflussung bzw. Schädigung durch die Silizium CMOS-Prozessschritte einerseits auf die III-V-Schichten und andererseits ein Schädigung der CMOS-Strukturen durch die III-V-Prozessschritte soll dabei verhindert werden.
  • Gelöst wird die Aufgabe mit dem in dem Anspruch 1 angegebenen Verfahren.
  • Vorteilhafte Ausgestaltungen des Verfahrens des Anspruchs 1 sind in den Unteransprüchen gegeben.
  • Damit kann außerdem kostengünstig gefertigt werden, da die Integration auf CMOS üblichen Scheibendurchmessern (150 mm (6 Zoll) und größer) erfolgen kann. Für den Fertigungsprozess können so auch für diese Scheibendurchmesser verfügbare, moderne Fertigungsanlagen verwendet werden.
  • Erfindungsgemäß wird das technische Problem dadurch gelöst, dass, wie in 4 gezeigt, von einer SOI-Scheibe (Silicon On Insulator) als Ausgangsmaterial ausgegangen wird. Die vergrabene Isolationsschicht (Siliziumdioxidschicht) dient dabei zur vertikalen Isolation. Durch eine im Herstellungsprozess eingebrachte Grabenisolation ist eine horizontale Isolation gegeben. Durch die Kombination der vertikalen Isolation (durch das vergrabene Oxid) mit der horizontalen Isolation (durch die Isolationsgräben) können gezielt Bereiche der Scheibe voneinander elektrisch isoliert werden.
  • Die Abscheidung der III-V-Halbleiterschichten durch MOCVD-Verfahren erfolgt dabei nur in bestimmten Bereichen, wobei Silizium die Substratunterlage für die Epitaxie der III-V-Halbleiterschicht ist. In Bereichen, in denen keine Abscheidung erfolgen soll, wird durch geeignete Deckschichten als Oxidschicht ein Aufwachsen der III-V-Halbleiterschichten verhindert.
  • Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der schematischen Schnittzeichnungen erläutert. Es zeigen:
  • 1 eine Schichtanordnung im Querschnitt einer Halbleiterscheibe dem Stand der Technik entsprechend,
  • 2 eine nicht beanspruchte Schichtanordnung im Querschnitt einer Halbleiterscheibe als Zwischenschritt zur Herstellung einer III-V-Halbleiterschicht in einem elektrisch isolierten Bereich der aktiven Siliziumschicht 24 und auf dieser aufgewachsen,
  • 3 die nicht beanspruchte Schichtanordnung gemäß 2 nach Fertigstellung der III-V-Halbleiterschicht,
  • 4 ein Beispiel einer erfindungsgemäßen Schichtanordnung im Querschnitt einer Halbleiterscheibe als Zwischenschritt zur Herstellung einer III-V-Halbleiterschicht in einem elektrisch isolierten Bereich, innerhalb dessen mit der Grube 43 die Oberfläche der Substratscheibe durch Ätzen freigelegt ist,
  • 5 die Schichtanordnung gemäß 4 nach Fertigstellung der III-V-Halbleiterschicht 30, aufgewachsen auf dem Siliziumsubstrat,
  • 6 eine nicht beanspruchte Schichtanordnung im Querschnitt einer Halbleiterscheibe als Zwischenschritt zur Herstellung einer III-V-Halbleiterschicht in einem elektrisch isolierten Bereich der aktiven Siliziumschicht 24, die als kristallographisch (100)-orientierte Schicht zwei durch alkalische Ätzung erzeugte {111}-orientierte Seitenflächen aufweist,
  • 7 die nicht beanspruchte Schichtanordnung gemäß 6 nach Fertigstellung der III-V-Halbleiterschicht, aufgewachsen auf den {111}-orientierte Seitenflächen.
  • Die 2 und 3 zeigen ein nicht beanspruchtes Beispiel. Ausgangspunkt ist eine SOI-Scheibe bestehend aus einem Siliziumträger 20, einer vergrabenen Oxidschicht 22 und einer aktiven Schicht 24. Durch das Einbringen von Isolationsgräben 26 wird die aktive Schicht 24 in einzelne Bereiche unterteilt, die voneinander elektrisch isoliert sind. In ausgewählten Bereichen wird durch übliche Bearbeitungsschritte (CVD-Schichtabscheidung, Fotomaskenprozess, Plasmaätzen bzw. reaktive Ionenätzung (Entfernung der Photolackmaske) eine Oxidmaske 29 hergestellt in der Art, dass nur spezielle Bereiche freigeätzt werden, andere Bereiche sowie die Isolationsgräben aber abgedeckt bleiben. In den freigelegten Bereichen kann ohne weitere Maskierungsschritte durch Verwendung der Oxidmaske 29 ein Teil der aktiven Siliziumschicht 24 weggeätzt werden, so dass eine Epitaxiegrube 28 entsteht.
  • Bei einem nachfolgenden Epitaxieschritt z.B. durch ein MOCVD-Verfahren, kann eine III-V-Halbleiterschicht 30 innerhalb dieser Epitaxiegrube 28 erzeugt werden. Da das Schichtwachstum nur auf der freiliegenden Siliziumoberfläche und nicht auf der Oxidmaske 29 bzw. nicht an dem Siliziumoxid der Seitenwände der Isolationsgräben 26 erfolgt, kann eine selektive und defektarme Epitaxie auf dem Boden der Epitaxiegrube 28 erfolgen.
  • Durch einen Abgleich der Tiefe der Epitaxiegrube 28 mit der benötigten Schichtdicke der III-V-Halbleiterschicht 30 wird eine planare Oberfläche erzeugt. Nach dem Entfernen der Oxidmaske 29 ergibt sich die in 3 dargestellte Struktur. In den Bereichen der aktiven Schicht 24 können gängige Siliziumbauelemente z.B. CMOS-Transistoren; Dioden, Widerstände etc. platziert werden.
  • Die elektrisch isolierte III-V-Halbleiterschicht 30 kann beispielsweise als AlxGa1-xN/GaN-Heteroschicht ausgeführt werden und die Grundlage für einen elektrisch isolierten High Electron Mobility Transistor (HEMT) bilden.
  • Ein Ausführungsbeispiel der Erfindung ist in den 4 und 5 gezeigt.
  • Als Substratmaterial für das Wachstum der III-V Halbleiterschicht wird aufgrund der besseren Gitteranpassung (111)-orientiertes Silizium bevorzugt. Für den Bereich der CMOS-Technologie ist jedoch (100)-orientiertes Silizium von Vorteil. Dies kann realisiert werden durch die Verwendung einer (111)-orientierten Silizium-Träger- oder Substratscheibe 40 und einer (100)-orientierten aktiven Siliziumschicht 42, beide voneinander vertikal isoliert durch das vergrabene Oxid 22.
  • Innerhalb eines durch die Isolationsgräben 26 begrenzten Bereiches wird die (100)-orientierte aktive Siliziumschicht 42 unter Verwendung einer Oxidmaske 29 und einer Nitridmaske 44 komplett weggeätzt. Ebenso wird der freigelegte Teil des vergrabenen Oxids 22 weggeätzt. Es entsteht eine Epitaxiegrube 28 deren Boden aus der (111)-orientierten Silizium-Trägerscheibe 40 (dem Substrat) besteht und deren Wände aus dem Oxid der (vertikalen) Isolationsgräben 26 besteht.
  • Nach dem Entfernen der Nitridmaske 44 kann in der Epitaxiegrube 28 selektiv eine III-V-Halbleiterschicht 30 erzeugt werden, da das Schichtwachstum nur auf dem freiliegenden Teil der (111)-orientierten Silizium-Trägerscheibe 40 und nicht auf der Oxidmaske 29 bzw. nicht an dem Siliziumoxid der Seitenwände der Isolationsgräben 26 erfolgt.
  • Nach dem Entfernen der Oxidmaske 29 ergibt sich die in 5 dargestellte Struktur.
  • Durch einen Abgleich der Dicke der Siliziumschicht 42 und der Dicke des vergrabenen Oxids 22 mit der benötigten Schichtdicke der III-V-Halbleiterschicht 30 wird eine planare Oberfläche erzeugt. In den Bereichen der aktiven Siliziumschicht 42 können gängige Siliziumbauelemente z.B. CMOS Transistoren; Dioden, Widerstände etc. platziert werden. Die elektrisch isolierte III-V-Halbleiterschicht 30 kann beispielsweise als AlxGa1-xN/GaN-Heteroschicht ausgeführt werden und die Grundlage für einen High Electron Mobility Transistor (HEMT) bilden.
  • Ein weiteres nicht beanspruchtes Beispiel ist in den 6 und 7 gezeigt. Ausgangspunkt ist eine SOI-Scheibe bestehend aus einer Siliziumträgerscheibe 20, einer vergrabenen Oxidschicht 22 und einer (100)-orientierten aktiven Siliziumschicht 42. Durch das Einbringen von Isolationsgräben 26 wird die aktive Siliziumschicht 42 in einzelne Bereiche unterteilt die voneinander elektrisch isoliert sind. In ausgewählten Bereichen wird durch übliche Bearbeitungsschritte (CVD-Schichtabscheidung; Fotomaskenprozess, Plasmaätzen bzw. reaktives Ionenätzen (Entfernung der Photolackmaske), eine Oxidmaske 29 hergestellt in der Art, dass nur spezielle Bereiche freigeätzt werden, andere Bereiche sowie die Isolationsgräben aber abgedeckt bleiben. In den freigelegten Bereichen kann ohne weitere Maskierungsschritte durch Verwendung der Oxidmaske 29 ein Teil der aktiven Silizium-Schicht 42 weggeätzt werden, so dass eine Epitaxiegrube 70 entsteht. Erfolgt das Ätzen der Grube durch ein stark anisotrop wirkendes Ätzmedium, wie z.B. Kaliumhydroxid (KOH), endet die Ätzgrube auf {111}-Flächen der aktiven Siliziumschicht 42.
  • Bei einem nachfolgenden Epitaxieschritt z.B. MOCVD-Verfahren kann eine III-V-Halbleiterschicht 30 innerhalb dieser anisotropen Epitaxiegrube 70 erzeugt werden da das Schichtwachstum nur auf den freiliegenden {111}-Flächen und nicht auf der Oxidmaske 29 erfolgt.
  • Durch die Verwendung von Isolationsgräben 26 wird die aktive Siliziumschicht 42 in einzelne Bereiche unterteilt, die voneinander elektrisch isoliert sind. Auf diese Art kann der III-V Halbleiter 30 (beispielsweise ein AlxGa1-xN-HEMT) und das darunterliegende Silizium der aktiven Siliziumschicht 42 auf beliebigem elektrischem Potential liegen.
  • Bezugszeichenliste
    • 11
    Trägerscheibe (Siliziumsubstrat)
    12
    Germanium und / oder Silizium-Germaniumschicht
    13
    Isolationsschicht
    14
    einkristalline Siliziumschicht
    15
    Isolationsschicht
    16
    monokristalline Halbleiterschicht
    17
    monokristalline Halbleiterschicht
    18
    erster Bereich
    19
    zweiter Bereich
    20
    Silizium-Trägerscheibe (Substrat)
    22
    vergrabenes Oxid, Isolationsschicht
    24
    aktive Siliziumschicht
    26
    Isolationsgraben, Isolationsschicht (Siliziumoxid oder Siliziumnitrid an den Grabenwänden)
    28
    Grube für Epitaxie
    29
    Oxidmaske, SiO2-Schicht
    30
    III-V-Halbleiterschicht
    40
    (111)-orientierte Si-Trägerscheibe; Substratscheibe
    42
    (100)-orientierte aktive Siliziumschicht
    43
    Durchgängige Einsenkung (Grube) für Epitaxie
    44
    Nitridmaske, Nitridschicht
    70
    Ätzgrube mit {111}-Seitenflächen

Claims (4)

  1. Verfahren zur Herstellung einer Siliziumhalbleiterscheibe mit III-V-Schichtstrukturen zur Integration von III-V-Halbleiterbauelementen mit Silizium-Halbleiterbauelementen unter Anwendung einer Silizium-CMOS Prozesstechnologie, mit den Verfahrensschritten – Verwenden einer SOI-Siliziumscheibe mit einem Substrat (40) und mit durch Isolationsschichten (22, 26) voneinander elektrisch isolierten Bereichen einer aktiven Siliziumschicht (42) mit einer {100}-Orientierung, wobei eine vertikal isolierende, vergrabene Isolationsschicht (22) und in horizontaler Richtung der aktiven Siliziumschicht (42) isolierende vertikale Isolationsschichten (26) vorgesehen sind; – Abdecken von nicht zu ätzenden Bereichen der aktiven Siliziumschicht (42) mit einer Ätzmaske aus einer SiO2-Schicht (29) und einer Nitridschicht (44); – Erzeugung einer Einsenkung als Ätz-Grube (43) in einem von der Ätzmaske nicht abgedeckten, elektrisch isolierten Bereich der aktiven Siliziumschicht (42), unter vollständiger Beseitigung der aktiven Siliziumschicht (42) und der vertikal isolierenden vergrabenen Isolationsschicht (22) im Bereich der Grube (43) bis auf eine Oberfläche des Substrats (40) reichend; – Herstellung einer monokristallinen III-V-Halbleiterschicht (30) in der Grube (43) durch ein MOCVD-Verfahren, wobei das Schichtwachstum nur auf einem freiliegenden Abschnitt des Substrats (40) erfolgt.
  2. Verfahren nach Anspruch 1, wobei das Substrat (40) eine kristallographische {111}-Orientierung hat und die Grube (43) mit isotrop wirkenden Ätzmitteln geätzt wird.
  3. Verfahren nach Anspruch 1, wobei das Substrat eine kristallographische {100}-Orientierung hat und die Grube (43) zunächst mit einem isotrop wirkenden und nachfolgend zur Ausbildung von {111}-orientierten Seitenflächen mit einem anisotrop wirkenden Ätzmittel geätzt wird.
  4. Verfahren nach Anspruch 1 oder einem der Ansprüche 2 oder 3, wobei in der Grube (43) eine Schichtenfolge mehrerer III-V-Schichten hergestellt wird.
DE102009051520.8A 2009-10-31 2009-10-31 Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen Active DE102009051520B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009051520.8A DE102009051520B4 (de) 2009-10-31 2009-10-31 Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
US13/504,197 US8759169B2 (en) 2009-10-31 2010-11-02 Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
PCT/EP2010/066642 WO2011051499A1 (de) 2009-10-31 2010-11-02 Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009051520.8A DE102009051520B4 (de) 2009-10-31 2009-10-31 Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102009051520A1 DE102009051520A1 (de) 2011-05-05
DE102009051520B4 true DE102009051520B4 (de) 2016-11-03

Family

ID=43466782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009051520.8A Active DE102009051520B4 (de) 2009-10-31 2009-10-31 Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US8759169B2 (de)
DE (1) DE102009051520B4 (de)
WO (1) WO2011051499A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637924B2 (en) * 2011-06-03 2014-01-28 Infineon Technologies Austria Ag Lateral trench MESFET
US8692319B2 (en) * 2011-06-03 2014-04-08 Infineon Technologies Austria Ag Lateral trench MESFET
KR102090847B1 (ko) 2012-04-04 2020-03-18 메사추세츠 인스티튜트 오브 테크놀로지 Cmos 및 비 실리콘 장치들의 모놀리식 집적
US9099381B2 (en) 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
US8823146B1 (en) 2013-02-19 2014-09-02 Raytheon Company Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices
US9029246B2 (en) * 2013-07-30 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming epitaxial structures
EP3070751A4 (de) * 2013-12-20 2017-01-11 Huawei Technologies Co., Ltd. Halbleiterbauelement und verfahren zur herstellung davon
RU2639612C1 (ru) * 2014-01-22 2017-12-21 Хуавей Текнолоджиз Ко., Лтд. Способ изготовления подложки "кремний на изоляторе" и подложка "кремний на изоляторе"
EP2924722A1 (de) * 2014-03-28 2015-09-30 IMEC vzw Verfahren zur herstellung einer halbleiter-auf-isolator-vorrichtung
US9520394B1 (en) 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
US10153300B2 (en) * 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
DE102016117030B4 (de) * 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
EP3624179A1 (de) 2018-09-13 2020-03-18 IMEC vzw Integration eines iii-v-bauelements auf einem si-substrat
DE102019100521A1 (de) * 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
EP3809457A1 (de) 2019-10-16 2021-04-21 IMEC vzw Co-integration von iii-v-bauelementen mit gruppe-iv-bauelementen
CN111584347B (zh) * 2020-05-29 2021-07-09 浙江大学 GaN-Si异质外延结构及制备方法
CN116111456B (zh) * 2022-12-28 2024-03-19 上海铭锟半导体有限公司 集成ⅲ-ⅴ族激光器的硅光器件及制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020069816A1 (en) * 1999-12-13 2002-06-13 Thomas Gehrke Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
DE10146888C1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
DE10206750A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum Herstellen von III-V-Laserbauelementen
DE10219223A1 (de) * 2001-12-21 2003-07-17 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
US20060284247A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Novel method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
US20070105256A1 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US20070181977A1 (en) * 2005-07-26 2007-08-09 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008132204A2 (de) * 2007-04-27 2008-11-06 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
US20090067463A1 (en) * 2007-09-07 2009-03-12 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753896A (en) * 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
AU2002356608A1 (en) 2001-12-21 2003-07-09 Aixtron Ag Method for the production of iii-v laser components
WO2003054929A2 (de) 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
JP2007335801A (ja) * 2006-06-19 2007-12-27 Toshiba Corp 半導体装置およびその製造方法
FR2910700B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
FR2912552B1 (fr) * 2007-02-14 2009-05-22 Soitec Silicon On Insulator Structure multicouche et son procede de fabrication.
US7700416B1 (en) * 2008-04-25 2010-04-20 Acorn Technologies, Inc. Tensile strained semiconductor on insulator using elastic edge relaxation and a sacrificial stressor layer
US7851325B1 (en) * 2008-09-12 2010-12-14 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation, a buried stressor layer and a sacrificial stressor layer
US7972916B1 (en) * 2008-10-22 2011-07-05 Acorn Technologies, Inc. Method of forming a field effect transistors with a sacrificial stressor layer and strained source and drain regions formed in recesses

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020069816A1 (en) * 1999-12-13 2002-06-13 Thomas Gehrke Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
DE10146888C1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
DE10206750A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum Herstellen von III-V-Laserbauelementen
DE10219223A1 (de) * 2001-12-21 2003-07-17 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
US20060284247A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Novel method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
US20070181977A1 (en) * 2005-07-26 2007-08-09 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070105256A1 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US20070105274A1 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008132204A2 (de) * 2007-04-27 2008-11-06 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
US20090067463A1 (en) * 2007-09-07 2009-03-12 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same

Also Published As

Publication number Publication date
WO2011051499A1 (de) 2011-05-05
US8759169B2 (en) 2014-06-24
DE102009051520A1 (de) 2011-05-05
US20120270378A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
DE102009051520B4 (de) Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
KR100650454B1 (ko) 반도체 기판과 전계 효과형 트랜지스터 및 ＳｉＧｅ층의 형성 방법 및 이것을 이용한 변형 Ｓｉ층의 형성 방법과 전계 효과형 트랜지스터의 제조 방법
KR100442105B1 (ko) 소이형 기판 형성 방법
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE10318283A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102006062829B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
KR100738766B1 (ko) 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법
DE102009051521B4 (de) Herstellung von Siliziumhalbleiterscheiben mit III-V-Schichtstrukturen für High Electron Mobility Transistoren (HEMT) und eine entsprechende Halbleiterschichtanordnung
DE112021005732T5 (de) Elektronische vorrichtung mit galliumnitrid-anreicherungstransistor und verfahren zur seiner herstellung
DE112014003803T5 (de) Technische Substrate mit mechanisch schwachen Strukturen und dazugehörige Systeme und Verfahren
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE102011088732B4 (de) Verfahren zum Herstellen eines Stöpsels in einem Halbleiterkörper
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102020107236B4 (de) Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
DE102011052523A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016117030B4 (de) Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE112011106034T5 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
KR100382461B1 (ko) 쿼시프리 스탠딩 질화갈륨계 에피기판의 제조방법 및 수직전도형 소자

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

Representative=s name: LEONHARD OLGEMOELLER FRICKE, 80331 MUENCHEN, DE

Representative=s name: LEONHARD OLGEMOELLER FRICKE, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021308000

Ipc: H01L0021823200

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021308000

Ipc: H01L0021823200

Effective date: 20150306

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE