DE112019007477T5 - Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit - Google Patents

Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit Download PDF

Info

Publication number
DE112019007477T5
DE112019007477T5 DE112019007477.6T DE112019007477T DE112019007477T5 DE 112019007477 T5 DE112019007477 T5 DE 112019007477T5 DE 112019007477 T DE112019007477 T DE 112019007477T DE 112019007477 T5 DE112019007477 T5 DE 112019007477T5
Authority
DE
Germany
Prior art keywords
substrate
layer
diamond
nitride semiconductor
diamond substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007477.6T
Other languages
English (en)
Inventor
Koji YOSHITSUGU
Keisuke Nakamura
Eiji Yagyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019007477T5 publication Critical patent/DE112019007477T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinheit anzugeben, die ein hohes Wärmeabführungs-Leistungsvermögen aufweist. Eine Halbleitereinheit (1001) weist Folgendes auf: ein Diamant-Substrat (23), das eine Aussparung (17) in einer oberen Oberfläche (109) desselben aufweist; eine Nitrid-Halbleiterschicht (2, 3), die innerhalb der Aussparung (17) in der oberen Oberfläche (109) des Diamant-Substrats (23) angeordnet ist; sowie eine Elektrode (101, 102, 106), die auf der Nitrid-Halbleiterschicht (2, 3) angeordnet ist, wobei die Nitrid-Halbleiterschicht (2, 3) und die Elektrode (101, 102, 106) einen Feldeffekttransistor bilden, wobei das Diamant-Substrat (23) ein Source-Durchgangsloch (501) aufweist, das sich durch die Dicke des Diamant-Substrats (23) hindurch erstreckt und die Source-Elektrode (101) freilegt, und wobei die Halbleitereinheit ferner ein Durchgangs-Metall (502) aufweist, das eine Innenwand des Source-Durchgangslochs (501) und eine untere Oberfläche des Diamant-Substrats (23) bedeckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Halbleitereinheiten sowie auf Verfahren zur Herstellung einer Halbleitereinheit.
  • STAND DER TECHNIK
  • Bei einer Halbleitereinheit, die bei einer hohen Leistung und hohen Frequenzen betrieben wird, wird zum Beispiel ein aus einem Halbleiter auf Nitrid-Basis gebildeter Feldeffekttransistor verwendet. Das Phänomen einer Verschlechterung von Eigenschaften oder der Zuverlässigkeit einer Halbleitereinheit aufgrund einer Erhöhung der Temperatur in der Halbleitereinheit während eines Betriebs mit hoher Leistung stellte jedoch ein Problem dar. Um die Erhöhung der Temperatur in einer Halbleitereinheit zu unterbinden, ist es von Bedeutung, ein stark wärmeabführendes Material oder eine stark wärmeabführende Struktur in der Nähe eines Wärmegenerators anzuordnen.
  • Bei Diamant, das die höchste thermische Leitfähigkeit sämtlicher Feststoffe aufweist, handelt es sich um ein optimales Material für die Wärmeabführung. Bei einer herkömmlichen Halbleitereinheit, die ein Diamant-Substrat aufweist, ist ein Durchgang, der in einem Bereich des Substrats der Halbleitereinheit angeordnet ist, mit Diamant gefüllt. Dadurch wird es ermöglicht, dass in einer Halbleitereinheit erzeugte Wärme entlang der Dicke entweicht (siehe zum Beispiel Patentdokument 1). Bei einer Halbleitereinheit, von der angenommen wird, dass sie einen höheren Wärmeabführungseffekt aufweist, wird dagegen effizient ermöglicht, dass in der Halbleitereinheit erzeugte Wärme diffus entweicht, wenn das gesamte Substrat der Halbleitereinheit aus Diamant gebildet ist (siehe zum Beispiel Nicht-Patentdokument 1).
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanisches Patent JP 6 174 113 B2
  • Nicht-Patentdokument
  • Nicht-Patentdokument 1: G. H. Jessen et al., „AlGaN/GaN HEMT on Diamond Technology Demonstration“, in Proceedings of CSICS, IEEE, TX, Seiten 271 bis 274 (2006)
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Um den Wärmeabführungseffekt zu maximieren, ist es erforderlich, ein Material für eine Wärmeabführung mit einer hohen thermischen Leitfähigkeit in der Nähe einer Wärmequelle anzuordnen, um ein Entweichen der Wärme effizient zu ermöglichen. Bei einer herkömmlichen Technologie wird jedoch Diamant als Material für eine Wärmeabführung nur im Inneren des Durchgangs eingesetzt, der in einem Bereich des Substrats oder nur in dem Substrat angeordnet ist, und eine Richtung, in der Wärme hauptsächlich abgeführt wird, ist auf eine Richtung entlang einer Schichtdicke beschränkt.
  • Wenn eine Wärmeabführung auf jene in der Richtung entlang der Schichtdicke beschränkt ist, wird eine Erhöhung der Temperatur, die in einem aktiven Bereich der Halbleitereinheit verursacht wird, möglicherweise nicht ausreichend unterbunden. Die vorliegende Erfindung wurde konzipiert, um das Problem zu lösen, wie es vorstehend beschrieben ist, und die Aufgabe besteht darin, eine Halbleitereinheit mit einem hohen Wärmeabführungs-Leistungsvermögen anzugeben.
  • Mittel zum Lösen des Problems
  • Eine Halbleitereinheit der vorliegenden Erfindung weist Folgendes auf:
    • ein Diamant-Substrat, das eine Aussparung in einer oberen Oberfläche desselben aufweist; eine Nitrid-Halbleiterschicht, die innerhalb der Aussparung in der oberen Oberfläche des Diamant-Substrats angeordnet ist; sowie eine Elektrode, die auf der Nitrid-Halbleiterschicht angeordnet ist, wobei die Nitrid-Halbleiterschicht und die Elektrode einen Feldeffekttransistor bilden, wobei die Elektrode eine Source-Elektrode aufweist, wobei das Diamant-Substrat ein Source-Durchgangsloch aufweist, das sich durch eine Dicke des Diamant-Substrats hindurch erstreckt und die Source-Elektrode freilegt, und wobei die Halbleitereinheit ferner ein Durchgangs-Metall aufweist, das eine Innenwand des Source-Durchkontaktlochs und eine untere Oberfläche des Diamant-Substrats bedeckt.
  • Effekte der Erfindung
  • Bei einer Halbleitereinheit gemäß der vorliegenden Erfindung ist eine Nitrid-Halbleiterschicht, die als eine aktive Schicht des Feldeffekttransistors fungiert, innerhalb einer Aussparung des Diamant-Substrats angeordnet. Das Diamant-Substrat befindet sich benachbart zu einer Seite und einer Unterseite der Nitrid-Halbleiterschicht, so dass in der Nitrid-Halbleiterschicht erzeugte Wärme an das zu der Seite und der Unterseite der Nitrid-Halbleiterschicht benachbarte Diamant-Substrat abgeführt werden kann, um ein hohes Wärmeabführungs-Leistungsvermögen zu erbringen. Weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Halbleitereinheit gemäß Ausführungsform 1;
    • 2 eine Ansicht von oben auf die Halbleitereinheit gemäß Ausführungsform 1;
    • 3 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie A-A' gemäß 2;
    • 4 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie B-B' gemäß 2;
    • 5 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie C-C' gemäß 2;
    • 6 eine Querschnittsansicht einer Halbleitereinheit gemäß Ausführungsform 2;
    • 7 eine Querschnittsansicht einer Halbleitereinheit gemäß Ausführungsform 3;
    • 8 eine Ansicht von oben auf eine Halbleitereinheit gemäß Ausführungsform 4;
    • 9 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie A-A' gemäß 8;
    • 10 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie B-B' gemäß 8;
    • 11 eine Querschnittsansicht der Halbleitereinheit entlang einer Linie C-C' gemäß 8;
    • 12 eine Querschnittsansicht einer Halbleitereinheit gemäß Ausführungsform 5;
    • 13 ein Flussdiagramm, das ein erstes Herstellungsverfahren für eine Halbleitereinheit zeigt;
    • 14 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 15 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 16 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 17 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 18 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 19 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 20 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 21 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 22 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 23 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 24 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 25 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 26 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 27 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 28 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 29 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 30 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 31 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 32 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 33 eine Querschnittsansicht zur Erläuterung für das erste Herstellungsverfahren für eine Halbleitereinheit;
    • 34 ein Flussdiagramm, das ein zweites Herstellungsverfahren für eine Halbleitereinheit zeigt;
    • 35 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 36 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 37 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 38 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 39 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 40 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 41 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 42 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 43 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 44 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 45 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 46 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 47 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 48 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 49 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 50 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 51 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 52 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 53 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 54 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit;
    • 55 eine Querschnittsansicht zur Erläuterung für das zweite Herstellungsverfahren für eine Halbleitereinheit.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die Zeichnungen sind lediglich schematisch, und Konfigurationen werden je nach Zweckmäßigkeit der Einfachheit der Beschreibung halber weggelassen oder vereinfacht. Die Abmessungen von Konfigurationen und eine positionsmäßige Relation zwischen Konfigurationen, die in unterschiedlichen Zeichnungen gezeigt sind, sind nicht zwangsläufig präzise und können, soweit erforderlich, verändert werden. Mitunter ist in Zeichnungen mit Ausnahme von Querschnittsansichten, wie beispielsweise einer Draufsicht, eine Schraffur angebracht, um ein Verstehen der Ausführungsformen zu unterstützen.
  • In der nachstehend ausgeführten Beschreibung tragen gleichartige Komponenten die gleichen Bezugszeichen. Das heißt, zwei Komponenten, die das gleiche Bezugszeichen tragen, weisen gleichartige Bezeichnungen und Funktionen auf. Eine detaillierte Beschreibung derselben wird somit zur Vermeidung von Redundanz mitunter weggelassen.
  • In der nachstehend ausgeführten Beschreibung werden mitunter Begriffe verwendet, die spezielle Orte oder Richtungen repräsentieren, wie beispielsweise „oberer/obere/oberes“, „unterer/untere/unteres“, „links“, „rechts“, „seitlich“, „unten“, „vorn“ und „hinten“. Diese Begriffe werden jedoch der Einfachheit halber zum besseren Verständnis der Ausführungsformen verwendet und beziehen sich nicht auf Richtungen bei einer tatsächlichen Verwendung.
  • Gleichartige Komponenten in einer Mehrzahl von nachstehend beschriebenen Ausführungsformen tragen die gleichen Bezugszeichen, und eine detaillierte Beschreibung der gleichartigen Komponenten wird weggelassen, soweit zweckmäßig.
  • A. Ausführungsform 1
  • A-1. Konfiguration
  • Nachstehend wird eine Halbleitereinheit gemäß der vorliegenden Ausführungsform beschrieben. 1 ist eine Querschnittsansicht einer Halbleitereinheit 1001 gemäß Ausführungsform 1. 2 ist eine Ansicht von oben auf die Halbleitereinheit 1001. 3 ist eine Querschnittsansicht der Halbleitereinheit 1001 entlang einer Linie A-A' gemäß 2. 4 ist eine Querschnittsansicht der Halbleitereinheit 1001 entlang einer Linie B-B' gemäß 2. 5 ist eine Querschnittsansicht der Halbleitereinheit 1001 entlang einer Linie C-C' gemäß 2. 1 ist eine Querschnittsansicht durch eine Source-Elektrode 101 und eine Drain-Elektrode 102 der Halbleitereinheit 1001 wie bei 4, auch wenn sie sich von 4 in Bezug auf Abmessungen von Komponenten der Halbleitereinheit 1001 unterscheidet.
  • Die Halbleitereinheit 1001 weist Folgendes auf: ein Diamant-Substrat 23, epitaxiale Halbleiterschichten 2 und 3, die Source-Elektrode 101, die Drain-Elektrode 102, eine Gate-Elektrode 106, eine Oberflächenschutzschicht 105, eine Source-Kontaktstelle 107, eine Drain-Kontaktstelle 108, ein Source-Durchgangsloch 501 sowie ein Source-Durchgangs-Metall 502.
  • Das Diamant-Substrat 23 ist aus Diamant gebildet und weist eine obere Oberfläche 109 sowie eine untere Oberfläche 503 auf. Das Diamant-Substrat 23 weist einen Vorsprung 16 auf einer Seite der oberen Oberfläche 109 auf. Bei einem Bereich, der in 1 als eine Bonding-Grenzschicht 27 zwischen dem Diamant-Substrat 23 und der epitaxialen Halbleiterschicht 2 gezeigt ist, handelt es sich um eine Bodenfläche einer Aussparung 17, die zwischen zwei Vorsprüngen 16 ausgebildet ist. Bei einem Bereich, der sich von der Bodenfläche der Aussparung 17 in Richtung zu der oberen Oberfläche 109 hin erstreckt, handelt es sich um den Vorsprung 16.
  • In einer Draufsicht auf das Diamant-Substrat 23 befinden sich die Aussparung 17 und der Vorsprung 16 benachbart zueinander. Die Aussparung 17 soll in einer Draufsicht auf das Diamant-Substrat 23 auf allen Seiten von dem Vorsprung 16 umgeben sein, es ist jedoch auch möglich, dass sie nicht auf allen Seiten von dem Vorsprung 16 umgeben ist. Die Aussparung 17 in der oberen Oberfläche 109 kann zum Beispiel eine Struktur in Form von Streifen aufweisen, die sich in der Ebene der 1 in einer Richtung nach vorn und hinten erstreckt, oder sie kann eine Punkt-Struktur, eine Loch-Struktur oder eine Säulen-Struktur aufweisen.
  • Die epitaxialen Halbleiterschichten 2 und 3 sind in dieser Reihenfolge innerhalb der Aussparung 17 des Diamant-Substrats 23 gestapelt. Auch wenn hier die zwei epitaxialen Schichten beschrieben sind, können in der Aussparung 17 auch eine einzige epitaxiale Halbleiterschicht oder drei oder mehr Schichten ausgebildet sein, oder es kann eine gestapelte Struktur aus feinen epitaxialen Halbleiterschichten von einigen zehn Angström, wie beispielsweise eine Supergitter-Struktur und eine Grenzflächenübergangsschicht, in der Aussparung 17 ausgebildet sein.
  • Für die epitaxialen Halbleiterschichten 2 und 3 wird zum Beispiel ein Material auf der Basis von GaN oder auf der Basis von AlN verwendet (im Folgenden ein Halbleitermaterial auf der Basis von Nitrid). Alternativ kann für die epitaxialen Halbleiterschichten 2 und 3 Diamant, Graphen, Si, Ge, GaAs, SiC, InP, ZnO, ZnSe, Ga2O3 oder dergleichen verwendet werden, oder es kann ein ternärer oder höherer Verbindungshalbleiter, wie beispielsweise IGZO, für die epitaxialen Halbleiterschichten 2 und 3 verwendet werden.
  • Die Halbleitereinheit 1001 weist eine Mehrzahl von Elementbereichen 201, in denen Halbleiterelemente ausgebildet sind, und von Isolationsbereichen 202 auf, die sich in einer Draufsicht jeweils zwischen zwei benachbarten Elementbereichen 201 befinden. Der Vorsprung 16 des Diamant-Substrats 23 befindet sich in einem Isolationsbereich 202. In jedem der Elementbereiche 201 ist ein Feldeffekttransistor als ein Halbleiterelement ausgebildet.
  • Der Feldeffekttransistor bezieht sich hier auf eine laterale Halbleitereinheit, wie beispielsweise einen Metall-Isolator-Halbleiter(MIS)-Feldeffekttransistor, einen Metall-Oxid-Halbleiter(MOS)-Feldeffekttransistor, einen Hetero-Junction-Feldeffekttransistor, einen Dünnschicht-Transistor (TFT) sowie einen Transistor mit hoher Elektronenbeweglichkeit (HEMT). Bei der vorliegenden Ausführungsform wird eine HEMT-Einheit als ein Beispiel für den Feldeffekttransistor herangezogen.
  • Eine obere Oberfläche 401 der epitaxialen Halbleiterschicht 3 ist bündig mit der oberen Oberfläche 109 des Vorsprungs 16 des Diamant-Substrats 23. Die Source-Elektrode 101, die Drain-Elektrode 102 und die Gate-Elektrode 106 sind teilweise auf der oberen Oberfläche 401 der epitaxialen Halbleiterschicht 3 ausgebildet.
  • Diese Elektroden und die epitaxialen Halbleiterschichten 2 und 3 bilden die HEMT-Einheit. Die Oberflächenschutzschicht 105 bedeckt nicht nur die obere Oberfläche 401 der epitaxialen Halbleiterschicht 3, sondern bedeckt auch teilweise die obere Oberfläche 109 des Vorsprungs 16.
  • Die Gate-Elektrode 106 kann irgendeine Form aufweisen, die für den Zweck der vorliegenden Ausführungsform geeignet ist. Auf einer oberen Oberfläche der Gate-Elektrode 106 kann eine Feldplatten-Elektrode ausgebildet sein. Die Feldplatten-Elektrode kann irgendeine Struktur aus einer Source-Feldplatte, einer Gate-Feldplatte oder dergleichen aufweisen.
  • Die HEMT-Einheit kann ferner die Source-Kontaktstelle 107 und die Drain-Kontaktstelle 108 aufweisen. Die Source-Kontaktstelle 107 bedeckt teilweise eine obere Oberfläche der Source-Elektrode 101. Die Drain-Kontaktstelle 108 bedeckt teilweise eine obere Oberfläche der Drain-Elektrode 102.
  • Die Oberflächenschutzschicht 105, die zumindest eine Schicht aufweist, ist in einem Bereich auf der oberen Oberfläche 401 der epitaxialen Halbleiterschicht 3 ausgebildet, in dem die Source-Elektrode 101, die Drain-Elektrode 102 und die Gate-Elektrode 106 nicht ausgebildet sind. Die Oberflächenschutzschicht 105 erfüllt folgende Funktionen: Steuerung des elektrischen Felds, Steuerung des Oberflächenpotentials, Inaktivierung der Oberflächenebene, Beständigkeit gegenüber Wasser oder Beständigkeit gegenüber Feuchtigkeit. Die Gate-Elektrode 106 kann die Oberflächenschutzschicht 105 teilweise bedecken oder bedeckt die Oberflächenschutzschicht 105 möglicherweise nicht.
  • In einem Bereich des Diamant-Substrats 23, in dem die Source-Elektrode 101 ausgebildet ist, ist das Source-Durchgangsloch 501 ausgebildet, das sich von der unteren Oberfläche 503 durch das Diamant-Substrat 23 hindurch bis zur oberen Oberfläche 109 erstreckt. Das Source-Durchgangsloch 501 verjüngt sich derart, dass sich der Innendurchmesser in 1 von der unteren Oberfläche 503 bis zu der oberen Oberfläche 109 verringert, es kann jedoch auch eine sich umgekehrt verjüngende Form aufweisen oder verjüngt sich möglicherweise nicht.
  • Die untere Oberfläche 503 des Diamant-Substrats 23 ist mit dem Source-Durchgangs-Metall 502 bedeckt. Wie in 1 dargestellt, bedeckt das Source-Durchgangs-Metall 502 eine Innenwand des Source-Durchgangslochs 501 und befindet sich in Kontakt mit der Source-Elektrode 101 und dem Diamant-Substrat 23, so dass Grenzschichten gebildet werden.
  • A-2. Effekte
  • Die Halbleitereinheit 1001 weist Folgendes auf: das Diamant-Substrat 23, die epitaxialen Halbleiterschichten 2 und 3 als Nitrid-Halbleiterschicht sowie die Source-Elektrode 101, die Drain-Elektrode 102 und die Gate-Elektrode 106 als Elektroden, die auf der Nitrid-Halbleiterschicht angeordnet sind. Das Diamant-Substrat 23 weist die Aussparung 17 in der oberen Oberfläche 109 desselben auf, und die Nitrid-Halbleiterschicht ist innerhalb der Aussparung 17 angeordnet. Die Source-Elektrode 101, die Drain-Elektrode 102 und die Gate-Elektrode 106 sind auf der Nitrid-Halbleiterschicht angeordnet, und diese Elektroden und die Nitrid-Halbleiterschicht bilden den Feldeffekt-Transistor. Die Nitrid-Halbleiterschicht entspricht hier zumindest einer der epitaxialen Halbleiterschichten 2 und 3.
  • Bei einer derartigen Konfiguration ist ein Diamant, der eine hohe thermische Leitfähigkeit aufweist, so ausgebildet, dass er sich nicht nur mit einer unteren Oberfläche, sondern auch mit einer seitlichen Oberfläche der Nitrid-Halbleiterschicht in Kontakt befindet. Wenn somit eine Elementstruktur oder dergleichen auf einer oberen Oberfläche der Nitrid-Halbleiterschicht ausgebildet ist, so dass es sich bei der Halbleitereinheit, welche die Nitrid-Halbleiterschicht aufweist, um eine Wärmequelle handelt, kann ein hohes Wärmeabführungs-Leistungsvermögen nicht nur an einer Stelle unterhalb der Halbleitereinheit, sondern auch an den Seiten der Halbleitereinheit erbracht werden.
  • Dadurch kann eine Erhöhung der Temperatur der Halbleitereinheit im Wesentlichen unterbunden werden. Die epitaxiale Halbleiterschicht 2 und das Diamant-Substrat 23 befinden sich in direktem Kontakt miteinander und bilden die Bonding-Grenzschicht 27, so dass der thermische Widerstand an der Bonding-Grenzschicht 27 gering ist. Somit kann Wärme effizient von der epitaxialen Halbleiterschicht 2 zu dem Diamant-Substrat 23 unterhalb der epitaxialen Halbleiterschicht 2 abgeführt werden.
  • Ferner weist das Diamant-Substrat 23 das Source-Durchgangsloch 501 auf, das sich durch die Dicke des Diamant-Substrats 23 hindurch erstreckt und die Source-Elektrode 101 freilegt. Die Halbleitereinheit 1001 weist ferner das Source-Durchgangs-Metall 502 auf, das die Innenwand des Source-Durchgangslochs 501 und die untere Oberfläche des Diamant-Substrats 23 bedeckt. Durch eine derartige Konfiguration wird die Notwendigkeit einer Verdrahtung für eine Erdung der Source eliminiert, so dass ein Verstärkungsfaktor eines Signals mit hoher Frequenz aufgrund dessen, dass keine Verdrahtung notwendig ist, nicht reduziert wird und gute Eigenschaften bei hohen Frequenzen erzielt werden können.
  • Ein Durchgangsloch und ein Durchgangs-Metall sind typische Faktoren für eine Verringerung der Wärmeabführung, und es besteht eine Kompromiss-Beziehung zwischen Wärmetransporteigenschaften und Hochfrequenzeigenschaften. Gemäß der Konfiguration der Halbleitereinheit 1001 befindet sich das Source-Durchgangsloch 501 jedoch durch das Source-Durchgangs-Metall 502 benachbart zu dem Diamant-Substrat 23. Indem die Kompromiss-Beziehung zwischen den Wärmetransporteigenschaften und den Hochfrequenzeigenschaften durchbrochen wird, können somit gute Hochfrequenzeigenschaften und gute Wärmetransporteigenschaften gleichzeitig erzielt werden.
  • Bei der Halbleitereinheit 1001 soll die gesamte Peripherie der Aussparung 17 des Diamant-Substrats 23 in einer Draufsicht von dem Vorsprung 16 umgeben sein. Bei dem Vorsprung 16 handelt es sich um einen Bereich des Diamant-Substrats 23, der sich von der Bodenfläche der Aussparung 17 entlang der Höhe der Aussparung 17 erstreckt. Das Wärmeabführungs-Leistungsvermögen für eine Abführung von in der Nitrid-Halbleiterschicht erzeugter Wärme zu den Seiten der Aussparung 17 wird durch diese Konfiguration verbessert.
  • Bei der Halbleitereinheit 1001 sollen die obere Oberfläche 109 des Diamant-Substrats 23 und die obere Oberfläche 401 der epitaxialen Halbleiterschicht 3, welche die Nitrid-Halbleiterschicht bildet, bündig miteinander sein. Gemäß einer derartigen Konfiguration können sämtliche Seiten der Nitrid-Halbleiterschicht mit dem Diamant-Substrat 23 bedeckt sein, so dass das Wärmeabführungs-Leistungsvermögen für eine Abführung von in der Nitrid-Halbleiterschicht erzeugter Wärme zu den Seiten der Aussparung 17 verbessert wird.
  • Bei der Herstellung einer HEMT-Einheit ist üblicherweise ein Trennschritt notwendig. Bei dem Trennschritt wird üblicherweise ein Verfahren, bei dem physikalisch dafür gesorgt wird, dass ein zweidimensionales Elektronengas zu einem Träger wird, der durch einen Trockenätz-Prozess verschwindet, oder ein Verfahren, bei dem mittels eines selektiven Ionenimplantationsprozesses ein epitaxialer Halbleiterkristall physisch in einem Bereich gebrochen wird, der dem Trennbereich entspricht, oder dergleichen verwendet. Wenn das Diamant-Substrat 23 einen höheren spezifischen elektrischen Widerstand, das heißt, eine höhere elektrische Isolation als die Nitrid-Halbleiterschicht in der Halbleitereinheit 1001 bietet, erbringt der Vorsprung 16 des Diamant-Substrats 23 jedoch eine Trennfunktion. Dadurch kann ein komplizierter Trennschritt vereinfacht werden.
  • B. Ausführungsform 2
  • B-1. Konfiguration
  • 6 ist eine Querschnittsansicht einer Halbleitereinheit 1002 gemäß Ausführungsform 2. Auch wenn sich die epitaxiale Halbleiterschicht 2 und das Diamant-Substrat 23 bei der Halbleitereinheit 1001 in direktem Kontakt miteinander befinden, wie in 1 dargestellt, ist bei der Halbleitereinheit 1002 gemäß Ausführungsform 2 eine Zwischenschicht 19 zwischen der epitaxialen Halbleiterschicht 2 und dem Diamant-Substrat 23 angeordnet. Das heißt, die Halbleitereinheit 1002 weist die Zwischenschicht 19 zusätzlich zu der Konfiguration der Halbleitereinheit 1001 gemäß Ausführungsform 1 auf, und die Konfiguration mit Ausnahme der Zwischenschicht 19 ist ähnlich wie jene der Halbleitereinheit 1001. Die Zwischenschicht 19 ist so ausgebildet, dass sie die obere Oberfläche 109 des Vorsprungs 16 und eine Innenwand der Aussparung 17 des Diamant-Substrats 23 bedeckt.
  • Das Diamant-Substrat 23 befindet sich in direktem Kontakt mit der Zwischenschicht 19, wobei eine Bonding-Grenzschicht 26 gebildet wird. Die epitaxiale Halbleiterschicht 2 befindet sich in direktem Kontakt mit der Zwischenschicht 19, wobei eine Bonding-Grenzschicht 22 gebildet wird.
  • Bei einem üblichen Material für die Zwischenschicht 19 handelt es sich zum Beispiel um ein amorphes Material, wie beispielsweise amorphes Silicium und Siliciumnitrid, die Zwischenschicht 19 kann jedoch auch aus irgendeinem kristallinen Material gebildet sein, das eine Ordnung sowie ausgezeichnete Wärmetransporteigenschaften aufweist. Wenn die epitaxiale Halbleiterschicht 2 innerhalb der Aussparung 17 des Diamant-Substrats 23 aufgewachsen wird, können Diamant-Nanopartikel, die als Diamant-Kristallkeime bezeichnet werden, als Material für die Zwischenschicht 19 verwendet werden. Die Zwischenschicht 19 soll im Hinblick auf die Effizienz der Wärmeabführung zum Beispiel eine Dicke von 50 nm oder weniger aufweisen.
  • B-2. Effekte
  • Die Halbleitereinheit 1002 gemäß Ausführungsform 2 weist die Zwischenschicht 19 zwischen dem Diamant-Substrat 23 und der epitaxialen Halbleiterschicht 2 als der Nitrid-Halbleiterschicht auf. Somit können die mit der Ausführungsform 1 erzielten Effekte gemäß der Halbleitereinheit 1002 ebenfalls erzielt werden, und ferner kann das Entstehen einer Schichtabtrennung oder von Defekten, Rissbildungen oder dergleichen zwischen dem Diamant-Substrat 23 und der epitaxialen Halbleiterschicht 2 unterbunden werden, so dass die Haftung beim Bonding verbessert wird.
  • Insbesondere ist die Zwischenschicht 19 auf der Innenwand der Aussparung 17 des Diamant-Substrats 23 ausgebildet. Die epitaxialen Halbleiterschichten 2 und 3 sind durch die Zwischenschicht 19 innerhalb des Aussparung 17 des Diamant-Substrats 23 ausgebildet. Wenn eine Diamant-Schicht, welche die epitaxialen Halbleiterschichten 2 und 3 bedeckt, nach der Bildung der epitaxialen Halbleiterschichten 2 und 3 gebildet wird, können Defekte oder eine Beschädigung der epitaxialen Halbleiterschichten 2 und 3 gemäß einer derartigen Konfiguration unterbunden werden, während die Haftung der epitaxialen Halbleiterschichten 2 und 3 an der Diamant-Schicht verbessert wird.
  • C. Ausführungsform 3
  • C-1. Konfiguration
  • 7 ist eine Querschnittsansicht einer Halbleitereinheit 1003 gemäß Ausführungsform 3. Bei der Halbleitereinheit 1003 ist das Source-Durchgangsloch 501 mit einem Source-Durchgangs-Füllmaterial 504 gefüllt. Das heißt, die Halbleitereinheit 1003 weist das Source-Durchgangs-Füllmaterial 504 zusätzlich zu der Konfiguration der Halbleitereinheit 1002 gemäß Ausführungsform 2 auf, und die Konfiguration mit Ausnahme des Source-Durchgangs-Füllmaterials 504 ist ähnlich wie jene der Halbleitereinheit 1002.
  • Das Source-Durchgangs-Füllmaterial 504 soll zum Beispiel aus einem Material mit einer hohen thermischen Leitfähigkeit gebildet sein, wie beispielsweise aus Diamant, diamantartigem Kohlenstoff sowie Graphit. Das Material für das Source-Durchgangs-Füllmaterial 504 ist nicht auf ein anorganisches Material beschränkt, es kann sich auch um irgendein organisches Material mit einer hohen thermischen Leitfähigkeit handeln, und es kann sich auch um ein Gemisch aus dem anorganischen Material und dem organischen Material handeln.
  • Nachdem die Innenwand des Source-Durchgangslochs 501 mit dem Source-Durchgangs-Metall 502 bedeckt worden ist, wird das Source-Durchgangsloch 501 mit dem Source-Durchgangs-Füllmaterial 504 gefüllt. Das Source-Durchgangs-Füllmaterial 504 kann mit der unteren Oberfläche 503 des Diamant-Substrats 23 bündig sein oder kann mit dem auf der unteren Oberfläche 503 ausgebildeten Source-Durchgangs-Metall 502 bündig sein.
  • C-2. Effekte
  • Bei der Halbleitereinheit 1003 gemäß Ausführungsform 3 ist das Source-Durchgangs-Füllmaterial 504 in dem Source-Durchgangsloch 501 ausgebildet. Bei dem Source-Durchgangs-Füllmaterial 504 soll es sich um Diamant handeln. Gemäß einer derartigen Konfiguration befindet sich das Source-Durchgangs-Metall 502 in Kontakt nicht nur mit dem Diamant-Substrat 23, sondern auch mit dem Diamant des Source-Durchgangs-Füllmaterials 504. Die Halbleitereinheit 1003 kann somit eine hohe Wärmeabführung aufweisen.
  • D. Ausführungsform 4
  • D-1. Konfiguration
  • Eine monolithische integrierte Mikrowellen-Schaltung (MMIC) zur Verwendung in einem Mikrowellen-Kommunikationssystem oder einem Millimeterwellen-Kommunikationssystem weist eine HEMT-Einheit auf. Als eine HEMT-Einheit zur Verwendung in einem Leistungsverstärker mit hoher Leistung des MMIC wird ein Mehrfach-HEMT verwendet, bei dem eine Mehrzahl von Einheits-HEMTs elektrisch parallelgeschaltet ist.
  • Bei dem Mehrfach-HEMT erzeugt jeder der parallelgeschalteten Einheits-HEMTs eine nicht vernachlässigbare Wärmemenge. Insbesondere weist eine Einheits-HEMT-Einheit, die sich in der Mitte des Mehrfach-HEMT oder um diese herum befindet, eine geringe Wärmeabführungs-Effizienz auf, da sich Wärme aufgrund einer Beeinflussung durch die Wärmeerzeugung von Einheits-HEMT-Einheiten, die sich um die Einheits-HEMT-Einheit herum befinden, an der Einheits-HEMT-Einheit konzentriert.
  • Im Ergebnis besteht die Wahrscheinlichkeit, dass die Einheits-HEMT-Einheit bricht, die sich in der Mitte des Mehrfach-HEMT oder um diese herum befindet. Somit ist die Verwendung einer Struktur mit einer hohen Wärmeabführungs-Effizienz erforderlich, um das Leistungsvermögen des Mehrfach-HEMT in dem Leistungsverstärker mit hoher Leistung zu verbessern.
  • 8 ist eine Ansicht von oben auf eine Halbleitereinheit 1004 gemäß Ausführungsform 4. 9 ist eine Querschnittsansicht der Halbleitereinheit 1004 entlang einer Linie A-A' gemäß 8. 10 ist eine Querschnittsansicht der Halbleitereinheit 1004 entlang einer Linie B-B' gemäß 8. 11 ist eine Querschnittsansicht der Halbleitereinheit 1004 entlang einer Linie C-C' gemäß 8. Die Halbleitereinheit 1004 weist in jedem der Elementbereiche 201 einen Mehrfach-Feldeffekttransistor auf, bei dem eine Mehrzahl von Feldeffekttransistoren elektrisch parallelgeschaltet ist. Bei den parallelgeschalteten Einheits-Feldeffekttransistoren kann es sich hier zum Beispiel um MIS-, MOS- oder HEMT-Einheiten handeln. Hier wird ein Mehrfach-HEMT als ein Beispiel herangezogen.
  • Die Halbleitereinheit 1004 weist Folgendes auf: das Diamant-Substrat 23, die epitaxialen Halbleiterschichten 2 und 3, Source-Elektroden 101, Drain-Elektroden 102, Gate-Elektroden 106, die Oberflächenschutzschicht 105, erste Source-Kontaktstellen 1071, zweite Source-Kontaktstellen 1072, die Drain-Kontaktstelle 108, das Source-Durchgangsloch 501 sowie das Source-Durchgangs-Metall 502.
  • Bei der Halbleitereinheit 1004 weist das Diamant-Substrat 23 den Vorsprung 16 auf der Seite der oberen Oberfläche 109 auf, und die epitaxialen Halbleiterschichten 2 und 3 sind wie bei der Halbleitereinheit 1001 gemäß Ausführungsform 1 in der Aussparung 17 ausgebildet. Die Source-Elektroden 101, die Drain-Elektroden 102 sowie die Gate-Elektroden 106 sind teilweise auf der oberen Oberfläche 401 der epitaxialen Halbleiterschicht 3 ausgebildet. Eine einzelne Source- Elektrode 101, eine einzelne Drain-Elektrode 102, eine einzelne Gate-Elektrode 106 sowie die epitaxialen Halbleiterschichten 2 und 3 bilden eine Einheits-HEMT-Einheit.
  • Die Einheits-HEMT-Einheit kann ferner eine erste Source-Kontaktstelle 1071 sowie die Drain-Kontaktstelle 108 aufweisen. Die erste Source-Kontaktstelle 1071 bedeckt teilweise eine obere Oberfläche der Source-Elektrode 101. Die Drain-Kontaktstelle 108 bedeckt teilweise eine obere Oberfläche der Drain-Elektrode 102.
  • In jedem der Elementbereiche 201 der Halbleitereinheit 1004 ist eine Mehrzahl von Einheits-HEMT-Einheiten ausgebildet, und die Mehrzahl von Einheits-HEMT-Einheiten ist elektrisch parallelgeschaltet und bildet eine Mehrfach-HEMT-Einheit. Insbesondere sind die ersten Source-Kontaktstellen 1071 durch eine Source-Luftbrücke 602 miteinander verbunden und sind mit den zweiten Source-Kontaktstellen 1072 verbunden. Die zweiten Source-Kontaktstellen 1072 sind auf der oberen Oberfläche 109 des Diamant-Substrats 23 ausgebildet. In einem Bereich des Diamant-Substrats 23, in dem jede der zweiten Source-Kontaktstellen 1072 ausgebildet ist, ist das Source-Durchgangsloch 501 ausgebildet, das sich von der unteren Oberfläche 503 durch das Diamant-Substrat 23 hindurch bis zu der oberen Oberfläche 109 erstreckt. Die Drain-Elektroden 102 sind durch die Drain-Kontaktstelle 108 verbunden. Die Gate-Elektroden 106 sind durch eine Gate-Kontaktstelle 601 verbunden.
  • Bei der Source-Luftbrücke 602 handelt es sich um eine Source-Verdrahtung mit einer Brückenpfeiler-Struktur, um zwei Source-Elektroden 101 mitten in der Luft zu verbinden. Die Source-Verdrahtung kann jedoch wie bei der Drain-Kontaktstelle 108 oder der Gate-Kontaktstelle 601 auch auf der Oberfläche der Einheit ausgebildet sein. Durch die Source-Luftbrücke 602 kann der Einfluss einer parasitären Kapazität eliminiert werden, da es sich bei einem Zwischenschicht-Dielektrikum um Luft handelt. Die Source-Luftbrücke 602 wird unter Verwendung eines Prozesses für eine plattierte Verdrahtung erhalten.
  • Die Gate-Elektroden 106 können jeweils irgendeine Form aufweisen, die für den Zweck der vorliegenden Ausführungsform geeignet ist. Die Feldplatten-Elektrode kann auf einer oberen Oberfläche von jeder der Gate-Elektroden 106 ausgebildet sein. Die Anzahl von Einheits-HEMT-Einheiten, die in dem Mehrfach-HEMT parallelgeschaltet sind, ist nicht beschränkt.
  • D-2. Modifikation
  • 10 stellt eine Konfiguration dar, bei der sich das Diamant-Substrat 23 und die epitaxiale Halbleiterschicht 2 in direktem Kontakt miteinander befinden. Bei der Halbleitereinheit 1004 kann jedoch wie bei der Halbleitereinheit 1002 gemäß Ausführungsform 2 die Zwischenschicht 19 zwischen der epitaxialen Halbleiterschicht 2 und dem Diamant-Substrat 23 angeordnet sein. Dadurch können Effekte ähnlich wie jene erzielt werden, die gemäß Ausführungsform 2 erzielt werden.
  • D-3. Effekte
  • Gemäß einer derartigen Konfiguration der Halbleitereinheit 1004 befindet sich das Diamant-Substrat 23, das aus einem Material mit einer hohen thermischen Leitfähigkeit gebildet ist, in einer Draufsicht in einem aktiven Bereich des Mehrfach-Feldeffekttransistors benachbart zu den Seiten der epitaxialen Halbleiterschichten 2 und 3. Somit kann Wärme, die von den epitaxialen Halbleiterschichten 2 und 3 erzeugt wird, effizient abgeführt werden. Außerdem können Effekte ähnlich wie jene erzielt werden, die gemäß Ausführungsform 1 erzielt werden.
  • E. Ausführungsform 5
  • E-1. Konfiguration
  • Eine Ansicht von oben auf eine Halbleitereinheit gemäß Ausführungsform 5 ist ähnlich wie die Ansicht von oben auf die in 8 dargestellte Halbleitereinheit 1004 gemäß Ausführungsform 4. 12 ist eine Querschnittsansicht einer Halbleitereinheit 1005 entlang einer Linie B-B' gemäß 8.
  • Wie in 10 dargestellt, weist die Halbleitereinheit 1004 gemäß Ausführungsform 4 für jeden Mehrfach-HEMT eine einzelne Aussparung 17 in einem Elementbereich 201 und einen einzelnen Vorsprung 16 in einem Trennbereich 202 auf. Im Gegensatz dazu weist die Halbleitereinheit 1005 eine Mehrzahl von Aussparungen 17 in einem Elementbereich 201 und einen Vorsprung 16 zwischen zwei benachbarten Aussparungen 17 auf. Vorsprünge 16 des Diamant-Substrats 23 in dem Elementbereich 201 befinden sich jeweils direkt unterhalb einer Source-Elektrode 101 oder einer Drain-Elektrode 102.
  • In 12 sind die Vorsprünge 16 direkt unterhalb der Drain-Elektroden 102 ausgebildet. Die Konfiguration der Halbleitereinheit 1005 mit Ausnahme des Vorsprungs 16 ist ähnlich wie jene der Halbleitereinheit 1004.
  • E-2. Effekte
  • Gemäß der Halbleitereinheit 1005 bei Ausführungsform 5 ist die Mehrzahl von Aussparungen 17 in der oberen Oberfläche 109 des Diamant-Substrats 23 ausgebildet. Auf dem Vorsprung 16 zwischen zwei benachbarten Aussparungen 17 befindet sich die Source-Elektrode 101 oder die Drain-Elektrode 102. Bei einer derartigen Konfiguration sind die epitaxialen Halbleiterschichten 2 und 3, die aktive Schichten des Mehrfach-HEMT sein sollen, in einer Draufsicht in einem geringen Abstand von den Vorsprüngen 16 des Diamant-Substrats 23 umgeben. Wärme, die von den epitaxialen Halbleiterschichten 2 und 3 erzeugt wird, kann somit effizient an das Diamant-Substrat 23 abgeführt werden.
  • F. Ausführungsform 6
  • F-1. Konfiguration
  • 13 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitereinheit 1006 gemäß Ausführungsform 6 zeigt. Die 14 bis 33 sind Querschnittsansichten, um das Verfahren zur Herstellung der Halbleitereinheit 1006 zu erläutern. Die Halbleitereinheit 1006, deren Querschnittsansicht in 33 dargestellt ist, weist genauso wie die Halbleitereinheiten 1001 bis 1005 gemäß den Ausführungsformen 1 bis 5 Folgendes auf: die Nitrid-Halleiterschicht innerhalb der Aussparung des Halbleitersubstrats, das Source-Durchgangsloch sowie das Source-Durchgangs-Metall. Dieses Verfahren entspricht einem ersten Verfahren zur Herstellung der Halbleitereinheiten 1001 bis 1005 gemäß den Ausführungsformen 1 bis 5, wenngleich nachstehend das Verfahren zur Herstellung der Halbleitereinheit 1006 beschrieben wird.
  • Zunächst wird als Ausgangssubstrat für den Herstellungsprozessablauf ein GaN-auf-Si-Substrat hergestellt, wie in 14 dargestellt (Schritt S301). Bei dem GaN-auf-Si-Substrat handelt es sich um ein Substrat, bei dem eine GaN-Schicht 52 und eine AlGaN-Schicht 53 in der angegebenen Reihenfolge auf einer oberen Oberfläche eines Si-Substrats 1 als einem Halbleitersubstrat gestapelt worden sind. Die GaN-Schicht 52 und die AlGaN-Schicht 53 entsprechen hier der epitaxialen Halbleiterschicht 2 beziehungsweise der epitaxialen Halbleiterschicht 3 bei den Ausführungsformen 1 bis 5. Auch ein Substrat, wie beispielsweise ein GaN-auf-Saphir-Substrat und ein GaN-auf-SiC-Substrat, bei dem GaN heteroepitaxial auf einem anderen Substratmaterial aufgewachsen worden ist, kann als Ausgangssubstrat verwendet werden.
  • Dann wird ein Trägersubstrat 9 an einer Oberfläche 7 der AlGaN-Schicht 53 angebracht, wie in 15 dargestellt (Schritt S302). Bei der Oberfläche 7 handelt es sich um eine erste Hauptoberfläche der AlGaN-Schicht 53, die dem Si-Substrat 1 gegenüberliegt. Als Trägersubstrat 9 kann hier ein Si-Substrat, ein Saphir-Substrat, ein Quarz-Substrat oder dergleichen verwendet werden.
  • Die Oberfläche 7 der AlGaN-Schicht 53 soll im Voraus so planarisiert werden, dass sie ein arithmetisches Mittel der Rauigkeit (Ra) von 30 nm oder weniger aufweist. Das Gleiche gilt für das Trägersubstrat 9.
  • Das Trägersubstrat 9 kann zum Beispiel durch Bonding, wie beispielsweise durch hydrophiles Bonding, Druck-Bonding sowie plasmaaktiviertes Bonding, oder durch Ankleben unter Verwendung eines anorganischen Klebstoffmaterials und dergleichen an der Oberfläche 7 der AlGaN-Schicht 53 angebracht werden. Auf einer Bonding-Oberfläche zwischen dem Trägersubstrat 9 und der AlGaN-Schicht 53 kann irgendeine Zwischenschicht angeordnet werden. Die Zwischenschicht soll aus einem Material gebildet werden, wie beispielsweise aus Siliciumnitrid und einer Aluminiumoxid-Schicht, das üblicherweise für eine Oberflächenschutzschicht verwendet wird und eine Halbleiteroberfläche nicht verunreinigt.
  • Für die Zwischenschicht kann jedoch auch ein Material verwendet werden, das die Halbleiteroberfläche verunreinigt, wenn die Verunreinigung auf der Halbleiteroberfläche bei einem späteren Herstellungsschritt für die Einheit entfernt wird. Wie vorstehend beschrieben, wird ein zusammengesetztes Substrat hergestellt, bei dem das Trägersubstrat 9 und die Oberfläche 7 der AlGaN-Schicht 53 aneinander gebondet worden sind.
  • Anschließend wird eine Hartmaske 12 auf einer der GaN-Schicht 52 gegenüberliegenden Oberfläche 11 des Si-Substrats 1 gebildet, wie in 16 dargestellt (Schritt S303). Die Hartmaske 12 soll aus einem Material gebildet werden, das beständig gegenüber einem Trockenätz-Prozess ist und ein Ätzselektivitäts-Verhältnis gegenüber Si oder GaN aufweist.
  • Die Hartmaske 12 kann zum Beispiel aus Siliciumnitrid, einer Aluminiumoxid-Schicht, Siliciumdioxid oder dergleichen gebildet werden. Die Hartmaske 12 kann zum Beispiel mittels physikalischer Gasphasenabscheidung (PVD), wie z.B. Sputtern und Aufdampfen, oder chemischer Gasphasenabscheidung (CVD), wie beispielsweise chemischer Gasphasenabscheidung bei geringem Druck, plasmaunterstützter Gasphasenabscheidung, sowie atomarer Schichtabscheidung gebildet werden. Es ist möglich, dass in Abhängigkeit von dem jeweiligen Ätzselektivitäts-Verhältnis bei einem Schritt zur Bildung einer Durchgangsnut 44 bei dem oder nach dem Schritt S304 nicht eine einzelne Schicht, sondern zwei oder mehr Schichten für die Hartmaske 12 gebildet werden.
  • Danach wird eine Resist-Struktur zur Bildung der Durchgangs-Nut 44 auf der Hartmaske 12 gebildet (Schritt S304). Es ist erforderlich, dass die Resist-Struktur so gebildet wird, dass sie einen Bereich für die Bildung von jedem der Elementbereiche 201 in einer Draufsicht auf allen Seiten umgibt. Als ein Verfahren zur Bildung der Resist-Struktur wird zum Beispiel eine Photolithographie-Technologie verwendet. Die Hartmaske 12 wird in einem Bereich, der einer Öffnung der Resist-Struktur entspricht, einer externen Umgebung ausgesetzt und ist im sonstigen Bereich durch die Resist-Struktur geschützt.
  • Der Bereich der Hartmaske 12, welcher der Öffnung der Resist-Struktur entspricht und der externen Umgebung ausgesetzt worden ist, wird anschließend durch Entwicklung des Resists entfernt, wie in 17 dargestellt. Der Bereich der Hartmaske 12 wird zum Beispiel mittels eines Nassätz-Prozesses durch Eintauchen in eine chemische Lösung oder mittels eines Trockenätz-Prozesses entfernt. Hier soll ein Verfahren verwendet werden, durch welches das Ätzselektivitäts-Verhältnis erhalten werden kann. Auf eine so gebildete Öffnung der Hartmaske 12 wird als ein Öffnungsbereich 14 Bezug genommen.
  • In dem Öffnungsbereich 14 der Hartmaske 12 wird die Oberfläche 11 des Si-Substrats 1 der externen Umgebung ausgesetzt. Danach wird die Resist-Struktur von der Hartmaske 12 getrennt, um die Hartmaske 12 der externen Umgebung auszusetzen.
  • Dann werden Bereiche des Si-Substrats 1, der GaN-Schicht 52 und der AlGaN-Schicht 53 direkt unterhalb des Öffnungsbereichs 14 der Hartmaske 12 entfernt, wie in 18 dargestellt (Schritt S305). In diesem Schritt wird zunächst ein Bereich des Si-Substrats 1 direkt unterhalb des Öffnungsbereichs 14 entfernt, welcher der externen Umgebung ausgesetzt worden ist.
  • Der entfernte Bereich des Si-Substrats 1 weist hier zum Beispiel eine Dicke von einigen hundert Mikrometern auf. Nach dem Entfernen des Bereichs des Si-Substrats 1 wird ein Bereich der GaN-Schicht 52 direkt unterhalb des Öffnungsbereichs 14 der externen Umgebung ausgesetzt und wird entfernt. Der entfernte Bereich der GaN-Schicht 62 weist hier zum Beispiel eine Dicke von einigen Mikrometern oder mehr und von einigen zehn Mikrometern oder weniger auf. Nach dem Entfernen des Bereichs der GaN-Schicht 52 wird ein Bereich der AlGaN-Schicht 53 direkt unterhalb des Öffnungsbereichs 14 der externen Umgebung ausgesetzt und wird entfernt. Der entfernte Bereich der AlGaN-Schicht 53 weist hier zum Beispiel eine Dicke von etwa einigen zehn Nanometern auf.
  • Ein selektives Ätzen der GaN-Schicht 52 und ein selektives Ätzen der AlGaN-Schicht 53 können im gleichen Schritt durchgeführt werden oder können in verschiedenen Schritten separat durchgeführt werden. Es ist von Bedeutung, selektiv nur einen Bereich direkt unterhalb des Öffnungsbereichs 14 zu ätzen.
  • Nach dem Entfernen des Bereichs der AlGaN-Schicht 53 direkt unterhalb des Öffnungsbereichs 14 wird eine Oberfläche des an die AlGaN-Schicht 53 gebondeten Trägersubstrats 9 in dem Öffnungsbereich 14 der externen Umgebung ausgesetzt. Ein vollständiges Entfernen eines Bereichs der Hartmaske 12 mit Ausnahme des Öffnungsbereichs 14 wird während des Schritts S305 dagegen nicht zugelassen.
  • Durch Entfernen der Bereiche des Si-Substrats 1, der GaN-Schicht 52 und der AlGaN-Schicht 53 direkt unterhalb des Öffnungsbereichs 14 im Schritt S305 wird die Durchgangsnut 44 gebildet. Die Durchgangsnut 44 erstreckt sich durch die Dicken des Si-Substrats 1, der GaN-Schicht 52 und der AlGaN-Schicht 53 hindurch. Durch die Durchgangsnut 44 wird eine charakteristische Struktur der Halbleitereinheiten 1001 bis 1005 gemäß den Ausführungsformen 1 bis 5 erzielt, das heißt, eine Struktur, bei der die Nitrid-Halbleiterschicht innerhalb der Aussparung des Diamant-Substrats gebildet wird. Ferner kann die Durchgangsnut 44 Spannungen lösen und so das Entstehen von Rissen oder ein Brechen der GaN-Schicht 52 oder der AlGaN-Schicht 53 in einem Schritt unterbinden, in dem das Si-Substrat 1 entfernt wird.
  • Danach wird die Hartmaske 12 von der Oberfläche 11 des Si-Substrats 1 entfernt, wie in 19 dargestellt (Schritt S306). Auf den Seiten der Durchgangsnut 44 befinden sich die AlGaN-Schicht 53, die GaN-Schicht 52 sowie das Si-Substrat 1. Somit soll die Hartmaske 12 durch einen Trockenätz-Prozess entfernt werden, der in einer Richtung des Fortschreitens des Ätzvorgangs eine Anisotropie aufweist, so dass ein Fortschreiten des Ätzvorgangs zu den Seiten der Durchgangsnut 44 hin unterbunden wird. Indem die Hartmaske 12 entfernt wird, wird das Si-Substrat 1 ähnlich Inseln der externen Umgebung ausgesetzt.
  • Anschließend wird das Si-Substrat 1 als Ganzes entfernt, wie in 20 dargestellt (Schritt S307). Nach dem Entfernen des Si-Substrats 1 wird die GaN-Schicht 52 der externen Umgebung ausgesetzt. Eine Oberfläche 18 der GaN-Schicht 52 kann hier durch chemisch-mechanisches Polieren (CMP), mechanisches Polieren oder einen anderen Planarisierungsprozess planarisiert werden. Bei der Oberfläche 18 handelt es sich um eine Hauptoberfläche der Nitrid-Halbleiterschicht, die der ersten Hauptoberfläche gegenüberliegt.
  • Dann wird die Zwischenschicht 19 auf der Oberfläche 18 der GaN-Schicht 52 und der Innenwand der Durchgangsnut 44 gebildet, wie in 21 dargestellt (Schritt S308). Dieser Schritt wird weggelassen, wenn eine Halbleitereinheit hergestellt wird, welche die Zwischenschicht 19 nicht aufweist, wie beispielsweise die Halbleitereinheit 1001 gemäß Ausführungsform 1. Die Zwischenschicht 19 wird gebildet, um die Haftung des Diamant-Substrats an der GaN-Schicht 52 zu verbessern und die GaN-Schicht 52 oder die AlGaN-Schicht 53 zu schützen, wenn das Diamant-Substrat in einem späteren Schritt S314 aufgewachsen oder gebondet wird.
  • Für die Zwischenschicht 19 wird üblicherweise ein amorphes Material verwendet, wie beispielsweise amorphes Silicium und Siliciumnitrid, es können jedoch zum Beispiel auch Diamant-Nanopartikel, diamantartiger Kohlenstoff, Graphen, Graphit oder dergleichen verwendet werden, die eine ausgezeichnete thermische Leitfähigkeit aufweisen. Es ist erforderlich, dass die Zwischenschicht 19 so gebildet wird, dass sie die Innenwand der Durchgangsnut 44 bedeckt. In diesem Fall kann eine Oberfläche 20 der Zwischenschicht 19 zum Beispiel durch einen Planarisierungsprozess planarisiert werden, wie beispielsweise durch CMP und mechanisches Polieren.
  • Danach wird eine Maske 21 auf der Oberfläche 20 der Zwischenschicht 19 gebildet, wie in 22 dargestellt (Schritt S309). In einem Bereich der Durchgangsnut 44 und einem Bereich der GaN-Schicht 52, benachbart zu der Durchgangsnut 44, wird ein Öffnungsbereich 25 der Maske 21 gebildet (Schritt S310). Bei den Schritten S309 und S310 handelt es sich um Schritte für eine teilweise Entfernung der Zwischenschicht 19.
  • Auf eine Technologie, bei der irgendeine Schicht im Voraus auf der gesamten Oberfläche gebildet wird und dann eine Maske gebildet wird, um die Schicht zur Bildung einer Öffnung teilweise zu entfernen, wie vorstehend beschrieben, wird als eine Ätz-Technologie Bezug genommen. Auf eine Technologie, bei der im Voraus eine Maske gebildet wird, um teilweise einen Schutz anzuordnen, so dass sich keine Schicht bildet, und eine Schicht zur gleichen Zeit, zu der die Entfernung der Maske stattfindet, teilweise entfernt wird, wird als eine Lift-Off-Technologie Bezug genommen. Für jede teilweise Bildung und teilweise Entfernung der Zwischenschicht 19 und dergleichen, die hier beschrieben sind, kann irgendeiner der Schritte ausgewählt werden.
  • Anschließend wird ein Bereich der Zwischenschicht 19 direkt unterhalb des Öffnungsbereichs 25 der Maske 21 entfernt, wie in 23 dargestellt (Schritt S311). Ein Verfahren zum Entfernen der Zwischenschicht 19 ist in hohem Maße abhängig von dem Material für die Zwischenschicht 19. Wenn die Zwischenschicht 19 zum Beispiel aus diamantartigem Kohlenstoff gebildet wird, kann die Zwischenschicht 19 unter Verwendung einer Ionenätz-Technologie oder unter Verwendung eines Plasmas entfernt werden.
  • Anschließend wird unter Verwendung der Maske 21 ein Durchgangs-Metall 24 gebildet, wie in 24 dargestellt (Schritt S312). Das Durchgangs-Metall 24 soll aus einem Material gebildet werden, das eine niedrige Schottky-Barriere in Bezug auf die GaN-Schicht 52 aufweist und eine ohmsche Kontaktbildung erleichtert. Bei einem HEMT, in dem sich Elektronen wie in einem Kanal bewegen, ist ein Material auf der Basis von Ti/Al zum Beispiel repräsentativ für das Material des Durchgangs-Metalls 24. Der Effekt einer Reduzierung des ohmschen Widerstands der Source- und Drain-Elektroden kann erwartet werden, wenn das Durchgangs-Metall 24 aus einem Material gebildet wird, das die Bildung eines ohmschen Kontakts erleichtert. Das Durchgangs-Metall 24 wird zum Beispiel durch Aufdampfen, Sputtern oder Aufbringen gebildet.
  • Danach werden die Maske 21 und ein Bereich des Durchgangs-Metalls 24, der auf der Maske 21 ausgebildet ist, durch einen Lift-Off-Prozess entfernt, wie in 25 dargestellt (Schritt S313). Dadurch ist das Durchgangs-Metall 24 nur innerhalb der Durchgangsnut 44 ausgebildet. Wenn viele Lift-Off-Rückstände vorhanden sind, kann zusätzlich eine Ultraschallreinigung durchgeführt werden. Ein Bereich des Durchgangs-Metalls 24, der verbleibt, ohne bei diesem Schritt entfernt zu werden, entspricht dem Source-Durchgangs-Metall 502 bei den Ausführungsformen 1 bis 5. Auf das Durchgangs-Metall 24 wird auch als ein erstes Metall Bezug genommen.
  • Anschließend wird Diamant zur Bildung eines Diamant-Substrats 28 selektiv direkt oberhalb der Zwischenschicht 19 aufgewachsen, wie in 26 dargestellt (Schritt S314). Das Diamant-Substrat 28 wird bei diesem Schritt durch die Zwischenschicht 19 über einer oberen Oberfläche der GaN-Schicht 52 und einer Oberfläche des Trägersubstrats 9 gebildet, die eine Bodenfläche der Durchgangsnut 44 bildet. Bei der oberen Oberfläche der GaN-Schicht 52 handelt es sich um eine zweite Hauptoberfläche als eine Hauptoberfläche der Nitrid-Halbleiterschicht, die der ersten Hauptoberfläche gegenüberliegt.
  • Bei dem Diamant kann es sich hier um einen monokristallinen oder einen polykristallinen Diamant handeln. Diamant weist jedoch bessere Wärmetransporteigenschaften auf, wenn es sich um einen monokristallinen Diamant mit Fernordnung handelt, und soll somit große Kristallkörner und eine hohe Kristallinität aufweisen. Das Diamant-Substrat 28 entspricht dem Diamant-Substrat 23 bei den Ausführungsformen 1 bis 5. Das Diamant-Substrat 28 wird nicht direkt über dem Durchgangs-Metall 24 gebildet, so dass eine Nut 29 gebildet wird.
  • Das Diamant-Substrat 28 kann zum Beispiel mittels einer Synthese bei hoher Temperatur und hohem Druck gebildet werden, sollte jedoch unter Verwendung von Gasphasenabscheidung gebildet werden, wie beispielsweise von Mikrowellen-CVD unter Verwendung eines Gases auf der Basis von CH4-H2-O2 und von CVD mit heißem Filament. Wie vorstehend beschrieben, ist CVD für ein selektives Aufwachsen geeignet, da Diamant nur auf der Zwischenschicht 19 aufgewachsen werden kann, die eine Kompatibilität der Oberfläche aufweist.
  • Wenn eine Gasphasenabscheidung verwendet wird, ist es jedoch erforderlich, dass die Schichtdicke für ein Freistehen ausreichend vergrößert wird. Wenn dagegen ein Verfahren verwendet wird, bei dem ein freistehendes Diamant-Substrat an die Zwischenschicht 19 gebondet wird, ist es erforderlich, dass das freistehende Substrat für eine Anpassung an die Durchgangsnut 44 bearbeitet wird. Wie vorstehend beschrieben, wird eine Struktur erzielt, bei der die GaN-Schicht 52 und die AlGaN-Schicht 53 innerhalb der Aussparung in der oberen Oberfläche des Diamant-Substrats 27 gebildet worden sind.
  • Diamant, der mittels CVD auf der Zwischenschicht 19 aufgewachsen wird, tendiert zu einer Polykristallisation, so dass zur Planarisierung der Oberfläche nach dem Aufwachsen eine Bearbeitung erforderlich ist. Somit wird eine Oberfläche 30 des Diamant-Substrats 27 planarisiert, wie in 27 dargestellt (Schritt S315). Die Oberfläche 30 des Diamant-Substrats 27 kann durch mechanisches Polieren oder chemisches Polieren planarisiert werden.
  • Danach wird das Trägersubstrat 9 von der Oberfläche 7 der AlGaN-Schicht 53 abgelöst, wie in 28 dargestellt (Schritt S316). Bei dem Ablösungsschritt soll zum Beispiel ein Nassätz-Prozess unter Verwendung einer chemischen Lösung verwendet werden. Jedoch sollte darauf achtgegeben werden, dass beim Verwenden der chemischen Lösung nicht eine andere Konfiguration als der abgelöste Bereich beschädigt wird.
  • Durch Ablösen des Trägersubstrats 9 wird die Oberfläche 7 der AlGaN-Schicht 53 der Umgebung ausgesetzt. Die Oberfläche 7 der AlGaN-Schicht 53 wird einer Bearbeitung unterzogen, wie beispielsweise der Bildung von Elektroden, um einen Feldeffekttransistor (FET) herzustellen (Schritt S317).
  • Insbesondere werden eine Source-Elektrode 33 und eine Drain-Elektrode 34 teilweise auf der Oberfläche 7 der AlGaN-Schicht 53 hergestellt, wie in 29 dargestellt. Wie in 30 dargestellt, werden danach eine Oberflächenschutzschicht 35, welche die AlGaN-Schicht 53 bedeckt, die Zwischenschicht 19, das Durchgangs-Metall 24, die Source-Elektrode 33 sowie die Drain-Elektrode 34 gebildet. Anschließend wird ein Bereich der Oberflächenschutzschicht 35 zwischen der Source-Elektrode 33 und der Drain-Elektrode 34 entfernt, und in einem Bereich, in dem der Bereich der Oberflächenschutzschicht 35 entfernt worden ist, wird eine Gate-Elektrode 39 gebildet, wie in 31 dargestellt. Die Gate-Elektrode 39 entspricht der Gate-Elektrode 106 bei den Ausführungsformen 1 bis 5.
  • Danach wird ein Bereich der Oberflächenschutzschicht 35 auf dem Durchgangs-Metall 24 und der Source-Elektrode 33 entfernt, und auf dem Durchgangs-Metall 24 wird eine Source-Kontaktstelle 40 gebildet, wie in 32 dargestellt. Dann wird eine Luftbrücke 41 gebildet, welche die Source-Kontaktstelle 40 und die Source-Elektrode 33 verbindet. Dadurch werden die Source-Elektrode 33 und das Durchgangs-Metall 24 in einen elektrischen Kontakt miteinander gebracht.
  • Schließlich wird ein Durchgangs-Füllmetall 42 als ein zweites Metall auf der Oberfläche 30 des Diamant-Substrats 28 und der Innenwand der Nut 29 gebildet, wie in 33 dargestellt (Schritt S318). Das Durchgangs-Füllmetall 42 entspricht dem Source-Durchgangs-Metall 502 bei den Ausführungsformen 1 bis 5. Somit ist die Halbleitereinheit 1006 gebildet.
  • F-2. Effekte
  • Gemäß dem vorstehend beschriebenen ersten Herstellungsverfahren für eine Halbleitereinheit wird die sich durch das Si-Substrat 1 und die Nitrid-Halbleiterschicht hindurch erstreckende Durchgangsnut 44 gebildet, bevor das Si-Substrat 1 als Ganzes von dem Ausgangssubstrat entfernt wird, wie in den 18 und 19 dargestellt. Das Lösen von Spannungen aufgrund einer Gitterfehlanpassung zwischen ungleichen Materialien wird somit beim Entfernen des Si-Substrats 1 zu der Durchgangsnut 44 verteilt, und ein Eintritt von Rissbildungen oder Brechen in die AlGaN-Schicht 53 oder die GaN-Schicht 52 kann unterbunden werden. Ferner wird das Durchgangs-Metall 24 im Voraus vor der Bildung der Elektroden oder des Diamant-Substrats 28 gebildet, so dass der ohmsche Widerstand erheblich reduziert werden kann und die Eigenschaften der Einheit verbessert werden können.
  • Ferner wird die Durchgangsnut 44 mit dem Diamant-Substrat 28 gefüllt, das eine hohe elektrische Isolation aufweist. Der die Durchgangsnut 44 füllende Diamant erfüllt somit die Trennfunktion. Der Trennschritt bei der Bearbeitung kann dadurch vereinfacht werden. Insbesondere dann, wenn bei dem Trennschritt zum Beispiel ein selektiver Ionenimplantationsprozess verwendet wird, kann der Prozess weggelassen werden. Durch Weglassen eines selektiven Ionenimplantationsprozesses wird zum Beispiel ein Freiheitsgrad in Bezug auf den Prozess aufgrund des Zulassens einer thermischen Historie bei hoher Temperatur verbessert.
  • G. Ausführungsform 7
  • G-1. Konfiguration
  • 34 ist ein Flussdiagramm, das ein zweites Verfahren zur Herstellung der Halbleitereinheiten 1001 bis 1005 zeigt. Das zweite Verfahren zur Herstellung der Halbleitereinheiten 1001 bis 1005 wird nachstehend gemäß dem Flussdiagramm gemäß 34 beschrieben.
  • Zunächst wird ein freistehendes Diamant-Substrat 51 als Ausgangssubstrat hergestellt, wie in 35 dargestellt (Schritt S401). Das freistehende Diamant-Substrat 51 soll hier eine hohe elektrische Isolation aufweisen. Eine Oberfläche des freistehenden Diamant-Substrats 51 kann zum Beispiel durch einen Planarisierungsprozess planarisiert werden, wie beispielsweise durch CMP und mechanisches Polieren, wie in 36 dargestellt.
  • Danach wird eine Hartmaske 63 auf der Oberfläche des freistehenden Diamant-Substrats 51 gebildet, wie in 37 dargestellt (Schritt S402). Die Hartmaske 63 soll aus einem Material gebildet werden, das beständig gegenüber einem Trockenätz-Prozess ist und ein hohes Ätzselektivitäts-Verhältnis gegenüber Diamant aufweist. Die Hartmaske 63 kann zum Beispiel aus Siliciumnitrid, einer Aluminiumoxid-Schicht, Siliciumdioxid oder dergleichen gebildet werden. Die Hartmaske 63 kann zum Beispiel mittels PVD, CVD oder dergleichen gebildet werden. Es ist möglich, nicht eine einzige Schicht, sondern zwei oder mehr Schichten für die Hartmaske 63 zu bilden.
  • Anschließend wird eine Resist-Struktur 54 auf der Hartmaske 63 gebildet, wie in 38 dargestellt (Schritt S403). Die Resist-Struktur 54 wird so gebildet, dass in dem freistehenden Diamant-Substrat 51 eine Aussparung gebildet wird, und es ist erforderlich, sie so zu bilden, dass sie in einer Draufsicht einen Bereich für die Bildung von jedem der Elementbereiche 201 auf allen Seiten umgibt.
  • Als Verfahren zur Herstellung der Resist-Struktur 54 wird zum Beispiel eine Photolithographie-Technologie verwendet. Die Hartmaske 63 wird in einem Bereich, der einem Öffnungsbereich der Resist-Struktur 54 entspricht, der externen Umgebung ausgesetzt und ist in dem sonstigen Bereich durch die Resist-Struktur 54 geschützt.
  • Der Bereich der Hartmaske 63, welcher der Öffnung der Resist-Struktur 54 entspricht und der externen Umgebung ausgesetzt worden ist, wird dann durch Entwicklung des Resists entfernt, wie in 39 dargestellt. Der Bereich der Hartmaske 63 wird zum Beispiel mittels eines Nassätz-Prozesses durch Eintauchen in eine chemische Lösung oder mittels eines Trockenätz-Prozesses entfernt.
  • In einem Öffnungsbereich der Hartmaske 63 wird die Oberfläche des freistehenden Diamant-Substrats 51 der externen Umgebung ausgesetzt.
  • Danach wird ein Bereich des freistehenden Diamant-Substrats 51, der sich direkt unterhalb des Öffnungsbereichs der Hartmaske 63 befindet, entlang der Schichtdicke teilweise entfernt, und dadurch wird die Aussparung 17 in einer oberen Oberfläche des freistehenden Diamant-Substrats 51 gebildet, wie in 40 dargestellt (Schritt S404). In 40 verjüngt sich eine Seitenwand der Aussparung 17, es ist jedoch auch möglich, dass sie sich nicht verjüngt. Der Bereich des freistehenden Diamant-Substrats kann durch irgendein für den Zweck der vorliegenden Ausführungsform geeignetes Verfahren entfernt werden.
  • Es ist erforderlich, dass die Menge des freistehenden Diamant-Substrats 51, die entfernt wird, in einer geeigneten Weise gesteuert wird, so dass das freistehende Diamant-Substrat 51 eine Schichtdicke aufweist, die den Abmessungen der herzustellenden Halbleitereinheit entspricht. Eine Entfernung der gesamten Schichtdicke des freistehenden Diamant-Substrats 51 wird in diesem Schritt nicht angenommen.
  • Im Schritt S404 wird die Bodenfläche der Aussparung 17 als eine geätzte Oberfläche des freistehenden Diamant-Substrats 51 der externen Umgebung ausgesetzt. Die geätzte Oberfläche des freistehenden Diamant-Substrats kann zum Beispiel durch einen Planarisierungsprozess planarisiert werden, wie z.B. durch CMP und mechanisches Polieren, wie in 41 dargestellt. Danach wird die Resist-Struktur 54 von der Hartmaske 63 getrennt, um die Hartmaske 63 der externen Umgebung auszusetzen, wie in 42 dargestellt.
  • Anschließend wird die Zwischenschicht 19 auf der Innenwand der Aussparung 17 des freistehenden Diamant-Substrats 51 gebildet, wie in 43 dargestellt (Schritt S405). Dieser Schritt wird weggelassen, wenn eine Halbleitereinheit hergestellt wird, welche die Zwischenschicht 19 nicht aufweist, wie beispielsweise die Halbleitereinheiten 1001, 1004 sowie 1005 bei den Ausführungsformen 1, 4 und 5.
  • Anschließend wird die Nitrid-Halbleiterschicht innerhalb der Aussparung 17 des freistehenden Diamant-Substrats 51 durch die Zwischenschicht 19 gebildet (Schritt S406). In 44 sind zwei Nitrid-Halbleiterschichten 56 und 57 dargestellt. Die Nitrid-Halbleiterschichten 56 und 57 entsprechen den epitaxialen Halbleiterschichten 2 beziehungsweise 3 bei den Ausführungsformen 1 bis 5. Die Nitrid-Halbleiterschicht kann zum Beispiel mittels metallorganischer chemischer Gasphasenabscheidung (MOCVD), Molekularstrahlepitaxie (MBE) oder dergleichen gebildet werden.
  • Die Nitrid-Halbleiterschicht kann zum Beispiel unter Verwendung eines Verfahrens für ein kristallines Aufwachsen eines Nitrid-Halbleiters auf einer Graphen-Schicht gebildet werden, das von J. W. Shon et al. berichtet wird (J. W. Shon, J. Ohta, K. Ueno, A. Kobayashi und H. Fujioka, „Structural Properties of GaN films grown on multilayer graphene films by pulsed sputtering“, Appl. Phys. Express 7, 085502 (2014)). Die Nitrid-Halbleiterschicht kann auch durch irgendein anderes Verfahren zum kristallinen Aufwachsen gebildet werden, das für den Zweck der vorliegenden Ausführungsform geeignet ist. Die Zwischenschicht schwächt eine Gitterfehlanpassung zwischen dem freistehenden Diamant-Substrat und der Nitrid-Halbleiterschicht ab, und durch Abschwächen der Gitterfehlanpassung kann eine Nitrid-Halbleiterschicht gebildet werden, die weniger Kristalldefekte aufweist.
  • Auch wenn in 44 zwei Nitrid-Halbleiterschichten dargestellt sind, ist nur zumindest eine Nitrid-Halbleiterschicht notwendig. Im Fall der HEMT-Einheit werden im Schritt S406 zum Beispiel eine erste epitaxiale Halbleiterschicht als eine Schicht für die Bewegung von Elektronen und eine zweite epitaxiale Halbleiterschicht als Barrierenschicht gebildet, um ein 2DEG zu bilden. Es ist erforderlich, dass die aufzuwachsende Halbleiterschicht eine kontrollierte Dicke aufweist, und es ist erforderlich, dass sie bündig mit der Oberfläche des freistehenden Diamant-Substrats 51 als nicht geätzte Oberfläche ist.
  • In einer Öffnung der Hartmaske 63 wird eine Oberfläche der Nitrid-Halbleiterschicht 57 der externen Umgebung ausgesetzt. Die Oberfläche der Nitrid-Halbleiterschicht 57 kann zum Beispiel durch einen Planarisierungsprozess planarisiert werden, wie beispielsweise durch CMP und mechanisches Polieren.
  • Danach wird die Hartmaske 63 auf der Oberfläche des freistehenden Diamant-Substrats 51 entfernt, wie in 45 dargestellt. Die Hartmaske 63 kann mittels eines Nassätz-Prozesses unter Verwendung einer chemischen Lösung oder mittels eines Trockenätz-Prozesses entfernt werden. Wenn eine chemische Lösung verwendet wird, gegenüber der die Nitrid-Halbleiterschicht beständig ist, verursacht der Nassätz-Prozess eine geringere Beschädigung an der Nitrid-Halbleiterschicht und kann die Hartmaske 63 problemlos entfernen. Durch mechanisches Polieren, Zurückätzen, einen Trockenätz-Prozess, CMP oder dergleichen wird bewirkt, dass die Oberfläche des freistehenden Diamant-Substrats 51 und die Oberfläche der Nitrid-Halbleiterschicht 57 bündig miteinander sind, wie in 46 dargestellt.
  • Anschließend wird eine obere Oberfläche der Nitrid-Halbleiterschicht 57 einer Bearbeitung unterzogen, wie beispielsweise einer Bildung der Source-Elektrode 101, der Drain-Elektrode 102, der Gate-Elektrode 106, der Source-Kontaktstelle 107 und der Oberflächenschutzschicht 105, um einen Feldeffekttransistor herzustellen, wie in 47 dargestellt (Schritt S407). Eine Struktur, die in diesem Schritt gebildet wird, sowie die Nitrid-Halbleiterschicht bilden den Feldeffekttransistor.
  • Ferner wird ein Source-Durchgangsloch in einer nicht bearbeiteten rückwärtigen Oberfläche des freistehenden Diamant-Substrats 51 gebildet (Schritt S408). Insbesondere wird eine Hartmaske 58 auf der rückwärtigen Oberfläche des freistehenden Diamant-Substrats 51 gebildet, wie in 48 dargestellt. Auf der Hartmaske 58 wird mittels Lithographie eine Resist-Struktur 59 gebildet, wie in 49 dargestellt. Ein Bereich der Hartmaske 58, der einem Bereich für die Bildung des Source-Durchgangslochs entspricht, wird geöffnet, wie in 50 dargestellt. Danach wird die Resist-Struktur 59 entfernt, wie in 51 dargestellt.
  • Ein Bereich des freistehenden Diamant-Substrats 51, der sich in der Öffnung der Hartmaske 58 befindet, wird durch selektives Ätzen entfernt, um das Source-Durchgangsloch 501 zu bilden, wie in 52 dargestellt. Danach wird die Hartmaske 58 entfernt, wie in 53 dargestellt, und das freistehende Diamant-Substrat 51 wird gereinigt. Das Source-Durchgangsloch 501 erstreckt sich in einem Bereich des freistehenden Diamant-Substrats direkt unterhalb der Source-Kontaktstelle, die im Schritt S407 bei der Bearbeitung gebildet worden ist, durch die Dicke des freistehenden Diamant-Substrats hindurch.
  • Anschließend wird das Source-Durchgangs-Metall 502 auf der Innenwand des Source-Durchgangslochs 501 und der rückwärtigen Oberfläche des freistehenden Diamant-Substrats 51 gebildet wird, in 54 dargestellt (Schritt S409). Das Source-Durchgangs-Metall 502 kann durch irgendein Verfahren gebildet wird, wie beispielsweise durch Plattieren, Aufdampfen und Sputtern. Somit ist die in 55 dargestellte Halbleitereinheit fertiggestellt. Die Halbleitereinheit entspricht der Halbleitereinheit 1002 gemäß Ausführungsform 2.
  • G-2. Effekte
  • Das vorstehend beschriebene zweite Herstellungsverfahren für eine Halbleitereinheit umfasst Folgendes: (a) Herstellen des freistehenden Diamant-Substrats; (b) Bilden der Aussparung in der oberen Oberfläche des freistehenden Diamant-Substrats; (c) epitaxiales Aufwachsen der Nitrid-Halbleiterschicht innerhalb der Aussparung sowie (d) Bilden einer Elektroden-Schicht des Feldeffekttransistors auf der oberen Oberfläche der Nitrid-Halbleiterschicht. Dieses Herstellungsverfahren ermöglicht eine geeignete kommerzielle Herstellung der Halbleitereinheiten 1001 bis 1005 gemäß den Ausführungsformen 1 bis 5, wenn das freistehende Diamant-Substrat kommerziell realisiert wird. Eine geeignete kommerzielle Herstellung der Halbleitereinheiten 1001 bis 1005 gemäß den Ausführungsformen 1 bis 5 wird auch ermöglicht, wenn ein Schritt zum Entfernen des freistehenden Diamant-Substrats kommerziell realisiert wird.
  • Die Nitrid-Halbleiterschicht wird innerhalb der Aussparung des freistehenden Diamant-Substrats gebildet, so dass sich der Diamant, der eine hohe elektrische Isolation aufweist, in einer Draufsicht benachbart zu der Nitrid-Halbleiterschicht befindet und die Trennfunktion erfüllt. Somit wird der Trennschritt bei der Bearbeitung vereinfacht.
  • Vorstehend sind die Effekte beschrieben, die durch die Halbleitereinheit oder durch das Herstellungsverfahren für dieselbe gemäß jeder der Ausführungsformen erzielt werden. Konfigurationen, die bei der Beschreibung der Effekte aufgelistet sind, können durch andere spezielle Konfigurationen, die bei der Beschreibung der vorliegenden Erfindung beschrieben sind, bis zu dem Maß ersetzt werden, in dem ähnliche Effekte erzielt werden. Das Ersetzen kann unter einer Mehrzahl von Ausführungsformen durchgeführt werden. Das heißt, Konfigurationen, die bei verschiedenen Ausführungsformen beschrieben sind, können miteinander so kombiniert werden, dass sie ähnliche Effekte erzielen.
  • Bei der Beschreibung der vorliegenden Erfindung beschriebene Konfigurationen mit Ausnahme der bei der Beschreibung der Effekte aufgelisteten Konfigurationen können weggelassen werden, soweit zweckmäßig. Das heißt, die vorstehend erwähnten Effekte können mit zumindest diesen Konfigurationen erzielt werden.
  • Ähnliche Effekte können erzielt werden, wenn zumindest eine andere Konfiguration, die bei der Beschreibung der vorliegenden Erfindung beschrieben worden ist, zu den vorstehend erwähnten Konfigurationen hinzugefügt wird, soweit zweckmäßig, das heißt, wenn eine andere Konfiguration, auf die nicht als eine vorstehend erwähnte Konfiguration Bezug genommen worden ist, die jedoch bei der Beschreibung der vorliegenden Erfindung beschrieben worden ist, zu den vorstehend erwähnten Konfigurationen hinzugefügt wird, soweit zweckmäßig. Die Prozessreihenfolge kann geändert werden, wenn nicht irgendeine spezielle Beschränkung auferlegt ist.
  • Bei den vorstehend erwähnten Ausführungsformen sind mitunter Materialeigenschaften von, Materialien für, Abmessungen von, Formen von, eine relative positionsmäßige Relation zwischen oder Bedingungen für ein Leistungsvermögen von Komponenten beschrieben, es handelt sich jedoch jeweils um ein Beispiel in sämtlichen Aspekten, und sie sind nicht auf jene beschränkt, die bei der Beschreibung der vorliegenden Erfindung beschrieben sind. Es können zahlreiche Modifikationen, die nicht beschrieben sind, und die Äquivalente innerhalb des Umfangs der Technologie konzipiert werden, die in der Beschreibung der vorliegenden Erfindung offenbart ist.
  • Es sind zum Beispiel ein Fall, in dem zumindest eine Komponente modifiziert, hinzugefügt oder weggelassen ist, und ferner ein Fall enthalten, in dem zumindest eine Komponente in zumindest einer Ausführungsform entnommen und mit Komponenten in einer anderen Ausführungsform kombiniert wird. Wenn nicht irgendein Widerspruch auftritt, kann es sich bei „einer“ Komponente, die als in den vorstehend erwähnten Ausführungsformen enthalten beschrieben ist, auch um „eine oder mehrere“ enthaltene Komponenten handeln.
  • Ferner handelt es sich bei jeder Komponente in den vorstehend erwähnten Ausführungsformen um eine konzeptionelle Einheit, und ein Fall, in dem eine einzelne Komponente aus einer Mehrzahl von Strukturen zusammengesetzt ist, ein Fall, in dem eine einzelne Komponente einem Bereich einer Struktur entspricht, und ferner ein Fall, in dem eine Mehrzahl von Komponenten in einer einzelnen Struktur enthalten ist, sind im Umfang der Technologie enthalten, die in der Beschreibung der vorliegenden Erfindung offenbart ist. Jede Komponente in den vorstehend erwähnten Ausführungsformen weist eine Struktur auf, die eine andere Struktur oder Form aufweisen kann, solange die gleiche Funktion ausgeübt wird.
  • Für sämtliche Zwecke in Bezug auf die vorliegende Technologie wird auf die Beschreibung verwiesen, die bei der Darstellung der vorliegenden Erfindung gegeben ist, und sie wird nicht als eine herkömmliche Technologie anerkannt. Wenn eine Bezeichnung eines Materials und dergleichen bei den vorstehend erwähnten Ausführungsformen beschrieben ist, ohne speziell bezeichnet zu sein, kann eine Legierung und dergleichen, die ein Additiv zusätzlich zu dem Material enthält, enthalten sein, sofern nicht irgendein Widerspruch auftritt.
  • Bezugszeichenliste
    • 1
    Si-Substrat
    2, 3
    epitaxiale Halbleiterschicht
    9
    Trägersubstrat
    12
    Hartmaske
    16
    Vorsprung
    17
    Aussparung
    19
    Zwischenschicht
    23, 28
    Diamant-Substrat
    24
    Durchgangs-Metall
    29
    Nut
    33, 101
    Source-Elektrode
    34, 102
    Drain-Elektrode
    35, 105
    Oberflächenschutzschicht
    39, 106
    Gate-Elektrode
    40, 107
    Source-Kontaktstelle
    41
    Luftbrücke
    42
    Durchgangs-Füllmaterial
    44
    Durchgangsnut
    108
    Drain-Kontaktstelle
    201
    Elementbereich
    202
    Trennbereich
    501
    Source-Durchgangsloch
    502
    Source-Durchgangs-Metall
    504
    Source-Durchgangs-Füllmaterial
    601
    Gate-Kontaktstelle
    602
    Source-Luftbrücke
    1001 bis 1006
    Halbleitereinheit
    1071
    erste Source-Kontaktstellen-Elektrode
    1072
    zweite Source-Kontaktstellen-Elektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 6174113 B2 [0004]

Claims (13)

  1. Halbleitereinheit, die Folgendes aufweist: - ein Diamant-Substrat, das eine Aussparung in einer oberen Oberfläche desselben aufweist, - eine Nitrid-Halbleiterschicht, die innerhalb der Aussparung in der oberen Oberfläche des Diamant-Substrats angeordnet ist; und - eine Elektrode, die auf der Nitrid-Halbleiterschicht angeordnet ist, - wobei die Nitrid-Halbleiterschicht und die Elektrode einen Feldeffekttransistor bilden, - wobei die Elektrode eine Source-Elektrode aufweist, - wobei das Diamant-Substrat ein Source-Durchgangsloch aufweist, das sich durch die Dicke des Diamant-Substrats hindurch erstreckt und die Source-Elektrode freilegt, und - wobei die Halbleitereinheit ferner ein Durchgangs-Metall aufweist, das eine Innenwand des Source-Durchgangslochs und eine untere Oberfläche des Diamant-Substrats bedeckt.
  2. Halbleitereinheit nach Anspruch 1, wobei eine gesamte Peripherie der Aussparung in einer Draufsicht von einem Vorsprung des Diamant-Substrats umgeben ist, wobei sich der Vorsprung von einer Bodenfläche der Aussparung aus entlang der Höhe der Aussparung erstreckt.
  3. Halbleitereinheit nach Anspruch 2, wobei die obere Oberfläche des Diamant-Substrats und eine obere Oberfläche der Nitrid-Halbleiterschicht bündig miteinander sind.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei das Diamant-Substrat einen höheren spezifischen elektrischen Widerstand als die Nitrid-Halbleiterschicht aufweist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, die ferner Folgendes aufweist: eine Zwischenschicht, die zwischen dem Diamant-Substrat und der Nitrid-Halbleiterschicht angeordnet ist.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei das Source-Durchgangsloch mit Diamant gefüllt ist.
  7. Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei der Feldeffekttransistor ein Mehrfach-Feldeffekttransistor ist.
  8. Halbleitereinheit nach Anspruch 7, - wobei die Aussparung eine Mehrzahl von Aussparungen in der oberen Oberfläche des Diamant-Substrats aufweist, - wobei die Elektrode die Source-Elektrode und eine Drain-Elektrode aufweist, - wobei ein Vorsprung des Diamant-Substrats zwischen zwei benachbarten Aussparungen der Mehrzahl von Aussparungen vorhanden ist, wobei sich der Vorsprung von Bodenflächen der Aussparungen aus entlang der Höhe von jeder der Aussparungen erstreckt, und - wobei sich die Source-Elektrode oder die Drain-Elektrode auf dem Vorsprung befindet.
  9. Herstellungsverfahren für eine Halbleitereinheit, das Folgendes umfasst: - Bilden einer Nitrid-Halbleiterschicht auf einem Halbleitersubstrat; - Bonden eines Trägersubstrats an eine erste Hauptoberfläche der Nitrid-Halbleiterschicht, wobei es sich bei der ersten Hauptoberfläche um eine Hauptoberfläche der Nitrid-Halbleiterschicht handelt, die dem Halbleitersubstrat gegenüberliegt; - nach dem Bonden des Trägersubstrats, Bilden einer Durchgangsnut, die sich durch die Dicken des Halbleitersubstrats und der Nitrid-Halbleiterschicht hindurch erstreckt, - nach dem Bilden der Durchgangsnut, Entfernen des Halbleitersubstrats; - Bilden eines ersten Metalls auf einem Bereich des Inneren der Durchgangsnut; - Bilden einer Diamant-Schicht über einer zweiten Hauptoberfläche der Nitrid-Halbleiterschicht und in einem Bereich des Inneren der Durchgangsnut, in dem das erste Metall nicht ausgebildet ist, wobei es sich bei der zweiten Hauptoberfläche um eine Hauptoberfläche der Nitrid-Halbleiterschicht handelt, die der ersten Hauptoberfläche gegenüberliegt; - nach dem Bilden der Diamantschicht, Ablösen des Trägersubstrats von der ersten Hauptoberfläche der Nitrid-Halbleiterschicht; - nach dem Ablösen des Trägersubstrats, Bilden einer Elektrode eines Feldeffekttransistors auf der ersten Hauptoberfläche der Nitrid-Halbleiterschicht und Herstellen eines elektrischen Kontakts zwischen einer Source-Elektrode des Feldeffekttransistors und dem ersten Metall; und - Bilden eines zweiten Metalls in Kontakt mit dem ersten Metall und einer Oberfläche der Diamant-Schicht.
  10. Herstellungsverfahren nach Anspruch 9, wobei zwischen dem Entfernen des Halbleitersubstrats und der Bildung des ersten Metalls eine Zwischenschicht auf der zweiten Hauptoberfläche der Nitrid-Halbleiterschicht gebildet wird.
  11. Herstellungsverfahren für eine Halbleitereinheit, das Folgendes umfasst: - Herstellen eines freistehenden Diamant-Substrats; - Bilden einer Aussparung in einer oberen Oberfläche des freistehenden Diamant-Sub strats; - epitaxiales Aufwachsen einer Nitrid-Halbleiterschicht innerhalb der Aussparung; und - Bilden einer Elektroden-Schicht eines Feldeffekttransistors auf einer oberen Oberfläche der Nitrid-Halbleiterschicht.
  12. Herstellungsverfahren nach Anspruch 11, - wobei in einem Bereich des freistehenden Diamant-Substrats direkt unterhalb einer Source-Kontaktstelle des Feldeffekttransistors ein Source-Durchgangsloch gebildet wird, das sich durch die Dicke des Diamant-Substrats hindurch erstreckt, und - wobei auf einer Innenwand des Source-Durchgangslochs ein Durchgangs-Metall gebildet wird.
  13. Herstellungsverfahren nach Anspruch 11 oder 12, das ferner Folgendes umfasst: - Bilden einer Zwischenschicht auf einer Innenwand der Aussparung zwischen der Bildung der Aussparung und dem epitaxialen Aufwachsen der Nitrid-Halbleiterschicht.
DE112019007477.6T 2019-06-18 2019-06-18 Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit Pending DE112019007477T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/024117 WO2020255259A1 (ja) 2019-06-18 2019-06-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112019007477T5 true DE112019007477T5 (de) 2022-03-10

Family

ID=74037052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007477.6T Pending DE112019007477T5 (de) 2019-06-18 2019-06-18 Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit

Country Status (5)

Country Link
US (1) US20220148941A1 (de)
JP (1) JP7217808B2 (de)
CN (1) CN113939918A (de)
DE (1) DE112019007477T5 (de)
WO (1) WO2020255259A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220223696A1 (en) * 2021-01-13 2022-07-14 Electronics And Telecommunications Research Institute Method for manufacturing power semiconductor device
US12112944B2 (en) 2021-02-05 2024-10-08 The 13Th Research Institute Of China Electronics Technology Group Corporation Preparation method of GaN field effect transistor based on diamond substrate
CN112992678B (zh) * 2021-02-05 2022-09-13 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
JP2023122726A (ja) * 2022-02-24 2023-09-05 住友電工デバイス・イノベーション株式会社 半導体装置
WO2024084621A1 (ja) * 2022-10-19 2024-04-25 三菱電機株式会社 半導体装置
CN116230537A (zh) * 2023-02-23 2023-06-06 成都功成半导体有限公司 一种基于金刚石衬底的hemt器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6174113B2 (ja) 2012-03-20 2017-08-02 ノースロップ グラマン システムズ コーポレーション ＧａＮＨＥＭＴデバイスに関する裏面バイアのダイヤモンドの直接成長

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746483B2 (ja) * 1991-04-08 1998-05-06 三菱電機株式会社 高周波用半導体装置
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
JP2011040597A (ja) 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
JP2014029990A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
US9583607B2 (en) * 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
JP6679022B2 (ja) 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6930229B2 (ja) * 2017-06-05 2021-09-01 富士通株式会社 半導体装置の製造方法
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法
US11688780B2 (en) * 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6174113B2 (ja) 2012-03-20 2017-08-02 ノースロップ グラマン システムズ コーポレーション ＧａＮＨＥＭＴデバイスに関する裏面バイアのダイヤモンドの直接成長

Also Published As

Publication number Publication date
CN113939918A (zh) 2022-01-14
JP7217808B2 (ja) 2023-02-03
US20220148941A1 (en) 2022-05-12
WO2020255259A1 (ja) 2020-12-24
JPWO2020255259A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013211374A1 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112015006854T5 (de) Verfahren und Vorrichtungen zum Integrieren von III-N-Transistorschaltungen mit SI-Transistorschaltungen
DE102005045542A1 (de) Nicht-Planares III-Nitrid Powergerät mit einem lateralen Leitungspfad
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102016124650B4 (de) Halbleiterwafer und verfahren
WO2020125764A1 (zh) 半导体装置及其制造方法
DE102009051520A1 (de) Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation
DE112020005273T5 (de) Nanosheet-transistor mit selbstausgerichteter dielektrischer säule
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102021123323A1 (de) Schemata zur Integration von Vorrichtungen unter Einsatz eines Bulk-Halbleitersubstrats mit einer <111>-Kristallorientierung
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102023105498A1 (de) 3d -halbleiterstruktur für halbleitervorrichtungen mit breiter bandlücke
DE112021000647T5 (de) Akustische-wellen-hf-resonatoren, die in transistoren mit hoher elektronenbeweglichkeit integriert sind, die eine gemeinsame piezoelektrische/ pufferschicht beinhalten, und verfahren zum bilden derselben
DE102017119356B4 (de) Halbleiter-lithographie-ausrichtungsstruktur mit epitaxieblocker

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication