DE102010039147B4 - Halbleiterstruktur und ein Verfahren zum Bilden derselben - Google Patents

Halbleiterstruktur und ein Verfahren zum Bilden derselben Download PDF

Info

Publication number
DE102010039147B4
DE102010039147B4 DE102010039147.6A DE102010039147A DE102010039147B4 DE 102010039147 B4 DE102010039147 B4 DE 102010039147B4 DE 102010039147 A DE102010039147 A DE 102010039147A DE 102010039147 B4 DE102010039147 B4 DE 102010039147B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
iii
region
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010039147.6A
Other languages
English (en)
Other versions
DE102010039147A1 (de
Inventor
Martin Henning Albrecht Vielemeyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010039147A1 publication Critical patent/DE102010039147A1/de
Application granted granted Critical
Publication of DE102010039147B4 publication Critical patent/DE102010039147B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleiterstruktur (50), die folgende Merkmale aufweist:ein Substrat (20) mit einer {100}-Kristalloberflächenebene, das eine Mehrzahl benachbarter strukturierter Regionen (35) auf einer Oberseite (20a) des Substrats umfasst, wobei die Mehrzahl benachbarter strukturierter Regionen benachbarte Substratoberflächen mit{ 111 } -Kristallebenen umfassen;eine III-V-Halbleitermaterialschicht (4) über der Oberseite des Substrats mit einer Halbleiterbauelementregion (25), die zumindest eine Halbleiterbauelementstruktur (30) umfasst, wobei die Halbleiterbauelementregion über der Mehrzahl benachbarter strukturierter Regionen auf der Oberseite des Substrats angeordnet ist; undeine Region (50b), die die Mehrzahl benachbarter strukturierter Regionen (35) umgibt, wobei die Region (50b) eine Mehrzahl von benachbarten strukturierten Regionen (44), die benachbarte Substratoberflächen mit {111}-Kristallebenen aufweisen, und Substratoberflächen mit Kristallebenen, die sich von den {111}-Kristallebenen unterscheiden, umfasst.

Description

  • Ausführungsbeispiele beziehen sich auf eine Halbleiterstruktur in einer III-V-Halbleitermaterialschicht auf einem Substrat.
  • Aufgrund ihrer hervorragenden Materialeigenschaften sind Galliumnitrid und andere Heterostrukturen der III-V-Materialgruppe Kandidaten zum Herstellen von Halbleiterbauelementen mit hoher Leistungsfähigkeit, beispielsweise bezüglich der Temperaturstabilität, der Arbeitsgeschwindigkeit oder der Durchschlagsspannung. Die III-V-Halbleiterbauelemente können beispielsweise als Leistungshalbleiterbauelemente oder bei Hochfrequenzanwendungen eingesetzt werden.
  • Eine Voraussetzung zum Herstellen von III-V-Halbleiterbauelementen mit hoher Leistungsfähigkeit ist unter anderem eine ausreichende Qualität der epitaxial gewachsenen III-V-Halbleitermaterialschichten. Der Wachstum von beispielsweise Galliumnitrid (GaN) auf Silizium (Si) kann oft zu GaN-Schichten einer geringen Qualität führen, die nicht zum Bilden von Halbleiterbauelementen geeignet sind. Die III-V-Materialschichten geringer Qualität können eine große Zahl von Fehlern aufweisen, z. B. Versetzungslinien bzw. Sliplines und andere Verzerrungen des gewachsenen Kristallgitters. Die Versetzungsfehler oder Versetzungslinien können während des epitaxialen Wachstums des Kristalls entstehen. Die Versetzungslinien können an dem Siliziumsubstrat auftreten. Dadurch können die Versetzungslinien nur teilweise durch die Epitaxialschicht oder durch die gesamte Epitaxialschicht hindurch wachsen. Eine derartige Epitaxialschicht mit einer großen Zahl von Versetzungsfehlern kann für eine Weiterverarbeitung eines Halbleiterbauelements ungeeignet sein.
  • Die US 2007 / 0 205 407 A1 beschreibt eine Nitrid-Halbleitervorrichtung, die eine gestapelte Halbleiterstruktur enthält, die aus einem Nitrid-Halbleiter mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, gebildet ist und die eine aktive Schicht enthält. Die erste Hauptoberfläche der gestapelten Halbleiterstruktur ist mit einer Vielzahl von Vertiefungen ausgebildet, deren Ebenen-Orientierungen die {0001 }-Ebene sind, und die Ebenen-Orientierung der zweiten Hauptoberfläche ist die {1-101 }-Ebene. Die aktive Schicht ist entlang der {1-101 }-Ebene ausgebildet.
  • Ausführungsbeispiele beziehen sich auf eine Halbleiterstruktur in einem {100}-Substrat mit zumindest einer Halbleiterbauelementstruktur in einer Halbleiterbauelementregion einer III-V-Halbleitermaterialschicht, wobei die Halbleiterbauelementregion über einer Mehrzahl benachbarter strukturierter Regionen angeordnet ist, die {111}-Kristallebenen auf der Oberseite des Substrats umfassen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Halbleiterstrukturen und ein Verfahren zum Bilden derselben mit verbesserten Charakteristika zu liefern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
    • 1 eine schematische Querschnittsansicht einer GaN-Schicht auf einem Siliziumsubstrat mit einem Aluminiumnitrid (AlN)-Puffer, wobei die GaN-Schicht eine Mehrzahl von Versetzungslinien aufweist;
    • 2 ein epitaxiales längsgerichtetes Überwachsen (ELOG - epitaxial longitudinal overgrowth) von Siliziumoxidstrukturen, um eine Versetzungsliniendichte in der GaN-Schicht zu verringern;
    • 3 eine schematische Querschnittsansicht einer Halbleiterstruktur gemäß einem Ausführungsbeispiel der Erfindung;
    • 4 eine Querschnittsansicht eines Siliziumsubstrats, das teilweise mit einer Maske bedeckt ist, gemäß einem Ausführungsbeispiel des Verfahrens zum Bilden einer Halbleiterstruktur;
    • 5 eine schematische Querschnittsansicht eines Siliziumsubstrats nach einem Ätzen des Substrats, gemäß einem Ausführungsbeispiel des Verfahrens zum Bilden einer Halbleiterstruktur;
    • 6a eine schematische Querschnittsansicht des Substrats nach Beseitigen der verbleibenden Maskenabschnitte gemäß einem Ausführungsbeispiel;
    • 6b eine perspektivische Ansicht des Substrats, wobei das Substrat gemäß einem Ausführungsbeispiel Gräben umfasst;
    • 6c eine weitere perspektivische Ansicht eines Substrats, bei dem die Oberfläche gemäß einem weiteren Ausführungsbeispiel pyramidale Strukturen umfasst;
    • 6d eine weitere perspektivische Ansicht eines Substrats, wobei die Oberfläche gemäß einem weiteren Ausführungsbeispiel eine Mehrzahl von jeweils zwei umgekehrten pyramidalen Strukturen umfasst;
    • 6e eine weitere perspektivische Ansicht eines Substrats, bei dem die Oberfläche gemäß einem weiteren Ausführungsbeispiel umgekehrte pyramidale Strukturen umfasst;
    • 7a eine schematische Querschnittsansicht eines Substrats, wobei das Substrat gemäß einem Ausführungsbeispiel mit einer Pufferschicht bedeckt ist;
    • 7b eine schematische Querschnittsansicht eines Substrats, wobei das Substrat einen Ritzrahmen oder eine Gitterbeanspruchungskompensationsregion umfasst, der bzw. die mit einer III-V-Halbleitermaterialschicht bedeckt ist;
    • 7c eine schematische Ansicht des GaN-Wachstums auf einem Substrat;
    • 7d eine schematische Querschnittsansicht eines GaN-Wachstums auf einem Substrat;
    • 7e eine weitere schematische Querschnittsansicht eines GaN-Wachstums auf einem Substrat;
    • 8 eine schematische Querschnittsansicht einer Halbleiterstruktur, die gemäß einem Ausführungsbeispiel eine Galliumnitridschicht auf einer Pufferschicht auf einem Substrat umfasst;
    • 9 eine Querschnittsansicht einer Halbleiterstruktur mit einer großen Zahl von Versetzungsfehlern an einer Ritzrahmenregion der Halbleiterstruktur gemäß einem Ausfuhrungsbeispiel;
    • 10 eine weitere Querschnittsansicht einer Halbleiterstruktur gemäß einem Ausführungsbeispiel;
    • 11a eine weitere Querschnittsansicht einer Halbleiterstruktur, die gemäß einem weiteren Ausführungsbeispiel eine Galliumnitridschicht umfasst, die auf einem Siliziumsubstrat angeordnet ist;
    • 11b eine weitere Querschnittsansicht einer Halbleiterstruktur mit einer Galliumnitridschicht auf einem Siliziumsubstrat gemäß einem weiteren Ausführungsbeispiel;
    • 12a eine schematische Querschnittsansicht einer Halbleiterbauelementstruktur in einer Halbleiterbauelementregion in einer Galliumnitridschicht über einem Siliziumsubstrat gemäß einem Ausführungsbeispiel;
    • 12b eine schematische Querschnittsansicht einer HEMT-Halbleiterbauelementstruktur (HEMT = high electron mobility transistor, Transistor mit hoher Elektronenbeweglichkeit) gemäß einem Ausführungsbeispiel;
    • 13 eine schematische Querschnittsansicht einer Halbleiterstruktur einer Halbleiterbauelementregion, die gemäß einem Ausführungsbeispiel ein Siliziumsubstrat, das {100}-Kristalloberflächen umfasst, teilweise überlappt, und {111}-Kristalloberflächenebenen des Substrats teilweise überlappt;
    • 14 ein Flussdiagramm des Verfahrens zum Bilden einer Halbleiterstruktur gemäß einem Ausführungsbeispiel; und
    • 15 ein weiteres Flussdiagramm des Verfahrens zum Bilden einer Halbleiterstruktur gemäß einem weiteren Ausführungsbeispiel.
  • In 1 ist eine schematische Querschnittsansicht einer Halbleiterstruktur gezeigt. Die Halbleiterstruktur umfasst ein Siliziumsubstrat 20, eine Aluminiumnitrid (AlN)-Pufferschicht 8 und eine Galliumnitrid (GaN)-Schicht 4. Die Galliumnitridschicht 4 umfasst eine Mehrzahl von Versetzungsfehlern oder Versetzungslinien 6. Die Versetzungslinien 6 entstehen üblicherweise bei Bemühungen, ein Kristallmaterial epitaxial auf ein Substrat einer anderen Art von Material aufzuwachsen. Diese Versetzungslinien 6 können während des Wachstums von kristallinem Nitrid wie z. B. der AIN-Pufferschicht 8 auf dem Substrat 20 aus dem Substrat 20 hervorgehen. Das Kristallgitter des Substrats 20 kann sich von dem Kristallgitter der epitaxial gewachsenen III-V-Materialschicht 4, z. B. Galliumnitrid, unterscheiden. Aufgrund der Fehlanpassung der Kristallgitter, das heißt aufgrund der unterschiedlichen Größe des kristallinen Gitters der zwei Materialtypen, können eine mechanische Beanspruchung, Spannungen oder eine Druckspannung bzw. kompressive Verspannung des Kristallgitters in der epitaxial gewachsenen III-V-Materialschicht 4 auftreten. Die Gitterfehlanpassung zwischen dem Ausgangssubstrat 2 und den anschließenden Schichten 8, 4 kann eine Verspannung, beispielsweise eine Zug- oder Druckspannung während des Epitaxialwachstums hervorrufen, die in der Erzeugung von Kristallfehlern, z. B. Versetzungslinien 6, in den Halbleiterschichten 8, 4 liegt. Es kann zumindest eine Pufferschicht 8, beispielsweise eine Aluminiumnitridschicht, zwischen der Substratschicht 2 und der III-V-Halbleitermaterialschicht mit einer Kristallgittergröße vorliegen, die eine sanftere Anpassung der Kristallgittergröße des Substrats 2 an die Kristallgittergröße des III-V-Halbleitermaterials ermöglicht Eine Halbleiterstruktur, die zwei verschiedene Arten von Materialien mit unterschiedlichen Kristallgitterkonstanten umfasst, kann als Heterostruktur bezeichnet werden.
  • In 1 kann das Substrat ein Siliziumsubstrat mit {111 }-Kristalloberflächenebenen sein. Alle hierin erwähnten Kristallgitterebenen und Gitterrichtungen werden anhand einer als Miller-Index bekannten mathematischen Beschreibung beschrieben. Dies ermöglicht die genaue Angabe, Untersuchung und Erörterung spezifischer Ebenen und Richtungen des Kristalls. Da das Kristall eine periodische Familie äquivalenter Richtungen und Ebenen ist, kann dies anhand der Miller-Indizes ohne weiteres beschrieben werden. Die Position der verschiedenen Kristalloberflächenebenen und die Richtung innerhalb eines Kristalls werden durch die Miller-Indizes beschrieben. Insbesondere wird eine Familie von Gitterebenen durch drei Ganzzahlen 1, m und n, die Miller-Indizes, bestimmt. Sie werden (1mn) geschrieben und bezeichnen Ebenen, die orthogonal zu einer Richtung <lmn> sind, basierend auf den reziproken Gittervektoren. Die Bezeichnung {lmn} benennt alle Ebenen, die aufgrund der Symmetrie des Gitters äquivalent zu (lmn) sind.
  • Das Substrat 20 kann ein Wafer sein. Wafer werden aus einem Kristall gewachsen, das eine regelmäßige Kristallstruktur aufweist, wobei Silizium eine kubische Diamantstruktur aufweist. Beim Schneiden in Wafer wird die Oberfläche in einer von mehreren relativen Richtungen, die als Kristallorientierungen oder Kristallebenen bekannt sind, ausgerichtet bzw. justiert. Die Kristallebene wird durch die Miller-Indizes definiert, wie oben beschrieben wurde. Die häufigsten Kristalloberflächenebenen für Silizium sind die {100}- oder die {111}-Kristallebenen. Galliumnitrid kann eine hexagonale Struktur, eine Wurtzitstruktur aufweisen, die auf ein Siliziumsubstrat mit {111} -Kristalloberflächenebenen aufgewachsen werden kann. Ein Siliziumsubstrat mit einer {111}-Kristalloberflächenebene umfasst auch eine hexagonale Oberfläche. Dies kann für das GaN-Wachstum auf dem Silizium hilfreich sein, trotzdem ist die Gitterfehlanpassung zwischen Silizium und Galliumnitrid noch hoch.
  • Um das Wachstum des III-V-Materials auf dem Substrat zu optimieren, sollte die Fehlanpassung der Kristallgitter minimiert werden. Dies kann erzielt werden, indem eine oder mehrere Pufferschichten verwendet werden, die eine Gitterfehlanpassung umfassen, die geringer ist als eine Gitterfehlanpassung zwischen dem Substrat und dem III-V-Halbleitermaterial.
  • Versetzungsfehler 6 können eine Verschlechterung der Bauelementleistungsfähigkeit eines Halbleiterbauelements, z. B. eines Transistors oder einer Diode, das in einer auf einem Siliziumsubstrat gewachsenen III-V-Halbleiterschicht gebildet ist, bewirken. Das bedeutet, dass die Versetzungslinien 6 die Herstellung eines Halbleiterbauelements und die Bildung jeweiliger Bauelementbereiche sehr schwierig machen.
  • Herkömmliche Verfahren zum Herstellen von Galliumnitridschichten 4 in ausreichender Qualität, um Halbleiterbauelemente herzustellen, sind das so genannte epitaxiale längsgerichtete Überwachsen (ELOG - epitaxial longitudinal overgrowth) und eine Galliumnitridabscheidung unter Verwendung einer Mehrzahl von Pufferschichten.
  • In 2 ist das ELOG-Verfahren schematisch gezeigt. Auf einem Siliziumsubstrat 20 können eine oder mehrere Pufferschichten 8 gewachsen werden. Danach werden auf den Pufferschichten 8 Maskierungsstrukturen 12, beispielsweise Siliziumoxid (SiO2)Strukturen, gebildet. Diese Siliziumoxidstrukturen 12 sind ähnlich einer (Hart)Maske. In nachfolgenden Verarbeitungsschritten werden die Maskierungsstrukturen 12 epitaxial überwachsen, was durch die Pfeile 11 schematisch gezeigt ist. Falls die Strukturen 12 richtig gewählt werden, gibt es über den Siliziumoxidstrukturen 12 Regionen mit einer niedrigeren Versetzungsliniendichte im Vergleich zu den Regionen, die nicht durch die Siliziumoxidstrukturen 12 bedeckt sind. Um ein Galliumnitridwachstum mit ausreichender Qualität zu erzielen, kann ein Si{111}-Substrat verwendet werden.
  • Ein alternatives herkömmliches Verfahren zum Aufwachsen von Galliumnitridschichten mit ausreichender Qualität, um ein Halbleiterbauelement in der Galliumnitridschicht zu bilden, ist die Abscheidung einer Mehrzahl von Pufferschichten auf einem Si-Substrat. Zu diesem Zweck kann auf dem Siliziumsubstrat ein Aluminiumnitridpuffer abgeschieden werden. Die Aluminiumnitridpufferschicht kann eine eine hohe Temperatur aufweisende AIN-Schicht sein. Nachfolgende Schichten können verschiedene Al(x)Ga(l-x)N-Schichten mit einem abnehmenden Anteil an Aluminium umfassen. Gemäß einem Ausführungsbeispiel können die verschiedenen AI(x)Ga(1-x)N-Schichten einen kontinuierlich abnehmenden Anteil an Aluminium umfassen. Folglich kann im Vergleich zu dem direkten Galliumnitridwachstum auf Aluminiumnitrid ein Unterschied der Gitterkonstanten an der Grenzfläche/Schnittstelle verringert werden.
  • In 3 ist eine Halbleiterstruktur 50 gemäß einem Ausführungsbeispiel gezeigt. Die Halbleiterstruktur 50 umfasst ein Substrat 20 mit einer {100}-Kristalloberflächenebene, das eine Mehrzahl benachbarter strukturierter Regionen 35 auf einer Oberseite 20a des Substrats 20 umfasst. Die Mehrzahl benachbarter strukturierter Regionen 35 umfasst benachbarte Substratoberflächen mit {111}-Kristallebenen. Außerdem umfasst die Halbleiterstruktur 50 eine III-V-Halbleitermaterialschicht 4 über der Oberseite 20a des Substrats 20, mit einer Halbleiterbauelementregion 25, die zumindest eine Halbleiterbauelementstruktur 30 umfasst. Die Halbleiterbauelementregion 25 ist zumindest teilweise über der Mehrzahl benachbarter strukturierter Regionen 35 auf der Oberseite 20a des Substrats 20 angeordnet.
  • Aufgrund der strukturierten {111}-Kristalloberflächen 35 auf der Oberseite 20a des Substrats 20 kann die Anzahl von Versetzungslinien oder Versetzungsfehlern und somit die Kristallfehlerdichte in der III-V-Halbleitermaterialschicht 4, z. B. Galliumnitridschicht, über diesen benachbarten strukturierten Regionen 35 im Vergleich zu III-V-Halbleitermaterialschichten 4, die auf einem flachen, unstrukturierten {111}-Substrat aufgewachsen werden, verringert oder zumindest so gesteuert werden, dass die Versetzungslinien an vorbestimmten Positionen in der Halbleiterbauelementregion in einer höheren Dichte auftreten. Die Qualität der III-V-Halbleitermaterialschichten 4, die über den benachbarten strukturierten Regionen 35 gewachsen werden, kann ausreichend sein, um Halbleiterbauelemente mit einer akzeptablen oder guten Bauelementleistungsfähigkeit herzustellen.
  • Das Substrat 20 kann beispielsweise Silizium sein, es können aber auch andere Substrate verwendet werden, die eine andere Art von Halbleitersubstratmaterial umfassen. Das Substrat kann ein {100}-Substrat sein, beispielsweise ein Si(100)-Substrat. Die Bezeichnung {100} kann die äquivalenten Ebenen (100), (010), (001), (100), (010) und (001) umfassen. Das Substrat 20 kann eine Mehrzahl benachbarter strukturierter Regionen 35 umfassen. Diese strukturierten Regionen umfassen Kristalloberflächenebenen mit {111}-Oberflächen. Mit anderen Worten ist beispielsweise ein Silizium(100)-Substrat so strukturiert, dass auf der Oberseite 20a des Silizium(100)-Substrats in bestimmten Bereichen eine Mehrzahl benachbarter strukturierter Regionen 35 gebildet ist, wobei diese benachbarten strukturierten Regionen ausschließlich Oberflächen mit {111}-Kristallorientierung umfassen. Die III-V-Halbleitermaterialschicht 4 kann über der Oberseite 20a des Substrats angeordnet sein. Das III-V-Halbleitermaterial kann beispielsweise Galliumnitrid sein, das auf die Substratoberflächen mit {111}-Kristallebenen epitaxial aufgewachsen wird.
  • Gemäß einem anderen Ausführungsbeispiel kann das III-V-Halbleitermaterial beispielsweise Galliumarsenid, Indiumphosphid oder ternäre Verbindungen wie z. B. Indiumaluminiumarsenid sein. Das III-V-Halbleitermaterial kann beispielsweise ein III-V-Nitridmaterial wie z. B. Indiumnitrid, Aluminiumnitrid oder auch ternäre Nitridverbindungen wie Aluminiumgalliumnitrid sein. Das bedeutet, dass die III-V-Halbleitermaterialschicht 4 auch ternäre Verbindungen umfassen kann.
  • Die Halbleiterbauelementstruktur 30 kann beispielsweise eine Feldeffekttransistor (FET-field effect transistor)-Struktur oder Teile eines Feldeffekttransistors, eines Transistor mit hoher Elektronenbeweglichkeit (HEMT), eine Diodenstruktur oder Teile einer Diodenstruktur oder andere Halbleiterbauelementstrukturen oder eine elektrische Schaltung sein.
  • Gemäß manchen Ausführungsbeispielen können ein Teil der Halbleiterbauelementregion 25 und ein Teil der Halbleiterbauelementstruktur 30 auch über Regionen des Substrats 20 angeordnet sein, die trotzdem noch teilweise auf der Oberseite 20a des Substrats 20 eine {100}-Kristalloberflächenebene oder andere Kristalloberflächenebenen, die von einer {111}-Kristalloberflächenebene verschieden sind, umfassen.
  • Gemäß manchen Ausführungsbeispielen umfasst die Mehrzahl benachbarter strukturierter Regionen 25 eventuell ausschließlich benachbarte Substratoberflächen mit {111}-Kristallebenen. Mit anderen Worten können die {111}-Kristallebenen auf der Oberseite 20a des Substrats nebeneinander angeordnet sein, ohne Regionen mit Kristallebenen zu umfassen, die sich von den {111}-Kristallebenen unterscheiden. Um eine Substratoberfläche mit ausschließlichen {111}-Kristallebenen zu erzielen, kann ein Ätzen ohne ein Maskieren der Substratoberfläche eingesetzt werden. Das bedeutet, dass in Bereichen eines Substrats, die dahin gehend ausgewählt sind, eine {111}-Kristalloberfläche aufzuweisen, ein Maskieren der jeweiligen Bereiche unnötig sein kann. Ein Ätzen des Substrats in einem unmaskierten Bereich kann zu einer Oberfläche führen, die ausschließlich {111}-Kristalloberflächenebenen umfasst. Gemäß manchen Ausführungsbeispielen können die benachbarten strukturierten Regionen 35 die Form von Gräben, pyramidalen oder umgekehrten pyramidalen Strukturen umfassen.
  • In 4 ist ein Si(100)-Substrat 20 mit einer strukturierten Maskierungsschicht 38 in einer schematischen Querschnittsansicht gezeigt.
  • Gemäß einem Ausführungsbeispiel des Verfahrens zum Bilden einer Halbleiterstruktur kann ein Substrat, z. B. ein Si(100)-Wafer, mit einer Maskenschicht 38 bedeckt sein. Die Maskenschicht 38 kann beispielsweise eine Oxid- oder eine Nitridschicht sein. Diese Maskenschicht 38 kann auf die oberseitige Oberfläche 20a des Siliziumsubstrats 20 abgeschieden werden. Gemäß manchen Ausführungsbeispielen kann die Halbleiterstruktur 50 eine aktive Bauelementregion 50a und eine Ritzrahmenregion 50b umfassen. Die Maskierungsschicht 38 kann Öffnungen 36 umfassen. Je nachdem, ob die Öffnungen 36 über der aktiven Bauelementregion 50a oder der Ritzrahmenregion 50b gebildet sind, kann der Abstand zwischen den Öffnungen 36 oder die Form der übrigen Maskierungsschicht 38 bei der Ritzrahmenregion 50b und dem aktiven Bauelementbereich 50a unterschiedlich sein. Die Öffnungen 36 in der Maskierungsschicht 38 können photolithographisch gebildet werden. Das bedeutet, dass anhand photolithographischer Techniken Öffnungen oder Löcher und beispielsweise auch Löcher oder Öffnungen für ein anschließendes Substratätzen für Ausrichtungsmarkierungen bzw. Justiermarken in die Maskierungsschicht 38 geätzt werden können. Die Breite W1 der Öffnungen 36 in dem aktiven Halbleiterbauelementbereich 50a kann sich von der Breite W2 der Öffnungen in der Ritzrahmenregion 50b unterscheiden. Dies kann auch für den Abstand der Löcher oder allgemein der Öffnungen gelten. Der Abstand der Öffnungen 36, z. B. Löcher, und die exakte Form oder Größe der Öffnungen in dem Ritzrahmen kann mit dem Zweck gewählt werden, dass ein anschließendes Ätzen des Siliziumsubstrats ebenfalls zu Substratoberflächen führt, die sich von {111} -Kristallebenen unterscheiden. Mit anderen Worten kann die Form, die Breite oder der Abstand der Öffnungen oder Löcher 36 der Maskierungsschicht 38 über der Ritzrahmenregion 50b mit dem Zweck gewählt werden, dass bei einer anschließenden Galliumnitridabscheidung eine große Zahl von Versetzungslinien in dem Ritzrahmen entsteht. Folglich kann in der Ritzrahmenregion 50b eine hohe Versetzungsliniendichte vorhanden sein, und somit wird eine mechanische Beanspruchung oder eine Gitterbeanspruchung in der III-V-Materialschicht 4, z. B. der Galliumnitridschicht, systematisch verringert. Folglich können Risse in der III-V-Halbleitermaterialschicht 4 und in der Waferdurchbiegung verhindert werden. Deshalb kann die Ritzrahmenregion 50b auch als Gitterbeanspruchungskompensationsregion 50b bezeichnet werden. Die Gitterbeanspruchungskompensationsregion 50b kann in einer Halbleiterstruktur 50 enthalten sein, um die mechanische Beanspruchung, d.h. die Druckspannung und/oder die Zugspannung, die auf eine Gitterfehlanpassung zwischen dem Substrat 20 und der III-V-Halbleitermaterialschicht 4 zurückzuführen ist, zu reduzieren.
  • Gemäß manchen Ausführungsbeispielen des Verfahrens zum Bilden einer Halbleiterstruktur 50 bedeutet dies, dass ein Bilden einer aktiven Bauelementregion 50a und/oder einer Ritzrahmenregion 50b anhand einer Maskenschicht 38 durchgeführt werden kann oder auch ohne die Verwendung einer derartigen Maskenschicht 38 durchgeführt werden kann.
  • Gemäß manchen Ausführungsbeispielen kann die Maskenschicht 38 über der aktiven Bauelementregion 50a und/oder der Ritzrahmenregion 50b Öffnungen 36 umfassen. Die Öffnungen in der Ritzrahmenregion 50b und/oder der aktiven Bauelementregion 50a können dieselbe oder eine unterschiedliche Form und Größe aufweisen. Die Öffnungen 36 in der Maskenschicht 38 über der aktiven Halbleiter- und/oder Ritzrahmenregion können eine beliebige geometrische Form und/oder Größe aufweisen, die geeignet oder sinnvoll ist, um eine gewünschte Halbleiterstruktur zu erzeugen. Es ist zu beachten, dass die Maskenschicht 38 über der aktiven Bauelementregion 50a und/oder der Ritzrahmenregion 50b bei anderen Ausführungsbeispielen keinerlei Öffnungen 36 umfasst.
  • Gemäß Ausführungsbeispielen kann ein Bilden einer Mehrzahl benachbarter strukturierter Regionen 35 mit benachbarten Substratoberflächen mit {111}-Kristallebenen ein Abscheiden einer Maskierungsschicht 38 auf der Oberseite 20a des {100}-Substrats 20 umfassen. Es kann ferner ein lokales Beseitigen der Maskierungsschicht 38 von der Oberseite 20a des Substrats 20 umfassen. Dies bedeutet, dass Öffnungen in der Maskierungsschicht 38 gebildet werden. Folglich wird die Oberseite 20a des Substrats 20 mit der {100}-Kristalloberflächenebene lokal freigelegt. Durch Ätzen der lokal freigelegten Oberseite des Substrats 20 kann die Mehrzahl benachbarter strukturierter Regionen 35 mit den benachbarten Substratoberflächen mit {111}-Kristallebenen gebildet werden. Die lokal freigelegten Bereiche 36 des Siliziumsubstrats 20 können beispielsweise mit KOH geätzt werden, so dass das Substrat 20 ausschließlich Si(111)-Kristallebenen umfasst. Diese {111}-Kristallsubstratoberflächenebenen können einen Winkel von 35° +/- 5° bezüglich der ursprünglichen {100)-Substratoberfläche aufweisen. Folglich kann die Oberfläche auf der Oberseite des Substrats 20 je nach der genauen Form der Öffnungen und der Struktur der Maskierungsschicht (Hartmaske) 38 beispielsweise Pyramiden oder pyramidale Strukturen umfassen, wie schematisch in 5 gezeigt ist.
  • Die Halbleiterstruktur 50 umfasst ein Substrat 20 mit einer Mehrzahl benachbarter strukturierter Regionen 35 in einem aktiven Halbleiterbereich 50a des Substrats. Dies bedeutet, dass in dieser Region 50a die {100}-Substratoberfläche ausschließlich benachbarte Substratoberflächen mit {111}-Kristallebenen umfasst. Bei manchen Ausführungsbeispielen kann das Substrat 20 in der Ritzrahmenregion 50b trotzdem {100}-Kristalloberflächenebenen 42 oder, ganz allgemein, Kristallebenen, die sich von {111}-Kristallebenen unterscheiden, umfassen. Allgemein kann sich die Form der Öffnungen 36 (4) in der Ritzrahmenregion 50b von der Form der Öffnungen 36 in dem aktiven Halbleiterbereich 50a unterscheiden. Aufgrund des Unterschieds der Form der Öffnungen kann ein anschließendes Ätzen zu den benachbarten strukturierten Regionen 35 mit {111}-Kristallsubstratebenen in dem aktiven Halbleiterbereich 50a und zu strukturierten Regionen 44 in der Ritzrahmenregion 50b führen. Die strukturierten Regionen 44 können im Vergleich zu den benachbarten strukturierten Regionen 35 in dem aktiven Halbleiterbereich 50a der Halbleiterstruktur 50 eine andere Form aufweisen. Die Form und/oder die Größe der Öffnungen 36 in der Hartmaske kann angepasst werden, so dass die verbleibenden Teile der Hartmaske 38 nach dem anschließenden Ätzen trotzdem noch freitragend sind.
  • Infolge der unterschiedlich geformten strukturierten Regionen 35 und 44 kann eine Versetzungsfehlerdichte in der III-V-Materialschicht 4 über der Ritzrahmenregion 50b bei einem anschließenden epitaxialen Aufwachsen einer III-V-Halbleitermaterialschicht 4 höher sein als in der aktiven Halbleiterregion 50a. Mit anderen Worten kann die Form der strukturierten Regionen 44 in der Ritzrahmenregion 50b mit dem Zweck gewählt werden, dass in dieser Region die Anzahl von Versetzungen oder Versetzungslinien bei einem anschließenden Aufwachsprozess höher ist als bei einem III-V-Halbleitermaterial, das über der aktiven Halbleiterregion 50a aufgewachsen wird. Deshalb kann eine mechanische oder Gitterbeanspruchung, eine Verspannung, eine Zugspannung oder eine KristallgitterDruckspannung, die während des Wachstums des kristallinen Materials auf dem Substrat 20 entsteht, wobei die kristallinen Materialien eine unterschiedliche Kristallgittergröße aufweisen, in der Ritzrahmenregion 50b verringert sein. Dies kann erzielt werden, indem die strukturierte Region 44 in der Ritzrahmenregion 50b so gewählt wird, dass Gitterfehler bei einer anschließenden Abscheidung einer III-V-Halbleitermaterialschicht 4 hervorgerufen werden.
  • In 6a ist das Substrat 20 nach der Beseitigung der Maskierungsschicht 38 von der Oberfläche des Substrats gemäß einigen Ausführungsbeispielen des Verfahrens zum Bilden einer Halbleiterstruktur gezeigt. Je nach der genauen Form der Öffnungen 36 und der Maskierungsschicht 38 kann die Substratoberfläche nach dem Ätzen eine andere Form aufweisen.
  • Gemäß manchen Ausführungsbeispielen kann die Oberseite des Substrats Grabenstrukturen (6b) aufweisen, wobei die Oberflächen der Gräben {111 }-Kristallebenen umfassen. Falls die Halbleiterstruktur 50 eine Ritzrahmenregion 50b umfasst, kann diese Region auch Substratoberflächen 42 mit Kristallebenen, die sich von {111}-Kristallebenen unterscheiden, beispielsweise mit {100}-Kristallebenen, umfassen.
  • Gemäß einem weiteren Ausführungsbeispiel können die Öffnungen 36 in einer Maskierungsschicht 38 so gewählt werden, dass bei einem anschließenden Ätzvorgang pyramidale Strukturen oder Pyramiden auf der Oberseite 20a des Siliziumsubstrats 20 gebildet werden (6c). Jede Wand oder Flanke einer Pyramide kann eine Substratoberfläche mit einer {111}-Kristallebene umfassen. Falls eine Halbleiterstruktur 50 beispielsweise eine Ritzrahmenregion 50b oder andere Regionen, die nicht Teil der aktiven Halbleiterregion 50a sind, umfasst, so kann die Oberseite 20a des Substrats 20 auch Bereiche 42 mit Kristallebenen, die sich von {1 11}-Kristallebenen unterscheiden, z. B. {100}-Kristallebenen, umfassen. Nach Beseitigung der restlichen Hartmaske 38 von der Oberseite des Substrats 20 kann gemäß einigen Ausführungsbeispielen eine Pufferschicht 8 auf der Oberseite 20a des Substrats 20 abgeschieden werden. Die Pufferschicht 8 kann Aluminiumnitrid (AIN) umfassen. Die Pufferschicht 8 kann beispielsweise anhand einer metallorganischen chemischen Abscheidung aus der Dampfphase (MOCVD - metal organic chemical vapor deposition) gebildet werden. Die Pufferschicht 8 kann beispielsweise anhand einer bei hoher Temperatur erfolgenden Aluminiumnitridabscheidung bei dem Vorgang der metallorganischen chemischen Abscheidung aus der Dampfphase gebildet werden.
  • 6d und 6e zeigen weitere Ausführungsbeispiele eines Substrats mit strukturierten Regionen 35, die {111}-Kristalloberflächenebenen in einem {100}-Substrat aufweisen. In 6d sind jeweils zwei strukturierte Regionen nebeneinander angeordnet, so dass die strukturierten Regionen einen gemeinsamen Rand 35c aufweisen. Die strukturierten Regionen 35 weisen eine umgekehrte pyramidale Struktur auf. In 6e ist eine Mehrzahl strukturierter Regionen 35 gezeigt, die als umgekehrte Pyramiden gebildet sind. Eine aktive Halbleiterregion 50a kann zumindest teilweise über den strukturierten Regionen 35 gebildet sein. Man sollte beachten, dass es eine Anzahl weiterer Ausführungsbeispiele mit unterschiedlich angeordneten strukturierten Regionen 35 in dem Substrat gibt. All diese Ausführungsbeispiele sind hierin enthalten. Eine Mehrzahl von strukturierten Regionen 35 kann 2, 3 oder mehr strukturierte Regionen 35 umfassen, wobei jeweils zwei strukturierte Regionen zumindest einen gemeinsamen Rand 35c aufweisen.
  • Gemäß verschiedenen Ausführungsbeispielen kann eine (siehe 7a) oder eine Mehrzahl von Pufferschichten 8 auf dem Substrat 20 vorhanden sein. Die Pufferschicht 8 oder die Mehrzahl von Pufferschichten kann gemäß einigen Ausführungsbeispielen isolierende Schichten sein. Die Pufferschicht 8 kann verschiedene Al(x)Ga(l-x)N-Schichten mit einem abnehmenden Anteil an Aluminium umfassen. Folglich kann ein Unterschied der Gitterkonstanten an der Grenzfläche/Schnittfläche im Vergleich zu dem direkten Galliumnitridwachstum auf Aluminiumnitrid verringert werden. Die Pufferschicht 8 kann eine oder mehrere Schichten umfassen, die einen allmählich abnehmenden Anteil an Aluminium umfassen, so dass eine allmähliche Anpassung der Gitterkonstante des Substrats und des III-V-Halbleitermaterials erzielt werden kann. Bei anderen Ausführungsbeispielen kann zumindest eine Pufferschicht 8 beispielsweise amorphes Siliziumnitrid, Aluminiumnitrid, Aluminiumgalliumnitrid, eine Silizium-Delta-Dotierung (δSi) usw. umfassen.
  • In 7b ist ein Substrat 20 gezeigt, wobei das Substrat 20 eine Ritzrahmenregion 50b oder eine Gitterbeanspruchungskompensationsregion 50b umfasst. Oben auf das Substrat 20 soll eine III-V-Halbleitermaterialschicht 4 aufgewachsen werden. Die Ritzrahmenregion 50b mit dem abgeschiedenen III-V-Halbleitermaterial kann als Justiermarke verwendet werden, da sie beispielsweise eine Struktur, eine Höhe oder eine Fehlerdichte aufweisen kann, die sich von den umgebenden Bereichen unterscheidet.
  • Gemäß einem weiteren Ausführungsbeispiel kann das Substrat eine Pufferschicht umfassen, und oben auf der Pufferschicht 8 wird eine III-V-Halbleitermaterialschicht 4 aufgewachsen. Die III-V-Halbleitermaterialschicht 4 kann beispielsweise eine AlGaN- oder eine GaN-Schicht sein. Gemäß manchen Ausführungsbeispielen kann die Oberseite 20a des Substrats in bestimmten Bereichen 50b so strukturiert sein, dass das Epitaxialwachstum einer III-V-Halbleitermaterialschicht 4 behindert oder beschleunigt wird. In den bestimmten Bereichen, z. B. in den Ritzrahmenregionen 50b oder Gitterbeanspruchungskompensationsregionen 50b, kann das Substrat 20 im Vergleich zu den benachbarten Substratregionen tiefer oder weniger tief geätzt werden, so dass die bestimmten Bereiche im Vergleich zu den benachbarten Bereichen eine andere Höhe aufweisen und somit als Justiermarken verwendet werden können. In 7b ist ein derartiges Beispiel schematisch dargestellt. Gemäß diesem Ausführungsbeispiel wird beispielsweise das Substrat 20 in einer Ritzrahmenregion 50b überhaupt nicht geätzt und kann somit nach einer anschließenden GaN-Abscheidung als Justiermarke verwendet werden, da die Höhe der GaN-Schicht über der Ritzrahmenregion 50b und der Oberfläche von der benachbarten Region verschieden ist. Einen bestimmten Bereich eines Substrats nicht zu ätzen ist beispielsweise eine einfache Möglichkeit, eine Justiermarke zu verwirklichen. Falls bei einem anschließenden Abscheidungsvorgang das III-V-Material sorgfältig aufgewachsen wird, sind die Bereiche, die nicht geätzt wurden, sichtbar und können als Justiermarken verwendet werden. Der Begriff „sorgfältig aufgewachsen“ kann hier bedeuten, eine III-V-Materialschicht so abzuscheiden, dass ein Kontrast zwischen der Justiermarke und den benachbarten Halbleiterregionen an der Oberfläche erzielt werden kann. Dies kann beispielsweise erreicht werden, indem eine III-V-Materialschicht mit einer geeigneten Dicke abgeschieden wird. Ferner ist es möglich, dass das III-V-Material aufgrund einer unterschiedlichen Wachstumsrate und/oder einer unterschiedlichen Wachstumsrichtung auf der Justiermarke schneller wächst als in den umgebenden Bereichen, und dass somit ein Kontrast erzielt werden kann.
  • Eine Justiermarke kann hergestellt werden, indem das Substrat 20 so geätzt wird, dass die Justiermarke bei einem anschließenden III-V-Materialaufwachsprozess ein Attribut, z. B. die Höhe, die Struktur oder auch die Fehlerdichte, aufweist, das sich von dem benachbarten Substrat unterscheidet. Dies bedeutet, dass die Justiermarke beispielsweise eine andere Höhe, eine andere Struktur oder eine andere Fehlerdichte aufweisen kann.
  • In den folgenden 7c - e sind schematisch Beispiele verschiedener GaN-Wachstumsmechanismen gezeigt.
  • Die verschiedenen möglichen Mechanismen für das Wachstum der III-V-Halbleitermaterialschicht 4 über der Mehrzahl benachbarter strukturierter Regionen 35 auf der Oberseite 20a des Substrats, das {111}-Kristallebenen aufweist, können im Vergleich zu einem Wachstum auf einem {111}-Substrat, das auf der Oberseite eine ebene, unstrukturierte {111}-Kristalloberfläche aufweist, zu einer verringerten Versetzungsfehlerdichte oder Versetzungsliniendichte in der III-V-Halbleitermaterialschicht 4 führen. Die III-V-Halbleitermaterialschicht, z. B. GaN, kann unter Verwendung eines standardmäßigen Wachstumsparameters oder eines optimierten Wachstumsparameters aufgewachsen werden.
  • Galliumnitrid kann in unterschiedlichen Richtungen seiner Elementarzelle mit einer unterschiedlichen Wachstumsrate wachsen. Beispielsweise kann eine Abscheidung des GaN-Epitaxialwachstums während einer Molekularstrahlepitaxie (MBE - molecular beam epitaxy) in der Richtung der c-Achse der Elementarzelle schneller sein als in der Richtung der a-Achse, die zu der c-Achse senkrecht ist. GaN wächst meist nicht nur in einer kristallographischen Richtung, sondern es wächst mit einer unterschiedlichen Wachstumsrate in unterschiedlichen kristallographischen Richtungen. Galliumnitrid kann beispielsweise senkrecht wachsen oder leicht verkippt, beispielsweise bei einem Winkel von +/- 5° auf einem Si(1 1 1)-Substrat oder allgemein auf {111 }-Substratoberflächen eines Silizium- oder Saphirsubstrats. Nach dem Wachstum des Galliumnitrids auf der Pufferschicht kann die Schicht wieder eine gewisse Morphologie aufweisen. Wie schematisch in 7c gezeigt ist, kann das GaN 4 an den Flanken 35a, 35b in der strukturierten Region 35 in Form von Säulen 67 zu wachsen beginnen, wobei die Säulen ebenfalls mit einer verringerten Wachstumsrate in lateraler Richtung 69 wachsen. Die resultierende GaN-Schicht kann eine Oberfläche mit Tälern und Spitzen umfassen.
  • Es ist auch möglich, dass die gewachsene GaN-Schicht 4 eine flachere Oberfläche aufweist, oder, wie in 7d und 7e gezeigt ist, dass die Dicke der gewachsenen GaN-Schicht 4 bezüglich der Oberfläche des Substrats 20 eine andere Dicke x aufweist. Bei einigen Ausführungsbeispielen wird die GaN-Materialschicht 4 eventuell lediglich in den Tälern oder in den strukturierten Regionen 35 des Substrats aufgewachsen, und die Dicke x der GaN-Schicht an den Spitzen 35d des Substrats kann z. B. zwischen 0 nm und 50 µm, zwischen 0 nm und 10 µm oder zwischen 0 nm und 5 µm liegen.
  • In 8 ist ein Substrat 20 mit benachbarten strukturierten Regionen 35 gezeigt, wobei die strukturierten Regionen eine bestimmte Abmessung umfassen, die durch die Breite W, die Höhe H und (in 8 nicht gezeigt) die Länge L definiert ist. Oben auf dem Substrat 20 kann eine Pufferschicht 8 angeordnet sein, und oben auf der Pufferschicht 8, über den benachbarten strukturierten Regionen 35, kann eine Galliumnitridschicht 4 epitaxial aufgewachsen sein. Gemäß diesem Ausfübrungsbeispiel können die Abmessungen der strukturierten Regionen 35 so gewählt sein, dass das Epitaxialwachstum so durchgeführt werden kann, dass eine Galliumnitridschicht 4 mit hoher Qualität erzielt werden kann. Das bedeutet, dass die Galliumnitridschicht 4 beispielsweise in einem aktiven Halbleiterbereich 50a eine niedrigere Versetzungsfehlerdichte oder Versetzungsliniendichte aufweisen kann als eine Galliumnitridschicht 4, die auf einem unstrukturierten Siliziumsubstrat mit {111}-Kristalloberflächenebene gebildet ist. Versetzungsfehler oder Versetzungslinien 6 können entstehen, wenn die Galliumnitridschichten 4 der verschiedenen strukturierten Regionen 35 zusammenwachsen und sich über der Spitze 35d und/oder über Tälern (in 10 gezeigt) der strukturierten Regionen 35 sammeln können. Folglich kann die Galliumnitridschicht 4 Bereiche 46 zwischen den Spitzen 35d mit einer niedrigen Kristallgitterfehlerdichte oder Versetzungsliniendichte aufweisen. Diese Regionen 46 können als aktive Halbleiterregionen 50a oder Halbleiterbauelementregionen 25 zum Bilden von Halbleiterbauelementstrukturen in der Halbleiterstruktur 50 verwendet werden.
  • Gemäß manchen Ausführungsbeispielen kann eine starke Verringerung von Kristallgitterfehlern, z. B. Versetzungslinien, in der III-V-Halbleitermaterialschicht 4 erzielt werden, indem strukturierte Regionen auf der Oberseite 20a des Substrats 20 gebildet werden und indem über diesen strukturierten Regionen eine Galliumnitridschicht 4 aufgewachsen wird. Die strukturierten Regionen umfassen eine optimierte Abmessung, so dass die aufgewachsene Galliumnitridschicht 4 fast keine Versetzungslinien 6 aufweist.
  • Bei einem weiteren Ausführungsbeispiel kann das Kristallwachstum, beispielsweise anhand von MOCVD, eine niedrige Selektivität bezüglich der Orientierung des Substrats aufweisen. In diesem Fall können die benachbarten strukturierten Regionen 35 ähnlich dem ELOG-Verfahren überwachsen werden (siehe 2). Folglich kann es bei einem optimierten Kristallaufwachsprozess möglich sein, eine III-V-Halbleitermaterialschicht 4 mit geringen Kristallfehlern oder Versetzungslinien 6 abzuscheiden. Die Versetzungsliniendichte in solchen Regionen mit geringen Kristallfehlern kann beispielsweise zwischen 107 und 1013 cm-2, zwischen 109 und 1011 cm-2, d.h. beispielsweise bei 1010 cm-2, liegen. Falls die Qualität der Abscheidung nicht gut genug ist, können die Versetzungslinien 6 hauptsächlich in vorbestimmten Regionen 42 der Galliumnitridschicht 4, beispielsweise in der Ritzrahmenregion 50b, auftreten. Deshalb werden die bestimmten Regionen oder Ritzrahmenregionen 50b eventuell nicht als aktive Halbleiterregion 50a verwendet. Wie schematisch in 9 gezeigt ist, kann die Ritzrahmenregion 50b eine große Zahl von Versetzungslinien 6 aufweisen. Das GaN-Material in der Ritzrahmenregion 50b kann eine geringe Qualität mit einer großen Zahl von Kristallfehlern 6 aufweisen. Die Qualität dieses GaN-Materials ist eventuell nicht ausreichend, um dort eine aktive Halbleiterbauelementstruktur mit einer guten Leistungsfähigkeit zu bilden. Die große Zahl von Versetzungslinien oder Kristallfehlern 6 kann durch das Wachstum der Galliumnitridschicht 4 auf nicht-optimierten strukturierten Regionen 44 oder durch das Wachstum auf Regionen 42 mit unterschiedlicher Oberflächenebene, wie z. B. Si{100}-Oberflächenebenen, bezüglich eines fehlerfreieren Galliumnitridwachstums in den strukturierten Regionen 35 bewirkt werden. Die nicht-optimierten strukturierten Regionen 44 in der Ritzrahmenregion 50b können beispielsweise trotzdem noch {100}-Siliziumsubstratoberflächen 42 aufweisen. Aufgrund der hohen Gitterfehlanpassung zwischen dem {100} -Siliziumsubstrat und der Galliumnitridschicht in dem Ritzrahmen 50b kann eine große Zahl von Versetzungslinien 6 in der Ritzrahmenregion 50b entstehen.
  • Gemäß dem in 9 gezeigten Ausführungsbeispiel können die strukturierten Regionen 44 Regionen 63 mit einer erhöhten Fehlerdichte, z. B. mit Versetzungslinien, im Vergleich zu der restlichen strukturierten Region 44 aufweisen. Deshalb können Kristallebenen, die sich von einer {111}-Kristallebene unterscheiden, an den Substratregionen 42 gebildet werden, wie bei manchen Ausführungsbeispielen hierin beschrieben ist. Das Wachstum der III-V-Halbleitermaterialschicht 4 kann so durchgeführt werden, dass eine ELOG-ähnliche Überwachsung der benachbarten strukturierten Region durchgeführt wird. Somit kann eine III-V-Halbleitermaterialschicht wie z. B. eine Galliumnitridschicht 4 mit einer hohen Qualität, die eine verringerte Anzahl von Versetzungslinien oder Kristallfehlem 6 aufweist, zumindest in einem Bereich 50a, der zum Bilden eines Halbleiterbauelements verwendet wird, gebildet werden - im Vergleich zu Schichten, die auf einer Substratoberfläche gebildet sind, die die oben erwähnten benachbarten strukturierten Regionen 35 nicht aufweist.
  • Bei manchen Ausführungsbeispielen kann die Halbleiterstruktur 50 eine erste Region, z. B. die Halbleiterbauelementregion 25 oder die aktive Halbleiterregion 50a, der III-V-Halbleitermaterialschicht 4 umfassen, die die Mehrzahl benachbarter strukturierter Regionen 35 überlappt und die eine geringere Kristallfehlerdichte aufweist als eine zweite Region 63 der III-V-Halbleitermaterialschicht 4, die die Ritzrahmenregion 50b überlappt.
  • Gemäß einem anderen Ausführungsbeispiel kann die Halbleiterstruktur 50 eine erste Region, z. B. die Halbleiterbauelementregion 25 oder die aktive Halbleiterregion 50a, der III-V-Halbleitermaterialschicht umfassen, die die Mehrzahl benachbarter strukturierter Regionen 35 überlappt und die eine höhere Kristallgitterspannung oder Kristallgitterdruckspannung aufweist als eine zweite Region 63 der III-V-Halbleitertnaterialschicht, die die Ritzrahmenregion überlappt.
  • Gemäß einem weiteren Ausführungsbeispiel kann das Epitaxialwachstum der III-V-Halbleitermaterialschicht fast fehlerfrei durchgeführt werden, falls die benachbarten strukturierten Regionen 35 {111}-Kristalloberflächenebenen aufweisen, die Abmessungen aufweisen, wie sie oben beschrieben wurden. Gemäß anderen Ausführungsbeispielen kann die III-V-Halbleitermaterialschicht 4 so gewachsen werden, dass die Versetzungslinien 6 zumindest teilweise zusammenlaufen, wenn beispielsweise Galliumnitrid von verschiedenen Oberflächenebenen 35a, 35b der benachbarten strukturierten Regionen 35 zusammenwächst.
  • In 10 ist diese Situation schematisch gezeigt. Ein Substrat 20 kann benachbarte strukturierte Regionen 35 mit benachbarten Substratoberflächen 35a, 35b mit {111}-Kristallebenen umfassen. Oben auf dem Substrat 20 kann eine Pufferschicht 8 angeordnet sein. Falls oben auf der Pufferschicht 8 die III-V-Halbleitermaterialschicht 4 aufgewachsen wird, kann das Wachstum an den Flanken 35a und 35b der jeweiligen strukturierten Region 35 beginnen. Diese chronologische Sequenz ist in 10 durch die Galliumnitridschichten 4a angegeben. Dies bedeutet, dass am Anfang eine Galliumnitridschicht 4a an den Flanken der strukturierten Regionen 35 zu wachsen beginnt, wobei die Galliumnitridschicht 4a gebildet wird. Jede dieser wachsenden Schichten 4a bildet zwei Flanken 35a und 35b, die Fehler, z. B. Versetzungslinien 6a, 6b, aufweisen können. Falls die strukturierten Regionen 35 kleine Abmessungen aufweisen, beispielsweise eine Tiefe zwischen 0,5 nm und 100 nm oder zwischen 1 nm und 1 µm, wächst die Galliumnitridschicht 4a eventuell ohne oder nur mit einer geringeren Anzahl von Fehlern, kann aber trotzdem eine Spannung aufweisen. Gemäß manchen Ausführungsbeispielen können die Versetzungslinien 6a, 6b senkrecht wachsen, d.h. mit 90° +/- 5° bezüglich der {111}-Substratoberflächen 35a, 35b.
  • Falls jedoch das Galliumnitrid in einer Richtung aufgewachsen wird, die sich von der c-Achse unterscheidet, können die Versetzungslinien 6a, 6b einen anderen Winkel bezüglich der {111}-Substratoberflächen 35a, 35b aufweisen. Dasselbe kann gelten, wenn die III-V-Materialschicht 4 nicht flach, sondern auf den {111 }-Substratoberflächen verkippt wächst. Je nach den genauen Bedingungen der Substratoberfläche und des Wachstums des III-V-Materials können die Fehler, z. B. die Versetzungslinien 6a, 6b, verschiedene Winkel bezüglich der {111}-Substratoberflächen aufweisen.
  • Falls, wie oben beschrieben wurde, die zwei Galliumnitridschichten 4a in den strukturierten Regionen 35 zusammenwachsen, können die Versetzungslinien 6a und 6b daran gehindert werden, weiter zu wachsen. Aufgrund der unterschiedlichen Gitterposition der zwei Galliumnitridschichten 4a, die in der strukturierten Region 35 zusammenwachsen, können stattdessen neue Versetzungslinien 6 entstehen. Diese Versetzungslinien 6 können in der weiter gewachsenen Galliumnitridschicht 4b vertikal nach oben wachsen, die Gesamtanzahl an Versetzungsfehlern oder Versetzungslinien kann jedoch in der aktiven Bauelementregion 50a verringert werden (siehe 6a), und dort kann das aufgewachsene III-V-Halbleitermaterial eine höhere Qualität aufweisen als eine III-V-Halbleitermaterialschicht, die auf ein ebenes, unstrukturiertes {111}-Substrat aufgewachsen wird. Die Qualität kann ausreichend sein, um in einer III-V-Halbleitermaterialschicht 4 Halbleiterbauelemente mit einer hohen Bauelementleistungsfähigkeit zu bilden. Außerdem, wie in 10 schematisch gezeigt ist, sammeln sich die Kristallgitterfehler, z. B. Versetzungslinien, in bestimmten Bereichen 47 des Wafers oder der Halbleiterstruktur 50 an. Dies kann dazu genutzt werden, in einem anschließenden Prozess Halbleiterstrukturen in den fehlerfreien Bereichen 46 oder in den Bereichen mit einer niedrigen Fehlerdichte 46 im Vergleich zu den Bereichen 47 mit den angesammelten Kristallfehlern 6 zu bilden. Mit anderen Worten können die Halbleiterstrukturen in Bereichen 46 der III-V-Materialschicht hergestellt werden, die eine geringere Fehlerdichte aufweisen als bestimmte Bereiche 47, die die angesammelten Kristallgitterfehler, z. B. die Versetzungslinien 6, aufweisen.
  • Bei dem oben beschriebenen Ausführungsbeispiel können sich die Versetzungslinien 6 in den Vertiefungen oder Tälern der strukturierten Regionen 35 ansammeln. Das bedeutet, dass der Bereich 46 der Galliumnitridschicht 4a zwischen benachbarten strukturierten Regionen 35 eine geringere Kristallgitterfehler- oder Versetzungsliniendichte aufweisen kann als die Bereiche 47 über den Vertiefungen oder Tälern. Derartige Bereiche 46 mit einer niedrigen Fehlerdichte können zum Bilden von Halbleiterbauelementstrukturen in der GaN-Nitridschicht 4a verwendet werden.
  • Gemäß einem anderen Ausführungsbeispiel können die benachbarten strukturierten Regionen 35 eine Breite W, eine Höhe H und bezüglich einer dritten Abmessung eine Länge L aufweisen. Falls die Abmessungen der benachbarten strukturierten Regionen 35 eine geeignete Größe aufweisen, kann eine Abscheidung von GaN auf ein Si{111}-Substrat durchgeführt werden, so dass die GaN-Schicht nach der Abscheidung mancher Nanometer wächst, die entweder fast keine Gitterbeanspruchung, jedoch Kristallfehler aufweisen, oder die mehr Gitterbeanspruchung und weniger Kristallfehler aufweisen. Eine geeignete Größe für zumindest eine der Abmessungen, die Breite W, die Höhe H oder die Länge L, der strukturierten Regionen 35 kann zwischen 0,5 nm und 2 µm, 1 nm und 500 nm oder zwischen 100 nm und 1 µm liegen. Das Epitaxialwachstum der Galliumnitridschicht kann beispielsweise mittels Molekularstrahlepitaxie (MBE) durchgeführt werden, so dass die Galliumnitridschicht auf einer Si{111}-Struktur mit geringer Gitterbeanspruchung oder geringen Kristallfehlern wächst, falls die jeweiligen Strukturen klein genug sind.
  • Versetzungsfehler oder Versetzungslinien 6 können auch in der Richtung der c-Achse der Elementarzelle in dem Galliumnitrid wachsen. Falls das Galliumnitrid von den zwei Seiten oder Flanken 35a, 35b der {111}-Kristallebene in einer benachbarten strukturierten Region 35 zusammenwächst, können die Versetzungslinien 6a, 6b am Weiterwachsen gehindert werden (siehe 11a). Die Versetzungslinien können versehentlich zusammenlaufen, und somit kann ihre Anzahl verringert werden. Dies bedeutet, dass die Versetzungsfehler oder Versetzungslinien außerstande gesetzt werden, weiter zu wachsen, wenn die zwei Galliumnitridschichten zusammenwachsen. Aufgrund der unterschiedlichen Gitterposition der Galliumnitridschichten, die von den verschiedenen Flanken 35a, 35b der benachbarten strukturierten Regionen 35 wachsen, können jedoch Versetzungsfehler oder Versetzungslinien 6 entstehen, die vertikal nach oben wachsen. Eine der Gitterorientierungen kann dominant sein. Dies kann zu einer Überwachsung der Versetzungslinie und des unterschiedlich orientierten Gitters führen. Es mag lediglich eine Orientierung der Halbleiterschicht an der Oberfläche derselben vorhanden sein.
  • In den 11a und 11b ist eine schematische Querschnittsansicht eines Substrats 20 mit benachbarten strukturierten Regionen 35 gezeigt. Auf der Oberseite 20a des Substrats ist beispielsweise eine Galliumnitridschicht abgeschieden. Das Wachstum des GaN kann anhand der jeweiligen Wachstumsbedingungen gesteuert werden. Somit kann es möglich sein, beispielsweise das Verhältnis der Wachstumsrate in der Richtung der c-Achse und der a-Achse zu beeinflussen, um eine planare GaN-Oberfläche zu erzielen. Falls diese Maßnahme nicht ausreichend ist, um eine angemessene planare GaN-Oberfläche zu erzielen, kann ein anschließender Planarisierungsschritt durchgeführt werden. Andernfalls ist es auch möglich, die Herstellung der Halbleiterstruktur auf einer unebenen GaN-Oberfläche fortzusetzen. Das bedeutet, dass die Oberfläche der Galliumnitridschicht planar sein kann, dass sie planarisiert werden kann, oder dass sie immer noch eine Struktur aufweisen kann, die von der Struktur des Substrats 20 oder den Wachstumsbedingungen abhängt. Falls das Galliumnitrid, wie oben beschrieben wurde, an den verschiedenen Siliziumflanken 35a und 35b gebildet wird, so dass die Versetzungslinien 6a, 6b von einer wachsenden Galliumnitrid-Vorderlinie zufällig zusammenlaufen können, können neue Versetzungslinien 6 entstehen, die vertikal nach oben zu der Oberseite 4d der Galliumnitridschicht 4 wachsen können. Trotzdem kann die Gesamtanzahl von Versetzungslinien aufgrund des Zusammenlaufens der Versetzungslinien 6a, 6b verringert sein. Wie in den 11a und 11b schematisch gezeigt ist, kann die Galliumnitridschicht direkt auf der Oberseite des Substrats 20 gebildet werden, und sie weist eventuell keine Pufferschicht zwischen dem Substrat 20 und der Galliumnitridschicht 4 auf. Falls beispielsweise Molekularstrahlepitaxie (MBE) verwendet wird, um die Galliumnitridschicht 4 aufzuwachsen, kann eine kleine Siliziumnitridschicht von etwa 2 nm zwischen dem Siliziumsubstrat und der Galliumnitridschicht entstehen. Alternativ dazu kann beispielsweise metallorganische chemische Abscheidung aus der Dampfphase (MOCVD) eingesetzt werden, um die Galliumnitridschicht 4 abzuscheiden. In diesem Fall kann zumindest eine Pufferschicht 8, z. B. eine AIN-Pufferschicht, zwischen dem Substrat, z. B. Silizium, und der GaN-Schicht 4 angeordnet werden.
  • Bei manchen Ausführungsbeispielen ist zwischen dem Substrat 20 und der III-V-Halbleitermaterialschicht 4 keine Pufferschicht angeordnet. Ferner umfasst die Halbleiterstruktur 50 bei manchen Ausfuhrungsbeispielen keinen Ritzrahmen 50b. Gemäß anderen Ausführungsbeispielen kann eine Ritzrahmenregion 50b oder eine Gitterbeanspruchungskompensationsregion 50b einen aktiven Halbleiterbauelementbereich 50a, der benachbarte strukturierte Regionen 35 umfasst, umgeben.
  • In 12a ist ein weiteres Ausführungsbeispiel einer Halbleiterstruktur 50 gezeigt. Gemäß manchen Ausführungsbeispielen kann ein Substrat 20 mit einer {100}-Kristalloberflächenebene einer Mehrzahl benachbarter strukturierter Regionen 35 auf einer Oberseite 20a des Substrats 20 umfassen. Die Mehrzahl benachbarter strukturierter Regionen 35 kann benachbarte Substratoberflächen mit {111}-Kristallebenen umfassen. Wie in 12a gezeigt ist, kann die Halbleiterstruktur 50 ferner eine Galliumnitridschicht 4 über der Oberseite 20a des Substrats 20 mit einer Halbleiterbauelementregion 25 umfassen. Die Halbleiterbauelementregion 25 kann eine Mehrzahl benachbarter strukturierter Regionen 35 überlappen. In der Halbleiterbauelementregion 25 ist zumindest eine Halbleiterbauelementstruktur 30 gebildet. Gemäß manchen Ausfuhrungsbeispielen kann die Halbleiterbauelementstruktur 30 beispielsweise ein Feldeffekttransistor (FET), z. B. ein planarer FET oder ein VMOS-FET (VMOS = vertical metal oxide semiconductor, Vertikal-Metalloxid-Halbleiter), eine Feldeffekttransistorstruktur, eine Diodenstruktur oder ein Transistor mit hoher Elektronenbeweglichkeit (HEMT) oder eine HEMT-Struktur oder eine elektrische Schaltung sein. Die Halbleiterbauelementregion 25 kann gemäß weiteren Ausführungsbeispielen auch andere Halbleiterbauelementstrukturen umfassen. In 12a kann die Halbleiterbauelementstruktur 30 ein Feldeffekttransistor sein, der einen Source-Anschluss 30a, einen Drain-Anschluss 30b, eine Gate-Isolationsschicht 30c und einen Steueranschluss 30d umfasst. Wie es für einen Feldeffekttransistor bekannt ist, kann eine zwischen dem Source-Anschluss 30a und dem Drain-Anschluss 30b angeordnete Kanalregion 30e durch eine an den Steueranschluss 30d angelegte Spannung steuerbar sein. Je nach einer Dotierung der jeweiligen Galliumnitridschicht 4 kann die Halbleiterbauelementstruktur 30 ein p- oder ein n-Kanal-Transistor sein. Die Halbleiterbauelementregion 25 kann p- oder n-dotierte Zonen 30f umfassen. Somit kann ein n- oder p-Kanal-Transistor gebildet werden. Allgemein kann die Halbleiterbauelementregion 25 n-Typ-dotierte und/oder p-Typ-dotierte III-V-Halbleitermaterialzonen aufweisen, beispielsweise n-Typ-dotierte oder p-Typ-dotierte GaN-Schichtzonen.
  • 12b zeigt die schematische Querschnittsansicht einer HEMT-Halbleiterbauelementstruktur 30 (HEMT = Transistor mit hoher Elektronenbeweglichkeit) gemäß einem Ausführungsbeispiel. Gemäß diesem Ausführungsbeispiel kann die obere Oberfläche 20a eines Substrats 20 gemäß der Beschreibung hierin strukturiert sein, und eine GaN-Schicht 4 kann gemäß der Beschreibung hierin oben auf die Oberfläche 20a des Substrats 20 aufgewachsen werden. Über der GaN-Schicht kann eine weitere Schicht, z. B. eine AlGaN-Schicht 4', aufgewachsen werden. Statt also einen Kanal eines Transistors mit dotierten Regionen zu bilden, wie es bei MOSFETs allgemein der Fall ist, wird zwischen zwei Materialien, z. B. der GaN-Schicht 4 und der AlGaN-Schicht 4', ein Übergang mit verschiedenen Bandabständen gebildet, d.h. es wird ein Heteroübergang gebildet, der als Kanal fungiert. Somit kann eine HEMT-Halbleiterstruktur gebildet werden. Die HEMT-Strukturen 30 in der Halbleiterbauelementregion 25 umfassen ferner Source-Kontakte 30a, Gate- oder Steuerkontakte 30d und Drain-Kontakte 30b. Die Kontakte 30a, 30b und 30c können Metall oder ein sonstiges leitfähiges Material wie z. B. Polysilizium umfassen. Die HEMT-Strukturen 30 können jeweils voneinander elektrisch getrennt 64 oder isoliert sein. Zusätzliche Schichten zwischen der GaN-Schicht 4 und der AlGaN-Schicht 4', der AlGaN-Schicht und dem Metall oder dem Substrat und der GaN-Schicht können auf dazwischenliegende Weise angeordnet werden, sind jedoch nicht in 12b gezeigt.
  • In 13 ist die schematische Querschnittsansicht einer Halbleiterstruktur 50 gemäß einem weiteren Ausführungsbeispiel gezeigt. Bei diesem Ausführungsbeispiel kann die Oberseite 20a des Substrats 20 immer noch einige Oberflächenregionen 20c mit einer {100}-Kristalloberflächenebene umfassen. Gemäß diesem Ausführungsbeispiel kann die III-V-Halbleitermaterialschicht, beispielsweise die Galliumnitridschicht 4, über der Oberseite 20a des Substrats 20 gebildet sein. Die Halbleiterbauelementregion 25 kann sich bei diesem Ausführungsbeispiel über der Substratoberflächenregion 20c mit der {100}-Kristallebene erstrecken. Somit kann die Halbleiterbauelementstruktur 30 bei diesem Ausführungsbeispiel die benachbarten strukturierten Regionen 35 teilweise überlappen und die Substratoberflächenregion 20c mit der {100}-Kristalloberflächenebene teilweise überlappen. Dies bedeutet, dass eine Halbleiterbauelementstruktur 30 teilweise über einem Bereich des Substrats mit einer {100}-Kristalloberflächenebene und teilweise über einem Bereich eines Substrats 20, der die benachbarten strukturierten Regionen 35 mit {111}-Kristallebenen umfasst, gebildet werden kann. Bei manchen Ausführungsbeispielen kann die Halbleiterstruktur 50 auch eine Ritzrahmenregion 50b umfassen, wie oben beschrieben wurde. Bei anderen Ausfuhrungsbeispielen umfasst die Halbleiterstruktur keine derartige Ritzrahmenregion 50b.
  • In 14 ist ein Flussdiagramm des Verfahrens zum Bilden einer Halbleiterstruktur gemäß einem Ausführungsbeispiel gezeigt. Das Verfahren umfasst ein Bilden 100 einer Mehrzahl benachbarter strukturierter Regionen auf der Oberseite eines Substrats mit einer {100}-Kristalloberflächenebene, wobei die Mehrzahl benachbarter strukturierter Regionen benachbarte Substratoberflächen mit {111 }-Kristallebenen umfasst. Gemäß diesem Ausführungsbeispiel umfasst das Verfahren ferner ein Bilden 110 einer III-V-Halbleitermaterialschicht über der Oberseite des Substrats. Die III-V-Halbleitermaterialschicht, beispielsweise eine Galliumnitridschicht, kann zumindest über den benachbarten strukturierten Regionen gebildet werden. Das Verfahren kann ferner ein Bilden 120 einer Halbleiterbauelementstruktur in einer Halbleiterbauelementregion der III-V-Halbleitermaterialschicht umfassen, wobei die Halbleiterbauelementregion zumindest teilweise über der Mehrzahl benachbarter strukturierter Regionen angeordnet ist.
  • Gemäß manchen Ausführungsbeispielen kann, in 15, das Bilden 100 einer Mehrzahl benachbarter strukturierter Regionen mit {111 }-Kristallebenen auf einer Oberseite eines Substrats mit einer {100}-Kristalloberflächenebene ein Abscheiden 100a einer Maskierungsschicht auf die Oberseite des Substrats, ein lokales Beseitigen 100b der Maskierungsschicht von der Oberseite des Substrats, so dass die Oberseite des Substrats mit der {100}-Kristalloberflächenebene lokal freigelegt ist, und ein Ätzen 100c der lokal freigelegten Oberseite des Substrats umfassen, so dass die Mehrzahl benachbarter strukturierter Regionen, die benachbarte Substratoberflächen mit {111}-Kristallebenen umfasst, gebildet wird.
  • Gemäß anderen Ausführungsbeispielen kann das Verfahren nach dem Ätzen 100c der lokal freigelegten Bereiche ferner ein Beseitigen 130 der restlichen Maskierungsschicht von der Oberseite des Substrats umfassen. Außerdem kann das Verfahren ein Bilden 140 einer oder mehrerer Pufferschichten zwischen der Oberseite des Substrats und der III-V-Halbleitermaterialschicht umfassen.
  • Das Bilden 100 einer Mehrzahl benachbarter strukturierter Regionen kann ferner ein Bilden einer Ritzrahmenregion umfassen, die die Mehrzahl benachbarter strukturierter Regionen umgibt. Das Bilden der Ritzrahmenregion kann so durchgeführt werden, dass die Ritzrahmenregion Substratoberflächen mit Kristallebenen, die sich von {111}-Kristallebenen unterscheiden, oder mit {111}-Kristallebenen, die sich bezüglich der Größe oder Anordnung von den {111}-Kristallebenen der Mehrzahl benachbarter strukturierter Regionen 35 in der aktiven Bauelementregion 50a des Substrats 50 unterscheiden, umfasst. Ferner kann das Bilden der Ritzrahmenregion so durchgeführt werden, dass bei einem anschließenden Wachstum einer kristallinen III-V-Halbleitermaterialschicht in der Ritzrahmenregion 50b eine größere Anzahl von Versetzungslinien oder eine höhere Kristallgitterfehlerdichte erzeugt werden als in einer aktiven Halbleiterregion 50a oder der Halbleiterbauelementregion 25 der Halbleiterstruktur 50. Um dies zu erreichen, kann die Maskierungsschicht über der Ritzrahmenregion so strukturiert sein, dass ein anschließendes Kristallwachstum einer III-V-Halbleitermaterialschicht zu einer höheren Kristallgitterfehlerdichte führt.
  • Gemäß einem weiteren Aspekt kann das Verfahren ferner ein Beseitigen des Substrats unter der Halbleiterbauelementstruktur umfassen. Dies kann beispielsweise anhand eines chemisch-mechanischen Polierens (CMP - chemical mechanical polishing) durchgeführt werden. Gemäß diesem Ausführungsbeispiel kann eine Halbleiterstruktur hergestellt werden, die eine Galliumnitridschicht mit einer qualitativ hochwertigen Schicht zumindest in manchen Regionen des Wafers umfasst und bei der das Substrat, auf das die Galliumnitridschicht aufgewachsen wird, beseitigt wurde.
  • Das Bilden eines III-V-Halbleiterinaterials über der Oberseite des Substrats kann gemäß der obigen Beschreibung durchgeführt werden, und das Verfahren kann zu einer stark verringerten Zahl von Kristallgitterfehlern oder Versetzungslinien in der Halbleitermaterialschicht über den benachbarten strukturierten Regionen 35 (siehe 3) mit {111}-Kristallebenen führen.
  • Gemäß einem weiteren Aspekt können sich die Versetzungslinien in bestimmten Bereichen der III-V-Halbleitermaterialschicht ansammeln. Wie im Zusammenhang mit 9 und 10 beschrieben ist, können sich die meisten Versetzungslinien in den Tälern der strukturierten Regionen 35 ansammeln. Gemäß dem Ausführungsbeispiel, das im Zusammenhang mit 8 beschrieben wird, können sich die Versetzungslinien über den Spitzen 35d der strukturierten Regionen 35 in dem Substrat oder über dem jeweiligen Tal ansammeln. Falls sich die Versetzungslinien oder Kristallgitterfehler in dem III-V-Halbleitermaterial in bestimmten Bereichen ansammeln, kann es möglich sein, diese Versetzungslinien zu isolieren, indem ein isolierendes Material auf diese Bereiche abgeschieden wird und indem diese Bereiche von einer weiteren Verarbeitung ausgenommen werden. Ferner kann ein Polieren dieser Bereiche, beispielsweise anhand eines chemisch-mechanischen Polierens, durchgeführt werden.
  • Gemäß Ausführungsbeispielen kann eine III-V-Halbleitermaterialschicht, beispielsweise eine Galliumnitridschicht, auf Wafer oder Substrate mit einer {100}-Kristallorientierung aufgewachsen werden. Die III-V-Halbleitermaterialschicht kann eine ausreichende Kristallqualität umfassen, um verschiedene Arten von Halbleiterbauelementstrukturen in der Schicht zu erzeugen, z. B. Transistorstrukturen, Feldeffekttransistorstrukturen oder Diodenstrukturen. Gemäß einem Aspekt kann der vollständige Wafer so strukturiert sein, dass die Oberseitenoberfläche des Wafers, der ein (100)-Wafer sein kann, ausschließlich (111)-Oberflächen umfasst.
  • Gemäß einem anderen Aspekt kann eine beabsichtigte Verringerung einer mechanischen Beanspruchung oder einer Gitterbeanspruchung in einem Ritzrahmen einer III-V-Halbleitermaterialschicht erzielt werden, wenn die Strukturierung einer Maskenschicht 38 so durchgeführt wird, dass bei einem anschließenden III-V-Materialschicht-Wachstum eine große Zahl von Versetzungslinien oder Kristallgitterdefekten in der Ritzrahmenregion 50b entsteht. Eine große Zahl von Fehlern kann eine verringerte mechanische Beanspruchung, eine verringerte Kristallgitterspannung oder Druckspannung in der Halbleiterstruktur bewirken. Im Gegensatz dazu bewirkt eine geringe Dichte von Gitterfehlern eine hohe mechanische Beanspruchung. Um dies zu erzielen, kann die Strukturierung des Ritzrahmens mit dem Zweck durchgeführt werden, dass in der Ritzrahmenregion Gitterfehler hervorgerufen werden. Diese hervorgerufenen Gitterfehler können die Verringerung einer mechanischen Beanspruchung in der III-V-Halbleitermaterialschicht bewirken.
  • Gemäß einem weiteren Ausführungsbeispiel kann eine Halbleiterstruktur gebildet werden, die Justiermarken aufweist. Das Bilden der Justiermarken kann ohne ein Durchführen zusätzlicher Verfahrensschritte während des Herstellungsprozesses der Halbleiterstruktur erfolgen. Die Verwendung von Si(100)-Substraten gewährleistet eine hohe Kompatibilität mit bereits etablierten Halbleiterprozessen. Durch ein Erstellen eines Substrats auf eine hierin beschriebene Art und Weise stehen im Vergleich zu einem herkömmlichen ELOG-Verfahren mehr Möglichkeiten zur Verfügung, die Versetzungsliniendichte in einer hierauf aufgewachsenen Halbleitermaterialschicht zu verringern. Ferner ist die lokale Ansammlung von Versetzungslinien an vorbestimmten Positionen, beispielsweise in den Tälern oder an den Spitzen einer Galliumnitridschicht, möglich. Diese Versetzungslinien können eventuell ohne weiteres ausgeschlossen werden, z. B. indem die jeweiligen Bereiche mit einer isolierenden Schicht, beispielsweise Siliziumoxid, bedeckt werden.
  • Gemäß einem weiteren Aspekt können mit dem Verfahren große Halbleiterbauelementregionen in einer III-V-Halbleitermaterialschicht, z. B. Galliumnitrid, hergestellt werden. Diese Bauelementregionen können größer sein als Halbleiterbauelementregionen, die anhand einer herkömmlichen ELOG-Technik hergestellt werden. Die Halbleiterbauelementregion kann eine Kristallgitterqualität aufweisen, die zum Herstellen von Halbleiterbauelementen ausreichend ist.
  • Bei anderen Ausführungsbeispielen kann das Material des Substrats 20 und das III-V-Halbleitermaterial 4 ein Koinzidenzgitter umfassen.
  • Gemäß einem anderen Aspekt der Erfindung kann ein weiteres Problem eines GaN-Epitaxialschichtwachstums auf Silizium gelöst oder abgemildert werden. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten von Si (~ 2,6 10-6/K) und GaN (~ 5,6 - 6,2 10-6/K) und einer hohen Abscheidungstemperatur während der MOCVD, z. B. zwischen 800°C und 1.200°C, beispielsweise bei etwa 1.000°C, können eine hohe Gitterbeanspruchung und folglich Risse entstehen, während die Si/GaN-Heterostruktur abkühlt. Diese Gitterbeanspruchung und somit die Risse können vermieden werden, wenn das Substrat so hergestellt wird, dass es, wie oben beschrieben wurde, Ritzrahmenregionen 50b oder Gitterbeanspruchungskompensationsregionen 50b mit einer höheren Dichte an Fehlern oder Versetzungslinien umfasst, so dass eine Verringerung der Gitterbeanspruchung in der Ritzrahmenregion statt der aktiven Halbleiterbauelementregion erfolgt. Diese Gitterbeanspruchungskompensationsregionen 50b, die eine höhere Dichte an Fehlern oder Versetzungslinien umfassen können, können dazu verwendet werden, die Bildung von Fehlern, die aufgrund der Charakteristika des abgeschiedenen Halbleitermaterials notwendig sein kann, in einer Region einzuleiten, die für die Leistungsfähigkeit der Halbleiterstruktur nicht relevant ist. Die Fehlerdichte in einer Ritzrahmenregion 50b oder einer Gitterbeanspruchungskompensationsregion 50b kann dahin gehend optimiert werden, die Gitterbeanspruchung und somit die Wahrscheinlichkeit, dass bei der Herstellung einer Halbleiterstruktur 50 ein Riss entsteht, zu verringern. Die Gitterbeanspruchungskompensationsregionen 50b können so geätzt werden, dass sie einen aktiven Halbleiterstrukturbereich umgeben oder einschließen. Das Substrat und die III-V-Materialschicht können bezüglich der Gitterbeanspruchung anhand der Gitterbeanspruchungskompensationsregion 50b gegenseitig entkoppelt werden.
  • Gemäß einem anderen Ausführungsbeispiel kann das Verfahren zum Bilden einer Halbleiterstruktur ein Bilden einer Gitterbeanspruchungskompensationsstruktur umfassen, indem Gitterbeanspruchungskompensationsregionen 50b erzeugt werden, die eine höhere Kristallgitterfehlerdichte aufweisen als eine aktive Bauelementregion 50a der Halbleiterstruktur. Dies kann gemäß der Beschreibung hierin erzielt werden. Gemäß anderen Ausführungsbeispielen des Verfahrens zum Bilden einer Halbleiterstruktur kann das Bilden der III-V-Halbleitermaterialschicht so durchgeführt werden, dass die III-V-Halbleitermaterialschicht eine Dicke von bis zu 50 µm, beispielsweise eine Dicke zwischen 1 nm und 50 µm, zwischen 100 nm und 10 µm oder zwischen 500 nm und 5 µm, aufweist. Dies kann durch Verwendung der Gitterbeanspruchungskompensationsregionen erzielt werden, so dass rissfreie III-V-Halbleitermaterialschichten mit einer höheren Dicke aufgewachsen werden können als III-V-Halbleitermaterialschichten, die die Gitterbeanspruchungskompensationsregionen 50b nicht aufweisen.
  • Deshalb kann eine Halbleiterstruktur 50 bei manchen Ausführungsbeispielen Gitterbeanspruchungskompensationsregionen 50b umfassen, die dahin gehend konfiguriert sind, eine Gitterbeanspruchung, die auf eine Kristallgitterfehlanpassung zwischen dem Substrat und einer III-V-Materialschicht in der Halbleiterstruktur zurückzuführen ist, zu verringern. Eine derartige Halbleiterstruktur mit einer Gitterbeanspruchungskompensationsregion 50b kann eine III-V-Halbleitermaterialschicht mit einer Dicke von beispielsweise bis zu 50 µm, z. B. mit einer Dicke zwischen 1 nm und 50 µm, zwischen 100 nm und 10 µm oder zwischen 500 nm und 5 µm umfassen. Die III-V-Halbleitermaterialschicht kann eine rissfreie Schicht sein, die keinen Riss aufweist.
  • Bei dieser Strukturierung könnte es auch möglich sein, Substrate mit einer hohen Beanspruchung in dem aktiven Bereich zu erzeugen, da eine Beanspruchungsentspannung in der Beanspruchungskompensationsregion 50b erfolgen kann.

Claims (23)

  1. Halbleiterstruktur (50), die folgende Merkmale aufweist: ein Substrat (20) mit einer {100}-Kristalloberflächenebene, das eine Mehrzahl benachbarter strukturierter Regionen (35) auf einer Oberseite (20a) des Substrats umfasst, wobei die Mehrzahl benachbarter strukturierter Regionen benachbarte Substratoberflächen mit { 111 } -Kristallebenen umfassen; eine III-V-Halbleitermaterialschicht (4) über der Oberseite des Substrats mit einer Halbleiterbauelementregion (25), die zumindest eine Halbleiterbauelementstruktur (30) umfasst, wobei die Halbleiterbauelementregion über der Mehrzahl benachbarter strukturierter Regionen auf der Oberseite des Substrats angeordnet ist; und eine Region (50b), die die Mehrzahl benachbarter strukturierter Regionen (35) umgibt, wobei die Region (50b) eine Mehrzahl von benachbarten strukturierten Regionen (44), die benachbarte Substratoberflächen mit {111}-Kristallebenen aufweisen, und Substratoberflächen mit Kristallebenen, die sich von den {111}-Kristallebenen unterscheiden, umfasst.
  2. Halbleiterstruktur (50) gemäß Anspruch 1, bei der die Mehrzahl benachbarter strukturierter Regionen (35) ausschließlich benachbarte Substratoberflächen mit {111}-Kristallebenen umfasst.
  3. Halbleiterstruktur (50) gemäß Anspruch 1 oder 2, bei der die benachbarten Substratoberflächen mit {111}-Kristallebenen Grabenstrukturen bilden.
  4. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 3, die ferner eine zwischen dem Substrat (20) und der III-V-Halbleitermaterialschicht (4) angeordnete Pufferschicht (8) umfasst.
  5. Halbleiterstruktur (50) gemäß Anspruch 4, bei der die Pufferschicht (8) und das Substrat (20) eine geringere Kristallgitterfehlanpassung aufweisen als die III-V-Halbleitermaterialschicht (4) und das Substrat.
  6. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 5, bei der ein Material des Substrats (20) und ein Material der III-V-Halbleitermaterialschicht (4) ein Koinzidenzgitter umfassen.
  7. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 6, bei der die III-V-Halbleitermaterialschicht (4) Galliumnitrid (GaN) umfasst.
  8. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 7, bei der die zumindest eine Halbleiterbauelementstruktur (30) eine Feldeffekttransistorstruktur, im Folgenden FET-Struktur genannt, eine Hohe-Elektronenbeweglichkeit-Transistor-Struktur, im Folgenden HEMT-Struktur genannt, eine Diodenstruktur oder eine elektrische Schaltung ist.
  9. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 8, bei der die Region (50b) eine Ritzrahmenregion umfasst.
  10. Halbleiterstruktur (50) gemäß Anspruch 9, bei der eine erste Region der III-V-Halbleitermaterialschicht (4), die die Mehrzahl benachbarter strukturierter Regionen (35) überlappt, eine geringere Kristallfehlerdichte aufweist als eine zweite Region der III-V-Halbleitermaterialschicht (4), die die Ritzrahmenregion (50b) überlappt.
  11. Halbleiterstruktur (50) gemäß Anspruch 9, bei der eine erste Region der III-V-Halbleitermaterialschicht (4), die die Mehrzahl benachbarter strukturierter Regionen (35) überlappt, eine höhere Kristallgitterzug- oder Kristallgitterdruckspannung aufweist als eine zweite Region der III-V-Halbleitermaterialschicht (4), die die Ritzrahmenregion (50b) überlappt.
  12. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 11, bei der die III-V-Halbleitermaterialschicht (4) ferner Justiermarken umfasst.
  13. Halbleiterstruktur (50) gemäß einem der Ansprüche 1 bis 12, bei der das Substrat (20) ferner Gitterbeanspruchungskompensationsregionen (50b) umfasst und die III-V-Halbleitermaterialschicht (4) eine Dicke zwischen 1 nm und 50 µm aufweist.
  14. Halbleiterstruktur (50), die folgende Merkmale aufweist: ein Substrat (20) mit einer { 100}-Kristalloberflächenebene, das eine Mehrzahl benachbarter strukturierter Regionen (35) auf einer Oberseite (20a) des Substrats umfasst, wobei die Mehrzahl benachbarter strukturierter Regionen benachbarte Substratoberflächen mit {111}-Kristallebenen umfassen; eine III-V-Halbleitermaterialschicht (4) über der Oberseite des Substrats mit einer Halbleiterbauelementregion (25), wobei die Halbleiterbauelementregion über der Mehrzahl benachbarter strukturierter Regionen angeordnet ist, eine Pufferschicht (8) zwischen dem Substrat (20) und der III-V-Halbleitermaterialschicht (4); eine FET-Struktur, eine Diodenstruktur, eine HEMT-Struktur oder eine in der Halbleiterbauelementregion (25) angeordnete elektrische Schaltung ; und eine Region (50b), die die Mehrzahl benachbarter strukturierter Regionen (35) umgibt, wobei die Region (50b) eine Mehrzahl von benachbarten strukturierten Regionen (44), die benachbarte Substratoberflächen mit {111}-Kristallebenen aufweisen, und Substratoberflächen mit Kristallebenen, die sich von den {111}-Kristallebenen unterscheiden, umfasst.
  15. Verfahren zum Bilden einer Halbleiterstruktur (50), wobei das Verfahren folgende Schritte umfasst: Bilden (100) einer Mehrzahl benachbarter strukturierter Regionen (35) auf einer Oberseite (20a) eines Substrats (20) mit einer {100}-Kristalloberflächenebene, wobei die Mehrzahl benachbarter strukturierter Regionen (35) benachbarte Substratoberflächen mit {111}-Kristallebenen umfasst; Bilden (110a) einer III-V-Halbleitermaterialschicht (4) über der Oberseite (20a) des Substrats (20); Bilden (120a) einer Halbleiterbauelementstruktur (30) in einer Halbleiterbauelementregion (25) der III-V-Halbleitermaterialschicht (4), wobei die Halbleiterbauelementregion über der Mehrzahl benachbarter strukturierter Regionen (35) angeordnet ist; und Bilden einer Region (50b), die die Mehrzahl benachbarter strukturierter Regionen (35) umgibt, wobei die Region (50b) eine Mehrzahl von benachbarten strukturierten Regionen (44), die benachbarte Substratoberflächen mit {111 }-Kristallebenen aufweisen, und Substratoberflächen mit Kristallebenen, die sich von den {111}-Kristallebenen unterscheiden, umfasst.
  16. Verfahren gemäß Anspruch 15, bei dem das Bilden (100) der Mehrzahl benachbarter strukturierter Regionen (35) ein Abscheiden (100a) einer Maskierungsschicht (38) auf der Oberseite (20a) des Substrats (20), ein lokales Beseitigen (100b) der Maskierungsschicht von der Oberseite des Substrats, so dass die Oberseite des Substrats mit der {100}-Kristalloberflächenebene lokal freigelegt wird, und Ätzen (100c) der lokal freigelegten Oberseite des Substrats umfasst, so dass die Mehrzahl benachbarter strukturierter Regionen, die die benachbarten Substratoberflächen mit {111}-Kristallebenen umfasst, gebildet wird.
  17. Verfahren gemäß Anspruch 15 oder 16, das ferner ein Anordnen einer Pufferschicht (8) zwischen der Oberseite (20a) des Substrats (20) und der III-V-Halbleitermaterialschicht (4) umfasst.
  18. Verfahren gemäß einem der Ansprüche 15 bis 17, bei dem das Bilden der III-V-Halbleitermaterialschicht ein Durchführen eines Epitaxialwachstums der III-V-Halbleitermaterialschicht umfasst.
  19. Verfahren gemäß einem der Ansprüche 15 bis 18, bei dem das Bilden der Region (50b) ein Bilden einer Ritzrahmenregion umfasst.
  20. Verfahren gemäß Anspruch 19, bei dem das Bilden der III-V-Halbleitermaterialschicht so durchgeführt wird, dass eine erste Region, die über der Mehrzahl benachbarter strukturierter Regionen gebildet wird, eine geringere Kristallfehlerdichte aufweist als eine zweite Region, die über der Ritzrahmenregion gebildet wird.
  21. Verfahren gemäß einem der Ansprüche 15 bis 20, das ferner ein Beseitigen des Substrats unter der Halbleiterbauelementstruktur (30) umfasst.
  22. Verfahren gemäß einem der Ansprüche 15 bis 21, bei dem das Bilden der Mehrzahl benachbarter strukturierter Regionen ferner ein Bilden einer Gitterbeanspruchungskompensationsregion (50b) umfasst und bei dem die III-V-Halbleitermaterialschicht (4) so gebildet wird, dass die III-V-Halbleitermaterialschicht eine Dicke zwischen 1 nm und 50 µm aufweist.
  23. Verfahren gemäß einem der Ansprüche 15 bis 22, bei dem das Bilden der Mehrzahl strukturierter Regionen und/oder das Bilden der III-V-Halbleitermaterialschicht so durchgeführt wird, dass eine Justiermarke gebildet wird, die im Vergleich zu einer neben der Justiermarke liegenden III-V-Halbleiterregion eine andere Höhe oder eine andere Struktur oder eine andere Fehlerdichte aufweist.
DE102010039147.6A 2009-08-31 2010-08-10 Halbleiterstruktur und ein Verfahren zum Bilden derselben Active DE102010039147B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/551,021 2009-08-31
US12/551,021 US8350273B2 (en) 2009-08-31 2009-08-31 Semiconductor structure and a method of forming the same

Publications (2)

Publication Number Publication Date
DE102010039147A1 DE102010039147A1 (de) 2011-03-03
DE102010039147B4 true DE102010039147B4 (de) 2021-08-12

Family

ID=43525398

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010039147.6A Active DE102010039147B4 (de) 2009-08-31 2010-08-10 Halbleiterstruktur und ein Verfahren zum Bilden derselben

Country Status (2)

Country Link
US (2) US8350273B2 (de)
DE (1) DE102010039147B4 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180781A1 (en) * 2008-06-05 2011-07-28 Soraa, Inc Highly Polarized White Light Source By Combining Blue LED on Semipolar or Nonpolar GaN with Yellow LED on Semipolar or Nonpolar GaN
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) * 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
US8767787B1 (en) 2008-07-14 2014-07-01 Soraa Laser Diode, Inc. Integrated laser diodes with quality facets on GaN substrates
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
CN102396083B (zh) 2009-04-13 2015-12-16 天空激光二极管有限公司 用于激光器应用的使用gan衬底的光学装置结构
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US8247887B1 (en) * 2009-05-29 2012-08-21 Soraa, Inc. Method and surface morphology of non-polar gallium nitride containing substrates
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
US20110056429A1 (en) * 2009-08-21 2011-03-10 Soraa, Inc. Rapid Growth Method and Structures for Gallium and Nitrogen Containing Ultra-Thin Epitaxial Structures for Devices
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US8750342B1 (en) 2011-09-09 2014-06-10 Soraa Laser Diode, Inc. Laser diodes with scribe structures
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US20110182056A1 (en) * 2010-06-23 2011-07-28 Soraa, Inc. Quantum Dot Wavelength Conversion for Optical Devices Using Nonpolar or Semipolar Gallium Containing Materials
US8451876B1 (en) 2010-05-17 2013-05-28 Soraa, Inc. Method and system for providing bidirectional light sources with broad spectrum
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP5172904B2 (ja) * 2010-07-13 2013-03-27 株式会社東芝 ワイドギャップ半導体基板及びこれを用いた半導体装置の製造方法
JP2013542599A (ja) * 2010-09-30 2013-11-21 フリースケール セミコンダクター インコーポレイテッド 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス
US8816319B1 (en) 2010-11-05 2014-08-26 Soraa Laser Diode, Inc. Method of strain engineering and related optical device using a gallium and nitrogen containing active region
US9048170B2 (en) 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
US9025635B2 (en) 2011-01-24 2015-05-05 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a support member
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US9595813B2 (en) 2011-01-24 2017-03-14 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a substrate member
US9093820B1 (en) 2011-01-25 2015-07-28 Soraa Laser Diode, Inc. Method and structure for laser devices using optical blocking regions
JP5059205B2 (ja) * 2011-03-03 2012-10-24 株式会社東芝 ウェーハ及び結晶成長方法
US9287684B2 (en) 2011-04-04 2016-03-15 Soraa Laser Diode, Inc. Laser package having multiple emitters with color wheel
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US8754421B2 (en) 2012-02-24 2014-06-17 Raytheon Company Method for processing semiconductors using a combination of electron beam and optical lithography
WO2013134432A1 (en) 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US9020003B1 (en) 2012-03-14 2015-04-28 Soraa Laser Diode, Inc. Group III-nitride laser diode grown on a semi-polar orientation of gallium and nitrogen containing substrates
US9800016B1 (en) 2012-04-05 2017-10-24 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US10559939B1 (en) 2012-04-05 2020-02-11 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US9343871B1 (en) 2012-04-05 2016-05-17 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US9088135B1 (en) 2012-06-29 2015-07-21 Soraa Laser Diode, Inc. Narrow sized laser diode
US9184563B1 (en) 2012-08-30 2015-11-10 Soraa Laser Diode, Inc. Laser diodes with an etched facet and surface treatment
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9099381B2 (en) * 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
US9275861B2 (en) * 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
KR20160029005A (ko) * 2013-06-28 2016-03-14 인텔 코포레이션 III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
DE102013222160A1 (de) * 2013-10-31 2015-04-30 Robert Bosch Gmbh Halbleiterbauelement sowie ein Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US9997397B2 (en) 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US20160247886A1 (en) * 2015-02-19 2016-08-25 Hermes-Epitek Corp. Semiconductor template and manufacturing method thereof
WO2018063252A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Methods and apparatus to form silicon-based transistors on group iii-nitride materials using aspect ratio trapping
US11088189B2 (en) 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
US10818778B2 (en) * 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN112133748A (zh) * 2020-09-15 2020-12-25 西安电子科技大学芜湖研究院 一种大尺寸Si衬底的HEMT器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205407A1 (en) 2006-03-03 2007-09-06 Hisayoshi Matsuo Nitride semiconductor device and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6635901B2 (en) * 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
US6888156B2 (en) * 2001-06-29 2005-05-03 National Institute For Materials Science Thin film device
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US8183557B2 (en) * 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
US8299351B2 (en) * 2009-02-24 2012-10-30 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Epitaxial growth of III-V compounds on (111) silicon for solar cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205407A1 (en) 2006-03-03 2007-09-06 Hisayoshi Matsuo Nitride semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20130119403A1 (en) 2013-05-16
US8779440B2 (en) 2014-07-15
US8350273B2 (en) 2013-01-08
DE102010039147A1 (de) 2011-03-03
US20110049681A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE112010003214B4 (de) Epitaxiesubstrat für eine halbleitervorrichtung, verfahren zur herstellung eines epitaxiesubstrats für eine halbleitervorrichtung, und halbleitervorrichtung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112008002817T5 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE112013005588T5 (de) Defektübertragener und gitterfehlangepasster Epitaxialfilm
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE102006027841B4 (de) Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE19838810B4 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE112017002586T5 (de) Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
DE102018111450A1 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102017119356B4 (de) Halbleiter-lithographie-ausrichtungsstruktur mit epitaxieblocker
DE102016111321B4 (de) Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente
DE102018116783B4 (de) Halbleitersubstrat und Verfahren zum Fertigen von diesem
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative