DE102016111321B4 - Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente - Google Patents

Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente Download PDF

Info

Publication number
DE102016111321B4
DE102016111321B4 DE102016111321.2A DE102016111321A DE102016111321B4 DE 102016111321 B4 DE102016111321 B4 DE 102016111321B4 DE 102016111321 A DE102016111321 A DE 102016111321A DE 102016111321 B4 DE102016111321 B4 DE 102016111321B4
Authority
DE
Germany
Prior art keywords
semiconductor material
semiconductor
portions
material portions
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016111321.2A
Other languages
English (en)
Other versions
DE102016111321A1 (de
Inventor
Martina SEIDER-SCHMIDT
Oliver Hellmund
Peter Irsigler
Hans-Joachim Schulze
Sebastian Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016111321.2A priority Critical patent/DE102016111321B4/de
Priority to CN201710469822.8A priority patent/CN107527817B/zh
Priority to US15/629,165 priority patent/US10177033B2/en
Publication of DE102016111321A1 publication Critical patent/DE102016111321A1/de
Application granted granted Critical
Publication of DE102016111321B4 publication Critical patent/DE102016111321B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend:Bilden (110) einer Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer ersten Seite eines Halbleitersubstrats;Bilden (120) von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial zu vergraben;Entfernen (130) von zumindest einem Abschnitt des Halbleitersubstrats von einer zweiten Seite des Halbleitersubstrats, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer Rückseite des Halbleiterbauelements freizulegen;Bilden (140) einer rauen Oberfläche an der Rückseite des Halbleiterbauelements durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, während zumindest ein Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt, oder durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt; undBilden (150) einer Rückseitenmetallisierungsstruktur an der rauen Oberfläche in Kontakt mit zumindest Abschnitten des Halbleitermaterials, die sich zumindest während des Bildens der rauen Oberfläche lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befinden.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Rückseitenkontaktkonzepte für Halbleiterbauelemente und insbesondere auf Verfahren zum Bilden von Halbleiterbauelementen und auf Halbleiterbauelemente.
  • Hintergrund
  • Zum Beispiel benötigen vertikale Leistungstechnologien, z. B. für Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor; MOSFET = Metal-Oxide-Semiconductor-Field-Effect-Transistor) eine gute Haftung an der Rückseite. Eine nicht optimierte Haftung in der Massenproduktion kann eine reduzierte Ausbeute aufgrund von Metall-Lift-Off (Metall-Abheben) oder sogar elektrischer Überbeanspruchung im Feld bedeuten.
  • Die Druckschrift US 6104062 A beschreibt ein Halbleiterbauelement mit effektiv reduziertem Substratwiderstand. Ferner offenbart die Druckschrift US 2009/0302336 A1 einen Halbleiterwafer und Halbleiterbauteile sowie Herstellungsverfahren derselben und die Druckschrift US 2006/0211210 A1 beschreibt ein Material für selektive Abscheidung und Ätzung.
  • Zusammenfassung
  • Es kann ein Bedarf bestehen zum Bereitstellen eines verbesserten Konzeptes für Halbleiterbauelemente, das eine gesteigerte Produktionsausbeute und/oder eine reduzierte Anzahl von fehlerhaften Bauelementen erlaubt.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer ersten Seite eines Halbleitersubstrats und ein Bilden von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial zu vergraben. Ferner umfasst das Verfahren ein Entfernen von zumindest einem Abschnitt des Halbleitersubstrats von einer zweiten Seite des Halbleitersubstrats, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer Rückseite des Halbleiterbauelements freizulegen. Zusätzlich umfasst das Verfahren ein Bilden einer rauen Oberfläche an der Rückseite des Halbleiterbauelements durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, während zumindest ein Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt, oder durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt. Ferner umfasst das Verfahren ein Bilden einer Rückseitenmetallisierungsstruktur an der rauen Oberfläche.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, umfassend zumindest eine elektrische Elementstruktur, die sich an einer Vorderseite eines Halbleitersubstrats befindet. Die zumindest eine elektrische Elementstruktur ist ausgebildet zum Leiten von Strom zwischen der Vorderseite des Halbleitersubstrats und einer Rückseite des Halbleitersubstrats in einem leitfähigen Zustand der elektrischen Elementstruktur. Ferner umfasst das Halbleiterbauelement eine Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, die sich an einer Rückseitenoberfläche des Halbleitersubstrats befinden. Eine vertikale Distanz von Abschnitten der Rückseitenoberfläche, die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befinden, und Oberflächenabschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten mit der größten vertikalen Distanz zu der Rückseitenoberfläche des Halbleitersubstrats ist größer als 200 nm. Ferner weist die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten einen elektrischen Widerstand auf, der geringer ist als ein elektrischer Widerstand von Abschnitten des Halbleitersubstrats. Zusätzlich umfasst das Halbleiterbauelement eine Rückseitenmetallisierungsstruktur, die in Kontakt mit der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten und Abschnitten der Rückseitenoberfläche des Halbleitersubstrats, die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befinden, angeordnet ist.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, umfassend zumindest eine elektrische Elementstruktur, die sich an einer Vorderseite eines Halbleitersubstrats befindet. Zumindest ein rauer Abschnitt einer Rückseitenoberfläche des Halbleitersubstrats weist entlang zumindest einer lateralen Richtung wiederholt Plateaus und Gräben auf. Ferner weisen die Gräben im Wesentlichen vertikale Seitenwände auf und eine Tiefe der Gräben ist größer als 200 nm. Zusätzlich umfasst das Halbleiterbauelement eine Rückseitenmetallisierungsstruktur, die in Kontakt mit zumindest dem rauen Abschnitt der Rückseitenoberfläche des Halbleitersubstrats und einem Leitungsrahmen oder einer gedruckten Schaltungsplatine, die mit der Rückseitenmetallisierungsstruktur elektrisch verbunden sind, angeordnet ist.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen:
    • 1 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
    • 2, 3a, 3b, 4a, 4b und 4c schematische Querschnitte von Abschnitten von Halbleiterbauelementen in unterschiedlichen Fertigungsstufen zeigen;
    • 5 einen schematischen Querschnitt eines Halbleiterbauelements zeigt; und
    • 6 einen schematischen Querschnitt eines anderen Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während Abänderungen und alternative Formen von Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon dementsprechend in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollen auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ etc.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollen, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung einem Ausdruck jedoch eine bestimmte Bedeutung geben, die von einer Bedeutung abweicht, wie sie ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext, in dem diese Definition hier gegeben ist, berücksichtigt werden.
  • 1 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Verfahren 100 umfasst ein Bilden 110 einer Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer ersten Seite eines Halbleitersubstrats und ein Bilden 120 von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial zu vergraben. Ferner umfasst das Verfahren 100 ein Entfernen 130 von zumindest einem Abschnitt des Halbleitersubstrats beginnend von einer zweiten Seite des Halbleitersubstrats, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer Rückseite des Halbleiterbauelements freizulegen. Zusätzlich umfasst das Verfahren 100 ein Bilden 140 einer rauen Oberfläche an der Rückseite des Halbleiterbauelements durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, während zumindest ein Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt, oder durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt. Ferner umfasst das Verfahren 100 ein Bilden 150 einer Rückseitenmetallisierungsstruktur an der rauen Oberfläche.
  • Durch Vergraben von Nicht-Halbleitermaterial-Strukturen innerhalb des Halbleitermaterials und Entfernen des Nicht-Halbleitermaterials oder von Halbleitermaterial, das sich zwischen dem Nicht-Halbleitermaterial befindet, kann eine raue Rückseitenoberfläche gebildet werden, die sehr genau reproduziert werden kann. Auf diese Weise kann die Haftung der Rückseitenmetallisierung an der Rückseite des Halbleiterbauelements verbessert und/oder sehr genau angepasst und/oder in einem breiten Bereich ausgewählt werden. Daher kann die Produktionsausbeute gesteigert werden und/oder eine Anzahl von fehlerhaften Bauelementen kann reduziert werden.
  • Die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten kann direkt auf der ersten Seitenoberfläche des Halbleitersubstrats oder innerhalb von Gräben, die sich in das Halbleitersubstrat erstrecken, gebildet 110 werden. Zum Beispiel kann eine Nicht-Halbleitermaterial-Schicht auf dem Halbleitersubstrat gebildet (z. B. abgeschieden oder aufgewachsen) werden und die Nicht-Halbleitermaterial-Schicht kann strukturiert werden (z. B. unter Verwendung einer Maskenschicht), um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten zu erhalten. Alternativ können ein oder mehrere (Mehrzahl von) Gräben in das Halbleitersubstrat von der ersten Seite des Halbleitersubstrats gebildet (z. B. geätzt) werden, und Nicht-Halbleitermaterial kann innerhalb des einen oder der mehreren Gräben gebildet (z. B. abgeschieden oder aufgewachsen) werden, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten zu erhalten. Die Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten sind in einem repetitiven Muster angeordnet. Die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten können voneinander getrennt sein und können jeweils eine Quadratform, eine Rechteckform, eine Kreisform, eine Ringform (z. B. konzentrische Ringe) oder eine Kombination dieser Formen in einer Draufsicht des Halbleiterbauelements aufweisen oder können benachbart zueinander angeordnet sein, um einen Mäander in einer Draufsicht des Halbleiterbauelements zu bilden.
  • Zum Beispiel kann jeder Nicht-Halbleitermaterial-Abschnitt der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine vertikale Abmessung oder Erstreckung von mehr als 200 nm (oder mehr als 500 nm, mehr als 1 µm oder mehr als 2 µm) aufweisen. Ferner kann jeder Nicht-Halbleitermaterial-Abschnitt der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine vertikale Abmessung oder Erstreckung von weniger als 5 µm (oder weniger als 3 µm oder weniger als 2 µm) aufweisen. Zum Beispiel kann jeder Nicht-Halbleitermaterial-Abschnitt der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine laterale Breite von mehr als 100 nm (oder mehr als 200 nm, mehr als 500 nm oder mehr als 1 µm) aufweisen. Ferner kann jeder Nicht-Halbleitermaterial-Abschnitt der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine laterale Breite von weniger als 3 µm (oder weniger als 2 µm oder weniger als 1 µm) aufweisen. Die laterale Breite gering zu halten, kann eine große Zunahme des Oberflächenbereichs an der Rückseite ermöglichen und/oder kann eine geringe Defektdichte für das Halbleitermaterial erlauben, das gebildet wird, um die Nicht-Halbleitermaterial-Abschnitte zu bedecken, z. B. aufgrund eines einfacheren lateralen Überwachsens. Die laterale Breite eines Nicht-Halbleitermaterial-Abschnitts kann eine minimale laterale Abmessung eines Nicht-Halbleitermaterial-Abschnitts oder eine durchschnittliche laterale Breite (z. B. gemittelt entlang einer Länge des Nicht-Halbleitermaterial-Abschnitts) des Nicht-Halbleitermaterial-Abschnitts sein.
  • Zum Beispiel kann eine (minimale) laterale Distanz zwischen (jeden zwei) benachbarten Nicht-Halbleitermaterial-Abschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten entlang zumindest einer (ersten) lateralen Richtung größer sein als 100 nm (oder mehr als 200 nm, mehr als 500 nm oder mehr als 1 µm). Die Distanz zwischen Nicht-Halbleitermaterial-Abschnitten kann groß genug gehalten werden, um z. B. ein epitaxiales Wachstum von Halbleitermaterial zwischen den Nicht-Halbleitermaterial-Abschnitten zu ermöglichen. Ferner können benachbarte Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten entlang einer zweiten lateralen Richtung orthogonal zu der ersten lateralen Richtung benachbart zu einander angeordnet sein oder können auch um mehr als 200 nm voneinander beabstandet sein. Ferner kann eine (minimale) laterale Distanz zwischen (jeden zwei) benachbarten Nicht-Halbleitermaterial-Abschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten entlang zumindest einer lateralen Richtung geringer sein als 20 µm (oder geringer als 10 µm, geringer als 5 µm, geringer als 3 µm oder geringer als 1 µm). Die Distanz zwischen benachbarten Nicht-Halbleitermaterial-Abschnitten beizubehalten kann z. B. einen großen Anstieg des Oberflächenbereichs an der Rückseite ermöglichen.
  • Zum Beispiel kann die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten Isoliermaterial (z. B. Siliziumoxid oder Siliziumnitrid), Karbid, ternäres Karbid, ternäres Nitrid und/oder Metall aufweisen oder aus demselben bestehen.
  • Halbleitermaterial kann direkt auf den Nicht-Halbleitermaterial-Abschnitten und direkt auf Abschnitten des Halbleitersubstrats, die sich lateral zwischen den Nicht-Halbleitermaterial-Abschnitten befinden, gebildet 120 (z. B. abgeschieden oder aufgewachsen) werden. Zum Beispiel kann das Halbleitermaterial epitaxial aufgewachsen werden, sodass das Kristallgitter des Halbleitersubstrats durch das aufgewachsene Halbleitermaterial reproduziert und fortgesetzt wird. Zum Beispiel kann das auf den Nicht-Halbleitermaterial-Abschnitten gebildete 120 Halbleitermaterial die gleiche Materialzusammensetzung aufweisen wie das Halbleitersubstrat. Zum Beispiel können die Nicht-Halbleitermaterial-Abschnitte aufgrund eines lateralen Überwachsens während des epitaxialen Wachstums des Halbleitermaterials bedeckt sein. Anders ausgedrückt, das Bilden 120 des Halbleitermaterials auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten kann ein epitaxiales Aufwachsen des Halbleitermaterials umfassen, sodass die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial (des Halbleitersubstrats und Halbleitermaterial, das auf den Nicht-Halbleitermaterial-Abschnitten gebildet ist) aufgrund des lateralen Überwachsens vergraben sind.
  • Zum Beispiel kann das Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten mit einer beliebigen Dicke gebildet werden, die größer ist als zweimal eine minimale laterale Breite der Nicht-Halbleitermaterial-Abschnitte (z. B. um ein laterales Überwachsen zu ermöglichen). Zum Beispiel kann die Dicke des Halbleitermaterials über den Nicht-Halbleitermaterial-Abschnitten abhängig von dem Typ und/oder der Spannungsklasse von elektrischen Elementstrukturen des Halbleiterbauelements (die z. B. an der Oberfläche des Halbleitermaterials gebildet werden sollen) ausgewählt werden. Zum Beispiel kann die Dicke (z. B. gemessen vertikal zwischen den Nicht-Halbleitermaterial-Abschnitten und einer Oberfläche des Halbleitermaterials) des Halbleitermaterials, das auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten gebildet ist, größer sein als 2 µm (oder größer als 5 µm, größer als 10 µm, größer als 20 µm, größer als 50 µm oder größer als 100 µm).
  • Zumindest ein Abschnitt des Halbleitersubstrats kann durch Schleifen, Ätzen (Nass- oder Trocken-Chemisches Ätzen) und/oder chemisch-mechanisches Polieren CMP (CMP = Chemical Mechanical Polishing) entfernt 130 werden, bis die Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an der Rückseite des Halbleiterbauelements freigelegt sind. Zum Beispiel kann das gesamte Halbleitersubstrat entfernt werden, wenn die Nicht-Halbleitermaterial-Abschnitte abgeschieden und auf der ersten Oberfläche des Halbleitersubstrats strukturiert werden. Alternativ können Abschnitte des Halbleitersubstrats lateral zwischen den Nicht-Halbleitermaterial-Abschnitten nach dem Entfernen 140 verbleiben, wenn die Nicht-Halbleitermaterial-Abschnitte in Gräben gebildet werden, die sich in das Halbleitersubstrat erstrecken.
  • Nach dem Freilegen der Nicht-Halbleitermaterial-Abschnitte durch Entfernen 130 des Halbleitersubstrats kann eine im Wesentlichen planare Oberfläche an der Rückseite des Halbleitersubstrats erhalten werden. Die planare Oberfläche kann Oberflächenabschnitte, die durch die Nicht-Halbleitermaterial-Abschnitte gebildet werden, und Oberflächenabschnitte, die durch Halbleitermaterial (des Halbleitersubstrats oder das Halbleitermaterial, das zwischen den Nicht-Halbleitermaterial-Abschnitten gebildet ist) gebildet werden, aufweisen. Beginnend von der im Wesentlichen planaren Rückseitenoberfläche kann eine raue Oberfläche durch Entfernen der Nicht-Halbleitermaterial-Abschnitte oder Entfernen von zumindest Abschnitten des Halbleitermaterials, die sich lateral zwischen den Nicht-Halbleitermaterial-Abschnitten befinden, erhalten werden.
  • Zum Beispiel kann die raue Oberfläche durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, gebildet 140 werden, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt (z. B. 3b und 4c). Zum Beispiel können die Nicht-Halbleitermaterial-Abschnitte elektrisch leitfähiges Material (z. B. ternäres Karbid, ternäres Nitrid oder Metall) aufweisen, sodass ein Einschaltwiderstand eines vertikalen elektrischen Elements (z. B. Diode oder Transistor, die/der Strom zwischen Vorderseite und Rückseite leitet) des Halbleiterbauelements gering gehalten werden kann oder verbessert werden kann.
  • Alternativ kann die raue Oberfläche durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten gebildet 140 werden, während zumindest ein Teil des Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt (z. B. 4a und 4b). Zum Beispiel können alle Nicht-Halbleitermaterial-Abschnitte entfernt werden oder eine Teilmenge der Nicht-Halbleitermaterial-Abschnitte (die z. B. Isoliermaterial aufweisen), die sich in einem vordefinierten Bereich (z. B. Randabschlussregion) befindet, kann an der Rückseite verbleiben. Zum Beispiel kann eine Maskenschicht (z. B. Photoresist oder Hartmaske) an einer Randabschlussregion an der Rückseite des Halbleiterbauelements gebildet werden, und Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten werden an Regionen entfernt, die von der Maskenschicht freigelegt sind (und andere verbleiben an der Randabschlussregion, die durch die Maskenschicht bedeckt ist). Auf diese Weise kann die Emittereffizienz in einem oder mehreren vordefinierten Bereichen z. B. auf ein erwünschtes Niveau angepasst (z. B. reduziert) werden.
  • Eine raue Oberfläche kann eine Oberfläche sein, die eine Rauigkeit (z. B. Differenz zwischen maximaler Spitzenhöhe und maximaler Taltiefe) von mehr als 200 nm (oder mehr als 500 nm, mehr als 1 µm oder mehr als 2 µm) aufweist.
  • Die Rückseitenmetallisierungsstruktur umfasst zumindest eine Metallschicht und optional eine Sperrschicht, und kann gebildet 150 werden durch Abscheiden zumindest einer Metallschicht (z. B. Aluminium oder Kupfer) oder einer Sperrschicht (z. B. Titan und/oder Titannitrid) und einer Metallschicht (direkt) auf die raue Oberfläche, die durch Oberflächenabschnitte der Nicht-Halbleitermaterial-Abschnitte und Oberflächenabschnitte von Halbleitermaterial, die sich lateral zwischen den Nicht-Halbleitermaterial-Abschnitten befinden, wenn die Nicht-Halbleitermaterial-Abschnitte verbleiben, oder die Rückseitenoberfläche des Halbleitermaterials, wenn die Nicht-Halbleitermaterial-Abschnitte entfernt sind, repräsentiert ist. Zum Beispiel ist die Rückseitenmetallisierungsstruktur in Kontakt mit der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, wenn die Nicht-Halbleitermaterial-Abschnitte verbleiben.
  • Zum Beispiel umfasst das Verfahren 100 ferner ein Bilden von elektrischen Elementstrukturen (z. B. Transistoren) an einer Vorderseite des Halbleiterbauelements (z. B. an einer Oberfläche des Halbleitermaterials, das auf den Nicht-Halbleitermaterial-Abschnitten gebildet ist). Die elektrischen Elementstrukturen können eine Transistorzelle einer Transistoranordnung (umfassend eine Mehrzahl von parallel geschalteten Transistorzellen) umfassen, oder die elektrische Elementstruktur kann z. B. eine oder mehrere Transistorzellen umfassen.
  • Das Halbleitersubstrat des Halbleiterbauelements kann ein Siliziumsubstrat sein. Alternativ kann das Halbleitersubstrat ein Halbleitersubstrat mit breitem Bandabstand mit einem Bandabstand größer als der Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat ein auf Siliziumkarbid (SiC) basierendes Halbleitersubstrat, ein auf Siliziumgermanium (SiGe) basierendes Halbleitersubstrat, oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat, oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrats sein. Das Halbleitersubstrat kann ein Halbleiterwafer sein.
  • Zum Beispiel können Dotierungsregionen für elektrische Elementstrukturen an einer (Vorderseiten-)Oberfläche des Halbleitermaterials gebildet werden, das auf den Nicht-Halbleitermaterial-Abschnitten gebildet ist, und ein Verdrahtungsschichtstapel (z. B. umfassend Verdrahtungsstrukturen und Kontaktanschlussflächen, die durch eine oder mehrere Metallschichten oder eine oder mehrere Via-Schichten implementiert sind) können auf der (Vorderseiten-)Oberfläche des Halbleitermaterials vor dem Entfernen 130 von zumindest dem Abschnitt des Halbleitersubstrats von der Rückseite gebildet werden. Zusätzlich können Dotierstoffe in eine Rückseitenregion vor dem Bilden der Rückseitenmetallisierungsstruktur implantiert werden, um eine Dotierungskonzentration in einem Abschnitt des Halbleitermaterials, der sich an der Rückseitenoberfläche befindet, zu erhöhen, um z. B. einen ohmschen Kontakt zu ermöglichen. Zum Beispiel kann eine Mehrzahl von Halbleiterbauelementen auf einem Halbleiterwafer gebildet werden und können vor dem Bilden 150 der Rückseitenmetallisierungsstruktur voneinander getrennt werden. Zum Beispiel kann das Halbleiterbauelement an einen Leitungsrahmen oder eine gedruckte Schaltungsplatine PCB (PCB = Printed Circuit Board) angebracht oder zusammengesetzt werden (z. B. Chip-Einbetten) durch Löten der Rückseitenmetallisierungsstruktur mit einem Leitungsrahmen oder einer gedruckten Schaltungsplatine.
  • Zum Beispiel können eine vertikale Richtung, eine vertikale Abmessung oder eine vertikale Erstreckung und eine Dicke einer Struktur oder einer Schicht orthogonal zu einer ersten Seitenoberfläche (z. B. Vorderseitenoberfläche der Hauptoberfläche) des Halbleitersubstrats gemessen werden, und eine laterale Richtung und eine laterale Abmessung oder eine laterale Erstreckung können parallel zu der ersten Seitenoberfläche des Halbleitersubstrats gemessen werden.
  • Die Vorderseite des Halbleiterbauelements kann die Oberfläche sein, die zum Implementieren von höher entwickelten und komplexeren Strukturen verwendet wird als die Rückseite, da die Prozessparameter (z. B. Temperatur) und die Handhabung für die Rückseite eingeschränkt sein können, wenn Strukturen zum Beispiel bereits an einer Seite des Halbleitersubstrats gebildet sind.
  • Zum Beispiel kann das Halbleiterbauelement eine integrierte Schaltung, ein Prozessorbauelement, ein Speicherbauelement, ein Sensorbauelement oder ein Leistungshalbleiterbauelement sein. Zum Beispiel umfasst das Halbleiterbauelement eine oder mehrere elektrische Elementstrukturen (z. B. eine Diodenstruktur oder eine Transistorstruktur, zum Beispiel einen Bipolartransistor mit isoliertem Gate (IGBT; IGBT = Insulated-Gate Bipolar Transistor) oder einen Feldeffekttransistor (FET; FET = Field Effect Transistor)). Zum Beispiel kann das (Leistungs-)Halbleiterbauelement eine oder mehrere vertikale elektrische Elementstrukturen umfassen, die Strom leiten (z. B. vertikale Diode) oder Strom steuern (z. B. vertikaler Transistor) zwischen einer Vorderseite des Halbleiterbauelements und einer Rückseite des Halbleiterbauelements. Aufgrund des vertikalen Stromflusses kann ein zuverlässiger Kontakt zwischen der Rückseite des Halbleitersubstrats und einer Rückseitenmetallisierung wichtig sein. Ein Leistungshalbleiterbauelement oder eine elektrische Elementstruktur (z. B. Transistorstruktur oder Diodenstruktur) des Leistungshalbleiterbauelements kann z. B. eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • 2, 3a, 3b, 4a, 4b und 4c zeigen schematische Querschnitte von Abschnitten von Halbleiterbauelementen in unterschiedlichen Fertigungsstufen eines Verfahrens zum Bilden von Halbleiterbauelement gemäß einem Ausführungsbeispiel. 2 zeigt einen Abschnitt eines Halbleiterwafers 210 (z. B. Siliziumsubstrat), und eine Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 (vergrabene Strukturen) wird an einer Oberfläche des Halbleiterwafers 210 gebildet (z. B. abgeschieden und strukturiert). Ferner wird ein Halbleitermaterial 230 (z. B. Silizium) (z. B. durch epitaxiales laterales Überwachsen ELO (ELO = Epitaxial Lateral Overgrowth)) auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 (z. B. Oxid, Karbid, ternäre Karbide oder ternäre Nitride) gebildet. Dann wird der Halbleiterwafer 210 von der Rückseite durch CMP, mechanisches Schleifen und/oder Ätzen entfernt. Die Entfernung von Halbleitermaterial kann gestoppt werden, sobald die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 freigelegt ist, wie in 3a gezeigt, oder (zusätzlich oder direkt) kann ein Ätzen fortgesetzt oder ausgeführt werden, um zusätzlich etwas von dem Halbleitermaterial zu entfernen, das sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 befindet, wie in 3b gezeigt.
  • Danach kann die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 entfernt werden, wie in 4a und 4b gezeigt. 4a zeigt ein Beispiel zum Entfernen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 nach dem Erhalten einer im Wesentlichen planaren Oberfläche nach dem Entfernen des Halbleiterwafers, wie in 3a gezeigt. 4b zeigt ein Beispiel zum Entfernen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 nach dem Rückätzen des Halbleitermaterials zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220, wie in 3b gezeigt. Bei diesem Beispiel können die vergrabenen Strukturen (z. B. durch Ätzen) beseitigt werden.
  • Alternativ können die vergrabenen Strukturen nach dem Rückätzen des Halbleitermaterials (z. B. 3b) zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 zurückbleiben, wie in 4c gezeigt. Bei diesem Beispiel kann die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 220 elektrisch leitfähiges Material (z. B. ternäre Karbide oder ternäre Nitride) aufweisen.
  • Weitere Einzelheiten und Aspekte des Verfahrens zum Bilden von in 2-4c gezeigten Halbleiterbauelementen sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren, vorstehend (z. B. 1) oder nachstehend (z. B. 5-6) beschriebenen Beispielen entsprechen.
  • 5 zeigt einen schematischen Querschnitt eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 500 umfasst zumindest eine elektrische Elementstruktur 510, die sich an einer Vorderseite eines Halbleitersubstrats 502 befindet. Die zumindest eine elektrische Elementstruktur 510 ist ausgebildet zum Leiten von Strom zwischen der Vorderseite des Halbleitersubstrats 502 und einer Rückseite des Halbleitersubstrats 502 in einem leitfähigen Zustand der elektrischen Elementstruktur 510. Ferner umfasst das Halbleiterbauelement 500 eine Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, 520 die sich an einer Rückseitenoberfläche des Halbleitersubstrats 502 befinden. Eine vertikale Distanz von Abschnitten der Rückseitenoberfläche des Halbleitersubstrats 502, die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 befinden, und Oberflächenabschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 mit der größten vertikalen Distanz zu der Rückseitenoberfläche des Halbleitersubstrats 502 ist größer als 200 nm (oder mehr als 500 nm, oder als 1 µm oder mehr als 2 µm). Ferner umfasst die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 einen elektrischen Widerstand, der geringer ist als ein elektrischer Widerstand von Abschnitten des Halbleitersubstrats 502. Zusätzlich umfasst das Halbleiterbauelement 500 eine Rückseitenmetallisierungsstruktur 530, die in Kontakt mit der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 und Abschnitten der Rückseitenoberfläche des Halbleitersubstrats 502, die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 befinden, angeordnet ist.
  • Durch Vergraben von Nicht-Halbleitermaterial-Abschnitten innerhalb des Halbleitermaterials kann eine raue Rückseitenoberfläche gebildet werden, die sehr genau reproduziert werden kann. Auf diese Weise kann die Haftung der Rückseitenmetallisierung an der Rückseite des Halbleiterbauelements verbessert und/oder sehr genau angepasst und/oder in einem breiten Bereich ausgewählt werden. Daher kann die Produktionsausbeute gesteigert werden und/oder eine Anzahl von fehlerhaften Bauelementen kann reduziert werden.
  • Zum Beispiel weist das Material der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten 520 einen elektrischen Widerstand auf, der geringer ist als (z. B. geringer als 50 %, geringer als 10 % oder geringer als 1 %) ein elektrischer Widerstand eines Abschnitts des Halbleitersubstrats 502 (z. B. einer Drift-Region, Body-Region und/oder Source-Region der zumindest einen elektrischen Elementstruktur).
  • Zum Beispiel kann die elektrische Elementstruktur 510 eine vertikale Transistorstruktur sein, die Strom zwischen der Vorderseite des Halbleitersubstrats 502 und der Rückseite des Halbleitersubstrats 502 in einem Ein-Zustand der vertikalen Transistorstruktur leitet. Alternativ kann die elektrische Elementstruktur 510 eine vertikale Diodenstruktur sein, die Strom zwischen der Vorderseite des Halbleitersubstrats 502 und der Rückseite des Halbleitersubstrats 502 in einem vorwärts gespannten Zustand der vertikalen Diodenstruktur leitet.
  • Das Halbleitersubstrat des Halbleiterbauelements 500 kann dem Halbleitermaterial entsprechen, das auf den Nicht-Halbleitermaterial-Abschnitten (und optional Abschnitten des Halbleitersubstrats) gebildet ist, die z. B. in Verbindung mit 1 erwähnt sind.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 500 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 500 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend (z. B. 1-4c) oder nachstehend (z. B. 6) beschriebenen Beispielen entsprechen.
  • 6 zeigt einen schematischen Querschnitt eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 600 umfasst zumindest eine elektrische Elementstruktur 510, die sich an einer Vorderseite eines Halbleitersubstrats 502 befindet. Zumindest ein rauer Abschnitt einer Rückseitenoberfläche des Halbleitersubstrats 502 weist entlang zumindest einer lateralen Richtung wiederholt Plateaus 621 und Gräben 622 auf. Ferner können die Gräben 622 im Wesentlichen vertikale Seitenwände aufweisen. Ferner kann eine Tiefe der Gräben 622 größer sein als 200 nm (oder mehr als 500 nm, mehr als 1 µm oder mehr als 2 µm). Zusätzlich umfasst das Halbleiterbauelement 600 eine Rückseitenmetallisierungsstruktur 530, die in Kontakt mit zumindest dem rauen Abschnitt der Rückseitenoberfläche des Halbleitersubstrats 502 und einem Leitungsrahmen oder einer gedruckten Schaltungsplatine 640, die mit der Rückseitenmetallisierungsstruktur 530 elektrisch verbunden sind, angeordnet ist.
  • Durch Erzeugen einer rauen Rückseitenoberfläche mit Plateaus und Gräben mit im Wesentlichen vertikalen Seitenwänden, kann die Haftung der Rückseitenmetallisierung an der Rückseite des Halbleiterbauelements verbessert und/oder sehr genau angepasst und/oder in einem breiten Bereich ausgewählt werden. Daher kann die Produktionsausbeute gesteigert werden und/oder eine Anzahl von fehlerhaften Bauelementen kann reduziert werden.
  • Zum Beispiel kann sich der raue Abschnitt der Rückseitenoberfläche des Halbleitersubstrats 502 an einem aktiven Bereich des Halbleitersubstrats befinden (z. B. unter Auslassung einer Randabschlussregion) oder kann sich über die gesamte Rückseitenoberfläche des Halbleitersubstrats 502 erstrecken.
  • Zum Beispiel kann der raue Abschnitt der Rückseitenoberfläche des Halbleitersubstrats 502 entlang zumindest einer lateralen Richtung wiederholt Plateaus 621 und Gräben 622 aufweisen, wenn die Plateaus 621 und/oder Gräben 622 z. B. streifenförmig oder mäanderförmig sind. Alternativ weist der raue Abschnitt der Rückseitenoberfläche des Halbleitersubstrats 502 entlang zweier orthogonaler Richtungen wiederholt Plateaus 621 und Gräben 622 auf, wenn die Plateaus 621 oder Gräben 622 z. B. quadratförmig oder rechteckig sind.
  • Die Rückseitenmetallisierungsstruktur 530 kann mit zumindest dem (gesamten) rauen Abschnitt der Rückseitenoberfläche des Halbleitersubstrats 502 oder der gesamten Rückseitenoberfläche des Halbleitersubstrats 502 in Kontakt sein.
  • Zum Beispiel kann die Rückseitenmetallisierungsstruktur 530 mit dem Leitungsrahmen oder der gedruckten Schaltungsplatine 640 gelötet sein.
  • Zum Beispiel kann ein Abschnitt des Halbleitersubstrats, der sich näher als 200 nm an der Rückseitenoberfläche des Halbleitersubstrats befindet, eine Kristalldefektdichte von mehr als 1000 pro cm3 (oder mehr als 10000 pro cm3 oder mehr als 1000000 pro cm3) aufweisen. Eine hohe Defektdichte nahe der Rückseitenoberfläche des Halbleitersubstrats kann aufgrund des Herstellens der rauen Oberfläche existieren. Zum Beispiel können Nicht-Halbleitermaterial-Abschnitte durch Halbleitermaterial lateral überwachsen sein, wie es z. B. in Verbindung mit 1 beschrieben ist. Das Halbleitermaterial, das nahe an den Nicht-Halbleitermaterial-Abschnitten gebildet ist, kann eine erhöhte Defektdichte aufweisen, die nach dem Entfernen der Nicht-Halbleitermaterial-Abschnitte verbleiben kann. Zum Beispiel kann eine erhöhte Anzahl von Seitenwanddefekten der Epi entlang der vergrabenen Strukturen detektierbar sein (obwohl die Nicht-Halbleitermaterial-Abschnitte danach entfernt werden können).
  • Ein Winkel zwischen den im Wesentlichen vertikalen Seitenwänden der Gräben und einer Vorderseitenoberfläche des Halbleitersubstrats kann zwischen 70° und 110° (oder zwischen 80° und 100° oder zwischen 85° und 95°) sein.
  • Das Halbleitersubstrat des Halbleiterbauelements 500 kann dem Halbleitermaterial entsprechen, das auf Nicht-Halbleitermaterial-Abschnitten (und optional Abschnitten des Halbleitersubstrats) gebildet ist, die z. B. in Verbindung mit 1 erwähnt sind.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 600 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 600 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren, vorstehend (z. B. 1-5) oder nachstehend beschriebenen Beispielen entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf Leistungsbauelemente mit rauer Rückseite BS (BS = Backside) für eine optimierte Haftung. Ein definiertes Rauen einer Rückseite von Leistungsbauelementen, z. B. MOSFETs, für eine reproduzierbare Haftung der Rückseitenmetallisierung kann ermöglicht werden. Ferner können Rückseiten-Gettertechniken verbessert werden und außerdem kann die Entfernung von Leerstellen-Cluster-induzierten Defekten durch eine gut definierte Oxidation der Waferrückseite ermöglicht werden. Zusätzlich können Hohlräume, die durch den Lötprozess verursacht wurden, reduziert oder vermieden werden.
  • Ein anderes Konzept zum Optimieren der Haftung kann sein, ein Rauen einer Siliziumrückseite durch Nassätzen, mechanisches Schleifen oder eine Kombination der beiden zu steigern. Durch Verwenden z. B. eines Schleifverfahrens kann es allerdings eine Gaußsche Verteilung des Rauens und folglich auch der Haftung über eine Wafercharge geben. Zusätzlich kann die Gesamtdickenvariation von der Ätz- und Schleifzeit, aber auch von der Konsistenz des Nassätzens und der Abrasion des Schleifmaterials abhängen.
  • Ein reproduzierbares Rauen kann durch Verwenden eines integrierten Ätzstopps strukturiert werden, z. B. basierend auf vergrabenen Oxid- oder vergrabenen Karbid-Strukturen mit Rückseitenätzstopp in Kombination mit unterschiedlichen Ätz- und Dünnungsverfahren. Alternativ können die vergrabenen Strukturen z. B. auch mit ternären Karbiden oder ternären Nitriden realisiert werden.
  • Der Rückseitendünnungsprozess selbst kann durch oder in Kombination mit Nassätzen, Trockenätzen, mechanischem Schleifen und chemisch-mechanischem Polieren (CMP) implementiert werden. Im Fall von z. B. CMP, Schleifen oder anisotropem Ätzen kann der Dünnungsprozess an den vergrabenen Strukturen z. B. durch ein Detektionssignal, stoppen (z. B. 3a). Im Fall eines direkten oder zusätzlichen Ätzens, z. B. isotropes oder Kristall-Ätzen (z. B. mit einer Kristallrichtung, die von unterschiedlichen Ätzraten abhängig ist), kann der Prozess zwischen Seitenwänden von Strukturen gestoppt werden (z. B. 3b).
  • Im Fall A (z. B. 4a) können die vergrabenen Strukturen als Oxid oder Karbid z. B. durch Ätzen endgültig beseitigt werden. Folglich kann die finale Höhe und Seitenwand des verbleibenden Si das Rauen der Rückseite definieren; z. B. kann die Rauigkeit auf gut gesteuerte Weise durch den Entwurf der vergrabenen Strukturen und die Tiefe der Ätzrillen dazwischen bestimmt werden. Im Fall B (z. B. 4c) verbleiben die vergrabenen Strukturen z. B. als ternäre Nitride oder ternäre Karbide. Hier kann 3b bereits das finale Rauen der Rückseite beschreiben. Auf dieser Basis kann eine Realisierung eines mäander-(z. B. Form der rauen Oberfläche in einem Querschnitt) ähnlichen Rauens möglich sein und in der Massenproduktion auch reproduzierbar sein.
  • Das vorgeschlagene Konzept kann mit ein reproduzierbares Rauen für eine optimierte oder verbesserte Haftung bewältigen.
  • Optional kann es möglich sein, dass zumindest einige der Oxidbereiche (Nicht-Halbleitermaterial-Abschnitte) auf der Rückseite verbleiben, um eine gut definierte lokale Isolierung des Wafers bereitzustellen. Eine Anwendung kann eine lokale Reduzierung der Emittereffizienz in dem Bereich des Übergangsabschlusses sein. Ferner kann es möglich sein, ein lokales Rauen der Waferrückseite bereitzustellen, was z. B. durch mechanische Behandlungen möglicherweise nicht durchführbar ist.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener, oben beschriebener Verfahren durch programmierte Computer ausgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder gezeigt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch bestimmte Beispiele derselben deren Entsprechungen umfassen.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin kann jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung von mehreren, in der Beschreibung oder den Ansprüchen offenbarten Schritten oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von mehreren Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann bei einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese unterteilt werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend: Bilden (110) einer Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer ersten Seite eines Halbleitersubstrats; Bilden (120) von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial zu vergraben; Entfernen (130) von zumindest einem Abschnitt des Halbleitersubstrats von einer zweiten Seite des Halbleitersubstrats, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer Rückseite des Halbleiterbauelements freizulegen; Bilden (140) einer rauen Oberfläche an der Rückseite des Halbleiterbauelements durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, während zumindest ein Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt, oder durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt; und Bilden (150) einer Rückseitenmetallisierungsstruktur an der rauen Oberfläche in Kontakt mit zumindest Abschnitten des Halbleitermaterials, die sich zumindest während des Bildens der rauen Oberfläche lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befinden.
  2. Das Verfahren gemäß Anspruch 1, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine vertikale Abmessung von mehr als 200 nm aufweist.
  3. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine vertikale Abmessung von weniger als 5 µm aufweist.
  4. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine laterale Breite von mehr als 100 nm aufweist.
  5. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten eine laterale Breite von weniger als 3 µm aufweist.
  6. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine laterale Distanz zwischen benachbarten Nicht-Halbleitermaterial-Abschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten entlang zumindest einer lateralen Richtung größer ist als 100 nm.
  7. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine laterale Distanz zwischen benachbarten Nicht-Halbleitermaterial-Abschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten entlang zumindest einer lateralen Richtung geringer ist als 20 µm.
  8. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei das Bilden (110) der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten ein Bilden einer Mehrzahl von Gräben und ein Bilden von Nicht-Halbleitermaterial innerhalb der Mehrzahl von Gräben oder ein Bilden einer Nicht-Halbleitermaterial-Schicht auf dem Halbleitersubstrat und ein Strukturieren der Nicht-Halbleitermaterial-Schicht umfasst.
  9. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei eine Dicke des Halbleitermaterials, das auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten gebildet wird, größer ist als 2 µm.
  10. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei das Bilden (120) von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten ein epitaxiales Aufwachsen des Halbleitermaterials umfasst, sodass die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten aufgrund eines lateralen Überwachsens vergraben ist.
  11. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten in einem repetitiven Muster angeordnet sind.
  12. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten Isoliermaterial aufweist.
  13. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend ein Bilden einer Maskenschicht an einer Randabschlussregion an der Rückseite des Halbleitersubstrats vor dem Entfernen von Nicht-Halbleitermaterial-Abschnitten, wobei Nicht-Halbleitermaterial-Abschnitte der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an durch die Maskenschicht freigelegten Regionen entfernt werden.
  14. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten ternäres Karbid, ternäres Nitrid oder Metall aufweist.
  15. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Rückseitenmetallisierungsstruktur mit der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten in Kontakt ist.
  16. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend ein Bilden einer Mehrzahl von elektrischen Elementstrukturen an einer Oberfläche des Halbleitermaterials, das auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten gebildet ist.
  17. Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend: Bilden (110) einer Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer ersten Seite eines Halbleitersubstrats; Bilden (120) von Halbleitermaterial auf der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten innerhalb von Halbleitermaterial zu vergraben; Entfernen (130) von zumindest einem Abschnitt des Halbleitersubstrats von einer zweiten Seite des Halbleitersubstrats, um die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten an einer Rückseite des Halbleiterbauelements freizulegen; Bilden (140) einer rauen Oberfläche an der Rückseite des Halbleiterbauelements durch Entfernen von zumindest einer Teilmenge der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten, während zumindest ein Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, verbleibt, oder durch Entfernen von zumindest einem Teil eines Halbleitermaterials, der sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten befindet, während die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten verbleibt; Bilden (150) einer Rückseitenmetallisierungsstruktur an der rauen Oberfläche; und Löten der Rückseitenmetallisierungsstruktur auf einen Leitungsrahmen oder eine gedruckte Schaltungsplatine.
  18. Ein Halbleiterbauelement (500), umfassend: zumindest eine elektrische Elementstruktur (510), die sich an einer Vorderseite eines Halbleitersubstrats (502) befindet, wobei die zumindest eine elektrische Elementstruktur (510) ausgebildet ist zum Leiten von Strom zwischen der Vorderseite des Halbleitersubstrats (502) und einer Rückseite des Halbleitersubstrats (502) in einem leitfähigen Zustand der elektrischen Elementstruktur (510); eine Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520), die sich an einer Rückseitenoberfläche des Halbleitersubstrats (502) befinden und voneinander getrennt angeordnet sind oder in einer Draufsicht des Halbleiterbauelements einen Mäander bilden, wobei eine vertikale Distanz von Abschnitten der Rückseitenoberfläche, die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520) befinden, und Oberflächenabschnitten der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520) mit der größten vertikalen Distanz zu der Rückseitenoberfläche des Halbleitersubstrats (502) größer ist als 200 nm, wobei die Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520) einen elektrischen Widerstand aufweist, der geringer ist als ein elektrischer Widerstand von Abschnitten des Halbleitersubstrats; und eine Rückseitenmetallisierungsstruktur (530), die in Kontakt mit der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520) und Abschnitten der Rückseitenoberfläche des Halbleitersubstrats (502), die sich lateral zwischen der Mehrzahl von Nicht-Halbleitermaterial-Abschnitten (520) befinden, angeordnet ist.
  19. Ein Halbleiterbauelement (600), umfassend: zumindest eine elektrische Elementstruktur (510), die sich an einer Vorderseite eines Halbleitersubstrats (502) befindet, wobei zumindest ein rauer Abschnitt einer Rückseitenoberfläche des Halbleitersubstrats (502) entlang zumindest einer lateralen Richtung wiederholt Plateaus (621) und Gräben (622) aufweist, wobei die Gräben (622) im Wesentlichen vertikale Seitenwände aufweisen und eine Tiefe der Gräben (622) größer ist als 200 nm und kleiner ist als 5 µm; eine Rückseitenmetallisierungsstruktur (530), die in Kontakt mit zumindest dem rauen Abschnitt der Rückseitenoberfläche des Halbleitersubstrats (502) angeordnet ist; und einen Leitungsrahmen oder eine gedruckte Schaltungsplatine (640), die mit der Rückseitenmetallisierungsstruktur (530) elektrisch verbunden sind.
  20. Das Halbleiterbauelement gemäß Anspruch 18 oder 19, wobei ein Abschnitt des Halbleitersubstrats (502), der sich näher als 200 nm an der Rückseitenoberfläche des Halbleitersubstrats (502) befindet, eine Kristalldefektdichte von mehr als 1000 pro cm3 aufweist.
DE102016111321.2A 2016-06-21 2016-06-21 Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente Active DE102016111321B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016111321.2A DE102016111321B4 (de) 2016-06-21 2016-06-21 Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente
CN201710469822.8A CN107527817B (zh) 2016-06-21 2017-06-20 用于形成半导体器件的方法以及半导体器件
US15/629,165 US10177033B2 (en) 2016-06-21 2017-06-21 Methods for forming a semiconductor device and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016111321.2A DE102016111321B4 (de) 2016-06-21 2016-06-21 Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE102016111321A1 DE102016111321A1 (de) 2017-12-21
DE102016111321B4 true DE102016111321B4 (de) 2018-05-03

Family

ID=60481238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111321.2A Active DE102016111321B4 (de) 2016-06-21 2016-06-21 Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente

Country Status (3)

Country Link
US (1) US10177033B2 (de)
CN (1) CN107527817B (de)
DE (1) DE102016111321B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128685B (zh) * 2019-12-30 2021-09-03 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104062A (en) 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US20090302336A1 (en) 2008-06-06 2009-12-10 Hong Kong Applied Science And Technology Research Institute Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729052A (en) 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US20070042549A1 (en) * 2000-04-17 2007-02-22 Fairchild Semiconductor Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
KR20100079450A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
WO2010114687A1 (en) * 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104062A (en) 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US20090302336A1 (en) 2008-06-06 2009-12-10 Hong Kong Applied Science And Technology Research Institute Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices

Also Published As

Publication number Publication date
CN107527817A (zh) 2017-12-29
DE102016111321A1 (de) 2017-12-21
US20170365516A1 (en) 2017-12-21
CN107527817B (zh) 2021-02-09
US10177033B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102016108934B4 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE112012005174B4 (de) Bipolartransistorstruktur für reduzierte Stromverdichtung und Verfahren zu ihrer Herstellung
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112019000863T5 (de) Halbleitervorrichtung
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102014109643B4 (de) Bipolartransistor und verfahren zum herstellen eines bipolartransistors
DE102016111321B4 (de) Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente
DE102017106020B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102019127083B4 (de) Galliumnitrid-auf-silizium-vorrichtungen und verfahren zu deren herstellung
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016108943B4 (de) Verfahren zum Bilden von Halbleiterbauelementen, Halbleiterbauelemente und Leistungshalbleiterbauelemente
DE102016102070A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102015117582A1 (de) +Verfahren zum Bilden von Halbleiterbauelementen
DE102019001056A1 (de) Schottky-Vorrichtung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final