DE102019001056A1 - Schottky-Vorrichtung und Verfahren zur Herstellung - Google Patents

Schottky-Vorrichtung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102019001056A1
DE102019001056A1 DE102019001056.6A DE102019001056A DE102019001056A1 DE 102019001056 A1 DE102019001056 A1 DE 102019001056A1 DE 102019001056 A DE102019001056 A DE 102019001056A DE 102019001056 A1 DE102019001056 A1 DE 102019001056A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor material
doped
doped region
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019001056.6A
Other languages
English (en)
Inventor
Mohammed Tanvir Quddus
Mihir Mudholkar
Jefferson W. Hall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102019001056A1 publication Critical patent/DE102019001056A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Schottky-Vorrichtung beinhaltet eine Vielzahl von Mesastrukturen, wobei eine oder mehrere der Mesastrukturen einen dotierten Bereich mit einem Multikonzentrationsdotierungsprofil beinhalten. Nach einer Ausführungsform ist die Schottky-Vorrichtung aus einem Halbleitermaterial eines ersten Leitfähigkeitstyps gebildet. Gräben mit Seitenwänden und Böden werden im Halbleitermaterial gebildet, um eine Vielzahl von Mesastrukturen zu bilden. Ein dotierter Bereich mit einem Multikonzentrationsverunreinigungsprofil wird in mindestens einem Graben gebildet, wobei die Fremdmaterialien des dotierten Bereichs mit dem Multikonzentrationsverunreinigungsprofil von einem zweiten Leitfähigkeitstyp sind. Ein Schottky-Kontakt wird zu mindestens einer der Mesastrukturen mit dem dotierten Bereich mit dem Multikonzentrationsverunreinigungsprofil gebildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleiterbauelemente und insbesondere auf Halbleiterbauelemente, die Schottky-Vorrichtungen beinhalten.
  • HINTERGRUND
  • Halbleiterbauelemente wie eine Schottky-Vorrichtung eignen sich gut für den Einsatz in Hochfrequenzanwendungen, da sie kurze Umkehr-Erholungszeiten und eine niedrige Vorwärtsspannung, d. h. niedrige Verluste, aufweisen. Techniken zur Erhöhung der Durchbruchspannung einer Schottky-Vorrichtung haben zu einer Erhöhung der Vorwärtsspannung und einer Verringerung der Schaltgeschwindigkeit geführt. Da der Vorwärtsspannungsabfall einer Schottky-Vorrichtung bei Vorrichtungen, die zur Stützung einer erhöhten Durchbruchspannung konfiguriert sind, deutlich zunimmt, können Schottky-Vorrichtungen auf Anwendungen von weniger als 300 Volt beschränkt sein. Leistungsgleichrichter, die den Vorwärtsspannungsabfall, den Sperrstrom und die Schaltgeschwindigkeit der Schottky-Kontaktbereiche verbessern, wurden in dem am 1. Januar 1991 an Hsueh-Rong Chang erteilten US-Patent Nr. 4,982,260 beschrieben. Schottky-Vorrichtungen mit Grabengate zum Schutz von Gate-Oxiden vor hohen elektrischen Feldern und der Erzeugung heißer Träger wurden in dem am 20. Juni 2000 an Richard K. Williams erteilten US-Patent Nr. 6,078,090 beschrieben. Ein Nachteil dieser Techniken ist, dass sie die Menge an Silizium, die für die Herstellung der Schottky-Vorrichtungen verwendet wird, erhöhen, was die Kosten erhöht. Weitere Nachteile von Schottky-Vorrichtungen sind, dass sie niedrige Rückwärtssperrfähigkeiten, hohe Leckströme und hohe Vorwärtsspannungsabfälle aufweisen.
  • Dementsprechend wäre es von Vorteil, Schottky-Vorrichtungen zu haben, die schnelle Schalt- und Soft-Recovery-Fähigkeiten mit einer hohen Spannungssperrfähigkeit, einem niedrigen Leckstrom und einen niedrigen Vorwärtsspannungsabfall bieten. Es wäre weiterhin von Vorteil, wenn das Verfahren zur Herstellung der Schottky-Vorrichtungen kosteneffizient, zeiteffizient und kompatibel mit den Herstellungsverfahren der Schottky-Vorrichtung wäre.
  • Figurenliste
  • Die vorliegende Erfindung wird besser verstanden, wenn man die folgende detaillierte Beschreibung in Verbindung mit den dazugehörigen Zeichnungsfiguren liest, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
    • 1 ist eine Schnittansicht eines Halbleiterbauelements in einem frühen Stadium der Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 2 ist eine Schnittansicht eines Halbleiterbauelements von 1 zu einem späteren Zeitpunkt der Herstellung;
    • 3 ist eine Schnittansicht eines Halbleiterbauelements von 2 zu einem späteren Zeitpunkt der Herstellung;
    • 4 ist eine Schnittansicht eines Halbleiterbauelements von 3 zu einem späteren Zeitpunkt der Herstellung;
    • 5 ist eine Schnittansicht eines Halbleiterbauelements von 4 zu einem späteren Zeitpunkt der Herstellung;
    • 6 ist eine Schnittansicht eines Halbleiterbauelements von 5 zu einem späteren Zeitpunkt der Herstellung;
    • 7 ist eine Schnittansicht eines Halbleiterbauelements von 6 zu einem späteren Zeitpunkt der Herstellung;
    • 8 ist eine Schnittansicht eines Halbleiterbauelements von 7 zu einem späteren Zeitpunkt der Herstellung;
    • 9 ist eine Schnittansicht eines Halbleiterbauelements von 8 zu einem späteren Zeitpunkt der Herstellung;
    • 10 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 11 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 12 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 13 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 14 ist eine Schnittansicht eines Halbleiterbauelements von 13 zu einem späteren Zeitpunkt der Herstellung;
    • 15 ist eine Schnittansicht eines Halbleiterbauelements von 14 zu einem späteren Zeitpunkt der Herstellung;
    • 16 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 17 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 18 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 19 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 20 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 21 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 22 ist eine Draufsicht auf ein Layout eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 23 ist eine Draufsicht auf ein Layout eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 24 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 25 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 26 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 27 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 28 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 29 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 30 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 31 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 32 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 33 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 34 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 35 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 36 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 37 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 38 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 39 ist eine Draufsicht auf ein Layout eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 40 ist eine Schnittansicht entlang der Schnittlinie 40-40 von 39, die eine Ausführungsform eines Halbleiterbauelements von 39 veranschaulicht;
    • 41 ist eine Schnittansicht entlang der Schnittlinie 40-40 von 39, die eine weitere Ausführungsform eines Halbleiterbauelements von 39 veranschaulicht;
    • 42 ist eine Schnittansicht entlang der Schnittlinie 40-40 von 39, die eine weitere Ausführungsform eines Halbleiterbauelements von 39 veranschaulicht;
    • 43 ist eine Schnittansicht entlang der Schnittlinie 40-40 von 39, die eine weitere Ausführungsform eines Halbleiterbauelements von 39 veranschaulicht;
    • 44 ist eine Draufsicht auf ein Layout eines Halbleiterbauelements nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 45 ist eine Schnittansicht entlang der Schnittlinie 45-45 von 44, die eine Ausführungsform eines Halbleiterbauelements von 44 veranschaulicht;
    • 46 ist eine Draufsicht auf ein Layout eines Halbleiterbauelements nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 47 ist eine Schnittansicht entlang der Schnittlinie 47-47 von 46, die eine Ausführungsform eines Halbleiterbauelements von 46 veranschaulicht;
    • 48 ist ein Verunreinigungsprofil nach einer Ausführungsform der vorliegenden Erfindung;
    • 49 ist eine Darstellung des Stroms über der Zeit für ein Halbleiterbauelement, das nach einer Ausführungsform der vorliegenden Erfindung konfiguriert ist;
    • 50 ist eine Darstellung der Durchbruchspannung gegenüber der Vorwärtsspannung für ein Halbleiterbauelement, das nach einer Ausführungsform der vorliegenden Erfindung konfiguriert ist;
    • 51 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 52 ist eine Schnittansicht eines Halbleiterbauelements von 51 zu einem späteren Zeitpunkt der Herstellung;
    • 53 ist eine Schnittansicht eines Halbleiterbauelements von 52 zu einem späteren Zeitpunkt der Herstellung;
    • 54 ist eine Schnittansicht eines Halbleiterbauelements von 53 zu einem späteren Zeitpunkt der Herstellung;
    • 55 ist eine Schnittansicht eines Halbleiterbauelements während der Herstellung nach einer weiteren Ausführungsform der vorliegenden Erfindung;
    • 56 ist eine Schnittansicht eines Halbleiterbauelements von 55 zu einem späteren Zeitpunkt der Herstellung; und
    • 57 ist eine Schnittansicht eines Halbleiterbauelements von 56 zu einem späteren Zeitpunkt der Herstellung.
  • Zur Vereinfachung und Übersichtlichkeit der Darstellung sind die Elemente in den Figuren nicht unbedingt maßstabsgetreu, und die gleichen Bezugszeichen in verschiedenen Figuren bezeichnen die gleichen Elemente. Zusätzlich werden Beschreibungen und Details wohlbekannter Schritte und Elemente aus Gründen der Einfachheit bei der Beschreibung ausgelassen. Wie hierin verwendet, bedeutet die stromführende Elektrode ein Element einer Vorrichtung, die Strom durch die Vorrichtung leitet, wie beispielsweise eine Source oder ein Drain eines Feldeffekttransistors oder ein Emitter oder ein Kollektor eines Bipolartransistors oder eine Kathode oder Anode einer Diode, und eine Steuerelektrode bedeutet ein Element der Vorrichtung, das den Stromfluss durch die Vorrichtung steuert, wie beispielsweise ein Gate eines MOS-Transistors oder eine Basis eines Bipolartransistors. Obwohl die Vorrichtungen hierin als bestimmte n-Kanal- oder p-Kanal-Vorrichtungen oder bestimmte als n- oder p-dotierte Bereiche erklärt werden, wird ein Durchschnittsfachmann verstehen, dass ergänzende Vorrichtungen ebenso gemäß den Ausführungsformen der vorliegenden Erfindung möglich sind. Fachleute werden verstehen, dass die Wörter „während“, „solange“ und „wann“, wie hierin verwendet, keine genauen Begriffe sind, die bedeuten, dass eine Handlung unmittelbar nach einer einleitenden Handlung stattfindet, sondern dass es eine kleine, aber angemessene Verzögerung, wie beispielsweise eine Laufzeitverzögerung, zwischen der Reaktion, die durch die einleitende Handlung eingeleitet wird und der einleitenden Handlung geben kann. Die Verwendung der Wörter „annähernd“, „ungefähr“ oder „im Wesentlichen“ bedeutet, dass ein Wert eines Elements einen Parameter aufweist, der voraussichtlich sehr nahe an einem bestimmten Wert oder einer bestimmten Position liegt. Wie in dem Fachgebiet bekannt ist, gibt es jedoch immer geringe Abweichungen, die verhindern, dass die Werte oder Positionen genau so sind, wie sie angegeben sind. Es ist im Fachgebiet wohlbekannt, dass Abweichungen von bis zu etwa zehn Prozent (10 %) (und bis zu zwanzig Prozent (20 %) bei Halbleiter-Dotierungskonzentrationen) als angemessene Abweichungen vom idealen Ziel, genau so zu sein wie beschrieben, angesehen werden.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Allgemeinen sieht die vorliegende Erfindung eine Schottky-Vorrichtung und ein Verfahren zur Herstellung der Schottky-Vorrichtung vor, worin die Schottky-Vorrichtung ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst und erste und zweite Oberflächen sowie eine erste Konzentration aufweist. Ein Hohlraum erstreckt sich von der ersten Oberfläche des Halbleitermaterials und weist einen Boden und Seitenwände auf, und eine Vielzahl von Mesastrukturen erstrecken sich vom Boden des Hohlraums und weisen Mesaoberflächen auf. Ein erster Dotierungsbereich eines zweiten Leitfähigkeitstyps und eine zweite Konzentration erstrecken sich von der Mesa-Oberfläche einer ersten Mesastruktur in einen ersten Abschnitt der ersten Mesastruktur. Ein erster Kontakt ist in Kontakt mit dem ersten Dotierungsbereich. Nach einer Ausführungsform ist der erste Leitfähigkeitstyp eine Leitfähigkeit vom N-Typ und der zweite Leitfähigkeitstyp eine Leitfähigkeit vom P-Typ. Nach einer weiteren Ausführungsform ist der erste Leitfähigkeitstyp eine Leitfähigkeit vom P-Typ und der zweite Leitfähigkeitstyp eine Leitfähigkeit vom N-Typ.
  • Nach einem weiteren Aspekt ist eine Schottky-Vorrichtung vorgesehen, die ein Halbleitermaterial eines ersten Leitfähigkeitstyps mit einer ersten und zweiten Hauptoberfläche umfasst. Eine Vielzahl von Gräben erstreckt sich von der ersten Hauptoberfläche in das Halbleitermaterial, wobei ein erster Satz der Vielzahl von Gräben in einer geometrischen Konfiguration konfiguriert ist. Ein dielektrisches Material wird in der Vielzahl von Gräben gebildet und ein elektrisch leitfähiges Material wird auf dem dielektrischen Material in der Vielzahl von Gräben gebildet. Ein erster Dotierungsbereich eines zweiten Leitfähigkeitstyps wird innerhalb der geometrischen Konfiguration gebildet, worin der erste Dotierungsbereich eine erste Konzentration aufweist. Ein erster Kontakt ist in Kontakt mit dem ersten Dotierungsbereich. Die Schottky-Vorrichtung beinhaltet ein Leitfähigkeitsmodulationsmittel, das die Leitfähigkeit im ersten Abschnitt des Halbleitermaterials moduliert.
  • Nach einem weiteren Aspekt umfasst ein Verfahren zur Herstellung einer Schottky-Vorrichtung das Bereitstellen eines Halbleitermaterials eines ersten Leitfähigkeitstyps mit ersten und zweiten Hauptflächen und das Bilden von ersten, zweiten und dritten Gräben in dem Halbleitermaterial, wobei ein erster Abschnitt des Halbleitermaterials zwischen dem ersten und zweiten Graben und ein dritter Abschnitt des Halbleitermaterials zwischen dem ersten und zweiten Graben und ein zweiter Abschnitt des Halbleitermaterials zwischen dem zweiten und dritten Graben angeordnet ist. Ein erstes dielektrisches Material wird in dem ersten Graben gebildet, ein zweites dielektrisches Material wird in dem zweiten Graben gebildet, und ein drittes dielektrisches Material wird in dem dritten Graben gebildet, ein erstes Polysilizium wird über dem ersten dielektrischen Material in dem ersten Graben gebildet, ein zweites Polysilizium wird über dem zweiten dielektrischen Material in dem zweiten Graben gebildet, und ein drittes Polysilizium wird über dem dritten dielektrischen Material in dem dritten Graben gebildet. Ein erster Dotierungsbereich eines zweiten Leitfähigkeitstyps wird im ersten Abschnitt des Halbleitermaterials gebildet, und eine Deckendotierung wird im ersten Abschnitt des Halbleitermaterials und im zweiten Abschnitt des Halbleitermaterials mit einem Fremdmaterial des zweiten Leitfähigkeitstyps durchgeführt, wobei sich der zweite Abschnitt des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben befindet, um einen ersten Multikonzentrationsdotierbereich aus dem ersten Abschnitt des Halbleitermaterials zu bilden. Das Fremdmaterial in dem zweiten Material, das sich zwischen dem zweiten Graben und dem dritten Graben befindet, eine Silizidschicht, wird aus dem ersten Multikonzentrationsdotierbereich gebildet, der sich zwischen dem ersten Graben und dem zweiten Graben befindet, eine zweite Silizidschicht wird aus dem Abschnitt des Halbleitermaterials gebildet, der sich zwischen dem zweiten Graben und dem dritten Graben befindet, und eine dritte Silizidschicht wird aus dem ersten Polysilizium in dem ersten Graben gebildet. Eine erste elektrisch leitfähige Schicht wird über der ersten Silizidschicht, der zweiten Silizidschicht und der dritten Silizidschicht gebildet, die erste elektrisch leitfähige Schicht weist einen ersten Abschnitt auf, der die erste Silizidschicht kontaktiert, einen zweiten Abschnitt, der die zweite Silizidschicht kontaktiert, und einen dritten Abschnitt, der die dritte Silizidschicht kontaktiert, wobei die erste Silizidschicht und der erste Abschnitt der ersten elektrisch leitfähigen Schicht einen ersten Multikonzentrationskontaktabschnitt bilden, der elektrische Eigenschaften zwischen einem konventionellen Schottky-Kontakt und einem konventionellen ohmschen Kontakt aufweist, ohne ein herkömmlicher Schottky-Kontakt oder ein herkömmlicher ohmscher Kontakt zu sein, wobei der zweite Abschnitt der ersten elektrisch leitfähigen Schicht und die zweite Silizidschicht einen Schottky-Kontakt bilden und der dritte Abschnitt der elektrisch leitfähigen Schicht einen ersten ohmschen Kontaktabschnitt bildet.
  • 1 ist eine Schnittansicht eines Abschnitts eines Halbleiterbauelements 10, wie beispielsweise einer Schottky-Vorrichtung, während der Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung. Was in 1 dargestellt ist, ist ein Halbleitermaterial 12 mit gegenüberliegenden Oberflächen 14 und 16. Die Oberfläche 14 wird auch als Vorder- oder Oberseite bezeichnet und die Oberfläche 16 wird auch als Unter- oder Rückseite bezeichnet. Nach dieser Ausführungsform umfasst das Halbleitermaterial 12 eine epitaktische Schicht 20, die auf einem Halbleitersubstrat 18 gebildet ist. Vorzugsweise ist das Substrat 18 Silizium, das stark mit einer Dotierung vom N-Typ oder einem Fremdmaterial dotiert ist, und die epitaktische Schicht 20 ist Silizium, das leicht mit einer Dotierung vom N-Typ dotiert ist. Nach den Ausführungsformen der vorliegenden Erfindung weist das Substrat 18 einen spezifischen Widerstand von weniger als etwa 6 Milliohm-Zentimetern (mΩ-cm) und die epitaktische Schicht 20 eine Dicke von etwa 8 Mikrometern (µm) bis etwa 20 µm und einen spezifischen Widerstand von etwa 4 Ω-cm bis etwa 12 Ω-cm auf. So weist beispielsweise das Substrat 18 einen spezifischen Widerstand von etwa 5,4 mΩ-cm, die epitaktische Schicht 20 einen spezifischen Widerstand von etwa 5,9 Ω-cm und eine Dicke von etwa 13,5 µm auf. Die Substratschicht 18 bietet einen Leitungspfad mit niedrigem Widerstand für den Stromfluss in einer Schottky-Vorrichtung. Es ist zu beachten, dass ein Bereich oder eine Schicht, die mit einer N-Typ-Dotierung dotiert ist, als eine N-Typ-Leitfähigkeit aufweisende Schicht oder als ein N-Leitfähigkeitstyp bezeichnet wird und ein mit einer P-Typ-Dotierung dotierter Bereich oder eine mit einer P-Typ-Dotierung dotierte Schicht als eine P-Typ-Leitfähigkeit aufweisende Schicht oder ein P-Leitfähigkeitstyp bezeichnet wird. Geeignete N-Typ-Dotierungen sind Arsen, Antimon, Phosphor oder dergleichen und geeignete P-Typ-Dotierungen sind Bor, Indium oder dergleichen.
  • Es ist zu beachten, dass Halbleitermaterial 12 einen aktiven Bereich 17 und einen Randabschlussbereich 19 beinhaltet. Eine Randabschlussstruktur 21 kann im Randabschlussbereich 19 gebildet werden. Es ist zu beachten, dass die Randabschlussstruktur 21 aus Gründen der Vollständigkeit in Blockform aufgenommen wurde und dass weitere Verarbeitungsschritte durchgeführt werden können, um die Bildung der Randabschlussstruktur 21 abzuschließen.
  • Die Oberfläche 14 wird, noch bezogen auf 1, z. B. mit einem nassen Fluorwasserstoff-(HF)-Säureätzverfahren gereinigt, dann wird eine Schicht aus dielektrischem Material 22 auf oder aus der epitaktischen Schicht 20 gebildet. Nach einer Ausführungsform ist das Material der dielektrischen Schicht 22 Siliziumdioxid mit einer Dicke im Bereich von etwa 100 Angström (Ä) bis etwa 5.000 Ä. Die dielektrische Schicht 22 ist beispielsweise Siliziumdioxid, das durch ein Trockenoxidationsverfahren oder ein Dampfoxidationsverfahren bei einer Temperatur von etwa 750 Grad Celsius (°C) bis etwa 1.050 °C gebildet wird. Eine exemplarische Temperatur für die Bildung der dielektrischen Schicht 22 beträgt 900 °C. Die dielektrische Schicht 22 kann durch Oxidationstechniken, Abscheidungstechniken usw. gebildet werden. Andere geeignete Materialien für die dielektrische Schicht 22 sind Siliziumnitrid oder dergleichen.
  • Eine Schicht aus Photoresist ist über der dielektrischen Schicht 22 strukturiert, um eine Maskierungsstruktur 24 mit Maskierungselementen 26 und Öffnungen 28 zu bilden, die Teile der dielektrischen Schicht 22 freilegen. Die Maskierungsstruktur 24 wird auch als Maske, Bildschirmmaske oder Implantatmaske bezeichnet. Dotierte Bereiche 32A und 32B von beispielsweise der Leitfähigkeit vom P-Typ können in der epitaktischen Schicht 20 gebildet werden, indem ein Fremdmaterial wie Bor oder Indium durch Öffnungen 28, die freiliegenden Abschnitte der dielektrischen Schicht 22 und in die epitaktische Schicht 20 implantiert wird. Nach Ausführungsformen, in denen das Fremdmaterial Bor ist, kann das Bor in einer Dosis von etwa 1×1012 Ionen pro Quadratzentimeter (Ionen/cm2) bis etwa 1×1014 Ionen/cm2 und einer Implantatenergie von etwa 8e-15 Joule (J) bis etwa 7,2e-14 J (etwa 50 Kiloelektronenvolt (keV) bis etwa 450 keV) implantiert werden. Als Beispiel beträgt die Implantatdosis etwa 8×1012 Ionen/cm2 und die Implantatenergie etwa 5e-14 (etwa 300 keV). Die Maskierungsstruktur 24 wird entfernt. Das Implantat kann mit einer schnellen thermischen Behandlung („Rapid Thermal Anneal“, RTA) aktiviert und diffundiert werden, die beispielsweise in einer Stickstoffumgebung bei einer Temperatur von etwa 850 °C bis etwa 1.100 °C für eine Zeitspanne von etwa 30 Sekunden bis etwa 2 Minuten durchgeführt wird. Es ist zu beachten, dass die Technik zur Bildung dotierter Bereiche 32A und 32B nicht auf eine Implantationstechnik beschränkt ist. Alternativ können dotierte Bereiche 32A und 32B durch Abscheidungs- und Diffusionstechniken gebildet werden.
  • Bezogen auf 2 wird eine Schicht aus Photoresist über der dielektrischen Schicht 22 strukturiert, um eine Maskierungsstruktur 36 mit Maskierungselementen 38 und Öffnungen 40 zu bilden, die Abschnitte der dielektrischen Schicht 22 freilegen. Die Maskierungsstruktur 36 kann als Maske oder Ätzmaske bezeichnet werden.
  • Bezogen auf 3 werden Gräben 50A, 50B, 50C, 50D, 50E, 50F, 50G und 50H in der epitaktischen Schicht 20 gebildet, indem die Abschnitte der dielektrischen Schicht 22, die durch Öffnungen 40 freigelegt sind, und die Abschnitte der epitaktischen Schicht 20, die durch das Entfernen der Abschnitte der dielektrischen Schicht 22 freigelegt sind, entfernt werden. Aus Gründen der Übersichtlichkeit können die Gräben 50A, 50B, 50C, 50D, 50E, 50F, 50G und 50H als Gräben 50A-50H bezeichnet werden. Insbesondere werden die freiliegenden Abschnitte der dielektrischen Schicht 22 und die Abschnitte der epitaktischen Schicht 20, die unterhalb der freiliegenden Abschnitte der dielektrischen Schicht 22 liegen, entfernt. Die dielektrische Schicht 22, die entfernte Abschnitte aufweist, d. h. die verbleibenden Abschnitte der dielektrischen Schicht 22, können als Hartmaske bezeichnet werden. Der Graben 50A weist Seitenwände 50AS und einen Boden 50AF auf, der Graben 50B weist Seitenwände 50BS und einen Boden 50BF auf, der Graben 50C weist Seitenwände 50CS und einen Boden 50CF auf, der Graben 50D weist Seitenwände 50DS und einen Boden 50DF auf, der Graben 50E weist Seitenwände 50ES und einen Boden 50EF auf, der Graben 50F weist Seitenwände 50FS und einen Boden 50FF auf, der Graben 50G weist Seitenwände 50GS und einen Boden 50GF auf, und der Graben 50H weist Seitenwände 50HS und einen Boden 50HF auf. So können beispielsweise Gräben 50A-50H unter Verwendung von reaktivem Ionenätzen (RIE) mit einer auf Fluor und Sauerstoff basierenden Chemie gebildet werden, wobei das Fluor-Sauerstoff-Verhältnis zur Steuerung der Grabenprofilparameter wie der Anisotropie der Gräben und der Gleichmäßigkeit der Grabentiefe verwendet werden kann. Die Gräben 50A-50H können geätzt werden, um eine Tiefe, T, die von etwa 0,7 µm bis etwa 5 µm reicht, eine Grabenbreite, W, die von etwa 0,2 µm bis etwa 3 µm reicht, und einen Mittenabstand, S, der von etwa 0,75 µm bis etwa 5 µm reicht, aufzuweisen. Als Beispiel weisen die Gräben 50A-50H eine Tiefe, T, von etwa 2,2 µm, eine Breite, B, von etwa 0,8 µm und einen Mittenabstand, S, von etwa 2,5 µm auf.
  • Obwohl Gräben mit vertikalen Seitenwänden bevorzugt werden, ist dies keine Einschränkung der vorliegenden Erfindung. Alternativ können Gräben 50A-50H konische Profile aufweisen, wobei die Breite der Gräben 50A-50H an ihren Grabenböden geringer sein kann als die Breite in der Nähe der Oberfläche 14. In Ausführungsformen, in denen die Grabenseitenwände im Wesentlichen vertikal und die Grabenböden im Wesentlichen parallel zur Oberfläche 14 sind, dienen die Seitenwände als vertikale Flächen und die Böden als horizontale Flächen. Die Gräben 50A-50H sind so dargestellt, dass sie in der epitaktischen Schicht 20 enden, dies ist jedoch keine Einschränkung der vorliegenden Erfindung. So können beispielsweise Gräben 50A-50H am Substrat 18 enden oder sich in das Substrat 18 erstrecken. Darüber hinaus können die Tiefen der Gräben 50A-50H so gewählt werden, dass die dotierten Bereiche 32A und 32B sich um einen Abstand von der Oberfläche 14, der mindestens 40 Prozent (%) der Grabentiefe beträgt, in die epitaktische Schicht 20 erstrecken. Das Ätzverfahren und die Anzahl der in der epitaktischen Schicht 20 gebildeten Gräben 50A-50H sind keine Einschränkungen der vorliegenden Erfindung.
  • Die Bildung von Gräben 50A-50H lässt die Mesastrukturen 33A, 33B, 35A, 35B, 35C, 35D und 35E zurück, die aus Teilen des Halbleitermaterials 12 gebildet sind, wobei jede der Mesastrukturen 33A, 33B, 35A, 35B, 35C, 35D und 35E eine Mesa-Oberfläche aufweist. Der Klarheit wegen können die Mesastrukturen 35A, 35B, 35C, 35D und 35E als Mesastrukturen 35A-35E bezeichnet werden. Die Mesastruktur 33A befindet sich zwischen den Gräben 50A und 50B und ist seitlich durch sie begrenzt und die Mesastruktur 33B befindet sich zwischen den Gräben 50G und 50H und seitlich durch sie begrenzt. Die Mesastruktur 35A befindet sich zwischen den Gräben 50B und 50C und ist seitlich durch sie begrenzt; die Mesastruktur 35B befindet sich zwischen den Gräben 50C und 50D und ist seitlich durch sie begrenzt; die Mesastruktur 35C befindet sich zwischen den Gräben 50D und 50E und ist seitlich durch sie begrenzt; die Mesastruktur 35D befindet sich zwischen den Gräben 50E und 50F und ist seitlich durch sie begrenzt; und die Mesastruktur 35E befindet sich zwischen den Gräben 50F und 50G und ist seitlich durch sie begrenzt. Somit befinden sich die Mesastrukturen 35A-35E zwischen oder seitlich zwischen den Mesastrukturen 33A und 33B.
  • Es ist zu beachten, dass der dotierte Bereich 32A in der Mesastruktur 33A und der dotierte Bereich 32B in der Mesastruktur 33B gebildet wird.
  • Bezogen auf 4 werden die verbleibenden Abschnitte der dielektrischen Schicht 22 entfernt, um die Oberfläche 14, die Seitenwände 50AS -50HS und die Böden 50AF -50HF freizulegen, die dann mit einem HF-Nassätzverfahren gereinigt werden, um eventuell vorhandenes natives Oxid zu entfernen. Auf der Oberfläche 14, den Seitenwänden 50AS -50HS und den Böden 50AF -50HF ist eine dielektrische Schicht 54 ausgebildet. So wird beispielsweise die dielektrische Schicht 54 durch eine Nassoxidationstechnik bei einer Temperatur von etwa 1.000 °C bis etwa 1.400 °C gebildet und weist eine Dicke von etwa 1.000 Ä bis etwa 5.000 Å auf.
  • Bezogen auf 5 wird auf der dielektrischen Schicht 54 eine Schicht aus Halbleitermaterial 60 gebildet. Nach einer Ausführungsform ist das Material der Halbleiterschicht 60 Polysilizium, das mit einem Fremdmaterial vom N-Typ dotiert ist, das eine Dotierungskonzentration im Bereich von etwa 1×1018 Atome/cm3 bis etwa 1×1020 Atome/cm3 aufweist. So ist beispielsweise die Halbleiterschicht 60 mit Phosphor mit einer Dotierungskonzentration von etwa 1×1019 Atome/cm3 dotiert. Es ist zu beachten, dass die Dotierungs- oder Fremdmaterialkonzentration der Polysiliziumschicht 60 keine Einschränkung der vorliegenden Erfindung ist.
  • Bezogen auf 6 werden die Polysiliziumschicht 60 und dielektrische Schicht 54 beispielsweise mit einem Plasma-Ionenätzer mit Fluorchemie zurückgeätzt. Das Ätzen der dielektrischen Schicht 54 hinterlässt eine dielektrische Schicht 54A auf den Seitenwänden 50AS und dem Boden 50AF ; eine dielektrische Schicht 54B, die auf den Seitenwänden 50BS und dem Boden 50BF gebildet ist; eine dielektrische Schicht 54C, die auf den Seitenwänden 50CS und dem Boden 50CF gebildet ist; eine dielektrische Schicht 54D, die auf den Seitenwänden 50DS und dem Boden 50DF gebildet ist; eine dielektrische Schicht 54E, die auf den Seitenwänden 50ES und dem Boden 50EF gebildet ist; eine dielektrische Schicht 54F, die auf den Seitenwänden 50FS und dem Boden 50FF gebildet ist; eine dielektrische Schicht 54G, die auf den Seitenwänden 50GS und dem Boden 50GF gebildet ist; und eine dielektrische Schicht 54H, die auf den Seitenwänden 50HS und dem Boden 50HF ausgebildet ist. Der Klarheit wegen können die dielektrischen Schichten 54A, 54B, 54C, 54D, 54E, 54F, 54G und 54H als dielektrische Schichten 54A-54H bezeichnet werden.
  • Das Zurückätzen der Polysiliziumschicht 60 hinterlässt die Abschnitte 64A, 64B, 64C, 64D, 64E, 64F, 64G und 64H auf den dielektrischen Schichten 54A-54H in den Gräben 50A-50H. Die Abschnitte 64A, 64B, 64C, 64D, 64E, 64F, 64G und 64H können als Polysilizium-Füllmaterial, Polysiliziumpfropfen oder dergleichen bezeichnet werden. Es ist zu beachten, dass Polysilizium, das in den Gräben 50A-50H verbleibt, teilweise die Gräben 50A-50H oder vollständig die Gräben 50A-50H füllen kann. Es sei ferner darauf hingewiesen, dass ein optionaler Planarisierungsschritt durchgeführt werden kann, um die Oberfläche 14, die freiliegenden Abschnitte des Polysilizium-Füllmaterials 64A-64H und die freiliegenden Abschnitte der dielektrischen Schichten 54A-54H zu planarisieren. Als Beispiel beinhaltet der optionale Planarisierungsschritt den Einsatz eines Ionenplasma-Werkzeugs mit Fluor-, Chlor- und Sauerstoffchemie. Eine Schicht aus dielektrischem Material 69 mit einer Dicke im Bereich von etwa 1.000 Ä bis etwa 4.000 Ä wird auf den freiliegenden Abschnitten der Oberfläche 14 der epitaktischen Schicht 20, den freiliegenden Abschnitten der Mesastrukturen 33A und 33B, den freiliegenden Abschnitten der Mesastrukturen 35A-35E, den freiliegenden Abschnitten des Polysilizium-Füllmaterials 64A-64H und den freiliegenden Abschnitten der dielektrischen Schichten 54A-54H gebildet. Die dielektrische Schicht 69 kann ein Oxid sein, das unter Verwendung eines Trockenoxidationsverfahrens oder eines Dampfoxidationsverfahrens gewachsen ist. Nach den Ausführungsformen, in denen die dielektrische Schicht 69 Oxid ist, kann sie als Streuoxid bezeichnet werden.
  • Bezogen auf 7 wird eine Photoresist-Schicht über der Streuoxidschicht 69 strukturiert, um eine Maskierungsstruktur 70 mit Maskierungselementen 72 und Öffnungen 74 zu bilden, die die Abschnitte der Streuoxidschicht 69 über den dotierten Bereichen 32A und 32B in den Mesastrukturen 33A bzw. 33B freilegen. Die Maskierungsstruktur 70 wird auch als Maske, Bildschirmmaske oder Implantat-Schutzmaske bezeichnet. Die dotierten Bereiche 32A und 32B können mit einem Fremdmaterial der Leitfähigkeit vom P-Typ dotiert werden, indem beispielsweise ein Fremdmaterial wie Bor durch Öffnungen 74 implantiert wird, um verstärkte dotierte Bereiche 82A und 82B in Abschnitten der dotierten Bereiche 32A und 32B zu bilden. Der Klarheit wegen steht das Bezugszeichen 82A für eine Vielzahl von dotierten Bereichen, die innerhalb des dotierten Bereichs 32A gebildet sind, und das Bezugszeichen 82B steht für eine Vielzahl von dotierten Bereichen, die innerhalb des dotierten Bereichs 32B gebildet sind. In der Ausführungsform von 7 werden drei dotierte Bereiche 82A innerhalb des dotierten Bereichs 32A und drei dotierte Bereiche 82B innerhalb des dotierten Bereichs 32B gebildet. Die Anzahl der innerhalb der dotierten Bereiche 32A und 32B gebildeten dotierten Bereiche ist keine Einschränkung der vorliegenden Erfindung. Bor kann in einer Dosis im Bereich von etwa 1×1012 Ionen pro Quadratzentimeter (Ionen/cm2) bis etwa 1×1014 Ionen/cm2, einer Implantatenergie im Bereich von etwa 8e-15 Joule (J) bis etwa 5e-14 J (etwa 50 Kiloelektronenvolt (keV) bis etwa 300 keV) und einem Implantatwinkel im Bereich von etwa 0 Grad bis etwa 45 Grad implantiert werden. Als Beispiel beträgt die Implantatdosis etwa 1,5×1013 Ionen/cm2, die Implantatenergie 2e-14 J (etwa 100 keV) und der Implantatwinkel etwa 7 Grad.
  • So werden nach einer Ausführungsform dotierte Bereiche 32A und 32B in den Mesastrukturen 33A und 33B gebildet, und dotierte Bereiche 82A und 82B werden innerhalb der dotierten Bereiche 32A und 32B in den Mesastrukturen 33A und 33B gebildet. So werden beispielsweise dotierte Bereiche 32A und 32B innerhalb von Unterabschnitten der Mesastrukturen 33A und 33B und dotierte Bereiche 82A und 82B innerhalb von Unterabschnitten der Mesastrukturen 33A und 33B gebildet. Die dotierten Bereiche 32A und 32B erstrecken sich von der Oberfläche 14 in das Halbleitermaterial 12 über eine Entfernung, die größer ist als die Entfernung, über die sich die dotierten Bereiche 82A und 82B in das Halbleitermaterial 12 erstrecken, d. h. die dotierten Bereiche 82A und 82B erstrecken sich von der Oberfläche 14 in das Halbleitermaterial 12 über eine Entfernung, die kleiner ist als die Entfernung, über die die dotierten Bereiche 32A und 32B sich in das Halbleitermaterial 12 erstrecken. Somit werden die dotierten Bereiche 32A und 32B und 82A und 82B in den Mesastrukturen 32A und 32B so gebildet, dass die Mesastrukturen 33A und 33B Multikonzentrationsverunreinigungsprofile aufweisen. Die Multikonzentrationsverunreinigungsprofile können als Fremdmaterialprofile mit mehreren Konzentrationen bezeichnet werden. In einer Ausführungsform werden innerhalb der Unterabschnitte der Mesastrukturen 33A und 33B dotierte Bereiche 82A und 82B gebildet, in denen jeweils dotierte Bereiche 32A und 32B gebildet werden. Dotierte Bereiche 82A und 82B können als fragmentierte dotierte Bereiche oder fragmentierte Bereiche bezeichnet werden.
  • Nach einer weiteren Ausführungsform sind die Multikonzentrationsverunreinigungsprofile gestufte Dotierungsprofile. Es ist zu beachten, dass einige der dotierten Bereiche 32A und 32B beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 32A und 32B mit einer Diffusionstechnik gebildet werden können. Ebenso können einige der dotierten Bereiche 82A und 82B beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 82A und 82B mit einer Diffusionstechnik gebildet werden. Alternativ können die Dotierungskonzentrationen der dotierten Bereiche 32A und 32B gleich oder verschieden voneinander sein und die Dotierungskonzentrationen der dotierten Bereiche 82A und 82B können gleich oder verschieden voneinander sein.
  • Die Maskierungsstruktur 70 wird entfernt und das Implantat kann mit einem RTA-Schritt aktiviert und diffundiert werden, der beispielsweise in einer Stickstoffumgebung bei einer Temperatur von etwa 850 °C bis etwa 1.100 °C für eine Zeitspanne von etwa 30 Sekunden bis etwa 2 Minuten durchgeführt wird. Nach einer Ausführungsform kann die Glühtemperatur etwa 1.000 °C und die Glühzeit etwa 45 Sekunden betragen. Die Technik zur Bildung der dotierten Bereiche 82A und 82B ist nicht auf eine Implantationstechnik beschränkt. Alternativ können verstärkte dotierte Bereiche 82A und 82B durch Abscheidungs- und Diffusionstechniken gebildet werden. Obwohl verstärkte dotierte Bereiche als nach der Bildung von Gräben 50A-50H gebildet beschrieben werden, ist dies keine Einschränkung der vorliegenden Erfindung. So können beispielsweise verstärkte dotierte Bereiche 82A und 82B vor der Bildung von Gräben 50A-50H oder vor oder nach der Bildung von dotierten Bereichen 32A und 32B gebildet werden.
  • Bezogen auf 8 wird die Streuoxidschicht 69 entfernt, um die Oberfläche 14, die freiliegenden Abschnitte der dotierten Bereiche 32A und 32B, die verstärkten dotierten Bereiche 82A und 82B, die freiliegenden Abschnitte des Polysilizium-Füllmaterials 64A-64H und die freiliegenden Abschnitte der dielektrischen Schichten 54A-54H freizulegen, die mit einem HF-Nassätzverfahren gereinigt werden, um eventuell vorhandenes natives Oxid zu entfernen.
  • Bezogen auf 9 wird ein Sperrmetall-Abscheidungsprozess durchgeführt, bei dem ein Sperrmetall auf den dielektrischen Schichten 54A-54H, dem Polysilizium-Füllmaterial 64A-64H, den dotierten Bereichen 32A und 32B, den verstärkten dotierten Bereichen 82A und 82B und Teilen der Oberfläche 14 abgeschieden wird. Nach einer Ausführungsform beinhaltet das Sperrmetall eine Nickel-Platin-Metalllegierung mit einer Dicke im Bereich von etwa 100 Å bis etwa 2.000 Ä. So weist beispielsweise die Nickel-Platin-Metalllegierung eine Dicke von etwa 700 Ä auf. Die Nickel-Platin-Metalllegierung wird einer schnellen thermischen Behandlung in einer Stickstoffumgebung bei einer Temperatur von etwa 300 °C bis etwa 700 °C für eine Zeitspanne von etwa 15 Sekunden bis etwa 120 Sekunden unterzogen. Durch die Wärmebehandlung reagiert die Nickel-Platin-Metalllegierung mit dem Silizium zu Nickel-Platin-Silizid in allen Bereichen, in denen die Nickel-Platin-Metalllegierung mit Silizium oder Polysilizium in Kontakt steht. So werden Nickel-Platin-Silizid-Schichten 88 aus Polysilizium-Füllmaterial 64A-64H, Nickel-Platin-Silizid-Schichten 90 aus dotierten Bereichen 32A und 32B und verstärkten dotierten Bereichen 82A und 82B gebildet, und Nickel-Platin-Silizid-Schichten 92 werden aus den freiliegenden Abschnitten der Oberfläche 14 gebildet, z. B. den freiliegenden Abschnitten der epitaktischen Schicht 20 des Halbleitermaterials 12. Die nicht reagierte Nickel-Platin-Metalllegierung wird z. B. mit einem heißen SPM-Entfernungsverfahren entfernt. Die heiße SPM-Entfernungslösung kann aus Schwefelsäure und Wasserstoffperoxid bestehen. Es ist zu beachten, dass das Sperrmetall nicht auf Nickel-Platin-Legierungen beschränkt ist. Weitere geeignete Materialien für die Sperrmetallschichten sind Titannitrid, Titan, Wolfram, Platin, Aluminiumkupfer oder dergleichen. Darüber hinaus ist die Anzahl der das Sperrmetall bildenden Metallschichten nicht auf eine einzige Metallschicht beschränkt, sondern kann aus einer, zwei, drei oder mehreren Metallschichten bestehen.
  • Eine Metallschicht 94 wird in Kontakt mit der oder den Sperrmetallschichten gebildet. Geeignete Materialien für die Metallschicht 94 sind Aluminium, Nickel, Silber oder dergleichen. Die Silizidschichten 88, 90 und 92, die Sperrmetallschichten und die Metallschicht 94 bilden eine Anode oder einen Anodenkontakt 96 der Schottky-Vorrichtung 10 und können auch als Schottky-Metallisierungssystem oder Schottky-Kontakt bezeichnet werden. Ein Leiter 98 ist in Kontakt mit der Oberfläche 16 ausgebildet und dient als Kathode oder Kathodenkontakt für die Schottky-Vorrichtung 10 und kann als Kathodenmetallisierungssystem bezeichnet werden. Geeignete Metallisierungssysteme für den Leiter 98 beinhalten eine Goldlegierung, Titan-Nickel-Gold, Titan-Nickel-Silber oder dergleichen. Es ist zu beachten, dass sich das Metall der Abschnitte des Metallisierungssystems in Kontakt mit Mesastrukturen, die Multikonzentrationsdotierungsprofile beinhalten, d. h. die Mesastrukturen 33A und 33B, von dem Metall der Abschnitte des Metallisierungssystems unterscheiden können, die Mesastrukturen kontaktieren, in denen die Multikonzentrationsdotierungsprofile fehlen, z. B. die Mesastrukturen 35A-35E. Somit bilden die Silizidschichten 88 in Kombination mit Abschnitten der Metallschicht 94 ohmsche Kontaktabschnitte zum elektrisch leitfähigen Material 64A-64H in Gräben 50A-50H, wobei das elektrisch leitfähige Material 64A-64H ein Polysilizium-Füllmaterial sein kann; Silizidschichten 90 in Kombination mit Abschnitten der Metallschicht 94 bilden Kontakte zu Sätzen von dotiertem Bereich 32A und verstärktem dotiertem Bereich 82A und von dotiertem Bereich 32B und verstärktem dotiertem Bereich 82B, die sich zwischen einem ohmschen Kontakt und herkömmlichen Schottky-Kontakten befinden; und Silizidschichten 92 bilden in Kombination mit Teilen der Metallschicht 94 konventionelle Schottky-Kontakte zu Mesastrukturen 35A-35E. Es ist zu beachten, dass ein Kontakt, der aus einem Sperrmetall wie Metall 92 und einer leicht dotierten epitaktischen Schicht, z. B. mit einer Dotierungskonzentration von etwa 1015/cm3, gebildet wird, einen konventionellen Schottky-Kontakt bildet und ein Kontakt, der aus einem Metall wie Metall 88 und einem hoch dotierten Halbleitermaterial gebildet wird, z. B. mit einer Dotierungskonzentration von etwa 1019/cm3, wie beispielsweise einem Halbleitermaterial 64 vom N-Typ, einen konventionellen ohmschen Kontakt bildet.
  • Die Mesastrukturen 33A, 33B und 35A-35E können variable Breiten oder Abstände S1 , S2 , S3 , S4 , S5 , S6 und S7 zwischen benachbarten Gräben aufweisen; verstärkte dotierte Bereiche 82A können variable Breiten P1 , P2 und P3 aufweisen; und verstärkte dotierte Bereiche 82A können variable Zwischenräume oder Abstände T1 und T2 zwischen ihnen aufweisen. So können beispielsweise verstärkte dotierte Bereiche 82A aus drei dotierten Bereichen 82A1 , 82A2 und 82A3 bestehen, wobei der dotierte Bereich 82A1 eine Breite P1 aufweist, der dotierte Bereich 82A2 eine Breite P2 aufweist, der dotierte Bereich 82A3 eine Breite P3 aufweist, der dotierte Bereich 82A1 einen Abstand von dem dotierten Bereich 82A2 um einen Abstand T1 aufweist und der dotierte Bereich 82A2 einen Abstand von dem dotierten Bereich 82A3 um einen Abstand T2 aufweist; verstärkte dotierte Bereiche 82B können aus drei dotierten Bereichen 82B1 , 82B2 und 82B3 bestehen, wobei der dotierte Bereich 82B1 eine Breite P4 aufweist, der dotierte Bereich 82B2 eine Breite P5 aufweist, der dotierte Bereich 82B3 eine Breite P6 aufweist, der dotierte Bereich 82B1 einen Abstand von dem dotierten Bereich 82B2 um einen Abstand T3 aufweist und der dotierte Bereich 82B2 einen Abstand von dem dotierten Bereich 82B3 um einen Abstand T4 aufweist. Zusammenfassend werden die dotierten Bereiche 82A1 , 82A2 und 82A3 als verstärkter dotierter Bereich 82A oder fragmentierter dotierter Bereich 82A bezeichnet; und der dotierte Bereich 82B1 , der dotierte Bereich 82B2 und der dotierte Bereich 82B3 werden als verstärkter dotierter Bereich 82B oder fragmentierter dotierter Bereich 82B bezeichnet.
  • 10 ist eine Schnittansicht eines Halbleiterbauelements 100 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Was in 10 dargestellt ist, ist eine Ausführungsform, bei der sich dotierte Bereiche 32A und 32B weiter in der epitaktischen Schicht 20 erstrecken als Gräben 50A-50H in der epitaktischen Schicht 20.
  • 11 ist eine Schnittansicht eines Halbleiterbauelements 115 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise ein Halbleiterbauelement 115 eine Schottky-Vorrichtung. Das Halbleiterbauelement 115 ist ähnlich wie das Halbleiterbauelement 10 (dargestellt in 9), jedoch fehlt die Silizidschicht 90 zwischen der Metallschicht 94 und den verstärkten dotierten Bereichen 82B.
  • 12 ist eine Schnittansicht eines Halbleiterbauelements 120 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 120 eine Schottky-Vorrichtung. Das Halbleiterbauelement 120 ist ähnlich wie das Halbleiterbauelement 10 (dargestellt in 9), jedoch fehlt die Silizidschicht 90 zwischen der Metallschicht 94 und den verstärkten dotierten Bereichen 82A und die Silizidschicht 90 zwischen der Metallschicht 94 und den verstärkten dotierten Bereichen 82B.
  • 13 ist eine Schnittansicht eines Halbleiterbauelements 130 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Die Beschreibung von 13 geht von der Beschreibung von 6 aus, mit der Ausnahme, dass der dotierte Bereich 32A in dem Halbleiterbauelement 130 fehlt. Eine Schicht aus Photoresist ist über der Streuoxidschicht 69 strukturiert, um eine Maskierungsstruktur 131 mit Maskierungselementen 132 und Öffnungen 133 zu bilden, die die Abschnitte der Streuoxidschicht 69 über der Mesastruktur 33A und dem dotierten Bereich 32B in der Mesastruktur 33B freilegen. Es ist zu beachten, dass eine Vielzahl von Maskierungselementen und Öffnungen über der Mesastruktur 33A und eine einzige Öffnung über im Wesentlichen der gesamten Mesastruktur 33B ausgebildet sind. Die Maskierungsstruktur 130 wird auch als Maske, Bildschirmmaske oder Implantat-Schutzmaske bezeichnet. Die Mesastrukturen 33A und 33B werden mit einem Fremdmaterial mit Leitfähigkeit vom P-Typ dotiert, indem beispielsweise ein Fremdmaterial wie Bor durch Öffnungen 133 implantiert wird, um verbesserte dotierte Bereiche 82A und 82C in den Mesastrukturen 33A und 33B zu bilden. Es ist anzumerken, dass der verstärkte dotierte Bereich 82C ein einziger dotierter Bereich innerhalb der Mesastruktur 33B ist, während die verstärkten dotierten Bereiche 82A eine Vielzahl von dotierten Bereichen innerhalb der Mesastruktur 33A sind.
  • Das Fremdmaterial kann Bor sein, das in einer Dosis im Bereich von etwa 1×1012 Ionen pro Quadratzentimeter (Ionen/cm2) bis etwa 1×1014 Ionen/cm2, mit einer Implantatenergie im Bereich von etwa 8e-15 Joule (J) bis etwa 5e-14 J (etwa 50 Kiloelektronenvolt (keV) bis etwa 300 keV) und einem Implantatwinkel im Bereich von etwa 0 Grad bis etwa 45 Grad implantiert wird. Als Beispiel beträgt die Implantatdosis etwa 1,5×1013 Ionen/cm2, die Implantatenergie etwa 2e-14 J (etwa 100 keV) und der Implantatwinkel etwa 7 Grad. Somit wird nach einer Ausführungsform der dotierte Bereich 32B in der Mesastruktur 33B und der dotierte Bereich 82A und 82C in den Mesastrukturen 33A bzw. 33B gebildet. Die verstärkten dotierten Bereiche 82A werden innerhalb von Unterabschnitten der Mesastruktur 33A und der verstärkte dotierte Bereich 82C innerhalb eines Unterabschnitts der Mesastruktur 33B gebildet. Der dotierte Bereich 32B erstreckt sich von der Oberfläche 14 in das Halbleiterbauelement 12 über eine Entfernung, die größer ist als die Entfernung, über die sich der verstärkte dotierte Bereich 82C in das Halbleiterbauelement 12 erstreckt, d. h. der verstärkte dotierte Bereich 82C erstreckt sich von der Oberfläche 14 in das Halbleiterbauelement 12 über eine Entfernung, die kleiner ist als die Entfernung, über die der dotierte Bereich 32B sich in das Halbleiterbauelement 12 erstreckt. Die verstärkten dotierten Bereiche 82A werden in der Mesastruktur 32A gebildet, um ein Multikonzentrationsverunreinigungsprofil zu erhalten, und der verstärkte dotierte Bereich 82C wird in der Mesastruktur 32B gebildet, um ein Multikonzentrationsverunreinigungsprofil zu erhalten. Die Multikonzentrationsverunreinigungsprofile können als Fremdmaterialprofile mit mehreren Konzentrationen bezeichnet werden. Nach einer weiteren Ausführungsform sind die Multikonzentrationsverunreinigungsprofile gestufte Dotierungsprofile. Die Dotierungskonzentrationen der verstärkten dotierten Bereiche 82A und 82C können gleich oder unterschiedlich sein.
  • Die Maskierungsstruktur 131 wird entfernt und das Implantat kann mit einem RTA-Schritt aktiviert und diffundiert werden, der beispielsweise in einer Stickstoffumgebung bei einer Temperatur von etwa 850 °C bis etwa 1.100 °C für eine Zeitspanne von etwa 30 Sekunden bis etwa 2 Minuten durchgeführt wird. Nach einer Ausführungsform kann die Glühtemperatur etwa 1.000 °C und die Glühzeit etwa 45 Sekunden betragen. Die Technik zur Bildung der verstärkten dotierten Bereiche 82A und 82C ist nicht auf eine Implantationstechnik beschränkt. Alternativ können verstärkte dotierte Bereiche 82A und 82C durch Abscheidungs- und Diffusionstechniken gebildet werden. Obwohl verstärkte dotierte Bereiche 82A und 82C als nach der Bildung von Gräben 50A-50H gebildet beschrieben werden, ist dies keine Einschränkung der vorliegenden Erfindung. So können beispielsweise verstärkte dotierte Bereiche 82A und 82C vor der Bildung von Gräben 50A-50H oder vor oder nach der Bildung des dotierten Bereichs 32B gebildet werden.
  • Bezogen auf 14 wird die Streuoxidschicht 69 entfernt, um die Oberfläche 14, die verstärkten dotierten Bereiche 82A und 82C, die freiliegenden Abschnitte des Polysilizium-Füllmaterials 64A-64H und die freiliegenden Abschnitte der dielektrischen Schichten 54A-54H freizulegen, die mit einem HF-Nassätzverfahren gereinigt werden, um eventuell vorhandenes natives Oxid zu entfernen.
  • Bezogen auf 15 wird ein Sperrmetall-Abscheidungsprozess durchgeführt, bei dem ein Sperrmetall auf dielektrischen Schichten 54A-54H, Polysilizium-Füllmaterial 64A-64H, verstärkten dotierten Bereichen 82A und 82C und Teilen der Oberfläche 14 abgeschieden wird. Nach einer Ausführungsform beinhaltet das Sperrmetall eine Nickel-Platin-Metalllegierung mit einer Dicke im Bereich von etwa 100 Å bis etwa 2.000 Å. So weist beispielsweise die Nickel-Platin-Metalllegierung eine Dicke von etwa 700 Å auf. Die Nickel-Platin-Metalllegierung wird einer schnellen thermischen Behandlung in einer Stickstoffumgebung bei einer Temperatur von etwa 300 °C bis etwa 700 °C für eine Zeitspanne von etwa 15 Sekunden bis etwa 120 Sekunden unterzogen. Durch die Wärmebehandlung reagiert die Nickel-Platin-Metalllegierung mit dem Silizium zu Nickel-Platin-Silizid in allen Bereichen, in denen die Nickel-Platin-Metalllegierung mit Silizium oder Polysilizium in Kontakt steht. So werden Nickel-Platin-Silizid-Schichten 88 aus Polysilizium-Füllmaterial 50A-50H, Nickel-Platin-Silizid-Schichten 90 aus dem dotierten Bereich 32A und den verstärkten dotierten Bereichen 82A und 82C gebildet, und Nickel-Platin-Silizid-Schichten 92 werden aus den freiliegenden Bereichen der Oberfläche 14 in den Mesastrukturen 35A-35E gebildet. Die nicht reagierte Nickel-Platin-Metalllegierung wird z. B. mit einem heißen SPM-Entfernungsverfahren entfernt. Die heiße SPM-Entfernungslösung kann aus Schwefelsäure und Wasserstoffperoxid bestehen. Es ist zu beachten, dass das Sperrmetall nicht auf Nickel-Platin-Legierungen beschränkt ist. Weitere geeignete Materialien für die Sperrmetallschichten sind Titannitrid, Titan, Wolfram, Platin, Aluminium-Kupferlegierungen oder dergleichen. Darüber hinaus ist die Anzahl der das Sperrmetall bildenden Metallschichten nicht auf eine einzige Metallschicht beschränkt, sondern kann aus einer, zwei, drei oder mehreren Metallschichten bestehen.
  • Eine Metallschicht 94 wird in Kontakt mit der oder den Sperrmetallschichten gebildet. Geeignete Materialien für die Metallschicht 94 sind Aluminium, Nickel, Silber oder dergleichen. Die Silizidschichten 88, 90 und 92, die Sperrmetallschichten und die Metallschicht 94 bilden eine Anode oder einen Anodenkontakt 96 der Schottky-Vorrichtung 130 und können auch als Schottky-Metallisierungssystem oder Schottky-Kontakt bezeichnet werden. Ein Leiter 98 ist in Kontakt mit der Oberfläche 16 ausgebildet und dient als Kathode oder Kathodenkontakt für die Schottky-Vorrichtung 130 und kann als KathodenMetallisierungssystem bezeichnet werden. Geeignete Metallisierungssysteme für den Leiter 98 beinhalten eine Goldlegierung, Titan-Nickel-Gold, Titan-Nickel-Silber oder dergleichen. Es ist zu beachten, dass das Metall der Abschnitte des Metallisierungssystems in Kontakt mit den Mesastrukturen 33A und 33B, die Multikonzentrationsdotierungsprofile beinhalten, d. h. die Mesastrukturen 33A und 33B, sich von dem Metall der Abschnitte des Metallisierungssystems, die die Mesastrukturen 33A und 33B kontaktieren, in denen die Multikonzentrationsdotierungsprofile fehlen, z. B. die Mesastrukturen 35A-35E, unterscheiden kann. Somit bilden die Silizidschichten 88 in Kombination mit Abschnitten der Metallschicht 94 ohmsche Kontaktabschnitte zum elektrisch leitfähigen Material 64A-64H in Gräben 50A-50H, wobei das elektrisch leitfähige Material 64A-64H ein Polysilizium-Füllmaterial sein kann; die Silizidschichten 90 bilden in Kombination mit Abschnitten der Metallschicht 94 einen Kontakt zu verstärkten dotierten Bereichen 82A und Mesastruktur 33A und einen Kontakt zu dotierten Bereichen 32B und verstärkten dotierten Bereichen 82C, die sich zwischen einem ohmschen Kontakt und herkömmlichen Schottky-Kontakten befinden; und Silizidschichten 92 bilden in Kombination mit Teilen der Metallschicht 94 konventionelle Schottky-Kontakte zu Mesastrukturen 35A-35E. Es ist zu beachten, dass ein Kontakt, der aus einem Sperrmetall wie Metall 92 und einer leicht dotierten epitaktischen Schicht, z. B. mit einer Dotierungskonzentration von etwa 1015/cm3, gebildet wird, einen konventionellen Schottky-Kontakt bildet und ein Kontakt, der aus einem Metall wie Metall 88 und einem hoch dotierten Halbleitermaterial gebildet wird, z. B. mit einer Dotierungskonzentration von etwa 1019/cm3, wie beispielsweise einem Halbleitermaterial 64 vom N-Typ, einen konventionellen ohmschen Kontakt bildet.
  • 16 ist eine Schnittansicht eines Halbleiterbauelements 135 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 135 eine Schottky-Vorrichtung. Das Halbleiterbauelement 135 ist ähnlich dem Halbleiterbauelement 130 (dargestellt in 15), mit der Ausnahme, dass der verstärkte dotierte Bereich 82C in dem Halbleiterbauelement 135 fehlt.
  • 17 ist eine Schnittansicht eines Halbleiterbauelements 140 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 140 ist ähnlich dem Halbleiterbauelement 130 (dargestellt in 15), mit der Ausnahme, dass sich der dotierte Bereich 32B weiter in die epitaktische Schicht 20 erstreckt als die Gräben 50A-50H sich in die epitaktische Schicht 20 erstrecken.
  • 18 ist eine Schnittansicht eines Halbleiterbauelements 145 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 145 eine Schottky-Vorrichtung. Das Halbleiterbauelement 145 ist ähnlich dem Halbleiterbauelement 135 (dargestellt in 16), mit der Ausnahme, dass sich der dotierte Bereich 32B weiter in die epitaktische Schicht 20 erstreckt als die Gräben 50A-50H sich in die epitaktische Schicht 20 erstrecken.
  • 19 ist eine Schnittansicht eines Halbleiterbauelements 150 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 150 eine Schottky-Vorrichtung. Das Halbleiterbauelement 150 ist ähnlich dem Halbleiterbauelement 130 (dargestellt in 15), mit der Ausnahme, dass verstärkte dotierte Bereiche 82A durch einen einzigen verstärkten dotierten Bereich 82D ersetzt wurden. Einzelne verstärkte dotierte Bereiche 82C und 82D können mit dem gleichen Dotierungsschritt gebildet werden. Die Gräben 50A-50H erstrecken sich weiter in die epitaktische Schicht 20 als der dotierte Bereich 32B sich in die epitaktische Schicht 20 erstreckt.
  • 20 ist eine Schnittansicht eines Halbleiterbauelements 153 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 153 eine Schottky-Vorrichtung. Das Halbleiterbauelement 153 ist ähnlich dem Halbleiterbauelement 150 (dargestellt in 19), mit der Ausnahme, dass Silizidschichten 90 zwischen der Metallschicht 94 und den verstärkten dotierten Bereichen 82C und 82D vorhanden sind. Die Gräben 50A-50H erstrecken sich weiter in die epitaktische Schicht 20 als der dotierte Bereich 32B sich in die epitaktische Schicht 20 erstreckt.
  • 21 ist eine Schnittansicht eines Halbleiterbauelements 155 nach einer weiteren Ausführungsform der vorliegenden Erfindung. So ist beispielsweise das Halbleiterbauelement 155 eine Schottky-Vorrichtung. Das Halbleiterbauelement 155 ist ähnlich dem Halbleiterbauelement 150 (dargestellt in 19), mit der Ausnahme, dass die Silizidschicht 90 zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82D fehlt.
  • 22 ist eine Draufsicht eines Halbleiterbauelements, das die Frequenz der PESD-Implantate für eine gestreifte Layout-Konfiguration darstellt. Es ist zu beachten, dass die Halbleiterbauelemente 10, 100, 115, 120, 130, 135, 140, 145, 150, 153 und 155 der 1-21 Ausführungsformen veranschaulichen, in denen Implantate der P-Typ-Elektrostatik-Entladung (PESD) eine Frequenz von 16,7 % oder 4:1 des aktiven Bereichs aufweisen.
    Das Verhältnis bezieht sich auf die Anzahl von Gräben, die keine PESD-Implantatschicht in einer Wiederholungszelle für die gestreifte Layout-Konfiguration berühren. Die Frequenz kann ein Verhältnis oder ein Prozentsatz des aktiven Bereichs in einer sich wiederholenden Zelle sein. Die Gräben 50C, 50D, 50E und 50F berühren keine der PESD-Implantatschichten 32A/82A, 32B/82B oder 32B/82C oder 82D. Somit beträgt die PESD-Frequenz 16,7 % oder 4:1 der aktiven Fläche.
  • Es sei weiter darauf hingewiesen, dass die PESD-Implantat-Frequenz keine Einschränkung darstellt. 23 veranschaulicht eine Draufsicht einer Ausführungsform, bei der die Frequenz 25 % oder 2:1 der aktiven Fläche beträgt, und wird zur weiteren Veranschaulichung der PESD-Frequenz für eine gestreifte Layout-Konfiguration einbezogen. Wie in Bezug auf 22 erläutert, bezieht sich das Verhältnis auf die Anzahl der Gräben, die keine PESD-Implantatschicht in einer sich wiederholenden Zelle berühren. Die Frequenz kann ein Verhältnis oder ein Prozentsatz des aktiven Bereichs in einer sich wiederholenden Zelle sein. 23 ist eine Draufsicht eines Halbleiterbauelements, das die Frequenz der PESD-Implantate von 25 % oder ein Verhältnis von 2:1 darstellt. In der Ausführungsform von 23 berühren die Gräben 50C und 50D keine der PESD-Implantatschichten, welche die Dotierungsschichten 32A/82A, 32B/82B oder 32B/82C oder 82D bilden. Somit beträgt die PESD-Frequenz 25 % oder 2:1 der aktiven Fläche. Die 24-29 veranschaulichen Ausführungsformen eines Halbleiterbauelements mit einer Frequenz von 25 % für eine gestreifte Layout-Konfiguration.
  • 24 ist eine Schnittansicht eines Halbleiterbauelements 200 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 200 unterscheidet sich von dem Halbleiterbauelement 10 aus 9 dadurch, dass das Halbleiterbauelement 200 eine PESD-Frequenz von 25 % oder 2:1 aufweist. Somit weist jede sich wiederholende Zelle des Halbleiterbauelements 200 sechs Gräben (Gräben 50A-50F) auf, anstatt der acht Gräben (Gräben 50A-50H) des Halbleiterbauelements 10. Was in 24 dargestellt ist, ist eine Ausführungsform, in der sich die Gräben 50A-50F weiter in die epitaktische Schicht 20 erstrecken als die dotierten Bereiche 32A und 32B sich in die epitaktische Schicht 20 erstrecken.
  • 25 ist eine Schnittansicht eines Halbleiterbauelements 220 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Was in 25 dargestellt ist, ist eine Ausführungsform, bei der sich dotierte Bereiche 32A und 32B weiter in der epitaktischen Schicht 20 erstrecken als Gräben 50A-50F in der epitaktischen Schicht 20. Das Halbleiterbauelement 220 unterscheidet sich von dem Halbleiterbauelement 100 aus 10 dadurch, dass das Halbleiterbauelement 220 eine PESD-Frequenz von 25 % oder 2:1 aufweist. Somit weist jede sich wiederholende Zelle des Halbleiterbauelements 220 sechs Gräben (Gräben 50A-50F) auf, anstatt der acht Gräben (Gräben 50A-50H) des Halbleiterbauelements 100.
  • 26 ist eine Schnittansicht eines Halbleiterbauelements 250 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 250 unterscheidet sich von dem Halbleiterbauelement 130 aus 13-15 dadurch, dass das Halbleiterbauelement 250 eine PESD-Frequenz von 25 % oder 2:1 aufweist und das Halbleiterbauelement 250 eine Silizidschicht 90 zwischen der Metallschicht 94 und dem dotierten Bereich 82C aufweist. Jede sich wiederholende Zelle des Halbleiterbauelements 250 weist sechs Gräben (Gräben 50A-50F) auf, anstatt der acht Gräben (Gräben 50A-50H) des Halbleiterbauelements 130. Es ist zu beachten, dass die Mesastrukturen 33A, 33B und 35A-35F variable Breiten oder Abstände S1 , S2 , S3 , S4 und S5 zwischen benachbarten Gräben aufweisen können; verstärkte dotierte Bereiche 82A können variable Breiten P1 , P2 und P3 aufweisen; und verstärkte dotierte Bereiche 82A können variable Zwischenräume oder Abstände T1 und T2 zwischen ihnen aufweisen. So können beispielsweise verstärkte dotierte Bereiche 82A aus drei dotierten Bereichen 82A1 , 82A2 und 82A3 bestehen, wobei der dotierte Bereich 82A1 eine Breite P1 aufweist, der dotierte Bereich 82A2 eine Breite P2 aufweist, der dotierte Bereich 82A3 eine Breite P3 aufweist, der dotierte Bereich 82A1 einen Abstand von dem dotierten Bereich 82A2 um einen Abstand T1 aufweist und der dotierte Bereich 82A2 einen Abstand von dem dotierten Bereich 82A3 um einen Abstand T2 aufweist. Die Breiten S1 , S2 , S3 , S4 und S5 können gleich oder unterschiedlich sein; die Breiten P1 , P2 und P3 können gleich oder voneinander verschieden sein; und die Abstände T1 und T2 können gleich oder unterschiedlich sein.
  • 27 ist eine Schnittansicht eines Halbleiterbauelements 260 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 260 unterscheidet sich von dem Halbleiterbauelement 250 aus 26 dadurch, dass das Halbleiterbauelement 260 keinen verstärkten dotierten Bereich 82C und keine Silizidschicht zwischen der Metallschicht 94 und dem dotierten Bereich 32B der Mesastruktur 33B beinhaltet.
  • 28 ist eine Schnittansicht eines Halbleiterbauelements 270 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 270 unterscheidet sich von dem Halbleiterbauelement 135 aus 16 dadurch, dass der Abstand zwischen den Gräben unterschiedlich sein kann. Somit weist jede sich wiederholende Zelle des Halbleiterbauelements 270 sieben Gräben (Gräben 50A-50G) auf, anstatt der acht Gräben (Gräben 50A-50H) des Halbleiterbauelements 10. Was in 28 dargestellt ist, ist eine Ausführungsform, bei der der dotierte Bereich 32A in der Mesastruktur 33A fehlt und sich die Gräben 50A-50G weiter in die epitaktische Schicht 20 erstrecken als der dotierte Bereich 32B sich in die epitaktische Schicht 20 erstreckt. Der Klarheit wegen wurde die Randabschlussstruktur 21 in 28 nicht in Blockform dargestellt, sondern ist üblicherweise vorhanden.
  • 28 veranschaulicht ferner, dass die Abstände S1 , S2 , S3 , S4 , S5 und S6 unterschiedlich sein können.
  • 29 ist eine Schnittansicht eines Halbleiterbauelements 280 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 280 unterscheidet sich von dem Halbleiterbauelement 270 aus 28 dadurch, dass eine Silizidschicht zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82A in der Mesastruktur 33A fehlt. Der Klarheit wegen wurde die Randabschlussstruktur 21 in 29 nicht in Blockform dargestellt, sondern ist üblicherweise vorhanden.
  • 30 ist eine Schnittansicht eines Halbleiterbauelements 300 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 300 unterscheidet sich von dem Halbleiterbauelement 150 aus 19 dadurch, dass der verstärkte dotierte Bereich 82A in der Mesastruktur 33A des Halbleiterbauelements 300 fehlt und eine Silizidschicht 90 zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82C in der Mesastruktur 33B vorhanden ist.
  • 31 ist eine Schnittansicht eines Halbleiterbauelements 310 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 310 unterscheidet sich von dem Halbleiterbauelement 300 aus 30 dadurch, dass eine Silizidschicht 90 zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82C in der Mesastruktur 33B fehlt.
  • 32 ist eine Schnittansicht eines Halbleiterbauelements 320 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 320 unterscheidet sich von dem Halbleiterbauelement 300 aus 30 dadurch, dass zwischen der Metallschicht 94 und dem dotierten Bereich 32A in der Mesastruktur 33A eine Silizidschicht 90 vorhanden ist.
  • 33 ist eine Schnittansicht eines Halbleiterbauelements 330 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 330 ähnelt dem Halbleiterbauelement 150 aus 19 mit verstärkten dotierten Bereichen 82C und 82D, unterscheidet sich aber von dem Halbleiterbauelement 150 aus 19 dadurch, dass dotierte Bereiche 32A in 33 vorhanden sind, sich aber nicht über die gesamte Breite der Mesastruktur 33A erstrecken und der dotierte Bereich 32B sich nicht über die gesamte Breite der Mesastruktur 33B erstreckt. So weist der dotierte Bereich 32A Seitenwände auf, die von den Gräben 50A und 50B beabstandet sind und der dotierte Bereich 32B weist Seitenwände auf, die von den Gräben 50G und 50H beabstandet sind. Der dotierte Bereich 32A des Halbleiterbauelements 300 berührt oder kontaktiert nicht die Seitenwände der Gräben 50A und 50B und der dotierte Bereich 32B berührt oder kontaktiert nicht die Seitenwände der Gräben 50G und 50H. Ein Silizidbereich oder eine Silizidschicht fehlt zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82D in der Mesastruktur 33A und zwischen der Metallschicht 94 und dem verstärkten dotierten Bereich 82C in der Mesastruktur 33B.
  • 34 ist eine Schnittansicht eines Halbleiterbauelements 340 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 340 unterscheidet sich von dem Halbleiterbauelement 330 aus 32 dadurch, dass sich die dotierten Bereiche 32A und 32B weiter in die epitaktische Schicht 20 erstrecken als die Gräben 50A-50H sich in die epitaktische Schicht 20 erstrecken.
  • 35 ist eine Schnittansicht eines Halbleiterbauelements 350 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 350 ist ähnlich wie das Halbleiterbauelement 310 aus 31, da die Halbleiterbauelemente 350 und 310 dotierte Bereiche 32A und 32B aufweisen und Silizidschichten zwischen der Metallschicht 94 und den Mesastrukturen 33A und 33B fehlen. Das Halbleiterbauelement 350 weist verstärkte dotierte Bereiche 82E und 82F auf, die sich nicht über die gesamte Breite der Mesastrukturen 33A bzw. 33B erstrecken. So weist der verstärkte dotierte Bereich 82E Seitenwände auf, die von den Gräben 50A und 50B beabstandet sind, und der verstärkte dotierte Bereich 82F weist Seitenwände auf, die von den Gräben 50G und 50H beabstandet sind. Der verstärkte dotierte Bereich 82E des Halbleiterbauelements 350 berührt oder kontaktiert nicht die Seitenwände der Gräben 50A und 50B und der verstärkte dotierte Bereich 82F berührt oder kontaktiert nicht die Seitenwände der Gräben 50G und 50H.
  • 36 ist eine Schnittansicht eines Halbleiterbauelements 360 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 360 unterscheidet sich von dem Halbleiterbauelement 350 aus 35 dadurch, dass sich die dotierten Bereiche 32A und 32B weiter in die epitaktische Schicht 20 erstrecken als die Gräben 50A-50H sich in die epitaktische Schicht 20 erstrecken.
  • 37 ist eine Schnittansicht eines Halbleiterbauelements 370 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 370 unterscheidet sich von dem Halbleiterbauelement 350 aus 35 dadurch, dass die verstärkten dotierten Bereiche 82E und 32F durch die fragmentierten verstärkten dotierten Bereiche 82A bzw. 82B ersetzt werden.
  • 38 ist eine Schnittansicht eines Halbleiterbauelements 380 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Halbleiterbauelement 380 unterscheidet sich von dem Halbleiterbauelement 370 aus 37 dadurch, dass sich die dotierten Bereiche 32A und 32B weiter in die epitaktische Schicht 20 erstrecken als die Gräben 50A-50H sich in die epitaktische Schicht 20 erstrecken.
  • 39 ist eine Draufsicht eines Halbleiterbauelements 400, die eine sechseckige Gräben-Anordnung 402 darstellt, die eine sechseckige Anordnung von Mesastrukturen 404 definiert. Der Klarheit wegen wurden die Bezugszeichen P und N an das Bezugszeichen 404 angefügt, um mit einem P-Typ-Fremdmaterial dotierte Mesastrukturen (identifiziert durch das Bezugszeichen 404P) und mit einem N-Typ-Fremdmaterial dotierte Mesastrukturen (identifiziert durch das Bezugszeichen 404N) zu identifizieren. Beispielsweise wurden die Mesastrukturen 404P mit einem Fremdmaterial der P-Typ-Leitfähigkeit implantiert, die als PESD-Implantatstrukturen oder -schichten bezeichnet werden können.
  • 40 ist eine Schnittansicht eines Halbleiterbauelements 400A nach einer Ausführungsform der vorliegenden Erfindung. Als Beispiel ist 40 eine Schnittansicht entlang der Schnittlinie 40-40 von 39. Das Bezugszeichen A wurde an das Bezugszeichen 400 angefügt, um die Ausführungsform des Halbleiterbauelements 400A von den Ausführungsformen der in den 41, 42 und 43 dargestellten Halbleiterbauelemente 400B, 400C und 400D zu unterscheiden. Was in 40 dargestellt ist, sind die Gräben 50A, 50B, 50C, 50D, 50E und 50F, die in Bezug auf 23 beschrieben sind, die dotierten Bereiche 32A und 32B, die in den Mesastrukturen 33A bzw. 33B gebildet sind, und der verstärkte Dotierungsbereich 82C. Es ist zu beachten, dass in der in 40 dargestellten Ausführungsform die Gräben 50A, 50B, 50C, 50D, 50E und 50F Gräben-Abschnitte einer sechseckigen Gräben-Struktur bilden können. Das Dotierungsprofil und die Silizidkonfiguration des Halbleiterbauelements 400A sind ähnlich wie bei dem in 32 dargestellten Halbleiterbauelement 320.
  • 41 ist eine Schnittansicht eines Halbleiterbauelements 400B nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Bezugszeichen B wurde an das Bezugszeichen 400 angefügt, um die Ausführungsform des Halbleiterbauelements 400B von den Ausführungsformen der in den 40, 42 und 43 dargestellten Halbleiterbauelemente 400A, 400C und 400D zu unterscheiden. Was in 41 dargestellt ist, sind die Gräben 50A, 50B, 50C, 50D, 50E und 50F, die in Bezug auf 23 beschrieben sind, der dotierte Bereich 32B, der in der Mesastruktur 33B gebildet ist, und die verstärkten Dotierungsbereiche 82C und 82D, die in den Mesastrukturen 33B bzw. 33A gebildet sind. Das Dotierungsprofil und die Silizidkonfiguration des Halbleiterbauelements 400B sind ähnlich wie bei dem in 19 dargestellten Halbleiterbauelement 150.
  • 42 ist eine Schnittansicht eines Halbleiterbauelements 400C nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Bezugszeichen C wurde an das Bezugszeichen 400 angefügt, um die Ausführungsform des Halbleiterbauelements 400C von den Ausführungsformen der in den 40, 41 und 43 dargestellten Halbleiterbauelemente 400A, 400B und 400D zu unterscheiden. Was in 42 dargestellt ist, sind die Gräben 50A, 50B, 50C, 50D, 50E und 50F, die in Bezug auf 23 beschrieben sind, die dotierten Bereiche 32A und 32B, die in den Mesastrukturen 33A und 33B gebildet sind, und der verstärkte Dotierungsbereich 82C, der in der Mesastruktur 33B gebildet ist. Das Dotierungsprofil des Halbleiterbauelements 400C ist ähnlich wie das des Halbleiterbauelements 400A in 40. Das Halbleiterbauelement 400C unterscheidet sich vom Halbleiterbauelement 400A dadurch, dass zwischen der Metallschicht 94 und den Mesastrukturen 33A und 33B keine Silizidschichten 90 vorhanden sind.
  • 43 ist eine Schnittansicht eines Halbleiterbauelements 400D nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Bezugszeichen D wurde an das Bezugszeichen 400 angefügt, um die Ausführungsform des Halbleiterbauelements 400D von den Ausführungsformen der in den 40, 41 und 42 dargestellten Halbleiterbauelemente 400A, 400B bzw. 400C zu unterscheiden. Was in 43 dargestellt ist, sind die Gräben 50A, 50B, 50C, 50D, 50E und 50F, die in Bezug auf 23 beschrieben sind, der dotierte Bereich 32B, der in der Mesastruktur 33B gebildet ist, und die verstärkten dotierten Bereiche 82C und 82D, die in den Mesastrukturen 33B bzw. 33A gebildet sind. Das Dotierungsprofil des Halbleiterbauelements 400D ist ähnlich wie das des Halbleiterbauelements 400B in 41. Das Halbleiterbauelement 400D unterscheidet sich von dem Halbleiterbauelement 400B dadurch, dass zwischen der Metallschicht 94 und den Mesastrukturen 33A und 33B keine Silizidschichten 90 vorhanden sind.
  • 44 ist eine Draufsicht auf ein Halbleiterbauelement 400E nach einer weiteren Ausführungsform der vorliegenden Erfindung. Das Bezugszeichen E wurde an das Bezugszeichen 400 angefügt, um die Ausführungsform des Halbleiterbauelements 400E von den Ausführungsformen der in den 40, 41, 42 und 43 dargestellten Halbleiterbauelemente 400A, 400B, 400C und 400D zu unterscheiden. Was in 44 dargestellt ist, sind gefüllte Gräben 50A, 50B und 50C, die Mesastruktur 33A und verstärkte dotierte Bereiche 82A in der Mesastruktur 33A. Das Halbleiterbauelement 400E wird unter Bezugnahme auf 45 weiter beschrieben.
  • 45 ist eine Schnittansicht des Halbleiterbauelements 400E entlang der Schnittlinie 45-45 von 44. Was in 45 dargestellt ist, sind gefüllte Gräben 50A und 50B, die mit Bezug auf 23 beschrieben sind, der dotierte Bereich 32A, der in den Mesastrukturen 33A gebildet ist, und verstärkte dotierte Bereiche 82A, die in den Mesastrukturen 33A gebildet sind. Es ist zu beachten, dass in der in 45 dargestellten Ausführungsform die Gräben 50A und 50B Gräben-Abschnitte einer sechseckigen Gräben-Struktur bilden können. Das Dotierungsprofil des Halbleiterbauelements 400E ist ähnlich wie das des Halbleiterbauelements 10 in 9. Das Halbleiterbauelement 400E beinhaltet eine Silizidschicht 90 zwischen der Metallschicht 94 und der Mesastruktur 33A. In anderen Ausführungsformen kann jedoch die Silizidschicht 90 fehlen.
  • 46 ist eine Draufsicht eines Halbleiterbauelements 450, die eine Gräben-Anordnung in einem Halbleitermaterial veranschaulicht, wie beispielsweise das Halbleitermaterial 12 aus 1. Als Beispiel besteht die Gräben-Anordnung aus einer Vielzahl von Gräben 50 mit einer sechseckigen geometrischen Konfiguration und das Halbleitermaterial weist die N-Typ-Leitfähigkeit auf. Es ist zu beachten, dass die geometrische Konfiguration nicht darauf beschränkt ist, sechseckig zu sein. Der Klarheit wegen werden die Gräben mit dem Bezugszeichen 50 gekennzeichnet. Allerdings wurden die Bezugszeichen A, B, C, D und E an spezifische Gräben angefügt, um bei der Beschreibung der in 47 dargestellten Schnittansicht zu helfen. Die geometrische Konfiguration kann eine Ellipse, ein Kreis, ein Dreieck, ein Viereck, ein Fünfeck, ein Siebeneck, ein Achteck, andere geometrische Muster oder dergleichen sein. Teile des Halbleitermaterials 12 (gekennzeichnet durch Sechsecke 456, dargestellt durch gestrichelte Linien) werden mit einem Fremdmaterial beispielsweise der P-Typ-Leitfähigkeit dotiert, um dotierte Bereiche zu bilden. So sind beispielsweise die dotierten Bereiche in einer sechseckigen Konfiguration strukturiert. Dies ist jedoch keine Einschränkung und die dotierten Bereiche können andere Formen haben, wie z. B. Kreise, Ellipsen, Dreiecke, Vierecke, Fünfecke, Siebenecke, Achtecke, andere geometrische Muster oder dergleichen.
  • 47 ist eine Schnittansicht des Halbleiterbauelements 450 entlang der Schnittlinie 47-47 von 46, jedoch zu einem späteren Zeitpunkt der Herstellung. Was in 47 dargestellt ist, sind Gräben 50A, 50B, 50C, 50D und 50E, die aus Halbleitermaterial 12 gebildet sind und die in Bezug auf das Halbleiterbauelement 10 beschrieben sind. Die Bildung des Halbleiterbauelements 450 unterscheidet sich von derjenigen des Halbleiterbauelements 10 dadurch, dass in der Beschreibung des Halbleiterbauelements 450 fünf Gräben anstelle von acht Gräben, die in den 1-9 veranschaulicht sind, dargestellt sind und die Positionierung der Gräben in Bezug auf die dotierten Bereiche 32A und 32B so verschoben ist, dass: der Graben 50A sich durch den dotierten Bereich 32A und den verstärkten dotierten Bereich 82D erstreckt; der dotierte Bereich 32A und der verstärkte dotierte Bereich 82D berühren gegenüberliegende Seitenwände des Grabens 50A und sind vom Graben 50B beabstandet; der Graben 50E erstreckt sich durch den dotierten Bereich 32B und den verstärkten dotierten Bereich 82C; der dotierte Bereich 32B und der verstärkte dotierte Bereich 82C berühren gegenüberliegende Seitenwände des Grabens 50E und sind von einem benachbarten Graben beabstandet, der nicht dargestellt ist. Der dotierte Bereich 32A wird durch die Bezugszeichen 32A1 und 32A2 identifiziert, um die Abschnitte des dotierten Bereichs neben gegenüberliegenden Seitenwänden des Grabens 52A zu unterscheiden; der dotierte Bereich 32B wird durch die Bezugszeichen 32B1 und 32B2 identifiziert, um die Abschnitte des dotierten Bereichs neben gegenüberliegenden Seitenwänden des Grabens 52E zu unterscheiden; der verstärkte dotierte Bereich 82D wird durch die Bezugszeichen 82D1 und 82D2 identifiziert, um die Abschnitte des verstärkten dotierten Bereichs neben gegenüberliegenden Seitenwänden des Grabens 52A zu unterscheiden; und der verstärkte dotierte Bereich 82C wird durch die Bezugszeichen 82C1 und 8CB2 identifiziert, um die Abschnitte des verstärkten dotierten Bereichs neben gegenüberliegenden Seitenwänden des Grabens 52E zu unterscheiden. Das Dotierungsprofil des Halbleiterbauelements 450 kann dem des Halbleiterbauelements 400A ähnlich sein, wie in 40 dargestellt. Es ist zu beachten, dass das Dotierungsprofil des Halbleiterbauelements 450 keine Einschränkung der vorliegenden Erfindung ist und die Silizidierungskonfiguration der Mesastrukturen keine Einschränkung der vorliegenden Erfindung ist. Das Halbleiterbauelement 450 kann andere Dotierungsprofile oder Silizidierungskonfigurationen aufweisen, wie beispielsweise die bereits beschriebenen Halbleiterbauelement-Dotierungsprofile und Silizidierungskonfigurationen.
  • Es ist zu beachten, dass die Draufsicht des Halbleiterbauelements 400 aus 39 und die Draufsicht des Halbleiterbauelements 450 aus 46 in gewisser Weise invertierte Konfigurationen voneinander sind. Das Layout von 39 veranschaulicht eine Draufsicht auf ein Halbleitermaterial, bei der die sechseckigen Strukturen Sockel oder Mesastrukturen sind, die durch Ätzen oder Entfernen von Teilen des Halbleitermaterials neben den Mesastrukturen gebildet werden. So können beispielsweise Maskierungselemente über Halbleitermaterial 12 gebildet werden, wobei die Maskierungselemente sechseckig ausgebildet sind. Öffnungen befinden sich angrenzend an die Maskierungselemente, die Abschnitte des Halbleitermaterials 12 freigeben, in denen Gräben gebildet werden sollen. Die freiliegenden Abschnitte des Halbleitermaterials werden beispielsweise mit Hilfe einer reaktiven Ionenätzung entfernt, um Gräben mit Seitenwänden und einem Boden zu bilden, wobei Sockelstrukturen oder Mesastrukturen zurückbleiben, aus denen dotierte Bereiche 404N und 404P gebildet werden, die mit Bezug auf 39 beschrieben wurden. Die Sockel oder Mesastrukturen weisen Seitenwände und Sockel-Oberflächen und Mesa-Oberflächen auf. Die Maskierungselemente werden entfernt. Das dielektrische Material wird angrenzend an die Mesastrukturen und auf den Bodenabschnitten des Hohlraums gebildet, in denen keine Mesastrukturen vorhanden sind. Auf dem dielektrischen Material, das sich angrenzend an die Mesastrukturen befindet, und auf dem Boden des Hohlraums wird ein elektrisch leitfähiges Material gebildet. Das elektrisch leitfähige Material kann dotiertes Polysilizium, Metall oder dergleichen sein.
  • Im Layout von 46 dagegen werden anstelle von Sockeln oder Mesastrukturen aus Halbleitermaterial 12 geometrisch geformte Gräben im Halbleitermaterial 12 gebildet. Somit sind die sechseckigen Strukturen keine Sockel wie in 39, sondern Gräben in 46. Die sechseckigen Gräben weisen einen Boden und Seitenwände auf. Es ist zu verstehen, dass die geometrisch geformten Strukturen von 39 und 46 nicht darauf beschränkt sind, Sechsecke zu sein, sondern Kreise, Ellipsen, Dreiecke, Vierecke, Fünfecke, andere Vielecke oder dergleichen sein können. Ein dielektrisches Material wird entlang der Seitenwände und eines Bodens der Gräben gebildet und ein elektrisch leitfähiges Material wird auf dem dielektrischen Material in den Gräben gebildet. Das elektrisch leitfähige Material kann dotiertes Polysilizium, Metall oder dergleichen sein.
  • 48 veranschaulicht Dotierungsprofile von Fremdmaterial in Bereichen des Halbleitermaterials 12 zwischen benachbarten Gräben. Insbesondere sind die Dotierungsprofile ein Beispiel für eine Ausführungsform der Dotierungskonzentration in dotierten Bereichen wie den dotierten Bereichen 32A und 32B und den verstärkten dotierten Bereichen 82A-82D gegenüber der Dotiertiefe oder dem Abstand von der Oberfläche 14 in Halbleitermaterial 12. Nach den Ausführungsformen der vorliegenden Erfindung wurde die Konzentration von P-Typ-Fremdmaterialien, d. h. die Dotierungskonzentration, an oder in der Nähe der Oberfläche 14 so erhöht, dass eine Oberflächenkonzentration der P-Typ-Fremdmaterialien oder der Dotierungen vom P-Typ etwa 5,5 × 1017 Atome/cm3 beträgt. Es ist zu beachten, dass die Oberfläche 14 als in einer Tiefe von Null Mikrometern angegeben ist. Der Veranschaulichung wegen veranschaulicht das Bezugszeichen 475 die Oberflächenkonzentration von P-Typ-Fremdmaterialien nach der Bildung der dotierten Bereiche 32A und 32B. Das Bezugszeichen 476 veranschaulicht die Oberflächenkonzentration von P-Typ-Fremdmaterialien nach der Bildung von verstärkten dotierten Bereichen 82A-82D. Das Bezugszeichen 478 veranschaulicht die Konzentration von P-Typ-Fremdmaterial in der Tiefe, in der die verstärkten dotierten Bereiche 82A-82D enden und das Bezugszeichen 480 veranschaulicht die Tiefe, in der die dotierten Bereiche 32A und 32B enden, d. h. den zwischen den dotierten Bereichen 32A und 32B und dem Halbleitermaterial 12 gebildeten P-N-Übergang. Die Fremdmaterialkonzentration zwischen den durch die Bezugszeichen 480 und 482 angegebenen Tiefen stellt die Fremdmaterialkonzentration der epitaktischen Schicht 20 dar und die durch die Tiefen rechts vom Bezugszeichen 482 angegebene Fremdmaterialkonzentration zeigt die Fremdmaterialkonzentration des Halbleitersubstrats 18. Es ist zu beachten, dass die Fremdmaterialkonzentrationen der epitaktischen Schicht 20 im Wesentlichen konstant sind und die Fremdmaterialkonzentration des Halbleitersubstrats 18 im Wesentlichen konstant ist, wobei die Fremdmaterialkonzentration des Substrats 18 größer ist als die der epitaktischen Schicht 20.
  • 49 ist ein Schaltleistungsdiagramm 486, das den Schaltstrom über der Zeit für Schottky-Vorrichtungen nach den Ausführungsformen der vorliegenden Erfindung darstellt. Was in 49 dargestellt ist, ist das Schaltverhalten einer Schottky-Vorrichtung, das auf eine Sperrspannung, VR, von 30 Volt, eine Vorwärtsspannung, IF, von 1 Ampere und eine Stromänderung, di/dt, von 100 Ampere pro Mikrosekunde abgeschaltet wird. Die Spur 488 zeigt die Schaltleistung einer typischen Schottky-Vorrichtung an. Es ist zu beachten, dass der Strom bei etwa 26 Nanosekunden auf etwa -1,5 Ampere sinkt. Die Spuren 490 und 492 deuten daraufhin, dass der Strom bei etwa 25 Nanosekunden auf etwa -1 Ampere sinkt. Aus dieser Darstellung kann bestimmt werden, dass eine Erhöhung der Konzentration von Fremdmaterial in den Mesastrukturen den Vorwärtsspannungsabfall, VF, einer Schottky-Vorrichtung verbessert, während die Umkehr-Erholungszeit im Wesentlichen unbeeinflusst bleibt. Die Fachleute würden nicht erwarten, dass eine Erhöhung der Konzentration von Fremdmaterial in den Mesastrukturen die Vorwärtsspannung VF der Schottky-Vorrichtung um den Preis einer Erhöhung der Schaltgeschwindigkeit reduzieren würde. Die Spuren 490 und 492 zeigen jedoch, dass die Reduzierung der Vorwärtsspannung VF, die durch Erhöhung der Konzentration des Fremdmaterials nach den Ausführungsformen der vorliegenden Erfindung auftritt, zu dem unerwarteten Ergebnis führt, dass die Schaltgeschwindigkeit geringfügig beeinflusst wird. Es ist zu beachten, dass die Spur 492 den Graben 490 wesentlich überlappen kann, so dass sie als eine einzige Spur erscheinen.
  • 50 ist eine Darstellung 600 der Durchbruchspannung im Vergleich zur Vorwärtsspannung für Schottky-Vorrichtungen, die nach den Ausführungsformen der vorliegenden Erfindung hergestellt wurden. Die Spur 602 veranschaulicht die Durchbruchspannung im Vergleich zur Vorwärtsspannung für Schottky-Vorrichtungen, die nach den Ausführungsformen der vorliegenden Erfindung hergestellt wurden. Die Spur 604 zeigt die Durchbruchspannung im Vergleich zur Vorwärtsspannung für Schottky-Vorrichtungen an, bei denen die Mesastrukturen eine einzige Dotierung mit Fremdmaterialien erhalten haben. Die Spur 606 veranschaulicht die Durchbruchspannung im Vergleich zur Vorwärtsspannung für Schottky-Vorrichtungen nach dem Stand der Technik. Die Darstellung 600 veranschaulicht, dass die Durchbruchspannung einer Schottky-Vorrichtung bei einer bestimmten Vorwärtsspannung für Schottky-Vorrichtungen, die nach den Ausführungsformen der vorliegenden Erfindung hergestellt werden, größer ist.
  • 51 ist eine Schnittansicht eines Halbleiterbauelements 620 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Die Beschreibung des Halbleiterbauelements 620 und seiner Herstellung geht aus 6 hervor. Ein Deckenimplantat aus einem Fremdmaterial in Halbleitermaterial 12 wird durchgeführt und Gräben 50A-50H gebildet, um dotierte Bereiche 82D, 82C, 821 , 822 , 823 , 824 und 825 in Mesastrukturen 33A, 33B, 35A, 35B, 35C, 35D und 35E zu bilden. Die Mesastrukturen 33A, 33B, 35A, 35B, 35C, 35D und 35E können mit einem Fremdmaterial der P-Typ-Leitfähigkeit dotiert werden, indem beispielsweise Bor in Halbleitermaterial 12 implantiert wird. Das Bor kann in einer Dosis von etwa 1×1012 Ionen pro Quadratzentimeter (Ionen/cm2) bis etwa 1×1014 Ionen/cm2, einer Implantatenergie von etwa 8e-15 Joule (J) bis etwa 5e-14 J (etwa 50 Kiloelektronenvolt (keV) bis etwa 300 keV) und einem Implantatwinkel von etwa 0 Grad bis etwa 45 Grad implantiert werden. Als Beispiel beträgt die Implantatdosis etwa 1,5×1013 Ionen/cm2, die Implantatenergie etwa 2e-14 J (etwa 100 keV) und der Implantatwinkel etwa 7 Grad.
  • Die dotierten Bereiche 32A und 32B erstrecken sich von der Oberfläche 14 in das Halbleitermaterial 12 über einen Abstand, der größer ist als der Abstand, über den sich die dotierten Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 in das Halbleitermaterial 12 erstrecken. Somit werden die dotierten Bereiche 32A und 82D in der Mesastruktur 33A und die dotierten Bereiche 32B und 82C in der Mesastruktur 33B so gebildet, dass die Mesastrukturen 33A und 33B Multikonzentrationsverunreinigungsprofile aufweisen. Die Multikonzentrationsverunreinigungsprofile können als Fremdmaterialprofile mit mehreren Konzentrationen bezeichnet werden. In einer Ausführungsform werden innerhalb der Unterabschnitten der Mesastrukturen 33A und 33B dotierte Bereiche 82D und 82C gebildet, in denen jeweils dotierte Bereiche 32A und 32B gebildet werden.
  • Nach einer weiteren Ausführungsform sind die Multikonzentrationsverunreinigungsprofile gestufte Dotierungsprofile. Es ist zu beachten, dass einige der dotierten Bereiche 32A und 32B beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 32A und 32B mit einer Diffusionstechnik gebildet werden können. Ebenso können einige der dotierten Bereiche 82D und 82C beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 82D und 82C mit einer Diffusionstechnik gebildet werden. Alternativ können die Dotierungskonzentrationen der dotierten Bereiche 32A und 32B gleich oder verschieden voneinander sein und die Dotierungskonzentrationen der dotierten Bereiche 82D und 82C können gleich oder verschieden voneinander sein.
  • Das Implantat kann mit einem RTA-Schritt aktiviert und diffundiert werden, der beispielsweise in einer Stickstoffumgebung bei einer Temperatur von etwa 850 °C bis etwa 1.100 °C für eine Zeitspanne von etwa 30 Sekunden bis etwa 2 Minuten durchgeführt wird. Nach einer Ausführungsform kann die Glühtemperatur etwa 1.000 °C und die Glühzeit etwa 45 Sekunden betragen. Die Technik zum Bilden von verstärkten dotierten Bereichen 82C und 82D und dotierten Bereichen 821 , 822 , 823 , 824 und 825 ist nicht auf eine Implantationstechnik beschränkt. Alternativ können verstärkte dotierte Bereiche 82C und 82D und dotierte Bereiche 821 , 822 , 823 , 824 und 825 durch Abscheidungs- und Diffusionstechniken gebildet werden. Obwohl dotierte Bereiche als nach der Bildung von Gräben 50A-50H gebildet beschrieben werden, ist dies keine Einschränkung der vorliegenden Erfindung. So können beispielsweise verstärkte dotierte Bereiche 82C und 82D und dotierte Bereiche 821 , 822 , 823 , 824 und 825 vor der Bildung von Gräben 50A-50H oder vor oder nach der Bildung von dotierten Bereichen 32A und 32B gebildet werden.
  • Unter Bezugnahme nun auf 52 wird die Streuoxidschicht 69 entfernt, um die Oberfläche 14 freizulegen. Die freiliegenden Abschnitte der dotierten Bereiche 32A und 32B, die verstärkten dotierten Bereiche 82C und 82D und die dotierten Bereiche 821 , 822 , 823 , 824 und 825 , die freiliegenden Abschnitte des Polysilizium-Füllmaterials 64A-64H und die freiliegenden Abschnitte der dielektrischen Schichten 54A-54H werden mit einem HF-Nassätzverfahren gereinigt, um eventuell vorhandenes natives Oxid zu entfernen.
  • Eine Schicht aus Photoresist ist über den Mesastrukturen 33A, 33B und 35A-35F strukturiert, um eine Maskierungsstruktur 625 mit Maskierungselementen 624 und Öffnungen 626 zu bilden, die dotierte Bereiche 821 , 822 , 823 , 824 und 825 freilegen. Die Maskierungsstruktur 625 kann als Maske oder Ätzmaske bezeichnet werden.
  • Unter Bezugnahme auf 53 werden die dotierten Bereiche 821 , 822 , 823 , 824 und 825 beispielsweise mit Hilfe einer reaktiven Ionenätzung (RIE) entfernt. Die Maskierungselemente 624 werden entfernt.
  • Bezogen auf 54 wird ein Sperrmetall-Abscheidungsprozess durchgeführt, bei dem ein Sperrmetall auf den dielektrischen Schichten 54A-54H, dem Polysilizium-Füllmaterial 64A-64H, den dotierten Bereichen 32A und 32B, den verstärkten dotierten Bereichen 82C und 82D und Teilen der Oberfläche 14 abgeschieden wird. Nach einer Ausführungsform beinhaltet das Sperrmetall eine Nickel-Platin-Metalllegierung mit einer Dicke im Bereich von etwa 100 Å bis etwa 2.000 Å. So weist beispielsweise die Nickel-Platin-Metalllegierung eine Dicke von etwa 700 Å auf. Die Nickel-Platin-Metalllegierung wird einer schnellen thermischen Behandlung in einer Stickstoffumgebung bei einer Temperatur von etwa 300 °C bis etwa 700 °C für eine Zeitspanne von etwa 15 Sekunden bis etwa 120 Sekunden unterzogen. Durch die Wärmebehandlung reagiert die Nickel-Platin-Metalllegierung mit dem Silizium zu Nickel-Platin-Silizid in allen Bereichen, in denen die Nickel-Platin-Metalllegierung mit Silizium oder Polysilizium in Kontakt steht. So werden Nickel-Platinsilizid-Schichten 88 aus Polysilizium-Füllmaterial 50A-50H, Nickel-Platinsilizid-Schichten 90 aus verstärkten dotierten Bereichen 82C und 82D und Nickel-Platinsilizid-Schichten 92 aus den belichteten Abschnitten des Halbleitermaterials 12 gebildet. Die nicht reagierte Nickel-Platin-Metalllegierung wird z. B. mit einem heißen SPM-Entfernungsverfahren entfernt. Die heiße SPM-Entfernungslösung kann aus Schwefelsäure und Wasserstoffperoxid bestehen. Es ist zu beachten, dass das Sperrmetall nicht auf Nickel-Platin-Legierungen beschränkt ist. Weitere geeignete Materialien für die Sperrmetallschichten sind Titannitrid, Titan, Wolfram, Platin, Aluminiumkupfer oder dergleichen. Darüber hinaus ist die Anzahl der das Sperrmetall bildenden Metallschichten nicht auf eine einzige Metallschicht beschränkt, sondern kann aus einer, zwei, drei oder mehreren Metallschichten bestehen.
  • Eine Metallschicht 94 wird in Kontakt mit der oder den Sperrmetallschichten gebildet. Geeignete Materialien für die Metallschicht 94 sind Aluminium, Nickel, Silber oder dergleichen. Die Silizidschichten 88, 90 und 92, die Sperrmetallschichten und die Metallschicht 94 bilden eine Anode oder einen Anodenkontakt 96 der Schottky-Vorrichtung 620 und können auch als Schottky-Metallisierungssystem oder Schottky-Kontakt bezeichnet werden. Ein Leiter 98 ist in Kontakt mit der Oberfläche 16 ausgebildet und dient als Kathode oder Kathodenkontakt für die Schottky-Vorrichtung 10 und kann als Kathodenmetallisierungssystem bezeichnet werden. Geeignete Metallisierungssysteme für den Leiter 98 beinhalten eine Goldlegierung, Titan-Nickel-Gold, Titan-Nickel-Silber oder dergleichen. Es ist zu beachten, dass sich das Metall der Abschnitte des Metallisierungssystems in Kontakt mit Mesastrukturen, die Multikonzentrationsdotierungsprofile beinhalten, d. h. die Mesastrukturen 33A und 33B, von dem Metall der Abschnitte des Metallisierungssystems unterscheiden können, die Mesastrukturen kontaktieren, in denen die Multikonzentrationsdotierungsprofile fehlen, z. B. die Mesastrukturen 35A-35E. Somit bilden die Silizidschichten 88 in Kombination mit Abschnitten der Metallschicht 94 ohmsche Kontaktabschnitte zum elektrisch leitfähigen Material 64A-64H in Gräben 50A-50H, wobei das elektrisch leitfähige Material 64A-64H ein Polysilizium-Füllmaterial sein kann; Silizidschichten 90 in Kombination mit Abschnitten der Metallschicht 94 bilden Kontakte zu Sätzen von dotiertem Bereich 32A und verstärktem dotiertem Bereich 82D und von dotiertem Bereich 32B und verstärktem dotiertem Bereich 82C, die sich zwischen einem ohmschen Kontakt und herkömmlichen Schottky-Kontakten befinden; und Silizidschichten 92 bilden in Kombination mit Teilen der Metallschicht 94 konventionelle Schottky-Kontakte zu Mesastrukturen 35A-35E. Es ist zu beachten, dass ein Kontakt, der aus einem Sperrmetall wie Metall 92 und einer leicht dotierten epitaktischen Schicht, z. B. mit einer Dotierungskonzentration von etwa 1015/cm3, gebildet wird, einen konventionellen Schottky-Kontakt bildet und ein Kontakt, der aus einem Metall wie Metall 88 und einem hoch dotierten Halbleitermaterial gebildet wird, z. B. mit einer Dotierungskonzentration von etwa 1019/cm3, wie beispielsweise einem Halbleitermaterial 64 vom N-Typ, einen konventionellen ohmschen Kontakt bildet.
  • 55 ist eine Schnittansicht eines Halbleiterbauelements 650 nach einer weiteren Ausführungsform der vorliegenden Erfindung. Die Beschreibung des Halbleiterbauelements 650 und seiner Herstellung geht aus 6 hervor. Ein Deckenimplantat aus einem Fremdmaterial in Halbleitermaterial 12 wird durchgeführt und Gräben 50A-50H gebildet, um dotierte Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 in Mesastrukturen 33B, 33A, 35A, 35B, 35C, 35D und 35E zu bilden. Die Mesastrukturen 33A, 33B, 35A, 35B, 35C, 35D und 35E können mit einem Fremdmaterial der P-Typ-Leitfähigkeit dotiert werden, indem beispielsweise Bor in Halbleitermaterial 12 implantiert wird. Das Bor kann in einer Dosis von etwa 1×1012 Ionen/cm2 bis etwa 1×1014 Ionen/cm2, einer Implantatenergie von etwa 8e-15 Joule (J) bis etwa 5e-14 J (etwa 50 Kiloelektronenvolt (keV) bis etwa 300 keV) und einem Implantatwinkel von etwa 0 Grad bis etwa 45 Grad implantiert werden. Als Beispiel beträgt die Implantatdosis etwa 1,5×1013 Ionen/cm2, die Implantatenergie etwa 2e-14 J (etwa 100 keV) und der Implantatwinkel etwa 7 Grad.
  • Die dotierten Bereiche 32A und 32B erstrecken sich von der Oberfläche 14 in das Halbleitermaterial 12 über eine Entfernung, die größer ist als die Entfernung, über die sich die dotierten Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 in die Mesastrukturen 33B, 33C, 35A, 35B, 35C, 35D und 35E jeweils in das Halbleitermaterial 12 erstrecken. Somit werden die dotierten Bereiche 32A und 82D in der Mesastruktur 33A und die dotierten Bereiche 32B und 82C in der Mesastruktur 33B gebildet, so dass die Mesastrukturen 33A und 33B Multikonzentrationsverunreinigungsprofile aufweisen. Die Multikonzentrationsverunreinigungsprofile können als Fremdmaterialprofile mit mehreren Konzentrationen bezeichnet werden. In einer Ausführungsform werden innerhalb der Unterabschnitten der Mesastrukturen 33A und 33B dotierte Bereiche 82D und 82C gebildet, in denen jeweils dotierte Bereiche 32A und 32B gebildet werden.
  • Nach einer weiteren Ausführungsform sind die Multikonzentrationsverunreinigungsprofile gestufte Dotierungsprofile. Es ist zu beachten, dass einige der dotierten Bereiche 32A und 32B beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 32A und 32B mit einer Diffusionstechnik gebildet werden können. Ebenso können einige der dotierten Bereiche 82C und 82D beispielsweise mit einer Implantattechnik und andere dotierte Bereiche der dotierten Bereiche 82C und 82D mit einer Diffusionstechnik gebildet werden. Die Dotierungskonzentrationen der dotierten Bereiche 32A und 32B können gleich oder unterschiedlich sein und die Dotierungskonzentrationen der dotierten Bereiche 82D und 82C können gleich oder unterschiedlich sein.
  • Das Implantat kann mit einem RTA-Schritt aktiviert und diffundiert werden, der beispielsweise in einer Stickstoffumgebung bei einer Temperatur von etwa 850 °C bis etwa 1.100 °C für eine Zeitspanne von etwa 30 Sekunden bis etwa 2 Minuten durchgeführt wird. Nach einer Ausführungsform kann die Glühtemperatur etwa 1.000 °C und die Glühzeit etwa 45 Sekunden betragen. Die Technik zur Bildung der Dotierungsbereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 ist nicht auf eine Implantationstechnik beschränkt. Alternativ können verstärkte dotierte Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 durch Abscheidungs- und Diffusionstechniken gebildet werden. Obwohl die dotierten Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 als nach der Bildung von Gräben 50A-50H gebildet beschrieben werden, ist dies keine Einschränkung der vorliegenden Erfindung. So können beispielsweise die dotierten Bereiche 82C, 82D, 821 , 822 , 823 , 824 und 825 vor der Bildung von Gräben 50A-50H oder vor oder nach der Bildung von dotierten Bereichen 32A und 32B gebildet werden.
  • Immer noch bezogen auf 55, wird die Streuoxidschicht 69 entfernt, um die Oberfläche 14 freizulegen, die freiliegenden Abschnitte der dotierten Bereiche 32A und 32B, die verstärkten dotierten Bereiche 82C und 82D, die dotierten Bereiche 821 , 822 , 823 , 824 und 825 , die freiliegenden Abschnitte des Polysilizium-Füllmaterials 64A-64H und die freiliegenden Abschnitte der dielektrischen Schichten 54A-54H, die mit Hilfe einer HF-Nassätzverfahren gereinigt werden, um eventuell vorhandenes natives Oxid zu entfernen.
  • Eine Schicht aus Photoresist ist über den Mesastrukturen 33A, 33B und 35A-35F strukturiert, um eine Maskierungsstruktur 653 mit Maskierungselementen 652 und Öffnungen 654 zu bilden, die dotierte Bereiche 821 , 822 , 823 , 824 und 825 freilegen. Die Maskierungsstruktur 653 kann als Maske oder Ätzmaske bezeichnet werden.
  • Unter Bezugnahme auf 56 werden Zentralabschnitte von dotierten Bereichen 821 , 822 , 823 , 824 und 825 unter Verwendung eines reaktiven Ionenätzers (RIE), der Öffnungen 656 bildet und Abschnitte des dotierten Bereichs 821 entlang der Gräben 50B und 50C, Abschnitte des dotierten Bereichs 822 entlang der Gräben 50C und 50D, Abschnitte des dotierten Bereichs 823 entlang der Gräben 50D und 50E, Abschnitte des dotierten Bereichs 824 entlang der Gräben 50E und 50F und Abschnitte des dotierten Bereichs 825 entlang der Gräben 50F und 50G hinterlässt. Die Öffnungen 656 legen Abschnitte des Halbleitermaterials 12 in den Mesastrukturen 35A-35E frei. Die Maskierungselemente 652 werden entfernt.
  • Bezogen auf 57 wird ein Sperrmetall-Abscheidungsprozess durchgeführt, bei dem ein Sperrmetall auf den dielektrischen Schichten 54A-54H, dem Polysilizium-Füllmaterial 64A-64H, den dotierten Bereichen 32A und 32B, den Abschnitten des dotierten Bereichs 821 entlang der Gräben 50B und 50C, den Abschnitten des dotierten Bereichs 822 entlang der Gräben 50C und 50D, den Abschnitten des dotierten Bereichs 823 entlang der Gräben 50D und 50E, den Abschnitten des dotierten Bereichs 824 entlang der Gräben 50E und 50F und den Abschnitten des dotierten Bereichs 825 entlang der Gräben 50F und 50G, und den freiliegenden Abschnitten des Halbleitermaterials 12 abgeschieden wird. Nach einer Ausführungsform beinhaltet das Sperrmetall eine Nickel-Platin-Metalllegierung mit einer Dicke im Bereich von etwa 100 Å bis etwa 2.000 Å. So weist beispielsweise die Nickel-Platin-Metalllegierung eine Dicke von etwa 700 Å auf. Die Nickel-Platin-Metalllegierung wird einer schnellen thermischen Behandlung in einer Stickstoffumgebung bei einer Temperatur von etwa 300 °C bis etwa 700 °C für eine Zeitspanne von etwa 15 Sekunden bis etwa 120 Sekunden unterzogen. Durch die Wärmebehandlung reagiert die Nickel-Platin-Metalllegierung mit dem Silizium zu Nickel-Platin-Silizid in allen Bereichen, in denen die Nickel-Platin-Metalllegierung mit Silizium oder Polysilizium in Kontakt steht. So werden Nickel-Platinsilizid-Schichten 88 aus Polysilizium-Füllmaterial 50A-50H, Nickel-Platinsilizid-Schichten 90 aus verstärkten dotierten Bereichen 82D und 82C und Nickel-Platinsilizid-Schichten 92 aus den freiliegenden Abschnitten des Halbleitermaterials 12 und den dotierten Bereichen 821 , 822 , 823 , 824 und 825 gebildet. Die nicht reagierte Nickel-Platin-Metalllegierung wird z. B. mit einem heißen SPM-Entfernungsverfahren entfernt. Die heiße SPM-Entfernungslösung kann aus Schwefelsäure und Wasserstoffperoxid bestehen. Es ist zu beachten, dass das Sperrmetall nicht auf Nickel-Platin-Legierungen beschränkt ist. Weitere geeignete Materialien für die Sperrmetallschichten sind Titannitrid, Titan, Wolfram, Platin, Aluminiumkupfer oder dergleichen. Darüber hinaus ist die Anzahl der das Sperrmetall bildenden Metallschichten nicht auf eine einzige Metallschicht beschränkt, sondern kann aus einer, zwei, drei oder mehreren Metallschichten bestehen.
  • Eine Metallschicht 94 wird in Kontakt mit der oder den Sperrmetallschichten gebildet. Geeignete Materialien für die Metallschicht 94 sind Aluminium, Nickel, Silber oder dergleichen. Die Silizidschichten 88, 90 und 92, die Sperrmetallschichten und die Metallschicht 94 bilden eine Anode oder einen Anodenkontakt 96 der Schottky-Vorrichtung 650 und können auch als Schottky-Metallisierungssystem oder Schottky-Kontakt bezeichnet werden. Ein Leiter 98 ist in Kontakt mit der Oberfläche 16 ausgebildet und dient als Kathode oder Kathodenkontakt für die Schottky-Vorrichtung 650 und kann als Kathodenmetallisierungssystem bezeichnet werden. Geeignete Metallisierungssysteme für den Leiter 98 beinhalten eine Goldlegierung, Titan-Nickel-Gold, Titan-Nickel-Silber oder dergleichen. Es ist zu beachten, dass sich das Metall der Abschnitte des Metallisierungssystems in Kontakt mit Mesastrukturen, die Multikonzentrationsdotierungsprofile beinhalten, d. h. die Mesastrukturen 33A und 33B, von dem Metall der Abschnitte des Metallisierungssystems unterscheiden können, die Mesastrukturen kontaktieren, in denen die Multikonzentrationsdotierungsprofile fehlen, z. B. die Mesastrukturen 35A-35E. Somit bilden die Silizidschichten 88 in Kombination mit Abschnitten der Metallschicht 94 ohmsche Kontaktabschnitte zum elektrisch leitfähigen Material 64A-64H in Gräben 50A-50H, wobei das elektrisch leitfähige Material 64A-64H ein Polysilizium-Füllmaterial sein kann; Silizidschichten 90 in Kombination mit Abschnitten der Metallschicht 94 bilden Kontakte zu Sätzen von dotiertem Bereich 32A und verstärktem dotiertem Bereich 82A und von dotiertem Bereich 32B und verstärktem dotiertem Bereich 82B, die sich zwischen einem ohmschen Kontakt und herkömmlichen Schottky-Kontakten befinden; und Silizidschichten 92 bilden in Kombination mit Teilen der Metallschicht 94 konventionelle Schottky-Kontakte zu Mesastrukturen 35A-35E. Es ist zu beachten, dass ein Kontakt, der aus einem Sperrmetall wie Metall 92 und einer leicht dotierten epitaktischen Schicht, z. B. mit einer Dotierungskonzentration von etwa 1015/cm3, gebildet wird, einen konventionellen Schottky-Kontakt bildet und ein Kontakt, der aus einem Metall wie Metall 88 und einem hoch dotierten Halbleitermaterial gebildet wird, z. B. mit einer Dotierungskonzentration von etwa 1019/cm3, wie beispielsweise einem Halbleitermaterial 64 vom N-Typ, einen konventionellen ohmschen Kontakt bildet.
  • Inzwischen sollte klar sein, dass ein Halbleiterbauelement, wie z. B. eine Schottky-Vorrichtung, und Verfahren zur Herstellung des Halbleiterbauelements bereitgestellt wurden. Die Herstellung von Schottky-Vorrichtungen nach den Ausführungsformen der vorliegenden Erfindung senkt die Vorwärtsspannung, senkt den Ableitstrom, der sich aus einem „pinch-off‟-Verhalten der Gräben-MOS-Bereiche ergibt, und erhöht die Durchbruchspannung der Schottky-Vorrichtungen. Die elektrischen Eigenschaften können weiter optimiert werden, indem die dotierten Bereiche mit den Multikonzentrationsverunreinigungsprofilen, d. h. mit dotierten Bereichen 32A und 32B und dotierten Bereichen 82A-82D, in einer oder mehreren Mesastrukturen gebildet werden. So kann beispielsweise ein dotierter Bereich, wie beispielsweise ein Satz von dotierten Bereichen 32A und 82A, in einer Mesastruktur gebildet werden. Alternativ kann ein Satz von dotierten Bereichen, wie beispielsweise die dotierten Bereiche 32A und 82A, in einer Mesastruktur gebildet werden, ein Satz von dotierten Bereichen, wie beispielsweise die dotierten Bereiche 32B und 82B, kann in einer anderen Mesastruktur gebildet werden und noch ein weiterer Satz von dotierten Bereichen, wie beispielsweise die dotierten Bereiche 32B und 82C, kann in einer weiteren Mesastruktur gebildet werden, usw. Die Anzahl der Mesastrukturen mit dotierten Bereichen mit Multikonzentrationsfremdmaterialprofilen ist keine Einschränkung der vorliegenden Erfindung, d. h. es können eine, zwei, drei oder mehrere Mesastrukturen vorhanden sein, die dotierte Bereiche mit Multikonzentrationsfremdmaterialprofilen aufweisen.
  • Die Bildung von dotierten Bereichen wie den dotierten Bereichen 32A und 32B und verstärkten dotierten Bereichen wie den Bereichen 82A-82D reduziert die Vorwärtsspannung, VF, einer Schottky-Vorrichtung, da sie Minoritätsträger bei hohen Stromstärken injizieren und die Leitfähigkeit der epitaktischen Schicht modulieren. Der Betrag der Leitfähigkeitsmodulation und der Betrag der Verbesserung der Vorwärtsspannung kann durch die Dosis und Frequenz von Mesastrukturen mit den dotierten Bereichen, d. h. den dotierten Bereichen 32A, 32G und 82A-82D gesteuert werden. Ein weiterer Vorteil ist, dass die Durchbruchspannung der Schottky-Vorrichtungen mit minimalem Einfluss auf die Vorwärtsspannung verbessert werden kann und umgekehrt.
  • Nach einem Aspekt ist eine Schottky-Vorrichtung vorgesehen, das ein Halbleitermaterial eines ersten Leitfähigkeitstyps mit einer ersten und zweiten Hauptfläche umfasst. Ein Hohlraum erstreckt sich von der ersten Hauptfläche in das Halbleitermaterial und weist Seitenwände und einen Boden auf. Eine Mesastruktur ist angrenzend an den Hohlraum, wobei die Mesastruktur eine Seitenwand aufweist. Ein erster dotierter Bereich eines zweiten Leitfähigkeitstyps und eine zweite Konzentration erstrecken sich von der Mesa-Oberfläche in einen ersten Abschnitt der ersten Mesastruktur. Ein erster Kontakt ist in Kontakt mit dem ersten dotierten Bereich.
  • Nach einem weiteren Aspekt weist die erste Mesastruktur eine geometrische Form auf.
  • Nach einem weiteren Aspekt ist die geometrische Form ein Sechseck.
  • Nach einem weiteren Aspekt beinhaltet die Schottky-Vorrichtung weiterhin eine zweite Mesastruktur, eine dritte Mesastruktur, eine vierte Mesastruktur und eine fünfte Mesastruktur, wobei die zweite Mesastruktur, die dritte Mesastruktur und die vierte Mesastruktur zwischen der ersten Mesastruktur und der fünften Mesastruktur liegen.
  • Nach einem weiteren Aspekt beinhaltet die Schottky-Vorrichtung weiterhin einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps und eine dritte Konzentration, die sich von der Mesa-Oberfläche der fünften Mesastruktur in einen ersten Abschnitt der fünften Mesastruktur erstreckt.
  • Nach einer weiteren Ausführungsform beinhaltet die Schottky-Vorrichtung ferner einen dritten dotierten Bereich des zweiten Leitfähigkeitstyps und eine vierte Konzentration, die sich von der Mesa-Oberfläche der ersten Mesastruktur in den ersten dotierten Bereich des zweiten Leitfähigkeitstyps erstreckt.
  • Nach einer weiteren Ausführungsform, wobei sich der erste dotierte Bereich der Schottky-Vorrichtung in das Halbleitermaterial bis zu einer Tiefe erstreckt, die unterhalb des Bodens des Hohlraums liegt.
  • Nach einer weiteren Ausführungsform, wobei die Schottky-Vorrichtung ferner einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps beinhaltet, der sich von der Mesa-Oberfläche der ersten Mesastruktur in den ersten dotierten Bereich des zweiten Leitfähigkeitstyps erstreckt, wobei der zweite dotierte Bereich ein fragmentierter dotierter Bereich ist.
  • Nach einem weiteren Aspekt, wobei der erste Kontakt der Schottky-Vorrichtung in Kontakt mit der zweiten Mesastruktur steht.
  • Nach einem weiteren Aspekt, wobei die Schottky-Vorrichtung ferner einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps beinhaltet, der sich von der Mesa-Oberfläche einer zweiten Mesastruktur in die zweite Mesastruktur erstreckt, wobei der zweite dotierte Bereich ein fragmentierter dotierter Bereich ist.
  • Nach einem weiteren Aspekt, wobei die Schottky-Vorrichtung ferner ein dielektrisches Material angrenzend an die Vielzahl von Mesastrukturen und ein elektrisch leitfähiges Material auf dem dielektrischen Material angrenzend an die Vielzahl von Mesastrukturen beinhaltet.
  • Nach einem weiteren Aspekt umfasst eine Schottky-Vorrichtung ein Halbleitermaterial eines ersten Leitfähigkeitstyps mit ersten und zweiten Oberflächen und einer ersten Konzentration und einer Vielzahl von Gräben, die sich von der ersten Oberfläche in das Halbleitermaterial erstrecken, worin ein erster Satz der Vielzahl von Gräben in einer geometrischen Konfiguration konfiguriert ist. Ein dielektrisches Material befindet sich in der Vielzahl von Gräben und ein elektrisch leitfähiges Material befindet sich auf dem dielektrischen Material in der Vielzahl von Gräben. Ein erster dotierter Bereich eines zweiten Leitfähigkeitstyps liegt innerhalb der geometrischen Konfiguration, worin der erste dotierte Bereich eine erste Konzentration aufweist. Ein erster Kontakt ist in Kontakt mit dem ersten dotierten Bereich.
  • Nach einem weiteren Aspekt ist die geometrische Konfiguration ein Sechseck.
  • Nach einem weiteren Aspekt beinhaltet die Schottky-Vorrichtung ferner einen ersten zentralen Graben innerhalb der geometrischen Konfiguration, wobei der erste zentrale Graben einen Boden und Seitenwände aufweist, wobei das dielektrische Material über dem Boden und den Seitenwänden liegt und das elektrisch leitfähige Material über dem dielektrischen Material liegt.
  • Nach einem weiteren Aspekt beinhaltet die Schottky-Vorrichtung ferner einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps und eine zweite Konzentration, die sich in den ersten dotierten Bereich erstreckt, worin die zweite Konzentration größer als die erste Konzentration ist.
  • Nach einem weiteren Aspekt beinhaltet die Schottky-Vorrichtung weiterhin einen zweiten Satz der Vielzahl von Gräben, die in der geometrischen Konfiguration konfiguriert sind, und ein zweiter dotierter Bereich des zweiten Leitfähigkeitstyps liegt innerhalb der geometrischen Konfiguration des zweiten Satzes der Vielzahl von Gräben.
  • Nach einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleitermaterials das Bereitstellen eines Halbleitermaterials eines ersten Leitfähigkeitstyps mit einer ersten und zweiten Hauptoberfläche. Mindestens erste, zweite und dritte Gräben sind in dem Halbleitermaterial ausgebildet, wobei ein erster Abschnitt des Halbleitermaterials zwischen den ersten und zweiten Gräben und ein zweiter Abschnitt des Halbleitermaterials zwischen den zweiten und dritten Gräben liegt. Ein erstes dielektrisches Material wird in dem ersten Graben gebildet, ein zweites dielektrisches Material wird in dem zweiten Graben gebildet, und ein drittes dielektrisches Material wird in dem dritten Graben gebildet. Ein erstes Polysilizium wird über dem ersten dielektrischen Material in dem ersten Graben gebildet, ein zweites Polysilizium wird über dem zweiten dielektrischen Material in dem zweiten Graben gebildet, und ein drittes Polysilizium wird über dem dritten dielektrischen Material in dem dritten Graben gebildet. Ein erster dotierter Bereich eines zweiten Leitfähigkeitstyps wird in einem ersten Abschnitt des Halbleitermaterials gebildet, wobei der erste Abschnitt des Halbleitermaterials zwischen dem ersten Graben und dem zweiten Graben liegt. Eine Deckendotierung des ersten Abschnitts des Halbleitermaterials und eines zweiten Abschnitts des Halbleitermaterials erfolgt mit einem Fremdmaterial des zweiten Leitfähigkeitstyps, wobei sich der zweite Abschnitt des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben befindet, um einen mit mehreren Konzentrationen dotierten Bereich aus dem ersten Abschnitt des Halbleitermaterials zu bilden. Mindestens ein Teil des Halbleitermaterials, der sich zwischen dem zweiten Graben und dem dritten Graben befindet, wird entfernt, wobei das Entfernen des mindestens einen Teils des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben einen Teil des Fremdmaterials vom zweiten Leitfähigkeitstyp entfernt, der sich zwischen dem zweiten Graben und dem dritten Graben befindet. Eine erste Silizidschicht wird aus dem ersten mit mehreren Konzentrationen dotierten Bereich gebildet, der sich zwischen dem ersten Graben und dem zweiten Graben befindet. Aus dem Abschnitt des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben wird eine zweite Silizidschicht gebildet. Aus dem ersten Polysilizium im ersten Graben wird eine dritte Silizidschicht gebildet. Eine erste elektrisch leitfähige Schicht wird über der ersten Silizidschicht, der zweiten Silizidschicht und der dritten Silizidschicht gebildet, wobei die erste elektrisch leitfähige Schicht einen ersten Abschnitt aufweist, der die erste Silizidschicht kontaktiert, einen zweiten Abschnitt, der die zweite Silizidschicht kontaktiert, und einen dritten Abschnitt, der die dritte Silizidschicht kontaktiert. Die erste Silizidschicht und der erste Abschnitt der ersten elektrisch leitfähigen Schicht bilden einen ersten Multikonzentrationskontaktabschnitt, der elektrische Eigenschaften zwischen einem konventionellen Schottky-Kontakt und einem konventionellen ohmschen Kontakt aufweist, ohne ein herkömmlicher Schottky-Kontakt oder ein herkömmlicher ohmscher Kontakt zu sein, der zweite Abschnitt der ersten elektrisch leitfähigen Schicht und die zweite Silizidschicht bilden einen Schottky-Kontakt, und der dritte Abschnitt der elektrisch leitfähigen Schicht bildet einen ersten ohmschen Kontaktabschnitt.
  • Nach einem weiteren Aspekt umfasst das Entfernen des Fremdmaterials in dem zweiten Leitermaterial, das sich zwischen dem zweiten Graben und dem dritten Graben befindet, das Bilden eines ersten Maskierungselements über dem ersten Abschnitt des Halbleitermaterials; Bilden eines zweiten Maskierungselements über dem dritten Graben, wobei der zweite Abschnitt des Halbleitermaterials ungeschützt ist; und das Ätzen des zweiten Abschnitts des Halbleitermaterials, um das Fremdmaterial des zweiten Leitfähigkeitstyps zu entfernen.
  • Nach einem weiteren Aspekt umfasst das Entfernen des Fremdmaterials in dem Halbleitermaterial, das sich zwischen dem zweiten Graben und dem dritten Graben befindet: Bilden eines ersten Maskierungselements über dem ersten Abschnitt des Halbleitermaterials, wobei sich das erste Maskierungselement über einen ersten Bereich des zweiten Abschnitts des Halbleitermaterials erstreckt; Bilden eines zweiten Maskierungselements über dem dritten Graben, wobei sich das zweite Maskierungselement über einen zweiten Bereich des zweiten Abschnitts des Halbleitermaterials erstreckt und einen dritten Bereich des zweiten Abschnitts des Halbleitermaterials ungeschützt lässt; und Ätzen des dritten Abschnitts des Halbleitermaterials, um einen ersten Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps zu entfernen, wobei ein zweiter Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps an eine erste Seitenwand des zweiten Grabens und ein dritter Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps an eine erste Seitenwand des dritten Grabens angrenzt.
  • Obwohl hierin bestimmte bevorzugte Ausführungsformen und Verfahren offenbart wurden, wird sich aus der vorstehenden Offenbarung für die Fachwelt ergeben, dass Abweichungen und Änderungen dieser Ausführungsformen und Verfahren vorgenommen werden können, ohne vom Geist und Umfang der Erfindung abzuweichen. So kann beispielsweise die epitaktische Schicht 20 eine P-Typ-Leitfähigkeit und die dotierten Bereiche 32A, 32B und 82A-82D können eine N-Typ-Leitfähigkeit aufweisen. Es ist vorgesehen, dass die Erfindung nur in dem Umfang beschränkt wird, der durch die beigefügten Ansprüche und die Regeln und Grundsätze des anwendbaren Rechts erforderlich ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 4982260 [0002]
    • US 6078090 [0002]

Claims (10)

  1. Schottky-Vorrichtung, umfassend: ein Halbleitermaterial eines ersten Leitfähigkeitstyps mit ersten und zweiten Oberflächen und einer ersten Konzentration; einen Hohlraum, der sich von der ersten Oberfläche in das Halbleitermaterial erstreckt und eine Seitenwand und einen Boden aufweist; eine erste Mesastruktur angrenzend an den Hohlraum, wobei die erste Mesastruktur eine Seitenwand und eine Mesa-Oberfläche aufweist; einen ersten dotierten Bereich eines zweiten Leitfähigkeitstyps und eine zweite Konzentration, die sich von der Mesa-Oberfläche der ersten Mesastruktur in einen ersten Abschnitt der ersten Mesastruktur erstreckt; und einen ersten Kontakt in Kontakt mit dem ersten dotierten Bereich.
  2. Schottky-Vorrichtung nach Anspruch 1, ferner umfassend: eine zweite Mesastruktur, eine dritte Mesastruktur, eine vierte Mesastruktur und eine fünfte Mesastruktur, die zweite Mesastruktur, die dritte Mesastruktur und die vierte Mesastruktur zwischen der ersten Mesastruktur und der fünften Mesastruktur; einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps und eine dritte Konzentration, die sich von der Mesa-Oberfläche der fünften Mesastruktur in einen ersten Abschnitt der fünften Mesastruktur erstreckt; und einen dritten dotierten Bereich des zweiten Leitfähigkeitstyps und eine vierte Konzentration, der sich von der Mesa-Oberfläche der ersten Mesastruktur in den ersten dotierten Bereich des zweiten Leitfähigkeitstyps erstreckt.
  3. Schottky-Vorrichtung nach Anspruch 1, wobei sich der erste dotierte Bereich in das Halbleitermaterial bis zu einer Tiefe erstreckt, die unterhalb des Bodens des Hohlraums liegt; und ferner einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps beinhaltet, der sich von der Mesa-Oberfläche der ersten Mesastruktur in den ersten dotierten Bereich des zweiten Leitfähigkeitstyps erstreckt, wobei der zweite dotierte Bereich ein fragmentierter dotierter Bereich ist.
  4. Schottky-Vorrichtung nach Anspruch 1, ferner umfassend einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps, der sich von der Mesa-Oberfläche einer zweiten Mesastruktur in die zweite Mesastruktur erstreckt, wobei der zweite dotierte Bereich ein fragmentierter dotierter Bereich ist.
  5. Schottky-Vorrichtung, umfassend: ein Halbleitermaterial eines ersten Leitfähigkeitstyps mit ersten und zweiten Oberflächen und einer ersten Konzentration; eine Vielzahl von Gräben, die sich von der ersten Oberfläche in das Halbleitermaterial erstrecken, worin ein erster Satz der Vielzahl von Gräben in einer geometrischen Konfiguration konfiguriert ist; ein dielektrisches Material in der Vielzahl von Gräben; ein elektrisch leitfähiges Material auf dem dielektrischen Material in der Vielzahl von Gräben; einen ersten dotierten Bereich eines zweiten Leitfähigkeitstyps innerhalb der geometrischen Konfiguration, wobei der erste dotierte Bereich eine erste Konzentration aufweist; und einen ersten Kontakt in Kontakt mit dem ersten dotierten Bereich.
  6. Schottky-Vorrichtung nach Anspruch 5, ferner umfassend: einen ersten zentralen Graben innerhalb der geometrischen Konfiguration, wobei der erste zentrale Graben einen Boden und Seitenwände aufweist, das dielektrische Material über dem Boden und den Seitenwänden und das elektrisch leitfähige Material über dem dielektrischen Material; und einen zweiten dotierten Bereich vom zweiten Leitfähigkeitstyp und eine zweite Konzentration, die sich in den ersten dotierten Bereich erstreckt, wobei die zweite Konzentration größer als die erste Konzentration ist.
  7. Schottky-Vorrichtung nach Anspruch 5, ferner umfassend einen zweiten Satz der Vielzahl von Gräben, die in der geometrischen Konfiguration konfiguriert sind, und einen zweiten dotierten Bereich des zweiten Leitfähigkeitstyps innerhalb der geometrischen Konfiguration des zweiten Satzes der Vielzahl von Gräben.
  8. Verfahren zur Herstellung eines Halbleitermaterials, umfassend: Bereitstellen eines Halbleitermaterials eines ersten Leitfähigkeitstyps mit einer ersten und zweiten Hauptfläche; Bilden von ersten, zweiten und dritten Gräben in dem Halbleitermaterial, wobei ein erster Abschnitt des Halbleitermaterials zwischen den ersten und zweiten Gräben liegt und ein zweiter Abschnitt des Halbleitermaterials zwischen den zweiten und dritten Gräben liegt; Bilden eines ersten dielektrischen Materials in dem ersten Graben, eines zweiten dielektrischen Materials in dem zweiten Graben und eines dritten dielektrischen Materials in dem dritten Graben; Bilden eines ersten Polysiliziums über dem ersten dielektrischen Material in dem ersten Graben, eines zweiten Polysiliziums über dem zweiten dielektrischen Material in dem zweiten Graben und eines dritten Polysiliziums über dem dritten dielektrischen Material in dem dritten Graben; Bilden eines ersten dotierten Bereichs eines zweiten Leitfähigkeitstyps in einem ersten Abschnitt des Halbleitermaterials, wobei der erste Abschnitt des Halbleitermaterials zwischen dem ersten Graben und dem zweiten Graben liegt; Durchführen einer Deckendotierung des ersten Abschnitts des Halbleitermaterials und eines zweiten Abschnitts des Halbleitermaterials mit einem Fremdmaterial des zweiten Leitfähigkeitstyps, wobei der zweite Abschnitt des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben einen ersten mit mehreren Konzentrationen dotierten Bereich aus dem ersten Abschnitt des Halbleitermaterials bildet; Entfernen mindestens eines Teils des Halbleitermaterials, der sich zwischen dem zweiten Graben und dem dritten Graben befindet, wobei das Entfernen des mindestens einen Teils des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben einen Teil des Fremdmaterials des zweiten Leitfähigkeitstyps entfernt, der sich zwischen dem zweiten Graben und dem dritten Graben befindet; Bilden einer ersten Silizidschicht aus dem ersten, mit mehreren Konzentrationen dotierten Bereich, der sich zwischen dem ersten Graben und dem zweiten Graben befindet; Bilden einer zweiten Silizidschicht aus dem Abschnitt des Halbleitermaterials zwischen dem zweiten Graben und dem dritten Graben; Bilden einer dritten Silizidschicht aus dem ersten Polysilizium in dem ersten Graben; und Bilden einer ersten elektrisch leitfähigen Schicht über der ersten Silizidschicht, der zweiten Silizidschicht und der dritten Silizidschicht, wobei die erste elektrisch leitfähige Schicht einen ersten Abschnitt aufweist, der die erste Silizidschicht kontaktiert, einen zweiten Abschnitt, der die zweite Silizidschicht kontaktiert, und einen dritten Abschnitt, der die dritte Silizidschicht kontaktiert, wobei die erste Silizidschicht und der erste Abschnitt der ersten elektrisch leitfähigen Schicht einen ersten Multikonzentrationskontaktabschnitt bilden, der elektrische Eigenschaften zwischen einem konventionellen Schottky-Kontakt und einem konventionellen ohmschen Kontakt aufweist, ohne ein herkömmlicher Schottky-Kontakt oder ein herkömmlicher ohmscher Kontakt zu sein, wobei der zweite Abschnitt der ersten elektrisch leitfähigen Schicht und die zweite Silizidschicht einen Schottky-Kontakt bilden und der dritte Abschnitt der elektrisch leitfähigen Schicht einen ersten ohmschen Kontaktabschnitt bildet.
  9. Verfahren nach Anspruch 8, wobei das Entfernen des Fremdmaterials in dem Halbleitermaterial, das sich zwischen dem zweiten Graben und dem dritten Graben befindet, umfasst: Bilden eines ersten Maskierungselement über dem ersten Abschnitt des Halbleitermaterials; Bilden eines zweiten Maskierungselements über dem dritten Graben, wobei der zweite Abschnitt des Halbleitermaterials ungeschützt ist; und Ätzen des zweiten Abschnitts des Halbleitermaterials, um das Fremdmaterial vom zweiten Leitfähigkeitstyp zu entfernen.
  10. Verfahren nach Anspruch 8, wobei das Entfernen des Fremdmaterials in dem Halbleitermaterial, das sich zwischen dem zweiten Graben und dem dritten Graben befindet, umfasst: Bilden eines ersten Maskierungselements über dem ersten Abschnitt des Halbleitermaterials, wobei sich das erste Maskierungselement über einen ersten Bereich des zweiten Abschnitts des Halbleitermaterials erstreckt; Bilden eines zweiten Maskierungselements über dem dritten Graben, wobei sich das zweite Maskierungselement über einen zweiten Bereich des zweiten Abschnitts des Halbleitermaterials erstreckt und einen dritten Bereich des zweiten Abschnitts des Halbleitermaterials ungeschützt lässt; und Ätzen des dritten Bereichs des Halbleitermaterials, um einen ersten Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps zu entfernen, wobei ein zweiter Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps neben einer ersten Seitenwand des zweiten Grabens und ein dritter Abschnitt des Fremdmaterials des zweiten Leitfähigkeitstyps neben einer ersten Seitenwand des dritten Grabens verbleibt.
DE102019001056.6A 2018-03-13 2019-02-13 Schottky-Vorrichtung und Verfahren zur Herstellung Pending DE102019001056A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/919,475 US10608122B2 (en) 2018-03-13 2018-03-13 Schottky device and method of manufacture
US15/919,475 2018-03-13

Publications (1)

Publication Number Publication Date
DE102019001056A1 true DE102019001056A1 (de) 2019-09-19

Family

ID=67774472

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019001056.6A Pending DE102019001056A1 (de) 2018-03-13 2019-02-13 Schottky-Vorrichtung und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US10608122B2 (de)
CN (1) CN110277456B (de)
DE (1) DE102019001056A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
FR2764117B1 (fr) 1997-05-30 1999-08-13 Sgs Thomson Microelectronics Contact sur une region de type p
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6184563B1 (en) 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US6921932B1 (en) 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
JP5351519B2 (ja) 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
WO2008156070A1 (ja) 2007-06-18 2008-12-24 Rohm Co., Ltd. 半導体装置
US20090309181A1 (en) 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7902075B2 (en) * 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
DE102009028252A1 (de) 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8896084B2 (en) * 2010-02-23 2014-11-25 Yoshitaka Sugawara Semiconductor device
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8551867B2 (en) * 2010-12-30 2013-10-08 Suzhou Silikron Semicoductor Co., Ltd Mesa edge shielding trench Schottky rectifier and method of manufacture thereof
US9685523B2 (en) 2014-12-17 2017-06-20 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US8933506B2 (en) 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9331065B2 (en) * 2011-05-17 2016-05-03 Semiconductor Components Industries, Llc Semiconductor diode and method of manufacture
CN107068733B (zh) * 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
DE102011080258A1 (de) 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode
EP2752875B1 (de) * 2011-08-30 2017-11-29 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement
JP6072799B2 (ja) * 2011-09-09 2017-02-01 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 非注入障壁領域を含む半導体デバイス及びその製造方法
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
DE102012201911B4 (de) 2012-02-09 2022-09-22 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
JP2014103376A (ja) 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP6112600B2 (ja) * 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
CN105556668B (zh) * 2013-08-26 2017-09-01 丰田自动车株式会社 半导体装置
US9716151B2 (en) * 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
CN204011440U (zh) * 2013-09-24 2014-12-10 半导体元件工业有限责任公司 肖特基器件
US20160254357A1 (en) * 2013-10-24 2016-09-01 Rohm Co., Ltd. Semiconductor device and semiconductor package
US9263598B2 (en) * 2014-02-14 2016-02-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture
US9478426B2 (en) * 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP6432305B2 (ja) * 2014-11-21 2018-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9716187B2 (en) * 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) * 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
JP6588774B2 (ja) * 2015-09-02 2019-10-09 株式会社東芝 半導体装置
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
US10714571B2 (en) * 2016-07-20 2020-07-14 Mitsubishi Electric Corporation Silicon carbide semiconductor device having halogen field limiting ring regions and method of manufacturing same
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
KR20180114685A (ko) * 2017-04-11 2018-10-19 삼성전자주식회사 쇼트키 다이오드 및 이를 포함하는 집적 회로
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10439075B1 (en) * 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode

Also Published As

Publication number Publication date
CN110277456B (zh) 2023-05-26
US20190288125A1 (en) 2019-09-19
US10700219B1 (en) 2020-06-30
US20200185543A1 (en) 2020-06-11
CN110277456A (zh) 2019-09-24
US10608122B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
DE19701189B4 (de) Halbleiterbauteil
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
AT505386A2 (de) Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102015118616B3 (de) Latchup-fester Transistor
DE102014116622B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate
DE102018133433A1 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102016108125A1 (de) Halbleitervorrichtung und Herstellung davon
DE102021114181A1 (de) Halbleitervorrichtung
DE102015116040A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden von Halbleiterbauelementen
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015103510A1 (de) JFET und Verfahren zu dessen Herstellung
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE102019001056A1 (de) Schottky-Vorrichtung und Verfahren zur Herstellung