DE102016108125A1 - Halbleitervorrichtung und Herstellung davon - Google Patents

Halbleitervorrichtung und Herstellung davon Download PDF

Info

Publication number
DE102016108125A1
DE102016108125A1 DE102016108125.6A DE102016108125A DE102016108125A1 DE 102016108125 A1 DE102016108125 A1 DE 102016108125A1 DE 102016108125 A DE102016108125 A DE 102016108125A DE 102016108125 A1 DE102016108125 A1 DE 102016108125A1
Authority
DE
Germany
Prior art keywords
region
edge termination
semiconductor
area
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016108125.6A
Other languages
English (en)
Other versions
DE102016108125B4 (de
Inventor
Philip Brandt
Hans-Joachim Schulze
André Rainer Stegner
Francisco Javier Santos Rodriguez
Manfred Pfaffenlehner
Thomas Auer
Frank Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016108125.6A priority Critical patent/DE102016108125B4/de
Priority to US15/496,223 priority patent/US11094779B2/en
Priority to CN201710297324.XA priority patent/CN107403830B/zh
Publication of DE102016108125A1 publication Critical patent/DE102016108125A1/de
Application granted granted Critical
Publication of DE102016108125B4 publication Critical patent/DE102016108125B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist einen Halbleiterkörper (40) auf, der eine erste Seite (101), einen Rand (41), der den Halbleiterkörper (40) in einer zu der ersten Seite (101) parallelen Richtung begrenzt, einen aktiven Bereich (110), einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem Rand (41) angeordnet ist, ein erstes Halbleitergebiet (1) eines ersten Leitfähigkeitstyps, das sich von dem aktiven Bereich (110) in den peripheren Bereich (120) erstreckt, ein zweites Halbleitergebiet (2) eines zweiten Leitfähigkeitstyps, das einen pn-Übergang (12) mit dem ersten Halbleitergebiet (1) bildet, ein erstes Randabschlussgebiet (4) des zweiten Leitfähigkeitstyps, das an das erste Halbleitergebiet (1) angrenzt und an der ersten Seite (101) und zwischen dem zweiten Halbleitergebiet (2) und dem Rand (41) angeordnet ist, und ein zweites Randabschlussgebiet (5) des ersten Leitfähigkeitstyps, das an der ersten Seite (101) und zwischen dem ersten Randabschlussgebiet (4) und dem Rand (41) angeordnet ist, auf. Das zweite Randabschlussgebiet (5) weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps auf, die mit zunehmender Entfernung von dem ersten Randabschlussgebiet (4) mindestens neben dem ersten Randabschlussgebiet (4) im Wesentlichen linear zunimmt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Halbleitervorrichtungen, insbesondere Leistungshalbleitervorrichtungen, die in einem peripheren Bereich ein Randabschlussgebiet aufweisen, und Herstellungsverfahren davon.
  • HINTERGRUND
  • Halbleitervorrichtungen, z. B. MOSFETs oder bipolare Halbleitervorrichtungen wie ein Thyristor oder ein Bipolartransistor mit isoliertem Gate (IGBT), wurden für verschiedene Anwendungen verwendet, einschließlich, aber nicht beschränkt auf, einer Verwendung als Schalter in Stromversorgungen und Leistungswandlern. Insbesondere in Bezug auf Leistungsvorrichtungen, die in der Lage sind, große Stromstärken zu schalten und/oder bei höheren Spannungen zu arbeiten, werden oftmals hohe Durchbruchspannungen Ubd und eine hohe Robustheit bezüglich der Oberflächenladungen und/oder kosmischen Strahlung gewünscht.
  • Um hohe Durchbruchspannungen VBR von vertikalen Halbleitervorrichtungen zu erreichen, kann in einem Randbereich zwischen aktiven Zellen und einem seitlichen Rand des Halbleitersubstrats der jeweiligen Halbleitervorrichtung eine Randabschlussstruktur zum Verteilen der angelegten Spannung über einen breiteren Bereich (Verbreitern einer Raumladungszone in einem Sperrmodus) verwendet werden. Zum Beispiel können Feldplatten, Feldringe und ein teilweise oder vollständig verarmtes Halbleitergebiet als Randabschlussstruktur verwendet werden.
  • Der Randbereich benötigt jedoch Chipfläche und erhöht somit die Kosten. Diesbezüglich haben sich Übergangs-Abschluss-Erweiterungs(JTE von engl. junction termination extension)-Bereiche mit variablen seitlichen Dotierungskonzentrationen (VLD von engl. variable lateral doping concentration) als besonders interessant herausgestellt, da sie die gewünschte Verbreiterung des Raumladungsbereichs an der Übergangsfläche mit vergleichsweise geringer Zusatzfläche ermöglichen und zu vergleichsweise geringen Kosten hergestellt werden können. Die Robustheit von VLD-Bereichen in Bezug auf Oberflächenladungen und/oder kosmische Strahlung kann jedoch unzureichend sein.
  • Dementsprechend besteht eine Notwendigkeit zur Verbesserung von Halbleitervorrichtungen mit Randabschlussstrukturen und der Herstellung solcher Halbleitervorrichtungen.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung einen Halbleiterkörper auf, der eine erste Seite, einen Rand, der den Halbleiterkörper in einer zu der ersten Seite parallelen Richtung begrenzt, einen aktiven Bereich, einen peripheren Bereich, der zwischen dem aktiven Bereich und dem Rand angeordnet ist, ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps, das sich von dem aktiven Bereich in den peripheren Bereich erstreckt, ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps, das einen pn-Übergang mit dem ersten Halbleitergebiet bildet, ein erstes Randabschlussgebiet des zweiten Leitfähigkeitstyps, das an das ersten Halbleitergebiet angrenzt und an der ersten Seite und zwischen dem zweiten Halbleitergebiet und dem Rand angeordnet ist, und ein zweites Randabschlussgebiet des ersten Leitfähigkeitstyps, das an der ersten Seite und zwischen dem ersten Randabschlussgebiet und dem Rand angeordnet ist, aufweist. Das zweite Randabschlussgebiet weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps auf, die zumindest in der Nähe des ersten Randabschlussgebiets mit zunehmender Entfernung von dem ersten Randabschlussgebiet und/oder mit zunehmender Entfernung von dem aktiven Bereich im Wesentlichen linear zunimmt.
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung einen Halbleiterkörper auf, der eine erste Seite, einen Rand, der den Halbleiterkörper in einer zu der ersten Seite parallelen Richtung begrenzt, ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps, ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps, das einen pn-Übergang mit dem ersten Halbleitergebiet bildet, ein erstes Randabschlussgebiet des zweiten Leitfähigkeitstyps, das an das erste Halbleitergebiet angrenzt und zwischen dem zweiten Halbleitergebiet und dem Rand angeordnet ist, und ein zweites Randabschlussgebiet des ersten Leitfähigkeitstyps, das einen weiteren pn-Übergang mit dem ersten Randabschlussgebiet bildet, aufweist. Das zweite Randabschlussgebiet ist zwischen dem ersten Randabschlussgebiet und dem Rand, aber nicht zwischen dem ersten Randabschlussgebiet und der ersten Seite angeordnet und weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps auf, die mit zunehmender Entfernung von dem weiteren pn-Übergang zunimmt. Das zweite Randabschlussgebiet weist, in einer vertikalen Richtung senkrecht zu der ersten Seite, eine erste Ausdehnung und, in einer horizontalen Richtung parallel zu der ersten Seite, eine zweite Ausdehnung, die mindestens zweimal größer als die erste Ausdehnung ist, auf.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung umfasst das Verfahren ein Bereitstellen eines Wafers, der eine obere Seite aufweist und eine Halbleiterschicht aufweist, die sich zu der oberen Seite erstreckt. Ein aktiver Bereich und ein peripherer Bereich, der den aktiven Bereich, von oben aus betrachtet, umgibt, werden definiert. Von der oberen Seite her werden Donatoren und Akzeptoren derart in die Halbleiterschicht eingebracht, dass ein erstes Randabschlussgebiet und ein zweites Randabschlussgebiet eines entgegengesetzten Leitfähigkeitstyps an der oberen Seite in jeweiligen Abschnitten der Halbleiterschicht gebildet werden, die in dem peripheren Bereich angeordnet sind. Das Verfahren wird derart durchgeführt, dass das erste Randabschlussgebiet zwischen dem zweiten Randabschlussgebiet und dem aktiven Bereich angeordnet ist und in einer zu der oberen Seite senkrechten vertikalen Richtung eine erste Ausdehnung, und in einer zu der oberen Seite parallelen horizontalen Richtung eine zweite Ausdehnung, die mindestens zweimal größer als die erste Ausdehnung ist, aufweist. Das Verfahren wird derart durchgeführt, dass das zweite Randabschlussgebiet in der vertikalen Richtung eine dritte Ausdehnung und in der horizontalen Richtung eine vierte Ausdehnung, die mindestens zweimal größer als die dritte Ausdehnung ist, aufweist, und derart, dass das zweite Randabschlussgebiet eine variierende Konzentration von Dotierstoffen aufweist, die mit abnehmender Entfernung von dem ersten Randabschlussgebiet und/oder mit abnehmender Entfernung von dem aktiven Bereich mindestens in der Nähe des ersten Randabschlussgebiets abnimmt.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der zugehörigen Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, da der Schwerpunkt vielmehr auf die Darstellung der Prinzipien der Erfindung gelegt ist. Darüber hinaus bezeichnen Bezugszeichen in den Figuren übereinstimmende Teile. Es zeigen:
  • 1A einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 1B einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 2A einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 2B einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 3A elektrische Feldverteilungen in der wie in 1A bis 2B dargestellten Halbleitervorrichtung gemäß einer Ausführungsform;
  • 3B einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 4A einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 4B einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform;
  • 5A einen vertikalen Querschnitt durch einen Halbleiterkörper einer bipolaren Halbleitervorrichtung gemäß einer Ausführungsform; und
  • 5B bis 6B Verfahrensschritte eines Verfahrens gemäß Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug auf die zugehörigen Zeichnungen genommen, die einen Teil hiervon bilden und in denen mittels Darstellung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie „oberer“, „unterer“, „vorderer“, „hinterer“, „führender“, „folgender“ usw., unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Nun wird detailliert auf verschiedene Ausführungsbeispiele Bezug genommen, wobei ein oder mehrere Beispiele dieser in den Figuren dargestellt sind. Jedes Beispiel ist mittels Erklärung bereitgestellt und ist dient nicht als Einschränkung der Erfindung. Merkmale, die als Teil einer Ausführungsform veranschaulicht und beschrieben sind, können auf oder zusammen mit anderen Ausführungsformen verwendet werden, um eine noch weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifizierungen und Veränderungen umfasst. Die Beispiele sind unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der anhängenden Patentansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber wurden dieselben Elemente oder Herstellungsschritte in den unterschiedlichen Zeichnungen durch dieselben Bezugszeichen bezeichnet, sofern nicht anders angegeben.
  • Der Begriff „horizontal“, wie in dieser Spezifikation verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten oder hauptsächlichen horizontalen Seite oder Oberfläche eines Halbleitersubstrats oder -körpers ist. Dies kann zum Beispiel die Oberfläche eines Wafers oder Dies ein.
  • Der Begriff „vertikal“, wie in dieser Spezifikation verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d. h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers. Gleichermaßen soll der Begriff „horizontal“, wie in dieser Spezifikation verwendet, eine Ausrichtung beschreiben, die im Wesentlichen parallel zu der ersten Oberfläche angeordnet ist.
  • In dieser Spezifikation wird erwogen, dass eine zweite Oberfläche eines Halbleitersubstrats eines Halbleiterkörpers durch die untere oder rückseitige Oberfläche oder Seite gebildet wird, während erwogen wird, dass die erste Oberfläche durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet wird. Die Begriffe „über“ und „unter“, wie in dieser Spezifikation verwendet, beschreiben daher eine relative Position eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Ausrichtung.
  • In dieser Spezifikation ist n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet ist. Alternativ kann die Halbleitervorrichtung mit entgegengesetzten Dotierungsbeziehungen gebildet sein, sodass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Des Weiteren stellen einige Figuren durch Angabe von „–“ oder „+“ neben den Dotierungstyp relative Dotierungskonzentrationen dar. Zum Beispiel bedeutet „n–“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration eines „n“-Dotierungsbereichs ist, wohingegen eine „n+“-Dotierung eine höhere Dotierungskonzentration als der „n“-Dotierungsbereich aufweist. Eine Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsbereiche mit derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, außer wenn anders angegeben. Zum Beispiel können zwei unterschiedliche n+-Dotierungsbereiche unterschiedliche absolute Dotierungskonzentrationen aufweisen. Das gleiche gilt beispielsweise für einen n+-Dotierungs- und einen p+-Dotierungsbereich.
  • Spezifische Ausführungsformen, die in dieser Spezifikation beschrieben sind, betreffen, ohne darauf beschränkt zu sein, Halbleitervorrichtungen, insbesondere Leistungshalbleitervorrichtungen und Herstellungsverfahren davon. Innerhalb dieser Spezifikation sind die Begriffe „Halbleitervorrichtung“ und „Halbleiterkomponente“ synonym verwendet. Die Halbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung wie ein vertikaler IGBT mit einer Emittermetallisierung und einer Gate-Elektrode, die neben der ersten Oberfläche (isoliert von dem Halbleiterkörper durch ein Gate-Dielektrikum und in ohmschem Kontakt mit einer auf der ersten Oberfläche angeordneten Gate-Metallisierung) angeordnet ist, und einer Kollektormetallisierung, die auf einer zweiten Oberfläche angeordnet ist, die entgegengesetzt zu der ersten Oberfläche angeordnet ist. Typischerweise ist der IGBT eine Leistungshalbleitervorrichtung, die einen aktiven Bereich mit mehreren IGBT-Zellen (und/oder rückwärts leitenden IGBT-Zellen) zum Halten und/oder Steuern eines bipolaren Laststroms zwischen der Emittermetallisierung und der Kollektormetallisierung aufweist. Die Halbleitervorrichtung kann auch ein vertikaler Thyristor mit drei Anschlüssen sein, der eine auf der ersten Oberfläche angeordnete Kollektormetallisierung und eine Gate-Metallisierung und eine auf der zweiten Oberfläche angeordnete Anodenmetallisierung aufweist. Die Halbleitervorrichtung kann außerdem ein vertikaler Bipolartransistor mit drei Anschlüssen oder ein vertikaler Bipolartransistor mit nur zwei Anschlüssen, z. B. einer Anodenmetallisierung, die auf der ersten Seite angeordnet ist, und einer Kathodenmetallisierung, die entgegengesetzt angeordnet ist, sein. Die Halbleitervorrichtung kann auch ein MOSFET, insbesondere ein Leistungs-MOSFET, sein.
  • Im Rahmen der vorliegenden Spezifikation soll der Begriff „Metallisierung“ einen Bereich oder eine Schicht mit metallischen oder nahezu metallischen Eigenschaften bezüglich elektrischer Leitfähigkeit beschreiben. Dementsprechend kann eine Metallisierung während des Vorrichtungsbetriebs einen Äquipotentialbereich bilden. Eine Metallisierung kann in Kontakt mit einem Halbleitergebiet sein, um eine Elektrode, eine Leitung, eine Kontaktstelle und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann aus einem Metall wie Al, Ti, W, Cu und Mo oder aus einer Metalllegierung wie etwa NiAl hergestellt sein und/oder daraus bestehen, kann aber auch aus einem Material mit metallischen oder nahezu metallischen Eigenschaften bezüglich elektrischer Leitfähigkeit, wie einem stark dotierten n-leitenden oder p-leitenden Poly-Si, TiN, einem elektrisch leitfähigen Silicid wie TaSi2, TiSi2, PtSi, WSi2, MoSi oder einem elektrisch leitfähigen Carbid wie AlC, NiC, MoC, TiC, PtC, WC oder dergleichen hergestellt sein.
  • Die Metallisierung kann außerdem unterschiedliche elektrisch leitfähige Materialien aufweisen, zum Beispiel einen Stapel aus diesen Materialien.
  • Darüber hinaus weist die Halbleitervorrichtung typischerweise einen peripheren Bereich mit mindestens einer Randabschlussstruktur auf, die den aktiven Bereich, wenn von oben aus betrachtet, teilweise umgibt.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie in dieser Spezifikation verwendet, soll eine Halbleitervorrichtung auf einem Einzelchip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleitervorrichtungen für Hochstrom, typischerweise im Ampere-Bereich (abhängig von der Größe der Vorrichtung z. B. 100 A, 200 A oder sogar einige kA), und/oder Spannungen von mehr als etwa 10 V oder sogar mehr als etwa 100 V oder etwa 500 V oder etwa 1000 V ausgelegt. Innerhalb dieser Spezifikation sind die Begriffe „Leistungshalbleitervorrichtung“ und „Leistungshalbleiterkomponente“ synonym verwendet.
  • Der Begriff „Randabschlussstruktur“, wie in dieser Spezifikation verwendet, soll eine Struktur beschreiben, die einen Übergangsbereich bereitstellt, in dem sich die hohen elektrischen Felder um den aktiven Bereich der Halbleitervorrichtung herum allmählich an das Potential an oder nahe dem Rand der Vorrichtung und/oder zwischen einem Referenzpotential wie einer Masse und einer Hochspannung, z. B. an dem Rand und/oder der Rückseite der Halbleitervorrichtung, anpassen. Die Randabschlussstruktur kann durch Ausbreitung der elektrischen Feldlinien über den Abschlussbereich hinweg zum Beispiel die maximale elektrische Feldstärke um einen Abschlussbereich eines gleichrichtenden Übergangs herum verringern.
  • Im Rahmen der vorliegenden Spezifikation sollen die Begriffe „in ohmschem Kontakt“, „in widerstandsbehaftetem elektrischen Kontakt“ und “in widerstandsbehafteter elektrischer Verbindung” beschreiben, dass eine ohmsche Strombahn zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung mindestens dann vorliegt, wenn keine Spannungen oder nur niedrige Prüfspannungen an und/oder über die Halbleitervorrichtung hinweg angelegt sind. Gleichermaßen sollen die Begriffe „in niedrig-ohmschem Kontakt“, „in gering-widerstandsbehaftetem elektrischen Kontakt“ und in „gering-widerstandsbehafteter elektrischer Verbindung“ beschreiben, dass eine gering-widerstandsbehaftete ohmsche Strombahn zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung mindestens dann vorliegt, wenn keine Spannungen an und/oder über die Halbleitervorrichtung hinweg angelegt sind. Innerhalb dieser Spezifikation sind die Begriffe „in niedrig-ohmschem Kontakt“, „in gering-widerstandsbehaftetem elektrischen Kontakt“, „elektrisch verbunden“ und „in gering-widerstandsbehafteter Verbindung“ synonym verwendet.
  • Im Folgenden sind Ausführungsformen, die Halbleitervorrichtungen und Herstellungsverfahren zum Bilden von Halbleitervorrichtungen betreffen, größtenteils unter Bezugnahme auf Silicium(Si)-Halbleitervorrichtungen erklärt. Dementsprechend ist ein monokristalliner Halbleitergebiet oder eine – schicht typischerweise ein monokristalliner Si-Bereich oder eine Si-Schicht. Es sollte sich jedoch verstehen, dass der Halbleiterkörper aus einem beliebigen zur Herstellung einer Halbleitervorrichtung geeignetem Material hergestellt sein kann. Zu Beispielen für derartige Materialien gehören, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbundhalbleitermaterialien wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indium-Galliumphosphid (InGaPa), Aluminium-Galliumnitrid (AlGaN), Aluminium-Indiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminium-Gallium-Indiumnitrid (AlGaInN) oder Indium-Galliumarsenidphosphid (InGaAsP) und binäre oder ternäre II–VI-Halbleitermaterialien wie Cadmiumtellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um nur einige zu nennen. Die vorstehend genannten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangshalbleitermaterial gebildet. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen, ohne darauf beschränkt zu sein, Aluminium-Galliumnitrid(AlGaN)-Aluminium-Gallium-Indiumnitrid(AlGalnN), Indium-Galliumnitrid(InGaN)-Aluminium-Gallium-Indiumnitrid(AlGaInN), Indium-Galliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminium-Galliumnitrid(AlGaN)-Galliumitrid(GaN), Indium-Galliumnitrid(InGaN)-Aluminium-Galliumnitrid(AlGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit hoher Bandlücke, d. h. ein Halbleitermaterial mit einer Bandlücke oberhalb von 1 eV, wie etwa SiC oder GaN, aufweist, das jeweils eine hohe Durchbruchfeldstärke und eine hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, was den Durchlasswiderstand Ron, im Folgenden auch als Einschaltwiderstand Ron bezeichnet, reduziert.
  • Unter Bezugnahme auf 1A ist eine erste Ausführungsform der Halbleitervorrichtung 100 erklärt. 1A stellt einen rechten Abschnitt eines vertikalen Querschnitts durch einen Halbleiterkörper 40 der Halbleitervorrichtung 100 dar. Der Halbleiterkörper 40 erstreckt sich zwischen einer ersten Oberfläche 101, die einer vertikalen Richtung z zugewandt ist, und einer zweiten Oberfläche 102, die entgegengesetzt zu der ersten Oberfläche 101 angeordnet ist. Wie in 1A dargestellt, können die erste Oberfläche 101 und die zweite Oberfläche 102 im Wesentlichen flach (Ebenen) sein. Im Folgenden sind die erste Oberfläche 101 und die zweite Oberfläche 102 jeweils auch als obere Seite und untere Seite bezeichnet.
  • In einer horizontalen Richtung x, die im Wesentlichen parallel zu der ersten Oberfläche 101 ist, ist der Halbleiterkörper 40 durch einen Rand 41, zum Beispiel einen Sägerand, begrenzt, der im Wesentlichen orthogonal zu der ersten Oberfläche 101 ist. Wenn von oben aus betrachtet, umgibt der Rand 41 den Halbleiterkörper 40 typischerweise. Im Folgenden ist der Rand 41 auch als lateraler Rand bezeichnet. Wenn von oben aus betrachtet, kann der Halbleiterkörper 40 eine polygonale Form, z. B. eine rechteckige Form, aufweisen.
  • Der Halbleiterkörper 40 weist einen aktiven Bereich 110 und einen peripheren Bereich 120, der zwischen dem aktiven Bereich 110 und dem Rand 41 angeordnet ist, auf. Typischerweise umgibt der periphere Bereich 120 den aktiven Bereich 110, wenn von oben aus betrachtet.
  • Der Übersichtlichkeit halber ist in 1A nur ein typischerweise kleiner Teil des aktiven Bereichs 110 dargestellt.
  • Ein n-leitendes erstes Halbleitergebiet 1 erstreckt sich von dem aktiven Bereich 110 in den peripheren Bereich 120. Das erste Halbleitergebiet 1 kann sich zu dem Rand 41 erstrecken.
  • In dem Ausführungsbeispiel erstreckt sich das erste Halbleitergebiet 1 zwischen der zweiten und der ersten Oberfläche 101, 102. Das erste Halbleitergebiet 1 kann sogar die zweite Oberfläche 102 bilden, jedoch sind in dem Bereich, der an die Wafer-Rückseite angrenzt, typischerweise Emitter- oder Drain-Bereiche gebildet.
  • In dem aktiven Bereich 110 bildet ein p-leitender zweites Halbleitergebiet 2 benachbart zu der ersten Oberfläche 101 einen pn-Übergang 12 mit dem ersten Halbleitergebiet 1. Das zweite Halbleitergebiet 2 kann sich in den peripheren Bereich 120 erstrecken.
  • Eine erste Metallisierung 10, die auf der ersten Oberfläche 101 in dem aktiven Bereich 110 angeordnet ist, ist im Ohmschen Kontakt mit dem zweiten Halbleitergebiet 2.
  • Eine zweite Metallisierung 11 ist auf der zweiten Oberfläche 102 angeordnet. Die zweite Metallisierung 11 kann die zweite Oberfläche 102 im Wesentlichen bedecken.
  • In dem Ausführungsbeispiel ist die zweite Metallisierung 11 im ohmschen Kontakt mit dem ersten Halbleitergebiet 1. Dementsprechend kann die Halbleitervorrichtung 100 als eine bipolare Diode oder ein Leistungs-MOSFET implementiert sein, wobei die erste Metallisierung 10 und die zweite Metallisierung 11 jeweils eine Anoden-/Source-Metallisierung 10 und eine Kathoden-/Drain-Metallisierung 11 bilden. Es ist zu beachten, dass die Dotierungsbeziehungen auch umgekehrt sein können. Dies trifft auch auf die folgenden Figuren zu.
  • In dem peripheren Bereich 120 sind ein p-leitendes erstes Randabschlussgebiet 4 und ein n-leitendes zweites Randabschlussgebiet 5 an der ersten Oberfläche 101 und zwischen dem ersten Halbleitergebiet 1 und der ersten Oberfläche 101 angeordnet.
  • Das erste Randabschlussgebiet 4 ist zwischen dem zweiten Halbleitergebiet 2 und dem Rand 41 angeordnet, bildet einen weiteren pn-Übergang 14 mit dem ersten Halbleitergebiet 1 und ein Teil dieses Randabschlussgebiets 4 kann optional in ohmschem Kontakt mit der ersten Metallisierung 10 sein. Eine maximale Dotierungskonzentration des ersten Randabschlussgebiets 4 ist typischerweise geringer als eine maximale Dotierungskonzentration des typischerweise angrenzenden Halbleitergebiets 2.
  • Das zweite Randabschlussgebiet 5 ist zwischen dem ersten Randabschlussgebiet 4 und dem Rand 41 angeordnet.
  • Neben einer Grenzfläche 15, die zwischen dem zweiten Randabschlussgebiet 5 und dem ersten Halbleitergebiet 1 gebildet ist, ist eine Konzentration der n-Dotierung des zweiten Randabschlussgebiets 5 höher als eine Konzentration der n-Dotierung des ersten Halbleitergebiets 1 neben der Grenzfläche 15. Eine mögliche Ausnahme ist ein Grenzbereich, in dem das erste Halbleitergebiet 1, das erste Randabschlussgebiet 4 und das zweite Randabschlussgebiet 5 aufeinander zu bzw. zusammenlaufen.
  • Wie in 1A dargestellt, ist zwischen dem ersten Randabschlussgebiet 4 und dem zweiten Randabschlussgebiet 5 typischerweise ein pn-Übergang 16 gebildet.
  • Das erste Randabschlussgebiet 4 und das zweite Randabschlussgebiet 5 können jedoch auch durch einen Abschnitt des ersten Halbleitergebiets 1 voneinander getrennt sein.
  • Gemäß einer Ausführungsform weist das zweite Randabschlussgebiet 5 eine variierende Konzentration von n-Dotierstoffen auf, die mit jeweils zunehmender Entfernung von dem ersten Randabschlussgebiet 4 und dem pn-Übergang 16 sowie mit jeweils zunehmender Entfernung von dem aktiven Bereich 110 und abnehmender Entfernung von dem Rand 41 mindestens neben dem ersten Randabschlussgebiet 4 im Wesentlichen linear zunimmt.
  • Zum Beispiel kann die Konzentration von n-Dotierstoffen in dem zweiten Randabschlussgebiet 5 jeweils mit zunehmender horizontaler Entfernung x – x0 von dem ersten Randabschlussgebiet 4 und dem pn-Übergang 16, bis zu einer horizontalen Entfernung x – x0 von mindestens etwa zwei Mal, noch typischer von mindestens etwa fünf Mal, einer vertikalen Ausdehnung dz des zweiten Randabschlussgebiets 5, im Wesentlichen linear zunehmen.
  • Im Rahmen der vorliegenden Spezifikation soll der Begriff einer im Wesentlichen linear zunehmenden (oder abnehmenden) Konzentration (von Dotierstoffen) eine Konzentration beschreiben, die in Abhängigkeit von einer Koordinate in einer derartigen Weise zunimmt (oder abnimmt), dass eine maximale Abweichung von einer linearen Beziehung zwischen der Konzentration und der Koordinate kleiner als 50 %, noch typischer kleiner als etwa 15 % oder sogar 5 %, ist.
  • Aufgrund der (im Wesentlichen) linear zunehmenden Konzentration von n-Dotierstoffen in dem zweiten Randabschlussgebiet 5 kann, verglichen mit anderen JTE-Bereichen, eine bessere Robustheit in Bezug auf Oberflächenladungen und/oder kosmische Strahlung erreicht werden.
  • Die Robustheit kann weiter verbessert werden, wenn das erste Randabschlussgebiet 4 mindestens neben dem zweiten Randabschlussgebiet 5 eine variierende Konzentration von n-Dotierstoffen aufweist, die sich mit abnehmender Entfernung von dem zweiten Randabschlussgebiet 5 und dem pn-Übergang 16 jeweils verringert.
  • Die Robustheit kann noch weiter verbessert werden, wenn die negative Steigung der variierenden Konzentration von p-Dotierstoffen in dem ersten Randabschlussgebiet 4 im Wesentlichen der Steigung der variierenden Konzentration von n-Dotierstoffen in dem zweiten Randabschlussgebiet 5 entspricht.
  • In einer Ausführungsform variiert die Differenz zwischen der Konzentration von p-Dotierstoffen und der Konzentration von n-Dotierstoffen, mindestens neben dem pn-Übergang 16, im Wesentlichen linear in einer horizontalen Richtung (x), die parallel zu der ersten Oberfläche 101 ist (in dem in 1A dargestellten Ausführungsbeispiel senkrecht zu dem pn-Übergang 16).
  • Die Konzentration von n-Dotierstoffen, p-Dotierstoffen sowie die Differenz zwischen den Konzentrationen von n-Dotierstoffen und p-Dotierstoffen kann im Wesentlichen linear in Abhängigkeit von der horizontalen Koordinate x variieren, wenn die Konzentrationen von n-Dotierstoffen und p-Dotierstoffen als bereichsspezifische Werte an der horizontalen Koordinate x bestimmt werden, die insbesondere durch mathematisches Integrieren jeweiliger volumenspezifischer Konzentrationen an der horizontalen Koordinate x erhalten werden, oder wenn die Konzentrationen von n-Dotierstoffen und p-Dotierstoffen als vertikal gemittelte volumenspezifische Konzentrationen bestimmt werden.
  • Zum Beispiel kann ein Integral, das durch Integrieren einer Differenz zwischen der Konzentration von n-Dotierstoffen pro Volumeneinheit und der Konzentration von p-Dotierstoffen pro Volumeneinheit entlang eines Integrationswegs, der senkrecht zu einer horizontalen Linie bei z = z1 in 1A ist, jeweils durch die Entfernung dz des pn-Übergangs 14 und des Übergangs 15 von der ersten Oberfläche (Eindringtiefen des ersten und zweiten Randabschlussgebiets 4, 5) definiert ist und sich von der horizontalen Linie zu der ersten Oberfläche erstreckt, erhalten werden kann, mindestens neben einem pn-Übergang 16 (neben x0, z. B. mindestens, wenn |x – x0| <= 2·dz) im Wesentlichen linear mit x variieren.
  • Alternativ oder zusätzlich kann die Konzentration von n-Dotierstoffen, p-Dotierstoffen sowie die Differenz zwischen den Konzentrationen von n-Dotierstoffen und p-Dotierstoffen in Abhängigkeit von der horizontalen Koordinate x in einer oder mehreren horizontalen Ebenen des Halbleiterkörpers 40 parallel zu der ersten Oberfläche 101 im Wesentlichen linear variieren.
  • In einem Sperrmodus der bipolaren Halbleitervorrichtung 100, in dem der pn-Übergang 12 rückwärts vorgespannt ist, ist, abhängig von der Spannungsdifferenz zwischen der zweiten Metallisierung 11 und der ersten Metallisierung 10, ein Raumladungsbereich in dem ersten Halbleitergebiet 1 gebildet, wie durch die strichpunktierte Linie 51 angezeigt.
  • Während des Sperrmodus ist der für (Lawinen) Durchbruch kritischste Bereich 52, der die Durchbruchspannung VBR der Vorrichtung 100 beschränkt, nahe dem äußeren Rand des ersten Randabschlussgebiets 4.
  • Um eine Durchbruchspannung VBR zu gewährleisten, sollte die Konzentration von p-Dotierstoffen in dem ersten Randabschlussgebiet 4 neben dem pn-Übergang 16 gering sein. Aufgrund einer zunehmenden Konzentration von p-Dotierstoffen und n-Dotierstoffen bei jeweils zunehmender Entfernung von dem pn-Übergang 16 können Elektronen und Löcher, die in dem Bereich 52 z. B. aufgrund von kosmischer Strahlung und Lawinenverstärkung erzeugt werden können, sicher (von der ersten Oberfläche 101 weg) geleitet werden und schließlich durch Strombahnen in dem ersten Randabschlussgebiet 4 (Löcher) und dem zweiten Halbleitergebiet 2 (Elektronen) entladen werden.
  • Für erzeugte Heißelektronen ist dies von besonderer Wichtigkeit. Dementsprechend kann die Konzentration von n-leitenden Dotierstoffen neben dem Rand 41 auf vergleichsweise hohe Werte von bis zu etwa 5·1014/cm2 etwa 5·1015/cm2 oder sogar etwa 1·1017/cm2, zunehmen.
  • Aufgrund dieser (im Wesentlichen) linearen Konzentrationsprofile gewährleistet eine ausreichend niedrige horizontale Komponente des elektrischen Feldes während des Sperrmodus eine sichere Leitung erzeugter Ladungen aus dem Raumladungsbereich 51 heraus und außerhalb davon.
  • Ferner haben die Autoren herausgefunden, dass alle Ladungen, die an oder über der ersten Oberfläche 101 in dem peripheren Bereich 120 eingefangen sind, allenfalls nur eine kleine Auswirkung auf die Durchbruchspannung VBR haben, wenn die Konzentrationen von n-Dotierstoffen und p-Dotierstoffen in horizontaler Richtung neben dem pn-Übergang 16 linear oder mindestens im Wesentlichen linear variieren.
  • Darüber hinaus haben die Autoren herausgefunden, dass eine besonders hohe Robustheit erreicht werden kann, wenn vergleichsweise dünne Randabschlussgebiete 4, 5 verwendet werden.
  • Typischerweise ist eine horizontale Ausdehnung dx5 des zweiten Randabschlussgebiets 5 mindestens zweimal oder sogar 5-mal größer als die vertikale Ausdehnung dz des zweiten Randabschlussgebiets 5.
  • Gleichermaßen ist eine horizontale Ausdehnung dx4 des ersten Randabschlussgebiets 4 typischerweise mindestens zweimal oder sogar 5-mal größer als die Ausdehnung dz des ersten Randabschlussgebiets 4.
  • 1B stellt einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 200 dar. Die Halbleitervorrichtung 200 ist der bipolaren Halbleitervorrichtung 100 ähnlich, die vorstehend in Bezug auf 1A erklärt ist. Die Halbleitervorrichtung 200 ist jedoch als ein Thyristor implementiert.
  • Dementsprechend ist ein p-leitendes drittes Halbleitergebiet 3 zwischen dem ersten Halbleitergebiet 1 und der zweiten Metallisierung 11, die typischerweise eine Anoden-Metallisierung bildet, angeordnet, ist in ohmschem Kontakt mit der zweiten Metallisierung 11 und bildet einen pn-Übergang 13 mit dem ersten Halbleitergebiet 1.
  • Ferner ist ein n-leitendes viertes Halbleitergebiet 6, das einen weiteren pn-Übergang mit dem zweiten Halbleitergebiet 2 bildet, zwischen dem zweiten Halbleitergebiet 2 und der ersten Metallisierung 10 angeordnet und in ohmschem Kontakt mit der ersten Metallisierung 10, die typischerweise eine Anoden-Metallisierung bildet.
  • Bei dem Ausführungsbeispiel bildet das zweite Halbleitergebiet 2 einen Basisbereich des Thyristors 200 in ohmschem Kontakt mit einer Gate-Metallisierung (in 1B nicht gezeigt), der ebenfalls auf der ersten Oberfläche 101 in dem aktiven Bereich 120 angeordnet sein kann.
  • Dementsprechend kann die Halbleitervorrichtung 200 als eine Vorrichtung mit drei Anschlüssen betrieben werden.
  • Die maximale Dotierungskonzentration (von Akzeptoren) des zweiten Halbleitergebiets 2 kann typischerweise geringer als etwa 1018 cm–3, noch typischer geringer als etwa 5·1017 cm–3 oder sogar geringer als etwa 1017 cm–3 sein.
  • Das zweite Randabschlussgebiet 5 kann sich bis zu einem Rand 41 erstrecken und kann in der Nähe des Randes Dotierstoffkonzentrationen aufweisen, die höher als etwa 1017 cm–3, höher als etwa 5·1017 cm–3 oder sogar höher als etwa 1018 cm–3 sind.
  • Dementsprechend kann das zweite Randabschlussgebiet 5 einen Kanalstopperbereich bilden.
  • Insbesondere neben dem Rand 41 kann die Konzentration von n-Dotierstoffen, mindestens in einem Bereich, auch steiler als linear zunehmen. Ferner kann der seitliche Anstieg der Dotierungskonzentration neben dem Rand 41 an Stelle von einem allmählichen Anstieg auch schrittweise angehoben werden.
  • Jedoch kann sich das zweite Randabschlussgebiet 5, ähnlich wie in 1A gezeigt, ebenfalls zu der ersten Oberfläche 101 in dem peripheren Bereich 120 erstrecken.
  • Bei einer anderen Ausführungsform ist eine bipolare Halbleitervorrichtung als ein Bipolartransistor implementiert. Der Bipolartransistor kann zum Beispiel dem Thyristor 200 ähnlich sein, jedoch ohne das vierte Halbleitergebiet 6. Bei dieser Ausführungsform kann die erste Metallisierung in ohmschem Kontakt mit dem zweiten Halbleitergebiet sein und eine Steuermetallisierung kann in ohmschem Kontakt mit dem ersten Halbleitergebiet, der einen Basisbereich bildet, sein.
  • 2A stellt einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 300 dar. Die Halbleitervorrichtung 300 ist ähnlich der bipolaren Halbleitervorrichtung 100, 200, die vorstehend mit Bezug auf 1A, 1B erklärt ist. Die Halbleitervorrichtung 300 ist jedoch als ein IGBT implementiert.
  • Bei dem Ausführungsbeispiel bilden das zweite Halbleitergebiet 2, die erste Metallisierung 10 und die zweite Metallisierung 11 jeweils ein Bodygebiet, eine Emitter-Metallisierung und eine Kollektormetallisierung des IGBT.
  • Ein ohmscher Kontakt zwischen dem Bodygebiet 2 und der Emittermetallisierung 10 kann durch einen p-leitenden Kontaktbereich 2a, der eine höhere Dotierungskonzentration als das Bodygebiet 2 aufweist, bereitgestellt sein.
  • Ferner ist ein p-leitendes drittes Halbleitergebiet 3, das einen Kollektorbereich bildet, zwischen dem ersten Halbleitergebiet 1, der einen Abdriftbereich bildet, und der zweiten Metallisierung 11 angeordnet, ist in ohmschem Kontakt mit der zweiten Metallisierung 11 und bildet einen pn-Übergang 13 mit dem ersten Halbleitergebiet 1.
  • Ferner ist ein n-leitendes viertes Halbleitergebiet 6, der einen weiteren pn-Übergang mit dem zweiten Halbleitergebiet 2 bildet, zwischen dem zweiten Halbleitergebiet 2 und der ersten Metallisierung 10 angeordnet und in ohmschem Kontakt mit der ersten Metallisierung 10. In dem Ausführungsbeispiel bildet das vierte Halbleitergebiet 6 einen Emitter- oder Source-Gebiet (Bereich) des IGBT 300.
  • In dem Ausführungsbeispiel ist eine Gate-Elektrode 9, die durch einen Gate-Dielektrikumsbereich 8 von dem Halbleiterkörper 40 getrennt ist, als eine Graben-Gate-Elektrode implementiert, d. h. in einem Graben 50 angeordnet, der sich von der ersten Oberfläche 101 durch den Emitterbereich 6 und das Bodygebiet 2 hindurch und teilweise in den Abdriftbereich 1 hinein erstreckt.
  • Die Gate-Elektrode 9 ist typischerweise in ohmschem Kontakt mit einer Steuermetallisierung (in 2A nicht gezeigt), die auf der ersten Oberfläche 101 angeordnet und von der Emittermetallisierung 10 getrennt ist.
  • Typischerweise sind mehrere Gate-Elektroden 9 in dem aktiven Bereich 120 des IGBT 300 angeordnet.
  • Wie in 2A dargestellt, kann eine dielektrische Schicht 7 die erste Seite 101 in dem peripheren Bereich 120 und dem aktiven Bereich 110 bedecken. In dem aktiven Bereich 110 können geeignete Durchkontaktierungen durch die dielektrische Schicht 7 gebildet sein, um die Gate-Elektroden 9, die Emitter-/Source-Bereiche 6 und die Bodygebiete 2 mit den jeweiligen Metallisierungen zu verbinden.
  • 2B stellt einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 400 dar. Die Halbleitervorrichtung 400 ist ähnlich der bipolaren Halbleitervorrichtung 300, die vorstehend mit Bezug auf 2A erklärt ist, und ist ebenfalls als ein IGBT implementiert.
  • Die Halbleitervorrichtung 400 weist jedoch ferner zwischen einem oberen Abschnitt 1a des Abdriftbereichs 1 und einem untersten Abschnitt 1c des Abdriftbereichs 1 eine Feldstoppschicht 1b auf, die eine höhere Dotierungskonzentration als die Abschnitte 1a und 1c aufweist.
  • Darüber hinaus sind typische Strombahnen während des Sperrmodus nach einem Ladungserzeugungsvorgang, zum Beispiel ein Streamer, der durch kosmische Strahlung bei hoher Sperrspannung induziert werden kann, in Bereich 52 des Raumladungsbereichs 51 in 2B schematisch gezeigt: ein primärer Löcherstrom ih1 und ein Elektronenstrom ie, die aus dem Ladungserzeugungsvorgang resultieren, und ein sekundärer Löcherstrom ih2, der auf den Elektronenstrom ie zurückzuführen ist.
  • Aufgrund des ersten Randabschlussgebiets 4 und des zweiten Randabschlussgebiets 5, wie vorstehend beschrieben, können die Ströme aus dem Raumladungsbereich herausgeleitet werden, was Lawinenprozesse einschränkt, und sicher auf die jeweiligen Metallisierungen 10, 11 entladen werden. Dadurch verringert sich das Risiko des Einfangens heißer Ladungsträger in der dielektrischen Schicht 7.
  • 3A stellt horizontale elektrische Felder Ex (in willkürlichen Einheiten) in dem peripheren Bereich 120 eines Halbleiterkörpers 40 entlang einer horizontalen Linie nahe der ersten Oberfläche 101 gemäß numerischen Simulationen der Halbleitervorrichtung 100 bis 400, wie in 1A bis 2B dargestellt, dar. Für die Simulationen wurde eine linear mit x abnehmende p-Dotierung des ersten Randabschlussgebiets 4 und eine linear mit x zunehmende n-Dotierung des zweiten Randabschlussgebiets 5, insbesondere eine linear mit x abnehmende Differenz zwischen n-Dotierung und p-Dotierung, verwendet.
  • Wie aufgrund von theoretischen Überlegungen erwartet, weist Ex(x) neben dem pn-Übergang 16 zwischen dem ersten Randabschlussgebiet 4 und dem zweiten Randabschlussgebiet 5 die gewünschte Parabelform auf, wenn an oder auf der ersten Oberfläche 101 (Kurve a) keine Oberflächenladungen vorhanden sind.
  • Im Fall von Oberflächenladungen wird die Parabelform beibehalten aber verschoben (in Richtung des Randes 41 für negative Oberflächenladungen, Kurve b). Dies führt selbst bei vergleichsweise großen Oberflächenladungen von +/–1012 Elementarladungen/cm2 lediglich zu einer geringfügigen Reduzierung der Durchbruchspannung (Kurve b wurde für eine Oberflächenladung von etwa –5·1011 Elementarladungen/cm2 erhalten).
  • Wie in 3B dargestellt, die einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 500, die ähnlich der bipolaren Halbleitervorrichtung 100 ist, die vorstehend in Bezug auf 1A erklärt ist, zeigt, kann das zweite Randabschlussgebiet 5 zwischen dem ersten Randabschlussgebiet 4 und dem ersten Halbleitergebiet 1 angeordnet sein.
  • Des Weiteren kann das zweite Randabschlussgebiet 5 eine vertikale Ausdehnung aufweisen, die mit abnehmender Entfernung von dem Rand 41 zunimmt. Das zweite Randabschlussgebiet 5 kann im vertikalen Querschnitt zum Beispiel eine dreieckige Form aufweisen.
  • Weiterhin können auch mehr als zwei Randabschlussgebiete 4, 5, wie vorstehend beschrieben, in dem peripheren Bereich 120 angeordnet sein.
  • Bei dem Ausführungsbeispiel ist ein p-leitendes drittes Randabschlussgebiet 4b zwischen dem zweiten Randabschlussgebiet 5 und dem Rand 41 angeordnet und ein n-leitendes viertes Randabschlussgebiet 5b ist zwischen dem dritten Randabschlussgebiet 4b und dem Rand 41 angeordnet.
  • Selbst dann, wenn die jeweiligen volumenspezifischen Dotierungen der Randabschlussgebiete 4, 4a, 5, 5a nicht variieren, nimmt die vertikal integrierte Differenz zwischen der Konzentration von n-Dotierstoffen und der Konzentration von p-Dotierstoffen in Abschnitten mit abnehmender Entfernung x41 – x zu dem Rand 41 (zwischen x1 und x2 und über x3) (im Wesentlichen) linear zu, wie erwünscht.
  • Wie in 4A dargestellt, die einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 600 zeigt, die ähnlich der bipolaren Halbleitervorrichtung 500, die vorstehend in Bezug auf 3B erklärt ist, aber typischerweise als ein Bipolartransistor implementiert ist, kann ein dielektrischer Bereich 7b zwischen einem inneren Paar von Randabschlussgebieten 4, 5 und einem äußeren Paar der Randabschlussgebiete 4b, 5b angeordnet sein.
  • Von oben aus betrachtet können der dielektrische Bereich 7b sowie die Randabschlussgebiete 4, 4a, 5, 5a im Wesentlichen ringförmig sein.
  • Der dielektrische Bereich 7b kann sich tiefer in den Halbleiterkörper 40 hinein erstrecken als die Randabschlussgebiete 4, 4b, 5, 5b.
  • Angrenzende Randabschlussgebiete 4, 4b, 5, 5b desselben Leitfähigkeitstyps können jedoch ebenfalls (elektrisch) verbunden sein.
  • Wie in 4B dargestellt, die einen rechten Abschnitt eines vertikalen Querschnitts durch eine bipolare Halbleitervorrichtung 700, die den vorstehend in Bezug auf 1A bis 3B ausgeführten zweiten bipolaren Halbleitervorrichtungen 100 bis 600 ähnlich und z. B. als ein IGBT implementiert ist, zeigt können mehrere Paare (4, 5), (4b, 5b), (4c, 5c), (4d, 5d), (4e, 5e) der Randabschlussgebiete (VLD-Bereiche 4–5e) in dem peripheren Bereich 120 angeordnet sein. Ferner können die Paare (4, 5), (4b, 5b), (4c, 5c), (4d, 5d), (4e, 5e) der Randabschlussgebiete durch jeweilige dielektrische Bereiche 7b, 7bc, 7dc, 7de paarweise voneinander getrennt sein.
  • Alternativ oder zusätzlich zu den dielektrischen Bereichen 7b, 7bc, 7dc, 7de können ein oder mehrere Paare (4, 5), (4b, 5b), (4c, 5c), (4d, 5d), (4e, 5e) von angrenzenden Randabschlussgebieten eines entgegengesetzten Dotierungstyps mit anderen Randabschlussstrukturen wie schwebenden Feldplatten, die auf der ersten Oberfläche 101 angeordnet sind, kombiniert sein.
  • Im Folgenden sind Verfahren zur Herstellung der vorstehend erklärten bipolaren Halbleitervorrichtungen ausgeführt.
  • In einem ersten Schritt wird ein Wafer 40 bereitgestellt, der eine obere Seite 101, die typischerweise als eine flache Oberfläche ausgebildet ist, eine untere Seite 102, die typischerweise ebenfalls als eine flache Oberfläche ausgebildet ist, und eine n-leitende Halbleiterschicht 1', die sich zu der oberen Seite 101 erstreckt, aufweist.
  • Abhängig von der herzustellenden Vorrichtung kann der Wafer 40 ein p-dotiertes oder n-dotiertes Substrat, das sich zu der unteren Seite 102 erstreckt, und eine oder mehrere auf dem Substrat gebildete Epitaxieschichten aufweisen.
  • Danach können ein aktiver Bereich 110 und ein peripherer Bereich 120, der den aktiven Bereich 110, wenn von oben gesehen, umgibt, definiert werden.
  • Nach optionalen und typischen vorrichtungsabhängigen Verfahren der Strukturierung des aktiven Bereichs 110 können in dem peripheren Bereich 120 Donatoren und Akzeptoren von der oberen Seite 101 in die Halbleiterschicht 1' eingebracht werden.
  • Zum Beispiel kann ein Halbleitergebiet 2, das an der ersten Seite angeordnet ist und einen pn-Übergang 12 mit der Halbleiterschicht 1' bildet, z. B. durch maskiertes Implantieren von Akzeptor-Ionen in den aktiven Bereich 110 mit einem darauffolgenden Ausheilungs- oder Eintreibschritt, in dem peripheren Bereich 110 gebildet oder mindestens teilweise gebildet werden.
  • Es ist jedoch auch möglich, dass mindestens ein Teil des Prozesses zum Strukturieren des aktiven Bereichs 110 nach dem Strukturieren des peripheren Bereichs 120 derart durchgeführt wird, dass ein p-leitendes erstes Randabschlussgebiet 4 und ein n-leitendes zweites Randabschlussgebiet 5 an der oberen Seite 101 in jeweiligen Abschnitten der Halbleiterschicht 1' des peripheren Bereichs 120 gebildet werden, dass das erste Randabschlussgebiet 4 in einer vertikalen Richtung z eine erste Ausdehnung und in einer horizontalen Richtung x eine zweite Ausdehnung, die mindestens zweimal oder mindestens 5-mal größer als die erste Ausdehnung ist, aufweist, dass das erste Randabschlussgebiet 4 zwischen dem zweiten Randabschlussgebiet 5 und dem aktiven Bereich 110 angeordnet ist, und dass das zweite Randabschlussgebiet 5 eine variierende Konzentration von Dotierstoffen, die mit zunehmender Entfernung von dem ersten Randabschlussgebiet 4 und/oder mit zunehmender Entfernung von dem aktiven Bereich 110 mindestens benachbart zu dem ersten Randabschlussgebiet 4 zunimmt, aufweist und in der vertikalen Richtung z eine dritte Ausdehnung und in der horizontalen Richtung x eine vierte Ausdehnung, die mindestens zweimal größer als die dritte Ausdehnung ist, aufweist.
  • Bei einer Ausführungsform sind Donatoren und Akzeptoren durch maskiertes Implantieren von Donator-Ionen und Akzeptor-Ionen von der oberen Seite 101 und darauffolgendes Ausheilen (Eintreiben) eingebracht.
  • Wie in 6A in einer Draufsicht dargestellt, kann eine Maske 17, die erste Öffnungen in einem äußeren Abschnitt 17b auf dem äußeren Abschnitt 120b des peripheren Bereichs 120 und zweite Öffnungen in einem inneren Abschnitt 17a auf dem inneren Abschnitt 120a des peripheren Bereichs 120, der zwischen dem äußeren Abschnitt 120b und dem aktiven Bereich 110 angeordnet ist, aufweist, derart auf der ersten Seite 101 gebildet sind, dass die ersten Öffnungen in dem äußeren Abschnitt 120b einen Bereich der Halbleiterschicht 1' freilegen (wenn von oben aus betrachtet, einen Bereich aufweisen), der mit einer Entfernung von dem aktiven Bereich 110 zunimmt, und dass die zweiten Öffnungen in dem inneren Bereich 120a einen Bereich der Halbleiterschicht 1' freilegen (wenn von oben aus betrachtet, einen Bereich aufweisen), der mit einer Entfernung von dem aktiven Bereich 110 abnimmt.
  • In dem Ausführungsbeispiel sind die ersten Öffnungen und die zweiten Öffnungen der Maske 17, wenn von oben aus betrachtet, rechteckig (darstellt durch leere Rechtecke in 6A). Dies ist jedoch nur ein Beispiel (Streifen, Kreise oder andere Formen sind ebenfalls möglich).
  • Es ist zu beachten, dass 6A nur einen typischerweise kleinen Teil der Maske 17 darstellt. Die beispielhaften zwei innersten und die beispielhaften zwei äußersten Öffnungen (längliche Rechtecke) können den aktiven Bereich 110 umgeben und/oder können in einer Draufsicht der vollständigen Maske 17 im Wesentlichen ringförmig sein.
  • Wie in 5B und 6B in jeweiligen vertikalen Querschnitten dargestellt, kann der innere Abschnitt 17a der Maske 17 vor Implantieren von Donator-Ionen (strichpunktierte Pfeile) mit einer Photoresistmaske 19 bedeckt sein, und der äußere Abschnitt 17b der Maske 17 kann vor Implantieren von Akzeptor-Ionen (gestrichelte Pfeile) in den peripheren Bereich 120 mit einer Photoresistmaske 18 bedeckt sein (zusammengesetzte Maskentechnik).
  • Nach Entfernen der Masken 18, 19 und thermischem Ausheilen sind das erste Randabschlussgebiet 4 und das zweite Randabschlussgebiet 5 mit den gewünschten Eigenschaften gebildet.
  • Zum Herstellen von Halbleitervorrichtungen, die mehr als zwei Randabschlussgebiete 4 aufweisen, wie vorstehend in 3B bis 5A dargestellt, kann eine ähnliche Maske, die jedoch eine Ausgestaltung mit mehreren sich abwechselnden Abschnitten 17a, 17b aufweist, verwendet werden.
  • Ferner können mehrere Implantationsverfahren mit unterschiedlicher Energie zum Bilden des bzw. der Randabschlussgebiete 4, 5 mit variierender Eindringtiefe verwendet werden.
  • Für Implantationen in eine Siliciumschicht 1' werden typischerweise Bor-Ionen als Akzeptor-Ionen verwendet und Phosphor-Ionen als Donator-Ionen verwendet. Es ist jedoch auch möglich, andere Dotierstoffe wie Arsen und Antimon zu verwenden.
  • Selen hat sich als Dotierstoff als weniger geeignet herausgestellt. Das seitliche Dotierungsprofil, das mit Selendotierstoffen gebildet ist, weist eine geringere Reproduzierbarkeit auf.
  • Außerdem ist die Entladezeit von Selen-Donatoren für viele Anwendungen zu hoch. Weiterhin wurde außerdem herausgefunden, dass die Eindringtiefe von Selen zu groß für die gewünschte, vergleichsweise flache Form des (zweiten) Randabschlussgebiets ist.
  • Der jeweilige Implantationswinkel zwischen der normalen Richtung der ersten Seite 101 und dem Ionenstrahl während der Implantation der Donator-Ionen und/oder während der Implantation der Akzeptor-Ionen kann kleiner als etwa 0,15° sein.
  • Dadurch kann der sogenannte Channeling-Effekt, der in Wafer 40 an harzfreien Maskenöffnungen auftritt, genutzt werden.
  • Dementsprechend sind Maskenabweichungen sowie Segregationseffekte an einer Grenzfläche zwischen Halbleitermaterial des Wafers 40 und einem Oxid für das Dotierprofil von geringerer Bedeutung. Ferner können ein vertikal breiteres Implantationsprofil und ein vertikal tieferes Bereichsende der Implantation erreicht werden. Dies kann eine Diffusion von Dotierstoffen während des Ausheilens in gewünschte Dotierungsprofile begünstigen.
  • Typischerweise werden auf Waferebene mehrere bipolare Halbleitervorrichtungen 100 parallel hergestellt. 5B entspricht typischerweise einem rechten Abschnitt von einer der mehreren herzustellenden und an seitlichen Rändern 41 schließlich, typischerweise durch Sägen, zu trennenden Halbleitervorrichtungen 100.
  • In einer weiteren Ausführungsform ist nach Bereitstellen des Wafers 40 eine im Wesentlichen homogene n-dotierte Schicht an der ersten Seite 101 in dem peripheren Bereich 120, z. B. durch Implantieren ohne Maskieren des peripheren Bereichs und darauffolgendes Ausheilen, gebildet.
  • Danach kann eine Maske, die Öffnungen aufweist, die einen Bereich der Halbleiterschicht 1' in dem peripheren Bereich 120 freilegen (einen Bereich aufweisen, wenn von oben aus betrachtet), der mit zunehmender Entfernung von dem aktiven Bereich 110 abnimmt (d. h. der Maskenaufbau ist, wie in 6A gezeigt, für die Maske 17a typischerweise ähnlich, erstreckt sich aber zwischen dem aktiven Bereich 110 und dem Rand 41), auf der ersten Seite 101 gebildet und anschließend zum Implantieren von Akzeptor-Ionen in die Halbleiterschicht 1' verwendet werden.
  • Bei dieser Ausführungsform ist die Dosis zum Implantieren von Akzeptor-Ionen derart gewählt, dass die n-Dotierung der n-dotierten Schicht in dem äußeren Abschnitt 120b (wo das zweite Randabschlussgebiet 5 gebildet werden soll) teilweise kompensiert ist und in dem inneren Abschnitt 120a (wo das erste Randabschlussgebiet 4 gebildet werden soll) überkompensiert ist.
  • Danach kann ein weiteres Ausheilen verwendet werden.
  • In einer weiteren Ausführungsform ist nach Bereitstellen des Wafers 40 eine im Wesentlichen homogene n-dotierte Schicht an der ersten Seite 101 in dem peripheren Bereich 120 ohne Maskieren des peripheren Bereichs 120 und darauffolgendem Ausheilen gebildet.
  • Danach kann eine Maske, die Öffnungen aufweist, die einen Bereich der Halbleiterschicht 1' in dem peripheren Bereich 120 freilegen (einen Bereich aufweisen, wenn von oben aus betrachtet), und die mit zunehmender Entfernung von dem aktiven Bereich 110 zunehmen (d. h. der Maskenaufbau ist, wie in 6A gezeigt, für die Maske 17b typischerweise ähnlich, erstreckt sich aber zwischen dem aktiven Bereich 110 und dem Rand 41), auf der ersten Seite 101 gebildet und anschließend zum Implantieren von Donator-Ionen in die Halbleiterschicht 1' verwendet werden.
  • Bei dieser Ausführungsform ist die Dosis zum Implantieren von Donator-Ionen derart gewählt, dass die p-Dotierung der p-dotierten Schicht in dem inneren Abschnitt 120a (wo das erste Randabschlussgebiet 4 gebildet werden soll) teilweise kompensiert ist und in dem äußeren Abschnitt 120b (wo das zweite Randabschlussgebiet 5 gebildet werden soll) überkompensiert ist.
  • Danach kann ein weiteres Ausheilen (thermischer Prozess) verwendet werden.
  • Bei noch einer weiteren Ausführungsform sind die Dotierstoffe von einer Maske, die auf der ersten Seite 101 in dem peripheren Bereich 120 gebildet ist, ausdiffundiert.
  • Zum Beispiel kann eine Maske, die durch ein dotiertes Material wie ein Oxid, das mit ersten Dotierstoffen dotiert ist, gebildet ist und Öffnungen aufweist, die einen Bereich der Halbleiterschicht 1' in dem peripheren Bereich 120 freilegen, der mit zunehmender Entfernung von dem aktiven Bereich 110 zunimmt (der Maskenaufbau kann, wie in 6A gezeigt, für die Maske 17a ähnlich sein, erstreckt sich aber zwischen dem aktiven Bereich 110 und dem Rand 41) auf der ersten Seite 101 gebildet sein.
  • Danach kann ein erster thermischer Prozess verwendet werden, um die ersten Dotierstoffe von der Maske in die Halbleiterschicht auszudiffundieren.
  • Danach kann eine optionale Deckschicht auf der Maske gebildet werden. Dementsprechend kann jegliche Kreuzkontamination mit dem darauffolgenden Implantationsprozess vermieden werden.
  • Danach können Dotierstoff-Ionen eines entgegengesetzten Dotierungstyps unter Verwendung der Maske in die Halbleiterschicht 1' implantiert werden.
  • Danach kann ein thermischer Prozess verwendet werden, um die implantierten Ionen in der Halbleiterschicht 1' zu aktivieren.
  • Nach dem Bilden der ersten und zweiten Randabschlussgebiete 4, 5 können weitere Prozesse wie Bilden von dielektrischen Schichten und Metallisierungen auf der ersten Seite 101 von der ersten Seite aus durchgeführt werden.
  • Ferner können weitere Prozesse wie ein Bilden einer Metallisierung auf der zweiten Seite 102 durchgeführt werden.
  • Danach kann der Wafer 40 in einzelne Halbleitervorrichtungen zerteilt werden.
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung einen Halbleiterkörper auf, der eine erste Seite, einen Rand, der den Halbleiterkörper in einer zu der ersten Seite parallelen Richtung begrenzt, ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps, ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps, das einen pn-Übergang mit dem ersten Halbleitergebiet bildet, ein erstes Randabschlussgebiet des zweiten Leitfähigkeitstyps, das an das erste Halbleitergebiet angrenzt und zwischen dem zweiten Halbleitergebiet und dem Rand angeordnet ist, und ein zweiteas Randabschlussgebiet des ersten Leitfähigkeitstyps, das einen weiteren pn-Übergang mit dem ersten Randabschlussgebiet bildet, aufweist. Das zweite Randabschlussgebiet ist zwischen dem ersten Randabschlussgebiet und dem Rand, aber nicht zwischen dem ersten Randabschlussgebiet und der ersten Seite angeordnet und weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps, die mit zunehmender Entfernung von dem weiteren pn-Übergang zunimmt. Das zweite Randabschlussgebiet weist, in einer vertikalen Richtung senkrecht zu der ersten Seite, eine erste Ausdehnung und, in einer horizontalen Richtung parallel zu der ersten Seite, eine zweite Ausdehnung, die mindestens zweimal größer, typischerweise mindestens 5-mal größer als die erste Ausdehnung ist, auf.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung umfasst das Verfahren ein Bereitstellen eines Wafers, der eine obere Seite aufweist und eine Halbleiterschicht aufweist, die sich zu der oberen Seite erstreckt. Ein aktiver Bereich und ein peripherer Bereich, der den aktiven Bereich, wenn von oben aus betrachtet, umgibt, sind definiert. Von der oberen Seite werden Donatoren und Akzeptoren derart in die Halbleiterschicht eingebracht, dass ein erstes Randabschlussgebiet und ein zweites Randabschlussgebiet eines entgegengesetzten Leitfähigkeitstyps an der oberen Seite in jeweiligen Abschnitten der Halbleiterschicht gebildet werden, die in der peripheren Bereich angeordnet sind. Das Verfahren wird derart durchgeführt, dass das erste Randabschlussgebiet zwischen dem zweiten Randabschlussgebiet und dem aktiven Bereich angeordnet ist und in einer vertikalen Richtung senkrecht zu der oberen Seite eine erste Ausdehnung, und in einer horizontalen Richtung parallel zu der oberen Seite eine zweite Ausdehnung, die mindestens zweimal größer oder sogar mindestens 5-mal größer als die erste Ausdehnung ist, aufweist. Das Verfahren wird derart durchgeführt, dass das zweite Randabschlussgebiet in der vertikalen Richtung eine dritte Ausdehnung und in der horizontalen Richtung eine vierte Ausdehnung, die mindestens zweimal größer oder sogar 5-mal größer als die dritte Ausdehnung ist, aufweist, und derart, dass das zweite Randabschlussgebiet eine variierende Konzentration von Dotierstoffen aufweist, die mindestens in der Nähe zu dem ersten Randabschlussgebiet mit abnehmender Entfernung von dem ersten Randabschlussgebiet und/oder mit abnehmender Entfernung von dem aktiven Bereich abnimmt.
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung einen Halbleiterkörper auf, der eine erste Seite, einen Rand, der den Halbleiterkörper in einer zu der ersten Seite parallelen Richtung begrenzt, einen aktiven Bereich, einen peripheren Bereich, der zwischen dem aktiven Bereich und dem Rand angeordnet ist, ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps, der sich von dem aktiven Bereich in den peripheren Bereich erstreckt, ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps, das einen pn-Übergang mit dem ersten Halbleitergebiet bildet, ein erstes Randabschlussgebiet des zweiten Leitfähigkeitstyps, das an das ersten Halbleitergebiet angrenzt und an der ersten Seite und zwischen dem zweiten Halbleitergebiet und dem Rand angeordnet ist, und ein zweites Randabschlussgebiet des ersten Leitfähigkeitstyps, das an der ersten Seite und zwischen dem ersten Randabschlussgebiet und dem Rand angeordnet ist, aufweist. Das zweite Randabschlussgebiet weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps auf, die mit zunehmender Entfernung von dem ersten Randabschlussgebiet und/oder mit zunehmender Entfernung von dem aktiven Bereich gleichmäßig, d. h. im Wesentlichen linear, zunimmt. Eine Ausdehnung des zweiten Randabschlussgebiets in einer horizontalen Richtung parallel zu der ersten Seite ist größer als eine Ausdehnung des zweiten Randabschlussgebiets in einer vertikalen Richtung parallel zu der ersten Seite, typischerweise um einen Faktor von mindestens zwei oder sogar fünf. Typischerweise entspricht eine Ausdehnung des ersten Randabschlusses in der vertikalen Richtung im Wesentlichen der Ausdehnung des zweiten Randabschlusses in der vertikalen Richtung.
  • Obgleich verschiedene Ausführungsbeispiele der Erfindung offenbart wurden, wird der Fachmann erkennen, dass verschiedene Änderungen und Modifizierungen, die einige der Vorteile der Erfindung erreichen werden, vorgenommen werden können, ohne vom Grundgedanken und Schutzumfang der Erfindung abzuweichen. Dem Durchschnittsfachmann wird offensichtlich sein, dass andere Komponenten, die dieselben Funktionen durchführen, in geeigneter Weise ersetzt werden können. Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine spezifische Figur erklärt sind, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde. Derartige Modifizierungen an dem erfindungsgemäßen Konzept sollen durch die beigefügten Ansprüche abgedeckt werden.
  • Räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen zusätzlich zu anderen als denen in den Figuren gezeigten Ausrichtungen unterschiedliche Ausrichtungen der Vorrichtung umfassen. Des Weiteren werden außerdem Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen ebenfalls nicht einschränkend sein. In der gesamten Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen sind offene Ausdrücke, die das Vorhandensein erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die/das“ sollen den Plural sowie den Singular umfassen, sofern der Zusammenhang nicht eindeutig etwas anderes angibt.
  • Unter Berücksichtigung der vorstehend genannten Bandbreite an Veränderungen und Anwendungen sollte sich verstehen, dass die vorliegende Erfindung nicht durch die vorhergehende Beschreibung beschränkt ist und auch nicht durch die zugehörigen Zeichnungen beschränkt ist. Stattdessen ist die vorliegende Erfindung ausschließlich durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (20)

  1. Halbleitervorrichtung (100–700), aufweisend einen Halbleiterkörper (40), der Folgendes aufweist: – eine erste Seite (101); – einen Rand (41), der den Halbleiterkörper (40) in einer zu der ersten Seite (101) parallelen Richtung begrenzt; – einen aktiven Bereich (110); – einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem Rand (41) angeordnet ist; – ein erstes Halbleitergebiet (1) eines ersten Leitfähigkeitstyps, das sich von dem aktiven Bereich (110) in den peripheren Bereich (120) erstreckt; – ein zweites Halbleitergebiet (2) eines zweiten Leitfähigkeitstyps, das einen pn-Übergang (12) mit dem ersten Halbleitergebiet (1) bildet; – ein erstes Randabschlussgebiet (4) des zweiten Leitfähigkeitstyps, das in dem peripheren Bereich (120) an das erste Halbleitergebiet (1) angrenzt und an der ersten Seite (101) und zwischen dem zweiten Halbleitergebiet (2) und dem Rand (41) angeordnet ist; und – ein zweites Randabschlussgebiet (5) des ersten Leitfähigkeitstyps, das eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps, die zumindest in der Nähe vom dem ersten Randabschlussgebiet (4) mit zunehmender Entfernung von dem ersten Randabschlussgebiet (4) und/oder mit zunehmender Entfernung von dem aktiven Bereich (110) im Wesentlichen linear zunimmt, aufweist und an der ersten Seite (101) und zwischen dem ersten Randabschlussgebiet (4) und dem Rand (41) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung eine bipolare Halbleitervorrichtung ist, wobei die bipolare Halbleitervorrichtung ein IGBT (300, 400) ist, wobei sich das erste Halbleitergebiet (1) und/oder das zweite Halbleitergebiet (2) zwischen dem aktiven Bereich (110) und dem peripheren Bereich (120) erstrecken, wobei das zweite Halbleitergebiet (2) eine höhere maximale Dotierungskonzentration als das erste Randabschlussgebiet (4) aufweist, und/oder wobei das zweite Halbleitergebiet (2) ein Bodygebiet des IGBT (300, 400) bildet.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung (100) ein Thyristor (200) ist, wobei sich das erste Halbleitergebiet (1) und/oder da zweite Halbleitergebiet (2) zwischen dem aktiven Bereich (110) und dem peripheren Bereich (120) erstreckt, wobei das zweite Halbleitergebiet (2) eine höhere maximale Dotierungskonzentration als das erste Randabschlussgebiet (4) aufweist, und/oder wobei das zweite Halbleitergebiet (2) ein Basisgebiet des Thyristors (200) bildet.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Minimalwert der variierenden Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps größer als eine maximale Dotierungskonzentration des ersten Halbleitergebiets (2) ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Randabschlussgebiet (4) mindestens in der Nähe von dem zweiten Randabschlussgebiet (5) eine variierende Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps aufweist, die mit abnehmender Entfernung von dem zweiten Randabschlussgebiet (5) und/oder mit zunehmender Entfernung von dem aktiven Bereich (110) abnimmt.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die variierende Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps mit abnehmender Entfernung von dem zweiten Randabschlussgebiet (5) mindestens in der Nähe des zweiten Randabschlussgebiets (5) im Wesentlichen linear abnimmt.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Randabschlussgebiet (5) an das ersten Randabschlussgebiet (4) angrenzt.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die ferner mindestens eines der Folgenden aufweist: – ein drittes Halbleitergebiet (3) des zweiten Leitfähigkeitstyps, das zwischen dem ersten Halbleitergebiet (1) und einer zweiten Seite (102) des Halbleiterkörpers (40), die entgegengesetzt zu der ersten Seite (101) ist, angeordnet ist; – ein viertes Halbleitergebiet (6) des ersten Leitfähigkeitstyps, das einen zweiten pn-Übergang mit dem zweiten Halbleitergebiet (2) bildet; – eine erste Metallisierung (10), die auf der ersten Seite (101) angeordnet und in Kontakt mit dem vierten Halbleitergebiet (6) und/oder dem zweiten Halbleitergebiet (2) ist; – eine zweite Metallisierung (11), die zu der ersten Metallisierung (10) entgegengesetzt angeordnet ist und in Kontakt mit dem dritten Halbleitergebiet (3) und/oder dem ersten Halbleitergebiet (1) ist; – eine dielektrische Schicht (7), die auf der ersten Seite (101) angeordnet ist und den peripheren Bereich (120) mindestens teilweise bedeckt; – eine Gate-Elektrode (9), die durch einen Gate-Dielektrikumsbereich (8) von dem ersten Halbleitergebiet (1) und dem zweiten Halbleitergebiet (2) getrennt ist; und – eine Steuermetallisierung, die in Kontakt mit dem zweiten Halbleitergebiet (2) oder der Gate-Elektrode (9) ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Randabschlussgebiet (4) und das zweite Randabschlussgebiet (5) von oben aus betrachtet nicht miteinander überlappen, oder wobei das erste Randabschlussgebiet (4) teilweise zwischen dem zweiten Randabschlussgebiet (5) und der ersten Seite (101) angeordnet ist.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (40) ferner mindestens eines der Folgenden aufweist: – ein drittes Randabschlussgebiet (4b) des zweiten Leitfähigkeitstyps, das zwischen dem zweiten Randabschlussgebiet (5) und dem Rand (41) angeordnet ist; – ein viertes Randabschlussgebiet (5b) des ersten Leitfähigkeitstyps, das zwischen dem dritten Randabschlussgebiet (4b) und dem Rand (41) angeordnet ist; und – einen dielektrischen Bereich (7b), der zwischen mindestens einem von dem ersten Randabschlussgebiet (4) und dem zweiten Randabschlussgebiet (5) und mindestens einem von dem dritten Randabschlussgebiet (4b) und dem vierten Randabschlussgebiet (5b) angeordnet ist.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Ausdehnung (dx4) des ersten Randabschlussgebiets (4) in einer horizontalen Richtung parallel zu der ersten Seite (101) mindestens zweimal größer als eine Ausdehnung (dz) des ersten Randabschlussgebiets (4) in einer vertikalen Richtung senkrecht zu der ersten Seite (101) ist, und/oder wobei eine Ausdehnung (dx5) des zweiten Randabschlussgebiets (5) in der horizontalen Richtung mindestens zweimal größer als eine Ausdehnung (dz) des zweiten Randabschlussgebiets (5) in der vertikalen Richtung ist.
  12. Halbleitervorrichtung (100–700), aufweisend einen Halbleiterkörper (40), der Folgendes aufweist: – eine erste Seite (101); – einen Rand (41), der den Halbleiterkörper (40) in einer zu der ersten Seite (101) parallelen Richtung begrenzt; – ein erstes Halbleitergebiet (1) eines ersten Leitfähigkeitstyps; – ein zweites Halbleitergebiet (2) eines zweiten Leitfähigkeitstyps, das einen pn-Übergang (12) mit dem ersten Halbleitergebiet (1) bildet; – ein erstes Randabschlussgebiet (4) des zweiten Leitfähigkeitstyps, das an das erste Halbleitergebiet (1) angrenzt und zwischen dem zweiten Halbleitergebiet (2) und dem Rand (41) angeordnet ist; und – ein zweites Randabschlussgebiet (5) des ersten Leitfähigkeitstyps, das einen weiteren pn-Übergang (16) mit dem ersten Randabschlussgebiet (4) bildet, zwischen dem ersten Randabschlussgebiet (4) und dem Rand (41), aber nicht zwischen dem ersten Randabschlussgebiet (4) und der ersten Seite (101) angeordnet ist und eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps, die mit abnehmender Entfernung von dem Rand (41) zunimmt, eine erste Ausdehnung (dz) in einer vertikalen Richtung senkrecht zu der ersten Seite (101) und eine zweite Ausdehnung (dx5) in einer horizontalen Richtung parallel zu der ersten Seite (101), die mindestens zweimal größer als die erste Ausdehnung (dz) ist, aufweist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Halbleitervorrichtung eine bipolare Halbleitervorrichtung ist, wobei das zweite Halbleitergebiet (2) in einem aktiven Bereich (110) der Halbleitervorrichtung angeordnet ist, wobei das erste Randabschlussgebiet (4) und das zweite Randabschlussgebiet (5) in einem peripheren Bereich (120) der Halbleitervorrichtung angeordnet sind, der zwischen dem aktiven Bereich (110) und dem Rand (41) angeordnet ist, wobei das erste Randabschlussgebiet (4) eine variierende Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps, die mit abnehmender Entfernung von dem Rand (41) abnimmt, aufweist, und/oder wobei sich das zweite Randabschlussgebiet (5) und das erste Randabschlussgebiet (4), in einem Querschnitt senkrecht zu der ersten Seite (101), zwischen der ersten Seite (101) und einer horizontalen Linie, die parallel zu der ersten Seite (101) ist, erstrecken, und/oder wobei ein Integral, das durch Integrieren einer Differenz zwischen der Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps und der Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps entlang eines Integrationswegs, der senkrecht zu der horizontalen Linie ist und sich von einem ersten Punkt auf der horizontalen Linie zu einem zweiten Punkt der ersten Seite (101) erstreckt, erhalten werden kann, mindestens in der Nähe von einem pn-Übergang (16), der zwischen dem ersten Randabschlussgebiet (4) und dem zweiten Randabschlussgebiet (5) gebildet ist, im Wesentlichen linear mit einer horizontalen Koordinate (x) des ersten Punkts variiert.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: – Bereitstellen eines Wafers (40), der eine obere Seite (101) aufweist und eine Halbleiterschicht (1') aufweist, die sich bis zu der oberen Seite (102) erstreckt; – Definieren eines aktiven Bereichs (110) und eines peripheren Bereichs (120), der den aktiven Bereich (110) von oben aus betrachtet umgibt; und – Einbringen von Donatoren und Akzeptoren von der oberen Seite (101) in die Halbleiterschicht (1') derart, dass ein erstes Randabschlussgebiet (4) und ein zweites Randabschlussgebiet (5) eines entgegengesetzten Leitfähigkeitstyps an der oberen Seite (101) in jeweiligen Abschnitten der Halbleiterschicht (1'), die in dem peripheren Bereich (120) angeordnet sind, gebildet werden, dass das erste Randabschlussgebiet (4) in einer vertikalen Richtung (z), die senkrecht zu der oberen Seite (102) ist, eine erste Ausdehnung (dz) aufweist, und in einer horizontalen Richtung (x), die parallel zu der oberen Seite (102) ist, eine zweite Ausdehnung (dx4), die mindestens zweimal größer als die erste Ausdehnung (dz) ist, aufweist und das zwischen dem zweiten Randabschlussgebiet (5) und dem aktiven Bereich (110) angeordnet ist, und dass das zweite Randabschlussgebiet (5) in der vertikalen Richtung (z) eine dritte Ausdehnung (dz), in der horizontalen Richtung (x) eine vierte Ausdehnung (dx5), die mindestens zweimal größer als die dritte Ausdehnung (dz) ist, und eine variierende Konzentration von Dotierstoffen aufweist, die zumindest in der Nähe von dem ersten Randabschlussgebiet (4) mit abnehmender Entfernung von dem ersten Randabschlussgebiet (4) und/oder mit abnehmender Entfernung von dem aktiven Bereich (110) abnimmt.
  15. Verfahren nach Anspruch 14, wobei das Einbringen von Donatoren und Akzeptoren maskiertes Implantieren von Donator-Ionen und Akzeptor-Ionen von der oberen Seite (101) und darauffolgendes Ausheilen umfasst, wobei das Einbringen von Donatoren und Akzeptoren Implantieren von Donator-Ionen von der oberen Seite (101), maskiertes Implantieren von Akzeptor-Ionen von der oberen Seite (101) und darauffolgendes Ausheilen umfasst, wobei das Einbringen von Donatoren und Akzeptoren maskiertes Implantieren von Donator-Ionen von der oberen Seite (101), Implantieren von Akzeptor-Ionen von der oberen Seite (101) und darauffolgendes Ausheilen umfasst, wobei das Verfahren derart durchgeführt wird, dass das erste Randabschlussgebiet (4) eine variierende Konzentration von p-leitenden Dotierstoffen aufweist, die mit abnehmender Entfernung von dem zweiten Randabschlussgebiet (5) mindestens benachbart zu dem zweiten Randabschlussgebiet (5) abnimmt, wobei das Verfahren derart durchgeführt wird, dass die variierende Konzentration von p-leitenden Dotierstoffen mindestens in der Nähe von dem zweiten Randabschlussgebiet (5) im Wesentlichen linear mit der abnehmenden Entfernung von dem zweiten Randabschlussgebiet (5) abnimmt, und/oder wobei das Verfahren derart durchgeführt wird, dass die variierende Konzentration von Dotierstoffen des zweiten Randabschlussgebiets (4) mindestens in der Nähe von dem ersten Randabschlussgebiet (4) im Wesentlichen linear mit der abnehmenden Entfernung von dem ersten Randabschlussgebiet (4) abnimmt.
  16. Verfahren nach Anspruch 14 oder 15, wobei dsd Einbringen von Donatoren und Akzeptoren Bilden einer Maske (17) auf der oberen Seite (101) umfasst, sodass die Maske (17) erste Öffnungen in einem äußeren Abschnitt (120b) des peripheren Bereichs (120) und zweite Öffnungen in einem inneren Abschnitt (120a) des peripheren Bereichs (120), der zwischen dem äußeren Abschnitt (120b) und dem aktiven Bereich (110) angeordnet ist, aufweist, wobei die ersten Öffnungen derart gebildet sind, dass ein freigelegter Bereich der Halbleiterschicht (1') mit zunehmender Entfernung von dem aktiven Bereich (110) zunimmt, und wobei die zweiten Öffnungen derart gebildet sind, dass ein freigelegter Bereich der Halbleiterschicht (1') mit zunehmender Entfernung von dem aktiven Bereich (110) abnimmt.
  17. Verfahren nach Anspruch 16, wobei das Einbringen von Donatoren und Akzeptoren mindestens eines der Folgenden umfasst: – Bilden einer ersten Photoresistmaske (18), die eine Öffnung in dem inneren Abschnitt (120a) des peripheren Bereichs (120) aufweist, auf der Maske (17); – Implantieren von Akzeptor-Ionen; – Entfernen der ersten Photoresistmaske (18); – Bilden einer zweiten Photoresistmaske (19), die eine Öffnung in dem äußeren Abschnitt (120b) des peripheren Bereichs (120) aufweist, auf der Maske (17); – Implantieren von Donator-Ionen; und – Entfernen der zweiten Photoresistmaske (18).
  18. Verfahren nach Anspruch 14 oder 15, wobei das Einbringen von Donatoren und Akzeptoren mindestens eines der Folgenden umfasst: – Bilden einer ersten Implantationsmaske (17b) auf der oberen Seite (101), die einen inneren Abschnitt (120a) des peripheren Bereichs (120), der zwischen einem äußeren Abschnitt (120b) des peripheren Bereichs (120) und dem aktiven Bereich (110) angeordnet ist, bedeckt und erste Öffnungen derart aufweist, dass ein freigelegter Bereich der Halbleiterschicht (1') in dem äußeren Abschnitt (120b) mit zunehmender Entfernung von dem aktiven Bereich (110) zunimmt; – Implantieren von Donator-Ionen unter Verwendung der ersten Implantationsmaske (17b); – Entfernen der ersten Implantationsmaske (17b); – Bilden einer zweiten Implantationsmaske (17a) auf der oberen Seite (101), die den äußeren Abschnitt (120a) des peripheren Bereichs (120) bedeckt und zweite Öffnungen derart aufweist, dass ein freigelegter Bereich der Halbleiterschicht (1') in dem inneren Abschnitt (120b) mit zunehmender Entfernung von dem aktiven Bereich (110) abnimmt; – Implantieren von Donatoren von der oberen Seite (101) in die Halbleiterschicht (1') in dem peripheren Bereich (120); – Bilden einer Implantationsmaske auf der oberen Seite (101), die Öffnungen derart aufweist, dass ein freigelegter Bereich der Halbleiterschicht (1') in dem peripheren (120) mit zunehmender Entfernung von dem aktiven Bereich (110) abnimmt; und – Implantieren von Akzeptor-Ionen unter Verwendung der Implantationsmaske derart, dass die Donatoren in der Halbleiterschicht (1') nach darauffolgendem Ausheilen in dem äußeren Abschnitt (120b) teilweise kompensiert und in dem inneren Abschnitt (120a) des peripheren Bereichs (120) überkompensiert sind.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei ein Implantationswinkel während des Implantierens der Donator-Ionen und/oder während des Implantierens der Akzeptor-Ionen kleiner als etwa 0,15° ist.
  20. Verfahren nach Anspruch 14, wobei das Einbringen von Donatoren und Akzeptoren mindestens eines der Folgenden umfasst: – Bilden einer Maske (17a) auf der oberen Seite (101), die Öffnungen derart aufweist, dass ein freigelegter Bereich der Halbleiterschicht (1') in dem peripheren Bereich (120) mit zunehmender Entfernung von dem aktiven Bereich (110) zunimmt, wobei die Maske (17a) erste Dotierstoffe aufweist; – einen ersten thermischen Prozess, um die ersten Dotierstoffe von der Maske (17a) in die Halbleiterschicht (1') auszudiffundieren; – Bilden einer Deckschicht auf der Maske (17a); – Implantieren von Donator-Ionen in die Halbleiterschicht (1') unter Verwendung der Maske (17a), wenn die ersten Dotierstoffe als Akzeptoren der Halbleiterschicht (1') wirken können; – Implantieren von Akzeptor-Ionen in die Halbleiterschicht (1') unter Verwendung der Maske (17), wenn die ersten Dotierstoffe als Donatoren der Halbleiterschicht (1') wirken können; und – einen zweiten thermischen Prozess, um zumindest die implantierten Ionen in der Halbleiterschicht (1') zu aktivieren.
DE102016108125.6A 2016-05-02 2016-05-02 Halbleitervorrichtung und Herstellung davon Active DE102016108125B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016108125.6A DE102016108125B4 (de) 2016-05-02 2016-05-02 Halbleitervorrichtung und Herstellung davon
US15/496,223 US11094779B2 (en) 2016-05-02 2017-04-25 Semiconductor device having an edge termination region comprising a first edge termination region of a second conductivity type adjacent to a second edge termination region of a first conductivity type
CN201710297324.XA CN107403830B (zh) 2016-05-02 2017-04-28 半导体器件及其制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016108125.6A DE102016108125B4 (de) 2016-05-02 2016-05-02 Halbleitervorrichtung und Herstellung davon

Publications (2)

Publication Number Publication Date
DE102016108125A1 true DE102016108125A1 (de) 2017-11-02
DE102016108125B4 DE102016108125B4 (de) 2023-11-23

Family

ID=60081398

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016108125.6A Active DE102016108125B4 (de) 2016-05-02 2016-05-02 Halbleitervorrichtung und Herstellung davon

Country Status (3)

Country Link
US (1) US11094779B2 (de)
CN (1) CN107403830B (de)
DE (1) DE102016108125B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022776A1 (en) * 2017-07-28 2019-01-31 Hewlett-Packard Development Company, L.P. PRINTING INVIOLABLE SECURITY STRUCTURES
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
CN110164955A (zh) * 2019-05-28 2019-08-23 深圳市桦沣实业有限公司 一种横向变掺杂终端结构
EP3975266A1 (de) * 2020-09-28 2022-03-30 Nexperia B.V. Halbleiterbauelement mit verbessertem verbindungsabschlusserweiterungsbereich

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023598B3 (de) * 2006-05-19 2007-11-08 Infineon Technologies Austria Ag Halbleiterbauteil
JP2011238899A (ja) * 2010-04-13 2011-11-24 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
DE102015105859A1 (de) * 2014-05-02 2015-11-05 Infineon Technologies Ag Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben
US20150340432A1 (en) * 2014-05-26 2015-11-26 Nuvoton Technology Corporation Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
JP2008227236A (ja) 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
CN102473721B (zh) * 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
DE112013006871T5 (de) 2013-03-27 2015-12-10 Toyota Jidosha Kabushiki Kaisha Vertikale Halbleitervorrichtung
US9429066B2 (en) * 2013-07-30 2016-08-30 Kubota Corporation Subchamber type combustion chamber for diesel engine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023598B3 (de) * 2006-05-19 2007-11-08 Infineon Technologies Austria Ag Halbleiterbauteil
JP2011238899A (ja) * 2010-04-13 2011-11-24 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
DE102015105859A1 (de) * 2014-05-02 2015-11-05 Infineon Technologies Ag Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben
US20150340432A1 (en) * 2014-05-26 2015-11-26 Nuvoton Technology Corporation Semiconductor device

Also Published As

Publication number Publication date
CN107403830B (zh) 2021-07-09
US20170317165A1 (en) 2017-11-02
CN107403830A (zh) 2017-11-28
US11094779B2 (en) 2021-08-17
DE102016108125B4 (de) 2023-11-23

Similar Documents

Publication Publication Date Title
DE102014119278B4 (de) Halbleiterbauelemente
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102012109902A1 (de) Leistungshalbleiterdiode, IGBT, und Verfahren für ihre Herstellung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
DE102015105718A1 (de) Halbleiterdiode
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102014119384A1 (de) Ladungkompensationsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division