CN107403830A - 半导体器件及其制造 - Google Patents

半导体器件及其制造 Download PDF

Info

Publication number
CN107403830A
CN107403830A CN201710297324.XA CN201710297324A CN107403830A CN 107403830 A CN107403830 A CN 107403830A CN 201710297324 A CN201710297324 A CN 201710297324A CN 107403830 A CN107403830 A CN 107403830A
Authority
CN
China
Prior art keywords
edge termination
termination area
semiconductor
edge
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710297324.XA
Other languages
English (en)
Other versions
CN107403830B (zh
Inventor
P·C·布兰特
T·奥尔
M·普法芬莱纳
F·D·普菲尔施
F·J·桑托斯罗德里奎兹
H-J·舒尔策
A·R·斯特格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107403830A publication Critical patent/CN107403830A/zh
Application granted granted Critical
Publication of CN107403830B publication Critical patent/CN107403830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了半导体器件及其制造。半导体器件包括半导体本体，半导体本体包括：第一侧、在平行于第一侧的方向上界定半导体本体的边缘、有源区域、布置在有源区域和边缘之间的外围区域、从有源区域延伸到外围区域中的第一传导类型的第一半导体区域、与第一半导体区域形成pn结的第二传导类型的第二半导体区域、与第一半导体区域相邻并且布置在第一侧处并且在第二半导体区域与边缘之间的第二传导类型的第一边缘终止区域、以及布置在第一侧处并且在第一边缘终止区域和边缘之间的第一传导类型的第二边缘终止区域。第二边缘终止区域具有第一传导类型的变化的掺杂剂浓度，其至少在紧接第一边缘终止区域随着距第一边缘终止区域的距离的增加而实质上线性地增加。

Description

半导体器件及其制造
技术领域
本发明的实施例涉及半导体器件，特别地涉及在外围区域中具有边缘终止区域的功率半导体器件及其制造方法。
背景技术
半导体器件(例如，MOSFET或诸如晶闸管或绝缘栅双极晶体管(IGBT)的双极半导体器件)已经用于各种应用，包括但不限于用作电源和功率转换器中的开关。特别是对于能够切换大电流和/或在较高电压下操作的功率器件，通常期望相对于表面电荷和/或宇宙辐射的高击穿电压Ubd和高鲁棒性。
为了实现垂直半导体器件的高击穿电压Ubd，可以在相应的半导体器件的半导体衬底的有源单元和横向边缘之间的边缘区域中使用用于在较宽区域上分布所施加的电压的边缘终止结构(在阻挡模式下扩展空间电荷区域)。例如，场板、场环和部分地或完全地可耗尽的半导体区域可以用作边缘终止结构。
然而，边缘区域需要芯片面积并且因此增加了成本。在这方面，已经发现具有可变横向掺杂浓度(VLD)的结终止扩展(JTE)区域是特别有意义的，因为它们在具有相对较低的额外面积的结表面处实现了空间电荷区域的期望扩展，并且可以以相对较低的成本来制造。然而，VLD区域关于表面电荷和/或宇宙辐射的鲁棒性可能是不令人满意的。
因此，需要改进具有边缘终止结构的半导体器件和这些半导体器件的制造。
发明内容
根据半导体器件的实施例，半导体器件包括半导体本体，半导体本体包括：第一侧、在平行于第一侧的方向上界定半导体本体的边缘、有源区域、布置在有源区域和边缘之间的外围区域、从有源区域延伸到外围区域的第一传导类型的第一半导体区域、与第一半导体区域形成pn结的第二传导类型的第二半导体区域、与第一半导体区域邻接并且布置在第一侧处以及在第二半导体区域与边缘之间的第二传导类型的第一边缘终止区域、以及布置在第一侧处以及在第一边缘终止区域和边缘之间的第一传导类型的第二边缘终止区域。第二边缘终止区域具有第一传导类型的变化的掺杂剂浓度，其至少在紧接第一边缘终止区域随着距第一边缘终止区域的距离的增加和/或随着距有源区域的距离的增加而实质上线性地增加。
根据半导体器件的实施例，半导体器件包括半导体本体，半导体本体包括：第一侧、在平行于第一侧的方向上界定半导体本体的边缘、第一传导类型的第一半导体区域、与第一半导体区域形成pn结的第二传导类型的第二半导体区域、与第一半导体区域邻接并且布置在第二半导体区域和边缘之间的第二传导类型的第一边缘终止区域、以及与第一边缘终止区域形成另外的pn结的第一传导类型的第二边缘终止区域。第二边缘终止区域布置在第一边缘终止区域和边缘之间但是没有在第一边缘终止区域和第一侧之间，并且具有随着距另外的pn结的距离的增加而增加的第一传导类型的变化的掺杂剂浓度。第二边缘终止区域在垂直于第一侧的垂直方向上具有第一延伸，并且在平行于第一侧的水平方向上具有第二延伸，第二延伸是第一延伸的至少两倍。
根据用于制造半导体器件的方法的实施例，该方法包括提供具有上侧并且包括延伸到上侧的半导体层的晶片。定义有源区域以及在从上面观察时围绕有源区域的外围区域。从上侧向半导体层中引入施主和受主，使得具有相反的传导类型的第一边缘终止区域和第二边缘终止区域形成在被布置在外围区域中的半导体层的相应部分中的上侧处。执行该方法使得第一边缘终止区域布置在第二边缘终止区域和有源区域之间，并且在垂直于上侧的垂直方向上具有第一延伸，以及在平行于上侧的水平方向上具有第二延伸，第二延伸是第一延伸的至少两倍。执行该方法使得第二边缘终止区域在垂直方向上具有第三延伸，并且在水平方向上具有第四延伸，第四延伸是第三延伸的两倍，并且使得第二边缘终止区域包括变化的掺杂剂浓度，其至少在紧接第一边缘终止区域随着距第一边缘终止区域的距离的减小和/或随着距有源区域的距离的减小而减小。
在阅读以下详细说明以及查看附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图中的部件不一定按比例绘制，而是强调说明本发明的原理。此外，在附图中，相同的参考标记表示相应的部分。在图中：
图1A示出了根据实施例的通过半导体器件的半导体本体的垂直截面；
图1B示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图2A示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图2B示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图3A示出了根据实施例的如图1A至图2B所示的半导体器件中的电场分布；
图3B示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图4A示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图4B示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；
图5A示出了根据实施例的通过双极半导体器件的半导体本体的垂直截面；以及
图5B至图6B示出了根据实施例的方法的方法步骤。
具体实施方式
在下面的详细说明中，参考形成说明书的一部分的附图，并且在附图中通过图示的方式示出了其中可以实践本发明的具体实施例。在这一点上，参考所描述的图的取向来使用诸如“顶部”、“底部”、“正面”、“背面”、“前部”、“后部”等方向术语。由于实施例的部件可以被定位在多个不同的取向中，所以方向术语用于说明的目的，而不是限制。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的改变。因此，以下详细说明不应当被认为是限制性的，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，其一个或多个示例在附图中示出。每个示例通过说明的方式提供，而并不表示对本发明的限制。例如，作为一个实施例的一部分示出或描述的特征可以在其他实施例上使用或与其他实施例结合使用以产生又一实施例。旨在本发明包括这样的修改和变化。使用特定语言来描述示例，该特定语言不应当被解释为限制所附权利要求的范围。附图没有被缩放，并且仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件或制造步骤在不同的附图中通过相同的参考标记来表示。
本说明书中使用的术语“水平”旨在描述实质上平行于半导体衬底或本体的第一或主水平侧或表面的取向。这可以例如是晶片或管芯的表面。
本说明书中使用的术语“垂直”旨在描述实质上垂直于第一表面布置的取向，即，平行于半导体衬底或本体的第一表面的法线方向。同样地，本说明书中使用的术语“水平”旨在描述实质上平行于第一表面布置的取向。
在本说明书中，半导体本体的半导体衬底的第二表面被认为是由下部或背面的表面或侧形成，而第一表面被认为是由半导体衬底的上部、正面或主表面形成。因此，在本说明书中使用的术语“上方”和“下方”在考虑到该取向的情况下描述一结构特征对于另一结构特征的相对位置。
在本说明书中，n掺杂被称为第一传导类型，而p掺杂被称为第二传导类型。可替代地，可以以相反的掺杂关系形成半导体器件，使得第一传导类型可以是p掺杂，并且第二传导类型可以是n掺杂。此外，一些图通过在掺杂类型旁边指示“-”或“+”来说明相对掺杂浓度。例如，“n-”表示小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域与“n”掺杂区域相比具有更大的掺杂浓度。然而，表示相对掺杂浓度并不意味着相同的相对掺杂浓度的掺杂区域必须具有相同的绝对掺杂浓度，除非另有说明。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。这同样适用于例如n+掺杂和p+掺杂区域。
本说明书中描述的具体实施例涉及而不限于半导体器件、特别是功率半导体器件及其制造方法。在本说明书中，术语“半导体器件”和“半导体部件”同义地使用。半导体器件典型地是垂直半导体器件，诸如如下垂直IGBT：其具有发射极金属化部、被布置为与第一表面相邻的栅电极(通过栅极电介质与半导体本体绝缘并且与布置在第一表面上的栅极金属化部欧姆接触)、以及布置在与第一表面相对布置的第二表面上的集电极金属化部。通常，IGBT是包括具有多个IGBT单元(和/或反向导通IGBT单元)的有源区域的功率半导体器件，多个IGBT单元用于承载和/或控制发射极金属化部和集电极金属化部之间的双极性负载电流。半导体器件还可以是具有布置在第一表面上的集电极金属化部和栅极金属化部以及布置在第二表面上的阳极金属化部的三端垂直晶闸管。半导体器件也可以是三端垂直双极晶体管或仅具有两个端子的垂直双极二极管，两个端子例如布置在第一侧上的阳极金属化部和相对布置的阴极金属化部。半导体器件也可以是MOSFET，特别地是功率MOSFET。
在本说明书的上下文中，术语“金属化部”旨在描述具有关于导电性的金属或近金属性质的区域或层。因此，在器件操作期间，金属化部可以形成等电势区域。金属化部可以与半导体区域接触以形成半导体器件的电极、引线、焊盘和/或端子。金属化部可以由金属(诸如Al、Ti、W、Cu和Mo)或金属合金(诸如NiAl)制成和/或包括金属或金属合金，但是也可以由具有关于导电性的金属或近金属性质的材料制成，诸如高掺杂n型或p型多晶硅、TiN、导电硅化物(诸如TaSi2、TiSi2、PtSi、WSi2、MoSi)、或导电碳化物(如AlC、NiC、MoC、TiC、PtC、WC)等。金属化部也可以包括不同的导电材料，例如这些材料的堆叠。
此外，当从上方观察时，半导体器件典型地包括具有至少部分地围绕有源区域的至少一个边缘终止结构的外围区域。
在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压和/或高电流切换能力的单个芯片上的半导体器件。换句话说，功率半导体器件旨在用于高电流，典型地在安培范围内(取决于器件的尺寸，例如100A、200A或甚至几kA)和/或大于约10V或甚至大于约100V或约500V或约1000V的电压。在本说明书中，术语“功率半导体器件”和“功率半导体部件”同义地使用。
本说明书中使用的术语“边缘终止结构”旨在描述提供过渡区域的结构，在过渡区域中，在半导体器件的有源区域周围的高电场逐渐变化到器件的边缘处或接近于边缘处的电势、和/或在诸如接地的参考电势与例如在半导体器件的边缘和/或背面处的高电压之间的电势。边缘终止结构可以例如通过在终止区域上扩展电场线来降低在整流结的终止区域周围的最大电场强度。
在本说明书的上下文中，术语“欧姆接触”、“电阻电接触”和“电阻电连接”旨在描述，至少在没有电压或只有低的测试电压被施加到半导体器件和/或半导体器件上时，在半导体器件的相应元件或部分之间存在欧姆电流路径。同样，术语“低欧姆接触”、“低电阻电接触”和“低电阻电连接”旨在描述，至少在没有电压被施加到半导体器件和/或半导体器件上时，半导体器件的相应元件或部分之间存在低电阻欧姆电流路径。在本说明书中，术语“低欧姆接触”、“低电阻电接触”、“电耦合”和“低电阻电连接”同义地使用。
下面，主要参照硅(Si)半导体器件来解释与半导体器件和用于形成半导体器件的制造方法有关的实施例。因此，单晶半导体区域或层典型地是单晶Si区域或Si层。然而，应当理解，半导体本体可以由适于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于基本半导体材料(诸如硅(Si)或锗(Ge))、IV族化合物半导体材料(诸如碳化硅(SiC)或硅锗(SiGe))、二元、三元或四元III-V族半导体材料(诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaP)、氮化铝镓(AlGaN)、氮化铝铟(AllnN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP))、以及二元或三元II-VI半导体材料(诸如碲化镉(CdTe)和碲化汞镉(HgCdTe))等。上述半导体材料也称为同质结半导体材料。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。针对功率半导体应用，目前主要使用Si、SiC、GaAs和GaN材料。如果半导体本体包括高带隙材料，即，具有高于1eV的带隙的半导体材料，诸如分别具有高击穿场强度和高临界雪崩场强度的SiC或GaN，则各个半导体区域的掺杂可以被选择为更高，这降低了以下也称为导通电阻Ron的导通状态电阻Ron。
参考图1A，说明半导体器件100的第一实施例。图1A示出了通过半导体器件100的半导体本体40的垂直截面的右侧部分。半导体本体40在面向垂直方向z的第一表面101和与第一表面101相对布置的第二表面102之间延伸。如图1A所示，第一表面101和第二表面102可以是实质上平坦的(平面)。下面，第一表面101和第二表面102也分别称为上侧和下侧。
在实质上平行于第一表面101的水平方向x上，半导体本体40由边缘41界定，例如与第一表面101实质上正交的锯边。典型地，边缘41当从上方观察时围绕半导体本体40。下面，边缘41也称为横向边缘。当从上方观察时，半导体本体40可以具有多边形形状，例如，矩形。
半导体本体40具有有源区域110和布置在有源区域110和边缘41之间的外围区域120。典型地，当从上方观察时，外围区域120围绕有源区域110。
为了清楚起见，图1A中仅示出了有源区域110的典型的小部分。1A。
n型第一半导体区域1从有源区域110延伸到外围区域120中。第一半导体区域1可以延伸到边缘41。
在示例性实施例中，第一半导体区域1在第一表面101和第二表面102之间延伸。第一半导体区域1甚至可以形成第二表面102，但是典型地，发射极或漏极区域形成在与晶片背面相邻的区域中。
在有源区域110中，p型第二半导体区域2与第一半导体区域1紧接第一表面101形成pn结12。第二半导体区域2可以延伸到外围区域120中。
布置在有源区域110中的第一表面101上的第一金属化部10与第二半导体区域2欧姆接触。
第二金属化部11布置在第二表面102上。第二金属化部11可以实质上覆盖第二表面102。
在示例性实施例中，第二金属化部11与第一半导体区域1欧姆接触。因此，半导体器件100可以被实现为双极二极管或功率MOSFET，其中第一金属化部10和第二金属化部11分别形成阳极/源极金属化部10和阴极/漏极金属化部11。注意，掺杂关系也可以颠倒。这也适用于以下各图。
在外围区域120中，p型第一边缘终止区域4和n型第二边缘终止区域5布置在第一表面101处并且在第一半导体区域1和第一表面101之间。
第一边缘终止区域4布置在第二半导体区域2和边缘41之间，与第一半导体区域1形成另外的pn结14，并且该边缘终止4的一部分可以可选地与第一金属化部10欧姆接触。第一边缘终止区域4的最大掺杂浓度典型地低于典型地邻接的第二半导体区域2的最大掺杂浓度。
第二边缘终止区域5布置在第一边缘终止区域4和边缘41之间。
紧接形成在第二边缘终止区域5与第一半导体区域1之间的界面15，第二边缘终止区域5的n型掺杂浓度高于紧接界面15的第一半导体区域1的n型掺杂浓度。可能的例外是其中第一半导体区域1、第一边缘终止区域4和第二边缘终止区域5会聚的边界区域。
如图1A所示，pn结16典型地形成在第一边缘终止区域4和第二边缘终止区域5之间。
然而，第一边缘终止区域4和第二边缘终止区域5也可以通过第一半导体区域1的一部分彼此分离。
根据实施例，第二边缘终止区域5具有变化的n掺杂剂浓度，该浓度至少在紧接第一边缘终止区域4处，分别随着距第一边缘终止区域4和pn结16的距离的增加以及分别随着距有源区域110的距离的增加和距边缘41的距离的减小而实质上线性地增加。
例如，第二边缘终止区域5中的n掺杂剂的浓度可以分别随着距第一边缘终止区域4和pn结16的水平距离x-x0的增加而实质上线性地增加，直到至少约两倍的水平距离x-x0，更典型地为第二边缘终止区域5的垂直延伸dz的至少约五倍。
在本说明书的上下文中，实质上线性增加(或降低)的(掺杂剂)浓度的术语旨在描述以如下方式作为坐标的函数增加(或减小)的浓度：与浓度和坐标之间的线性关系的最大偏差和/或均方根偏差小于50％，更典型地小于约15％或甚至5％。
由于第二边缘终止区域5中的n掺杂剂浓度的(实质上)线性的增加，与其它JTE区域相比，可以实现关于表面电荷和/或宇宙辐射的更好的鲁棒性。
如果第一边缘终止区域4至少紧接第二边缘终止区域5具有随着距第二边缘终止区域5和pn结16的距离的减小而减小的变化的p掺杂剂浓度，则可以进一步改善鲁棒性。
如果第一边缘终止区域4中的p掺杂剂的变化浓度的负斜率实质上与第二边缘终止区域5中的n掺杂剂的变化浓度的斜率匹配，则可以进一步改善鲁棒性。
在一个实施例中，p掺杂剂的浓度与n掺杂剂的浓度之间的差异至少紧接pn结16实质上在平行于第一表面101(在图1A所示的示例性实施例中垂直于pn结16)的水平方向(x)上线性地变化。
如果n掺杂剂浓度和p掺杂剂浓度被确定为在水平坐标x处的区域特定值，特别是通过对水平坐标x处的相应体积比浓度进行数学积分来获得的，或者如果n掺杂剂浓度和p掺杂剂浓度被确定为垂直平均体积比浓度，则n掺杂剂浓度、p掺杂剂浓度以及n掺杂剂浓度与p掺杂剂浓度之间的差异可以作为水平坐标x的函数实质上线性地变化。
例如，可以通过将每单位体积的n掺杂剂浓度与每单位体积的p掺杂剂浓度之间的差沿着积分路径积分来获得积分，该积分路径在图1A中垂直于z＝z1处的水平线，其由pn结14和结15分别距第一表面的距离dz(第一边缘终止区域4和第二边缘终止区域5的穿透深度)来定义，并且积分路径从该水平线延伸到第一表面，该积分可以至少紧接pn结16(紧接x0，例如至少如果|x-x0|<＝2*dz)随着x实质上线性地变化。
替代地或另外地，n掺杂剂浓度、p掺杂剂浓度以及n掺杂剂浓度与p掺杂剂浓度之间的差异可以作为半导体本体40的平行于第一表面101的一个或多个水平面中的水平坐标x的函数实质上线性地变化。
在双极半导体器件100的阻挡模式下，其中pn结12被反向偏置，取决于第二金属化部11和第一金属化部10之间的电压差，空间电荷区域形成在第一半导体区域1中，如点划线51所示。
在阻挡模式期间，限制器件100的击穿电压VBR的针对(雪崩)击穿的最关键区域52接近于第一边缘终止区域4的外边缘。
为了确保击穿电压VBR，p掺杂剂的浓度应该在第一边缘终止区域4中紧接pn结16处是低的。由于p掺杂剂和n掺杂剂的浓度随着距pn结16的相应距离的增加而增加，所以例如由于宇宙辐射和雪崩放大而可能在区域52中产生的电子和空穴可以被安全地引导(远离第一表面101)，并且最终通过第一边缘终止区域4(空穴)和第二半导体区域2(电子)中的电流路径被放电。
这对于产生的热电子是特别重要的。因此，紧接边缘41，n型掺杂剂的浓度可以增加到高达约5×1014/cm2、约5×1015/cm2或甚至约1×1017/cm2的较高值。
由于(实质上)线性的浓度分布，阻挡模式期间电场的足够低的水平分量确保了所产生的电荷被安全引导到空间电荷区域51之外和外部。
此外，作者已经发现，如果n掺杂剂和p掺杂剂的浓度在紧接pn结16处在水平方向上线性地或者至少实质上线性地变化，则在外围区域120中在第一表面101处或上方捕获的任何电荷对击穿电压VBR至多只有很小的影响。
此外，作者已经发现，当使用相对薄的边缘终止区域4、5时，可以实现特别高的鲁棒性。
典型地，第二边缘终止区域5的水平延伸dx5是第二边缘终止区域5的垂直延伸dz的至少2倍或甚至5倍。
类似地，第一边缘终止区域4的水平延伸dx4典型地是第一边缘终止区域4的延伸dz的至少2倍或甚至5倍。
图1B示出了通过双极半导体器件200的垂直截面的右侧部分。半导体器件200类似于上面关于图1A解释的双极半导体器件100。然而，半导体器件200被实现为晶闸管。
因此，p型第三半导体区域3布置在第一半导体区域1和典型地形成阳极金属化部的第二金属化部11之间，与第二金属化部11欧姆接触，并且与第一半导体区域1形成pn结13。
此外，与第二半导体区域2形成另外的pn结的n型第四半导体区域6被布置在第二半导体区域2和第一金属化部10之间，并且与典型地形成阳极金属化部的第一金属化部10欧姆接触。
在示例性实施例中，第二半导体区域2形成晶闸管200的与栅极金属化部(图1B中未示出)欧姆接触的基极区域，栅极金属化部也可以布置在有源区域120中的第一表面101上。
因此，半导体器件200可以作为三端子器件工作。
第二半导体区域2的(受主的)最大掺杂浓度可以典型地低于约1018cm-3，更典型地低于约5×1017cm-3或甚至低于约1017cm-3。
第二边缘终止区域5可以延伸到边缘41并且可以具有接近于高于约1017cm-3、高于约5×1017cm-3或甚至高于约1018cm-3的边缘掺杂剂浓度。
因此，第二边缘终止区域5可以形成沟道停止区域。
特别地，紧接边缘41，至少在一部分中的n掺杂剂的浓度也可以比线性更陡峭增加。此外，掺杂浓度的横向增加在紧接边缘41可以阶梯式增加，而不是逐渐增加。
然而，第二边缘终止区域5也可以延伸到外围区域120中的第一表面101，类似于图1A。
在另一实施例中，双极半导体器件被实现为双极晶体管。例如，双极晶体管可以类似于晶闸管200，但是没有第四半导体区域6。在该实施例中，第一金属化部可以与第二半导体区域欧姆接触，并且控制金属化部可以与形成基极区域的第一半导体区域欧姆接触。
图2A示出了通过双极半导体器件300的垂直截面的右侧部分。半导体器件300类似于上面关于图1A、图1B说明的双极半导体器件100、200。然而，半导体器件300被实现为IGBT。
在示例性实施例中，第二半导体区域2、第一金属化部10和第二金属化部11分别形成IGBT的本体区域、发射极金属化部和集电极金属化部。
本体区域2和发射极金属化部10之间的欧姆接触可以由与本体区域2相比具有更高的掺杂浓度的p型接触区2a来提供。
此外，形成集电极区域的p型第三半导体区域3被布置在形成漂移区域的第一半导体区域1和第二金属化部11之间，与第二金属化部11欧姆接触，并且与第一半导体区域1形成pn结13。
此外，与第二半导体区域2形成另外的pn结的n型第四半导体区域6被布置在第二半导体区域2和第一金属化部10之间，并且与第一金属化部10欧姆接触。在示例性实施例中，第四半导体区域6形成IGBT 300的发射极或源极区域。
在示例性实施例中，通过栅极电介质区域8与半导体本体40分离的栅电极9被实现为沟槽栅电极，即，布置在从第一表面101延伸穿过发射极区域6和本体区域2并且部分地进入漂移区域1的沟槽50中。
栅电极9典型地与布置在第一表面101上并且与发射极金属化部10分离的控制金属化部(图2A中未示出)欧姆接触。
典型地，在IGBT 300的有源区域120中布置有多个栅电极9。
如图2A所示，介电层7可以覆盖外围区域120和有源区域110中的第一侧101。在有源区域110中，可以通过介电层7形成合适的槽接触，以将栅电极9、发射极/源极区域6和本体区域2与相应的金属化部连接。
图2B示出了通过双极半导体器件400的垂直截面的右侧部分。半导体器件400类似于上面关于图2A说明的双极半导体器件300。并且也被实现为IGBT。
然而，半导体器件400还在漂移区域1的上部1a和漂移区域1的下部1c之间包括与部分1a和1c相比具有更高的掺杂浓度的场截止层1b。
此外，图2B中示意性地示出了在空间电荷区域51的区域52中的电荷产生事件(例如可能在高闭锁电压下由宇宙辐射诱发的电子流)之后在阻挡模式期间的典型电流路径：由电荷产生事件产生的初级空穴电流ih1和电子电流ie、以及由于电子电流ie导致的次级空穴电流ih2。
由于如上描述的第一边缘终止区域4和第二边缘终止区域5，电流可以被引导出空间电荷区域，这限制了雪崩过程，并且被安全地放电到相应的金属化部10、11。这降低了将热电荷载流子截留在介电层7中的风险。
图3A示出了根据如图1A到图2B所示的半导体器件100到400的数值模拟的在半导体本体40的沿着靠近第一表面101的水平线的外围区域120中的水平电场Ex(以任意单位)。对于模拟，使用随着x线性地减少的p掺杂的第一边缘终止区域4以及随着x线性地增加的n掺杂的第二边缘终止区域5，更具体地说是随着x线性地增加的n掺杂和p掺杂之间的差异。
如从理论考虑所预期的那样，紧接在第一边缘终止区域4和第二边缘终止区域5之间的pn结16，当没有表面电荷存在于第一表面101处或上时(曲线a)，Ex(x)具有期望的抛物线形状。
在存在表面电荷的情况下，抛物线形状被保持但是被平移(朝向针对负表面电荷的边缘41，曲线b)。即使对于+/-1012基本电荷/cm2的相对较大的表面电荷，这仅导致击穿电压的轻微降低(对于约为-5×1011基本电荷/cm2的表面电荷也获得曲线b)。
如图3B所示，图3B示出了通过双极半导体器件500的垂直截面的右侧截面，其类似于上面关于图1A说明的双极半导体器件100，第二边缘终止区域5可以布置在第一边缘终止区域4与第一半导体区域1之间。
此外，第二边缘终止区域5可以具有随着距边缘41的距离的减小而增加的垂直延伸。例如，第二边缘终止区域5可以在垂直截面中具有三角形形状。
更进一步地，可以在外围区域120中布置多于两个的如上所述的边缘终止区域4、5。
在示例性实施例中，p型第三边缘终止区域4b布置在第二边缘终止区域5和边缘41之间，并且n型第四边缘终止区域5b布置在第三边缘终止区域4b和边缘41之间。
即使边缘终止区域4、4a，5、5a的相应的体积比掺杂不变化，随着(在x1和x2之间以及在x3以上)距边缘41的距离x41-x的减小，n掺杂剂的浓度与p掺杂剂的浓度之间的垂直积分的差异在各部分中如期望地(实质上)线性地增加。
如图4A所示，其示出了通过双极半导体器件600的垂直截面的右侧截面，其类似于上面关于图3B说明的双极半导体器件600，但典型地实现为双极晶体管，电介质区域7b可以布置在内成对的边缘终止区域4、5与外部内成对的边缘终止区域4b、5b之间。
当从上方观察时，电介质区域7b以及边缘终止区域4、4a、5、5a可以实质上是环形。
电介质区域7b与边缘终止区域4、4b、5、5b相比可以更深地延伸到半导体本体40中。
然而，相同传导类型的相邻边缘终止区域4、4b、5、5b也可以(电)连接。
如图4B所示，其示出了通过双极半导体器件700的垂直截面的右侧截面，其类似于上面关于图1A到图3B说明的并且例如被实现为IGBT的双极半导体器件100到600，边缘终止区域(VLD区域4到5e)的多个成对(4、5)、(4b、5b)、(4c、5c)、(4d、5d)、(4e、5e)可以布置在外围区域120中。另外，边缘终止区域的各成对(4、5)、(4b、5b)、(4c、5c)、(4d、5d)、(4e、5e)可以通过相应的电介质区域7b、7bc、7dc、7de成对地彼此分离。
替代地或除了电介质区域7b、7bc、7dc、7de之外，相反掺杂类型的相邻边缘终止区域的一个或多个成对(4、5)、(4b、5b)、(4c、5c)、(4d、5d)、(4e、5d)可以与布置在第一表面101上的其它边缘终止结构(诸如浮置场板)组合。
下面，说明用于制造上述双极半导体器件的方法。
在第一步骤中，提供晶片40，晶片40具有典型地被形成为平坦表面的上侧101、典型地也被形成为平坦表面的下侧102、以及延伸到上侧101的n型半导体层1'。
根据要制造的器件，晶片40可以包括延伸到下侧102的p掺杂或n掺杂的衬底以及形成在衬底上的一个或多个外延层。
此后，可以定义有源区域110和当从上方观察时围绕有源区域110的外围区域120。
在构造有源区域110的可选的且典型的器件依赖工艺之后，可以从上侧101向外围区域120中的半导体层1'中引入施主和受主。
例如，布置在第一侧并且与半导体层1'形成pn结12的半导体区域2可以形成在有源区域110中，或者至少部分地通过以下方式来形成：例如，向有源区域110中掩模注入受主离子，随后进行退火或驱入步骤。
然而，也可以在构造外围区域120之后执行用于构造有源区域110的工艺的至少一部分，使得p型第一边缘终止区域4和n型第二边缘终止区域5形成在半导体层1'的外围区域120的相应部分中的上侧101，使得第一边缘终止区域4在垂直方向z上具有第一延伸，并且在水平方向x上具有第二延伸，第二延伸是第一延伸的至少2倍或至少5倍，使得第一边缘终止区域4布置在第二边缘终止区域5和有源区域110之间，并且使得第二边缘终止区域5具有变化的掺杂剂浓度，该浓度至少在紧接第一边缘终止区域4处随着距第一边缘终止区域4的距离的增加和/或距有源区域110的距离的增加而增加，并且第二边缘终止区域5在垂直方向z上具有第三延伸，并且在水平方向x上具有第四延伸，第四延伸是第三延伸的至少两倍。
在一个实施例中，通过从上侧101掩膜注入施主离子和受主离子并且随后进行退火(驱入)来引入施主和受主。
如图6A所示，在顶视图中，掩膜17可以形成在第一侧101上，掩膜17具有在外部部分17b中的在外围区域120的外部部分120b上的第一开口以及在内部部分17a中的在外部部分120b和有源区域110之间布置的外围区域120的内部部分120a上的第二开口，使得第一开口暴露半导体层1'的外部部分120b中的区域(具有从上方观察的区域)，该区域随着距有源区域110的距离而增加，并且使得第二开口暴露半导体层1'的内部部分120a中的区域(具有从上方观察的区域)，该区域随着距有源区域110的距离而减小。
在示例性实施例中，当从上方观察时，掩模17的第一开口和第二开口为矩形(由图6A中的空矩形表示)。然而，这只是一个示例(条纹、圆或其他几何形状也是可能的)。
注意，图6A仅表示掩模17的典型的小部分。在完整的掩模17的俯视图中，示例性的两个最内侧和示例性的两个最外侧的开口(细长的矩形)可以围绕有源区域110和/或可以实质上是环形。
如图5B和图6B中的各个垂直截面所示，可以在注入施主离子(点划线箭头)之前用光刻胶掩模19覆盖掩模17的内部部分17a，并且可以在将受主离子(虚线箭头)注入到外围区域120中之前用光刻胶掩模18覆盖掩模17的外部部分17b(组合掩模技术)。
在去除掩模18、19和热退火之后，形成具有期望性质的第一边缘终止区域4和第二边缘终止区域5。
对于制造具有多于两个边缘终止区域4的半导体器件，如图3B到图5A所示，可以使用类似的掩模，但是具有使用多个交替部分17a、17b的设计。
此外，具有不同能量的多个注入工艺可以用于形成具有不同穿透深度的边缘终止区域4、5。
典型地，使用硼离子作为受主离子并且使用磷离子作为施主离子，以用于注入硅层1'中。然而，也可以使用其它掺杂剂，如砷和锑。
已经发现，硒不太适合作为掺杂剂。用硒掺杂剂形成的横向掺杂分布不太能重现。此外，硒施主的放电时间对于许多应用来说太长了。更进一步地，已经发现，硒的穿透深度对于(第二)边缘终止区域的期望的相对平坦的几何形状来说太大了。
在注入施主离子期间和/或在注入受主离子期间，第一侧101的法线方向与离子束之间的相应注入角度可以小于约0.15°。
在这样做时，可以使用在晶片40中在无树脂掩模开口处发生的所谓的沟道效应。
因此，在晶片40的半导体材料和氧化物之间的界面处的掩模变化以及偏析效应对于掺杂分布不那么重要。此外，可以实现注入的垂直较宽的注入分布和垂直较深的范围端点。这可以促进掺杂剂在退火期间扩散成期望的掺杂分布。
典型地，若干双极半导体器件100在晶片级并联制造。图5B典型地对应于要制造的若干半导体器件100中的一个的右部分，并且典型地通过锯切在横向边缘41处最终分离。
在另一实施例中，在提供晶片40之后，在外围区域120中在第一侧101形成实质上均匀的n掺杂层，例如通过在不掩蔽外围区域的情况下进行注入以及随后进行退火。
此后，可以在第一侧101上形成掩膜，掩膜具有暴露外围区域120中的半导体层1'的区域(具有从上方观察的区域)的开口，该开口随着距有源区域110的距离的增加而减小(即，掩模布局典型地类似于图6A所示的掩模17a但是在有源区域110和边缘41之间延伸)，并且随后掩膜可以用于将受主离子注入到半导体层1'中。
在该实施例中，选择用于注入受主离子的剂量，使得n掺杂层的n掺杂在外部部分120b(其中将形成第二边缘终止区域5)中被部分补偿并且在内部部分120a(其中将形成第一边缘终止区域4)中被过度地补偿。
此后，可以使用另外的退火。
在另外的实施例中，在提供晶片40之后，在外围区域120中在第一侧101形成实质上均匀的p掺杂层，例如通过在不掩蔽外围区域120的情况下进行注入并且随后进行退火。
此后，可以在第一侧101上形成掩膜，掩膜具有暴露外围区域120中的半导体层1'的区域(具有从上方观察的区域)的开口，并且开口随着距有源区域110的距离增加而增加(即掩模布局典型地类似于图6A所示的掩模17b但是在有源区域110和边缘41之间延伸)，随后掩膜可以用于将施主离子注入到半导体层1'中。
在该实施例中，选择用于注入施主离子的剂量，使得p掺杂层的p掺杂在内部部分120a(其中将形成第一边缘终止区域4)中被部分地补偿，并且在外部部分120b(其中将形成第二边缘终止区域5)中被过度地补偿。
此后，可以使用另外的退火(热处理)。
在又一实施例中，掺杂剂从形成在外围区域120中的第一侧101上的掩模向外扩散。
例如，可以在第一侧101上形成由掺杂材料(诸如掺杂有第一掺杂剂的氧化物)形成的掩模，该掩膜具有暴露外围区域120中的半导体层1'的区域的开口，该开口随着距有源区域110的距离的增加而增加(掩模布局可以类似于图6A所示的掩模17a但是在有源区域110和边缘41之间延伸)。
此后，可以使用第一热处理来将第一掺杂剂从掩模向外扩散到半导体层中。
此后，可以在掩模上形成可选的盖层。因此，可以避免任何具有下述注入过程的交叉污染。
此后，可以使用掩模将具有相反掺杂类型的掺杂剂的离子注入到半导体层1'中。
此后，可以使用第二热处理来激活半导体层1'中的注入离子。
在形成第一边缘终止区域4和第二边缘终止区域5之后，可以从第一侧进行诸如在第一侧101上形成介电层和金属化部的另外的处理。
此外，可以执行诸如在第二侧102上形成金属化部的另外的处理。
此后，可以将晶片40切成单独半导体器件。
根据半导体器件的实施例，半导体器件包括半导体本体，半导体本体包括：第一侧、在平行于第一侧的方向上界定半导体本体的边缘、第一传导类型的第一半导体区域、与第一半导体区域形成pn结的第二传导类型的第二半导体区域、与第一半导体区域邻接并且布置在第二半导体区域和边缘之间的第二传导类型的第一边缘终止区域、以及与第一边缘终止区域形成另外的pn结的第一传导类型的第二边缘终止区域。第二边缘终止区域布置在第一边缘终止区域和边缘之间但是没有在第一边缘终止区域和第一侧之间，并且具有随着距另外的pn结的距离的增加而增加的第一传导类型的变化的掺杂剂浓度。第二边缘终止区域在垂直于第一侧的垂直方向上具有第一延伸，并且在平行于第一侧的水平方向上具有第二延伸，第二延伸是第一延伸的至少2倍、典型地是至少5倍。
根据用于制造半导体器件的方法的实施例，该方法包括提供具有上侧并且包括延伸到上侧的半导体层的晶片。有源区域和当从上方观察时围绕有源区域的外围区域被定义。从上侧向半导体层中引入施主和受主，使得具有相反的传导类型的第一边缘终止区域和第二边缘终止区域形成在被布置在外围区域中的半导体层的相应部分中的上侧处。执行该方法使得第一边缘终止区域布置在第二边缘终止区域和有源区域之间，并且在垂直于上侧的垂直方向上具有第一延伸，并且在平行于上侧的水平方向上具有第二延伸，第二延伸是第一延伸的至少2倍或甚至至少5倍。执行该方法使得第二边缘终止区域在垂直方向上具有第三延伸，并且在水平方向上具有第四延伸，第四延伸是第三延伸的至少2倍或甚至至少5倍，并且使得第二边缘终止区域包括变化的掺杂剂浓度，该浓度至少在紧接第一边缘终止区域随着距第一边缘终止区域的距离的减小和/或随着距有源区域的距离的减小而减小。
根据半导体器件的实施例，半导体器件包括半导体本体，该半导体本体包括第一侧、在平行于第一侧的方向上界定半导体本体的边缘、有源区域、布置在有源区域和边缘之间的外围区域、从有源区域延伸到外围区域中的第一传导类型的第一半导体区域、与第一半导体区域形成pn结的第二传导类型的第二半导体区域、与第一半导体区域邻接并且布置在第一侧处并且在第二半导体区域与边缘之间的第二传导类型的第一边缘终止区域、以及布置在第一侧处并且在第一边缘终止区域和边缘之间的第一传导类型的第二边缘终止区域。第二边缘终止区域具有第一传导类型的变化的掺杂剂浓度，该浓度随着距第一边缘终止区域的距离的增加和/或随着距有源区域的距离的增加而平滑地增加，例如，实质上线性地增加。平行于第一侧的水平方向上的第二边缘终止的延伸大于平行于第一侧的垂直方向上的第二边缘终止的延伸，典型地为至少两倍甚至五倍。典型地，在垂直方向上的第一边缘终止的延伸实质上与在垂直方向上的第二边缘终止的延伸相匹配。
尽管已经公开了本发明的各种示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离本发明的精神和范围的情况下可以进行实现本发明的一些优点的各种改变和修改。对于本领域技术人员显而易见的是，可以适当地替代执行相同功能的其它部件。应该指出，即使在没有明确提及的情况下，参考具体的图说明的特征也可以与其他图的特征组合。对本发明构思的这种修改旨在被所附权利要求涵盖。
为了便于描述，使用诸如“下方”、“下面”、“下部”、“上方”、“上部”等空间相对术语来解释一个元件相对于第二元件的定位。除了不同于图中所示的取向之外，这些术语旨在包括装置的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在限制。在整个说明中，相同的术语指代相同的元素。
如本文所使用的，术语“具有”、“包含”、“包括”等是表示所述元素或特征的存在但是不排除附加元素或特征的开放式术语。冠词“一个”、“一”和“该”旨在包括复数和单数，除非上下文另有明确指出。
考虑到变化和应用的上述范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其合法等同物限制。

Claims (20)

1.一种半导体器件(100-700)，包括：
半导体本体(40)，包括：
第一侧(101)；
边缘(41)，其在平行于所述第一侧(101)的方向上界定所述半导体本体(40)；
有源区域(110)；
外围区域(120)，其布置在所述有源区域(110)与所述边缘(41)之间；
第一传导类型的第一半导体区域(1)，其从所述有源区域(110)延伸到所述外围区域(120)；
第二传导类型的第二半导体区域(2)，其与所述第一半导体区域(1)形成pn结(12)；
所述第二传导类型的第一边缘终止区域(4)，其在所述外围区域(120)中与所述第一半导体区域(1)邻接，并且布置在所述第一侧(101)处以及在所述第二半导体区域(2)与所述边缘(41)之间；以及
所述第一传导类型的第二边缘终止区域(5)，其包括所述第一传导类型的变化的掺杂剂浓度，并且布置在所述第一侧(101)处以及在所述第一边缘终止区域(4)与所述边缘(41)之间，该掺杂剂浓度至少在紧接所述第一边缘终止区域(4)随着距所述第一边缘终止区域(4)的距离的增加和/或随着距所述有源区域(120)的距离的增加而实质上线性地增加。
2.根据权利要求1所述的半导体器件，其中所述半导体器件被实现为双极半导体器件，其中所述双极半导体器件被实现为IGBT(300、400)，其中所述第一半导体区域(1)和所述第二半导体区域(2)中的至少一项在所述有源区域(110)与所述外围区域(120)之间延伸，其中所述第二半导体区域(2)与所述第一边缘终止区域(4)相比具有更高的最大掺杂浓度，以及/或者其中所述第二半导体区域(2)形成所述IGBT(300、400)的本体区域。
3.根据权利要求1所述的半导体器件，其中所述半导体器件(100)被实现为晶闸管(200)，其中所述第一半导体区域(1)和所述第二半导体区域(2)中的至少一项在所述有源区域(110)与所述外围区域(120)之间延伸，其中所述第二半导体区域(2)与所述第一边缘终止区域(4)相比具有更高的最大掺杂浓度，以及/或者其中所述第二半导体区域(2)形成所述晶闸管(200)的基极区域。
4.根据前述任一项权利要求所述的半导体器件，其中所述第一传导类型的所述变化的掺杂剂浓度的最小值大于所述第一半导体区域(2)的最大掺杂浓度。
5.根据前述任一项权利要求所述的半导体器件，其中所述第一边缘终止区域(4)至少在紧接所述第二边缘终止区域(5)处包括所述第二传导类型的变化的掺杂剂浓度，该掺杂剂浓度随着距所述第二边缘终止区域(5)的距离的减小和/或随着距所述有源区域(120)的距离的增加而减小。
6.根据前述任一项权利要求所述的半导体器件，其中所述第二传导类型的所述变化的掺杂剂浓度至少在紧接所述第二边缘终止区域(5)随着距所述第二边缘终止区域(5)的距离的减小而实质上线性地减小。
7.根据前述任一项权利要求所述的半导体器件，其中所述第二边缘终止区域(5)与所述第一边缘终止区域(4)邻接。
8.根据前述任一项权利要求所述的半导体器件，还包括以下中的至少一项：
所述第二传导类型的第三半导体区域(3)，其布置在所述第一半导体区域(1)与所述半导体本体(40)的与所述第一侧(101)相对的第二侧(102)之间；
所述第一传导类型的第四半导体区域(6)，其与所述第二半导体区域(2)形成第二pn结；
第一金属化部(10)，其布置在所述第一侧(101)上并且与所述第四半导体区域(6)和所述第二半导体区域(2)中的至少一项接触；
第二金属化部(11)，其布置成与所述第一金属化部(10)相对并且与所述第三半导体区域(3)和所述第一半导体区域(1)中的至少一项接触；
电介质层(7)，其布置在所述第一侧(101)上并且至少部分地覆盖所述外围区域(120)；
栅电极(9)，其通过栅极电介质区域(8)与所述第一半导体区域(1)和所述第二半导体区域(2)分离；以及
控制金属化部，其与所述第二半导体区域(2)和所述栅电极(9)中的一项接触。
9.根据前述任一项权利要求所述的半导体器件，其中所述第一边缘终止区域(4)和所述第二边缘终止区域(5)在从上方观察时彼此不交叠，或者其中所述第一边缘终止区域(4)部分地布置在所述第二边缘终止区域(4)与所述第一侧(101)之间。
10.根据前述任一项权利要求所述的半导体器件，其中所述半导体本体(40)还包括以下中的至少一项：
所述第二传导类型的第三边缘终止区域(4b)，其布置在所述第二边缘终止区域(5)与所述边缘(41)之间；
所述第一传导类型的第四边缘终止区域(5b)，其布置在所述第三边缘终止区域(4b)与所述边缘(41)之间；以及
电介质区域(7b)，其布置在所述第一边缘终止区域(4)和所述第二边缘终止区域(5)中的至少一项与所述第三边缘终止区域(4b)和所述第四边缘终止区域(5b)中的至少一项之间。
11.根据前述任一项权利要求所述的半导体器件，其中所述第一边缘终止区域(4)在平行于所述第一侧(101)的水平方向上的延伸(dx4)是所述第一边缘终止区域(4)在垂直于所述第一侧(101)的垂直方向上的延伸(dz)的至少两倍，以及/或者其中所述第二边缘终止区域(5)在所述水平方向上的延伸(dx5)是所述第二边缘终止区域(5)在所述垂直方向上的延伸(dz)的至少两倍。
12.一种半导体器件(100-700)，包括：
半导体本体(40)，包括：
第一侧(101)；
边缘(41)，其在平行于所述第一侧(101)的方向上界定所述半导体本体(40)；
第一传导类型的第一半导体区域(1)；
第二传导类型的第二半导体区域(2)，其与所述第一半导体区域(1)形成pn结(12)；
所述第二传导类型的第一边缘终止区域(4)，其与所述第一半导体区域(1)邻接并且布置在所述第二半导体区域(2)与所述边缘(41)之间；以及
所述第一传导类型的第二边缘终止区域(5)，其与所述第一边缘终止区域(4)形成另外的pn结(16)，布置在所述第一边缘终止区域(4)与所述边缘(41)之间但是没有在所述第一边缘终止区域(4)与所述第一侧(101)之间，并且包括随着距所述边缘(41)的距离的减小而增加的所述第一传导类型的变化的掺杂剂浓度、在垂直于所述第一侧(101)的垂直方向上的第一延伸(dz)、以及在平行于所述第一侧(101)的水平方向上的第二延伸(dx5)，所述第二延伸(dx5)是所述第一延伸(dz)的至少两倍。
13.根据权利要求12所述的半导体器件，其中所述半导体器件被实现为双极半导体器件，其中所述第二半导体区域(2)布置在所述半导体器件的有源区域(110)中，其中所述第一边缘终止区域(4)和所述第二边缘终止区域(5)布置在被布置在所述有源区域(110)与所述边缘(41)之间的所述半导体器件的外围区域(110)中，其中所述第一边缘终止区域(4)包括随着距所述边缘(41)的距离的减小而减小的所述第二传导类型的变化的掺杂剂浓度，以及/或者其中所述第二边缘终止区域(5)和所述第一边缘终止区域(4)在垂直于所述第一侧(101)的截面中在所述第一侧(101)与平行于所述第一侧(101)的水平线之间延伸，以及/或者其中能够通过沿着积分路径对所述第一传导类型的掺杂剂浓度与所述第二传导类型的掺杂剂浓度之间的差进行积分来获得的积分至少在紧接形成在所述第一边缘终止区域(4)与所述第二边缘终止区域(5)之间的pn结(16)处随着所述水平线处的第一点的水平坐标(x)实质上线性地变化，所述积分路径垂直于所述水平线并且从所述第一点向所述第一侧(101)处的第二点延伸。
14.一种用于制造半导体器件的方法，所述方法包括：
提供晶片(40)，所述晶片(40)具有上侧(101)并且包括延伸到所述上侧(102)的半导体层(1')；
定义有源区域(110)和外围区域(120)，所述外围区域(120)在从上方观察时围绕所述有源区域(110)；以及
从所述上侧(101)向所述半导体层(1')中引入施主和受主，使得具有相反的传导类型的第一边缘终止区域(4)和第二边缘终止区域(5)形成在被布置在所述外围区域(120)中的所述半导体层(1')的相应部分中的所述上侧(101)处，使得所述第一边缘终止区域(4)在垂直于所述上侧(102)的垂直方向(z)上包括第一延伸(dz)，在平行于所述上侧(102)的水平方向(x)上包括第二延伸(dx4)，所述第二延伸(dx4)是所述第一延伸(dz)的至少两倍，并且所述第一边缘终止区域(4)布置在所述第二边缘终止区域(5)与所述有源区域(110)之间，并且使得所述第二边缘终止区域(5)在所述垂直方向(z)上包括第三延伸(dz)并且在所述水平方向(x)上包括第四延伸(dx5)，所述第四延伸(dx5)是所述第三延伸(dz)的至少两倍，并且所述第二边缘终止区域(5)包括变化的掺杂剂浓度，该掺杂剂浓度至少在紧接所述第一边缘终止区域(4)随着距所述第一边缘终止区域(4)的距离的减小和/或随着距所述有源区域(110)的距离的减小而减小。
15.根据权利要求14所述的方法，其中引入施主和受主包括从所述上侧(101)掩膜注入施主离子和受主离子以及随后退火，其中引入施主和受主包括从所述上侧(101)注入施主离子，从所述上侧(101)掩膜注入受主离子，以及随后退火，其中引入施主和受主包括从所述上侧(101)掩膜注入施主离子，从所述上侧(101)注入受主离子，以及随后退火，其中所述方法被执行使得所述第一边缘终止区域(4)包括至少在紧接所述第二边缘终止区域(4)随着距所述第二边缘终止区域(5)的距离的减小而减小的变化的p型掺杂剂浓度，其中所述方法被执行使得所述变化的p型掺杂剂浓度至少在紧接所述第二边缘终止区域(5)随着距所述第二边缘终止区域(5)的距离的减小而实质上线性地减小，以及/或者其中所述方法被执行使得所述第二边缘终止区域(4)的变化的掺杂剂浓度至少在紧接所述第一边缘终止区域(4)随着距所述第一边缘终止区域(5)的距离的减小实质上线性地减小。
16.根据权利要求14或15所述的方法，其中引入施主和受主包括在所述上侧(101)上形成掩膜(17)，使得所述掩膜(17)包括在所述外围区域(120)的外部部分(120b)中的第一开口以及在所述外围区域(120)的内部部分(120a)中的第二开口，所述内部部分(120a)布置在所述外部部分(120b)与所述有源区域(110)之间，其中所述第一开口被形成为使得所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而增加，并且其中所述第二开口被形成为使得所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而减小。
17.根据权利要求16所述的方法，其中引入施主和受主包括以下中的至少一项：
在所述掩膜(17)上形成第一光致抗蚀剂掩膜(18)，所述第一光致抗蚀剂掩膜(18)具有在所述外围区域(120)的所述内部部分(120a)中的开口；
注入受主离子；
去除所述第一光致抗蚀剂掩膜(18)；
在所述掩膜(17)上形成第二光致抗蚀剂掩膜(19)，所述第二光致抗蚀剂掩膜(19)具有在所述外围区域(120)的所述外部部分(120b)中的开口；
注入施主离子；以及
去除所述第二光致抗蚀剂掩膜(18)。
18.根据权利要求14或15所述的方法，其中引入施主和受主包括以下中的至少一项：
在所述上侧(101)上形成覆盖所述外围区域(120)的内部部分(120a)的第一注入掩膜(17b)，所述第一注入掩膜(17b)布置在所述外围区域(120)的外部部分(120b)与所述有源区域(110)之间并且包括第一开口，使得在所述外部部分(120b)中的所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而增加；
使用所述第一注入掩膜(17b)注入施主离子；
去除所述第一注入掩膜(17b)；
在所述上侧(101)上形成第二注入掩膜(17a)，所述第二注入掩膜(17a)覆盖所述外围区域(120)的所述外部部分(120a)并且包括第二开口，使得在所述内部部分(120b)中的所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而减小；
在所述外围区域(120)中从所述上侧(101)向所述半导体层(1')中注入施主；
在所述上侧(101)上形成包括开口的注入掩膜，使得在所述外围区域(120)中的所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而减小；以及
使用所述注入掩膜注入受主离子，使得在随后的退火之后，所述半导体层(1')中的施主在所述外部部分(120b)中被部分补偿并且在所述外围区域(120)的所述内部部分(120a)中被过度补偿。
19.根据权利要求15至18中的任一项所述的方法，其中在注入所述施主离子期间和/或在注入所述受主离子期间，注入角度小于大约0.15°。
20.根据权利要求14所述的方法，其中引入施主和受主包括以下中的至少一项：
在所述上侧(101)上形成包括开口的掩膜(17a)，使得在所述外围区域(120)中的所述半导体层(1')的暴露区域随着距所述有源区域(110)的距离的增加而增加，所述掩膜(17a)包括第一掺杂剂；
将所述第一掺杂剂从所述掩膜(17a)向外扩散到所述半导体层(1')中的第一热处理；
在所述掩膜(17a)上形成盖层；
如果所述第一掺杂剂能够用作所述半导体层(1')的受主，则使用所述掩膜(17a)向所述半导体层(1')中注入施主离子；
如果所述第一掺杂剂能够用作所述半导体层(1')的施主，则使用所述掩膜(17)向所述半导体层(1')中注入受主离子；以及
至少激活所述半导体层(1')中的注入的离子的第二热处理。
CN201710297324.XA 2016-05-02 2017-04-28 半导体器件及其制造 Active CN107403830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108125.6 2016-05-02
DE102016108125.6A DE102016108125B4 (de) 2016-05-02 2016-05-02 Halbleitervorrichtung und Herstellung davon

Publications (2)

Publication Number Publication Date
CN107403830A true CN107403830A (zh) 2017-11-28
CN107403830B CN107403830B (zh) 2021-07-09

Family

ID=60081398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710297324.XA Active CN107403830B (zh) 2016-05-02 2017-04-28 半导体器件及其制造

Country Status (3)

Country Link
US (1) US11094779B2 (zh)
CN (1) CN107403830B (zh)
DE (1) DE102016108125B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022776A1 (en) * 2017-07-28 2019-01-31 Hewlett-Packard Development Company, L.P. PRINTING INVIOLABLE SECURITY STRUCTURES
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
CN110164955A (zh) * 2019-05-28 2019-08-23 深圳市桦沣实业有限公司 一种横向变掺杂终端结构
EP3975266A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. Semiconductor device with improved junction termination extension region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN102460652A (zh) * 2009-05-12 2012-05-16 克里公司 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法
CN105051902A (zh) * 2013-03-27 2015-11-11 丰田自动车株式会社 纵型半导体装置
CN105321989A (zh) * 2014-05-26 2016-02-10 新唐科技股份有限公司 半导体元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
DE102006023598B3 (de) 2006-05-19 2007-11-08 Infineon Technologies Austria Ag Halbleiterbauteil
JP5741567B2 (ja) * 2009-07-31 2015-07-01 富士電機株式会社 半導体装置
JP6005903B2 (ja) 2010-04-13 2016-10-12 新電元工業株式会社 半導体装置の製造方法
US9429066B2 (en) * 2013-07-30 2016-08-30 Kubota Corporation Subchamber type combustion chamber for diesel engine
US9293524B2 (en) 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN102460652A (zh) * 2009-05-12 2012-05-16 克里公司 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法
CN105051902A (zh) * 2013-03-27 2015-11-11 丰田自动车株式会社 纵型半导体装置
CN105321989A (zh) * 2014-05-26 2016-02-10 新唐科技股份有限公司 半导体元件

Also Published As

Publication number Publication date
US11094779B2 (en) 2021-08-17
US20170317165A1 (en) 2017-11-02
DE102016108125A1 (de) 2017-11-02
DE102016108125B4 (de) 2023-11-23
CN107403830B (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN102593168B (zh) 半导体器件和逆导igbt
CN104969360B (zh) 半导体装置
CN108074924B (zh) 半导体装置
CN107887382B (zh) 半导体器件和用于形成半导体器件的方法
US8884360B2 (en) Semiconductor device with improved robustness
JPH06169088A (ja) 半導体装置及びその製造方法
CN111164762B (zh) 肖特基二极管与mosfet的集成
CN104779278A (zh) 双极半导体器件及其制造方法
JP2008258443A (ja) 電力用半導体素子及びその製造方法
KR101683751B1 (ko) 전력 반도체 디바이스
CN107403830A (zh) 半导体器件及其制造
CN105122458A (zh) 半导体装置及其制造方法
CN114300543B (zh) 一种电子抽取型续流二极管器件及其制备方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
JP5711646B2 (ja) ダイオード
CN1166001C (zh) 碳化硅场控双极型开关
US20120139041A1 (en) High side gate driver device
WO2018082455A1 (zh) 功率器件及其制造方法
EP2341528A1 (en) Power Semiconductor Device and its manufacturing method
CN102969245A (zh) 一种逆导型集成门极换流晶闸管制作方法
EP3154091A1 (en) Reverse-conducting semiconductor device
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN107591454B (zh) 半导体器件和用于形成半导体器件的方法
JP2020072137A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant