JPH06169088A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06169088A JPH06169088A JP5191259A JP19125993A JPH06169088A JP H06169088 A JPH06169088 A JP H06169088A JP 5191259 A JP5191259 A JP 5191259A JP 19125993 A JP19125993 A JP 19125993A JP H06169088 A JPH06169088 A JP H06169088A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- conductivity type
- main surface
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000015556 catabolic process Effects 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 10
- -1 boron ions Chemical class 0.000 description 6
- 230000001939 inductive effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
た半導体装置1である。一主表面5に隣接する一導電型
の第1領域4を有する半導体本体3を具え、該半導体本
体に、第1領域4内に形成された反対導電型の第2領域
6及びこの第2領域と一主表面に達する整流接合8を形
成する第3領域7を設ける。一主表面から第1領域内ま
で延在する凹部9を第2及び第3領域に隣接するよう形
成し、この凹部内に、第1及び第3領域間の第2領域の
導通チャネル領域61の導通を制御する絶縁ゲート10
を設ける。更に、凹部から遠く離れた第2領域の部分6
bと整流接合を形成する第4領域11を設ける。この整
流接合が装置の少なくとも一動作モードにおいて逆バイ
アスされ、且つ所定の降伏電圧を有し、臨界電圧以上の
印加電圧時に装置を凹部から遠く離れたこの整流接合の
近くで降伏せしめる。 【効果】 アバランシ降伏が凹部近くで生ずることが避
けられる。第4領域は浅い領域とすることができ、精密
に形成することができる。
Description
電界効果装置、特に絶縁ゲートが半導体本体内に延在す
る凹部内に形成された絶縁ゲート電界効果装置を具えた
半導体装置及びその製造方法に関するものである。ここ
で、「バーチカル絶縁ゲート電界効果装置」とは、主電
流路が半導体本体の対向主表面間に存在する絶縁ゲート
電界効果装置を意味する。
ーチカル絶縁ゲート電界効果装置が開示されている。特
に、これには、半導体本体の一主表面に隣接する第1領
域内に多数の並列接続絶縁ゲート電界効果装置セルを形
成し、第1領域が半導体本体の他方の主表面上に形成さ
れた主電極への導電路として作用するようにしてパワー
MOSFETが記載されている。各装置セルは一主表面に隣接
する第1領域内に形成された反対導電型の第2半導体領
域と、第2領域と一主表面に達するpn接合を形成する
第3半導体領域と、第2及び第3領域を貫通して第1領
域内まで延在する凹部とから成る。多数の装置セルの凹
部を連続トレンチを形成するよう互いに接続し、この連
続トレンチ内に連続絶縁ゲート構造を設けてトレンチに
隣接する第2領域の導通チャネル領域の導通を制御し得
るようにする。
果装置を形成するのにこのような構成を使用すると、所
定の導通チャネル長に対し、プレーナ構造、即ち絶縁ゲ
ートが一主表面上に形成された構造の場合よりも高い装
置セル実装密度を達成することが可能になる。しかし、
このような構造ではトレンチの鋭いエッジ又はコーナ部
で電界が強くなるので、降伏を生ずる点が一般にトレン
チに隣接した位置になる。これは、ゲート絶縁層へのホ
ット電荷キリャアの注入による装置性能の劣化及び特に
誘導性負荷のスイッチング時における破壊的なバイポー
ラ降伏の可能性の増大のような問題を生じ得る。US−
A− 5072266号は、これらの問題を解消もしくは少なく
とも軽減するために、各第2領域に、トレンチで限界さ
れた装置セルの、導通チャネル領域から遠く離れた中心
部に強く彎曲した高ドープの補助領域を設け、この補助
領域を第1領域内にトレンチより深く延在させて、臨界
電圧以上のときに装置の降伏が半導体本体のバルク内
の、第2領域の中心高ドープ補助領域と第1領域との逆
バイアスpn接合の近傍で生ずるようにしている。
点がトレンチから遠く離れた位置に移り、ゲート絶縁層
へのホット電荷キャリアの注入の可能性が減少する。ア
バランシ降伏の開始点の半導体バルクの内への移動は、
装置を誘導性負荷のスイッチングに使用する場合に有利
となる。その理由は、半導体本体のバルク内では大電流
を流すことができるので、誘導性負荷のスイッチング時
に発生し得る装置の端子電圧の急上昇により生ずる過大
エネルギーを、アバランシ降伏がトレンチ絶縁ゲート構
造近くで始まる場合よりも遥かに高速に消散させること
ができるためである。
に記載されているように、製造に当っては第2領域の高
ドープの補助領域を第1マスクを経て不純物を導入して
形成し、次いで第2マスクを用いて不純物を導入して第
2領域の導通チャネル形成領域及び第3領域を形成する
と共に第3マスクを用いてトレンチを形成する。これら
3つの別個のマスク間のミスアライメント公差を考慮す
る必要があること勿論であり、このアライメント公差は
最小製造寸法又は設計に制限を課し、また発生し得るミ
スアライメントは装置セルのいくつかを他の製造セルよ
りも寄生バイポーラ作用による降伏を受け易くする。更
にアライメント問題はバッチ製造においてバッチごとに
製造特性の再現性に悪影響を与える。
形成には高いドーピング濃度及び長い拡散又はドライブ
イン時間を必要とし、中心高ドープ補助領域の深さ及び
曲率を精密に制御することが困難であり、降伏を生じる
電圧が正確にならず、再現性も悪くなる。更に、これら
の補助領域は高濃度にドープされ且つ深いために、これ
ら領域が導通チャネル領域を侵食して装置のしきい値電
圧に悪影響を及ぼす可能性がある。更に、中心高ドープ
補助領域を一般に低ドープのドレインドリフト領域内ま
で延在させることは装置をパンチスルーし易くし、従っ
て降伏電圧が一般にエピタキシヤル層である第1領域の
厚さ及びドーピング濃度に一層影響されやすくなる。第
1領域の特性もバッチごとに変化し得る。
縁ゲート電界効果装置を具えた半導体装置であって、一
主表面に隣接する一導電型の第1半導体領域を有する半
導体本体と、一主表面に隣接するこの第1領域内に形成
された反対導電型の第2半導体領域と、この第2領域と
一主表面に達する整流接合を形成する第3領域と、一主
表面から第1領域内まで延在し第2及び第3領域に隣接
する凹部と、この凹部内に形成され、この凹部に隣接す
る第2領域の比較的低ドープの第1部分で形成される第
1及び第3領域間の導通チャネル領域の導通を制御する
絶縁ゲートと、前記凹部から遠く離れた第2領域の比較
的高ドープの第2部分と整流接合を形成する第4領域と
を具え、この整流接合が装置の少なくとも一つの動作モ
ードにおいて逆バイアスされ、且つこの整流接合が臨界
電圧以上の印加電圧時に装置を前記凹部から遠く離れた
この整流接合の近くで降伏せしめる所定の降伏電圧を有
していることを特徴とする。
凹部から遠く離れた第2領域の一部分と整流接合を形成
し、臨界電圧以上の印加電圧時に凹部から遠く離れたこ
の整流接合が装置をその接合の近傍で降伏せしめる。従
って、トレンチ近くでアバランシ降伏を生ずる可能性が
なくなる、或は少なくとも減少する。US-A- 507266号に
記載された構造と異なり、第4及び第2領域で与えられ
る降伏構造は半導体本体内に深く延在させる必要がな
い。第4領域は極めて浅い領域にすることができ、従っ
てこの領域を半導体領域とする場合には極めて精密に制
御された特性、例えばドーピング濃度及び深さを有する
ものとすることができる。更に、本発明による降伏構造
はパンチスルーの可能性を増大しない。
せ、一主表面上に設けられる装置の主電極により第3領
域に電気的に短絡させて寄生バイポーラトランジスタ作
用を禁止させることができる。第3領域は一導電型の領
域にすることができ、またUS−A− 4983535号に記載
されているように第2領域への整流(例えばショット
キ)接点とすることもできる。第4領域は、第1領域よ
り高濃度にドープされ、第2領域の第2部分とpn接合
を形成する半導体領域とするのが好ましい。絶縁ゲート
は凹部表面を覆う絶縁層と、凹部内に絶縁層上に設けら
れた導電材料の充填体とを具えるものとすることができ
る。
のアレーを具えるパワー半導体装置とすることができ、
各装置セルは一主表面に隣接する第1領域内に形成され
た反対導電型の第2半導体領域と、この第2領域と一主
表面に達する整流接合を形成する第3領域と、一主表面
から第1領域内まで延在して第2及び第3領域に隣接す
る凹部とを具え、これら装置セルの凹部が互いに接続さ
れて連続トレンチを構成し、絶縁ゲートがこのトレンチ
内に形成され、これら装置セルの第2領域の導通チャネ
ル領域の導通を制御する連続絶縁ゲート構造を構成し、
各第2領域が、トレンチから離れて位置すると共に各別
の第4領域と整流接合を形成する比較的高ドープの第2
部分を有し、この整流接合が装置の少なくとも一動作モ
ードにおいて逆バイアスされ、且つこの整流接合が臨界
電圧以上の印加電圧時に装置をトレンチから遠く離れた
この整流接合の近くで降伏せしめる所定の降伏電圧を有
するようにすることができる。
低ドープの部分で限界し、第2領域の比較的高ドープの
部分を一主表面に隣接させると共に第3領域で限界す
る。一般に、各第2領域の第2部分が関連する第4領域
を一主表面から離間させる。本発明はバーチカル絶縁ゲ
ート電界効果装置を具えた半導体装置を製造する方法も
提供するものであり、本発明方法においては、一主表面
に隣接する一導電型の第1領域を有する半導体本体を準
備し;規則正しいメッシュ状の第1マスク窓を有する第
1マスクを一主表面上に設け;不純物を第1マスク孔を
通して導入して、後に複数の反対導電型の第2領域の比
較的低ドープの第1部分になる反対導電型の比較的低ド
ープの第1エリアを形成し;他の不純物を第1マスクを
通して導入して、後に複数の一導電型の第3領域になる
一導電型の第2エリアを形成し;第2エリアの上方に規
則正しいメッシュ状マスク孔を有する第2マスクを一主
表面上に設け、第2マスクを通して半導体本体をエッチ
ングして第1及び第2エリアを貫通して第1領域内まで
延在するメッシュ状トレンチを形成して第1及び第2エ
リアを複数の第2領域の第1部分及び第3領域にそれぞ
れ分割し;トレンチ表面上に絶縁層を設けると共にこの
絶縁層上に導電層を設けて、トレンチに隣接する第2領
域の比較的低ドープの部分で形成される第1及び第3領
域間の導通チャネル領域の導通を制御する絶縁ゲート構
造を形成し;一導電型の不純物を一主表面内に、第2領
域の第1部分をオーバドープするには不十分な濃度で導
入して第3領域のドーパント濃度より低く第1領域のド
ーパント濃度より高いドーパント濃度を有する一導電型
の第4領域を形成し;反対導電型の不純物を第3領域を
オーバドープするには不十分な濃度で導入して第2領域
の比較的高ドープの第2部分を形成し、トレンチから遠
く離れた各第2領域のこの各第2部分が関連する第4領
域との間に、装置の少なくとも一動作モードにおいて逆
バイアスされ且つ臨界電圧以上の印加電圧時に降伏する
所定の降伏電圧を有するpn接合を形成するようにした
ことを特徴とする。
第1部分と第3領域をセルフアライメントで形成するこ
とができる。更に、第2領域の第2部分及び第4領域が
それぞれ第3領域及び第2領域の第1部分をオーバドー
プしないためにこれら領域の形成にマスクを必要としな
いので、これら領域も自動的にアライメントし、従って
所要の降伏構造が他に何のマスクも必要とすることなく
得られる。このことは、考慮しなければならない起り得
るミスアライメントの数が減少し、装置寸法の減少、オ
ン抵抗値の低減又はチップサイズの縮小が可能になるこ
とを意味する。
に説明する。尚、図面は正しい寸法比で示してなく、明
瞭のために種々の寸法、特に層や領域の厚さを大きく拡
大してある。また、全図を通して対応する部分には同一
の参照番号を付してある。
ル絶縁ゲート電界効果装置2を具えた本発明半導体装置
が示されており、この半導体装置は、一主表面5に隣接
する一導電型の第1半導体領域4を有する半導体本体3
と、一主表面5に隣接する前記第1領域4内に形成され
た反対導電型の第2半導体領域6と、前記第2領域6と
一主表面5に達する整流接合8を形成する第3領域7
と、一主表面5から前記第1領域4内まで延在し前記第
2及び第3領域6及び7に隣接する凹部9と、前記凹部
9内に形成され、前記凹部9に隣接する前記第2領域6
の比較的低ドープの第1部分6aで形成される第1及び
第3領域内の導通チャネル領域61の導通を制御する絶
縁ゲート10と、前記凹部9から遠く離れた前記第2領
域の比較的高ドープの第2部分6bと整流接合12を形
成する第4領域11とを具え、この整流接合が装置の少
なくとも一つの動作モードにおいて逆バイアスされると
共に臨界電圧以上の印加電圧時に装置を前記凹部9から
遠く離れたこの整流接合12の近くで降伏せしめる所定
の降伏電圧を有している。
1が凹部9から遠く離れた第2領域6の一部分6bと整
流接合12を形成し、臨界電圧Vc以上の印加電圧時に
凹部9から遠く離れたこの整流接合12が装置をその接
合の近傍で降伏せしめる。従って、凹部9近くでアバラ
ンシ降伏を生ずる可能性がなくなる、或は少なくとも減
少する。第4領域は極めて浅い領域にすることができ、
従ってこの領域を半導体領域とする場合には極めて精密
に制御された特性、例えばドーピング濃度及び深さを有
するものとすることができる。更に、本発明による降伏
構造はパンチスルーの可能性を増大しない。
び2は本発明半導体装置の一実施例の一部分の断面図及
び上部金属化層を除去した上面図を示す。本例では、半
導体装置1は共通のドレイン領域を有する多数(一般に
何百)の並列接続絶縁ゲート電界効果装置セル20(図
1には1つのセルが、図2には複数のセルが示されてい
る)から成るバーチカルパワー絶縁ゲート電界効果トラ
ンジスタ2を具えている。本例では共通ドレイン領域は
一導電型(n導電型)の比較的高ドープの基板13によ
り与えられ、その上に第1領域4が低ドープエピタキシ
ャル層として設けられ、これがドレインドリフト領域を
形成する。ドレイン電極14が基板13の自由表面15
上に設けられる。
の所望の定格電圧に依存するが、例えば6〜7μm の厚
さ及び1Ω−cmの抵抗率を有するものとすることができ
る。装置セル20は、図2に示すように規則正しい格子
又はメッシュを形成する単一の連続トレンチとして形成
した凹部9により限界される。図2に示す例では、格子
は方形格子である。しかし、装置セルは他の形状、例え
ば六角形又は長方形の格子にすることもでき、また平行
行の形に形成することもできる。絶縁ゲート10はトレ
ンチ9内に、同様に連続絶縁ゲート構造として形成す
る。絶縁ゲート構造10は、本例ではトレンチの壁面上
に設けた薄い熱酸化ゲート絶縁層10aと、トレンチ9
内にゲート絶縁層10a上に設けた一般にドープ多結晶
シリコンの導電性充填体10bの形態のゲート導電領域
とを具える。
に、図2から明らかなように、各装置セルは絶縁ゲート
構造10により限界され、各セルは図2に破線Xで示す
ようなトレンチの中心線に沿って仮想の境界を有する。
各セル20は、第1領域4とpn接合4aを形成する比
較的低ドープの第1部分6aを有する第2領域6から成
る。この第1部分6aは、後に詳述するようにプレーナ
技術を用いて、第1部分6aがトレンチ9により限界さ
れてこれに隣接し、この第1部分6aが絶縁ゲート構造
10に隣接する導通チャネル領域61を与えるように形
成する。その上に何の領域もなければ、pn接合4aは
各セルの中心部で一主表面5に現れる。第4領域11と
整流接合12を形成する第2領域6の第2部分6bを比
較的高ドープに、且つトレンチ9から遠く離れた第1部
分6aの内周縁を越えて延在するように形成する。図1
の実施例では、各セル20の比較的高ドープの第2部分
6bが装置セル20の中心部において一主表面まで延在
している。
較的低ドープの第1部分6aと同様にプレーナ技術を用
いて、各ソース領域の外周縁がトレンチ9により限界さ
れ、その内周縁が第2領域6の比較的高ドープの第2部
分6bとpn接合7aを形成するように形成する。本例
では、第4領域11は、ドレインリフト領域4より僅か
に高ドープであるがソース領域7ほど高ドープでない一
導電型の半導体領域とする。代表的には、第4領域11
はドレインドリフト領域4の2〜10倍のドーピング濃
度を有し、比較的低ドープの第1部分6aの内周縁によ
り限界されると共に比較的高ドープの第2部分6bの下
に位置して第2部分6bとpn接合12を形成するよう
にする。
被覆し、これに接点窓をあけ、金属化層をソース領域7
及び絶縁ゲート構造に接触させる。ソース金属化層17
のみを図1に示してある。図1から明らかなように、ソ
ース金属化層17はソース領域7を並列に接続すると共
に各ソース領域7を関連する第2領域6の第2部分6b
に短絡させて寄生バイポーラ作用を禁止している。
装置がパワー装置である場合にはその周縁に電界軽減エ
ッジ終端手段を設けるのが好ましいことを理解される。
このエッジ終端手段はUS-A-5072266号に記載されている
ものと同様のものとすることができ、例えばその図2に
示されているように絶縁ゲート構造10を含む格子状ト
レンチ9の最外側コーナ部を包囲する比較的高ドープの
p導電型ガードリング30とすることができる。このガ
ードリング30はアクティブ装置構造の形成前に形成す
ることができる。このガードリング30には、このリン
グから絶縁ゲート電界効果装置を取り囲むフィールド酸
化物(図示せず)上まで延在する電界軽減電極を設ける
ことができる。例えば 800〜1000ボルト又はそれ以上の
ような高い降伏電圧装置に対しては、エッジ終端手段
は、例えば US-A- 4573066号(特開昭58-227791 号)、
US-A- 4774560号(特開昭58-10358号) 及び US-A- 470
7719号(特開昭60-256814 号)に記載されているように
1個以上の電界軽減半導体リングを含むものとすること
ができる。
法を図3〜8参照して以下に簡単に説明する。一主表面
上のマスク18を慣例のフォトリソグラフィ方法を用い
てパターン化して格子状又はメッシュ状窓18bを限界
するマスク部分18aを形成する。本例ではマスク18
は硬質マスク、即ち酸化シリコン層のような堆積絶縁層
とする。反対導電型、本例ではp導電型の不純物、通例
ホウ素イオンを、代表的には45〜100 KeV の範囲内の
エネルギー、例えば70Kev 及び2〜3×1013イオン
/cm2 のドーズで導入、一般に注入し、次いで半導体本
体を加熱してドライブインさせて、図3に示すようにマ
スク部分18aの下に開口部を有する所望の深さの連続
p導電型第1エリア6a′を形成する。
物をヒ素イオン又はリンイオンとして代表的には約80
KeVのエネルギー及び5×1015/cm2 のドーズで同一
のマスク18を通して導入、一般に注入してp導電型第
1エリア6′a内にこれにアライメントした連続n導電
型第2エリア7′(後にソース領域7になる)を形成す
る。次に、再び一導電型の不純物をヒ素イオンとして導
入、一般に注入して第4領域11を形成する。それぞれ
の注入のドーズ及びエネルギーは、第4領域11がn導
電型第2エリア7′より低ドープであるが第1領域4よ
り高ドープになると共に、図4に示すようにp導電型第
1エリア6′aオーパドープしないように選択する。n
導電型第2エリア7′を形成する不純物及び第4領域1
1を形成する不純物は慣例の技術を用いて第1領域4内
に一緒にドライブイン(拡散)させることができ、或は
第4領域11を形成する不純物をn導電型第2エリア
7′を形成する不純物のドライブイン後に注入し、次い
で既に拡散した不純物を殆ど移動させないように極めて
短い急速熱アニール処理を施すことができる。後者の方
法の方が第4領域11の深さを大きく制御することがで
きる。後者の場合には第4領域を形成する不純物を絶縁
ゲート構造の形成後に注入させることができる。
ク18の形成前にn導電型不純物、代表的にはリンイオ
ンを2×1012イオン/cm2 のドーズ及び120KeV の
エネルギーで一主表面5内に注入し、得られた連続層を
後にp導電型第1エリア6′aを形成する不純物の導入
によるオーバドーピングにより第4領域11に分割する
ことにより形成することもできる。この場合には、不純
物が後続の製造工程中にドライブインされる。しかし、
この方法では第4領域11の深さ及びドーピングプロフ
ァイルをあまり良好に制御することはできない。
マスク19を、図5に示すように先のマスク窓18bの
中心に位置する格子状又はメッシュ状窓19aを画成す
るよう形成する。次に、トレンチ9を一般にプラズマエ
ッチング又はRIE(反応イオンエッチング)のような
異方性エッチング方法を用いてエッチングし、次いでで
きれば短時間の等方性エッチングによりトレンチのコー
ナ部9aを丸める。
チのエッチングは各別の導通チャネル領域形成領域6a
及び各別のソース領域7を限界する(図6)。次に薄い
熱酸化層23を図7に示すように一主表面5上及びトレ
ンチ9内に成長させる。この熱酸化層23をゲート絶縁
層として使用する。
ープ多結晶シリコンの層を堆積し、次いで絶縁層23の
上表面が露出するまでエッチバックし、トレンチ9内の
導電材料は残存させてゲート導電領域10bを形成す
る。次に、不純物を導入、一般に注入し、次いでドライ
ブインして図8に示すような第2領域6の比較的高ドー
プの第2部分6bを形成する。一般にこの不純物は代表
的には60KeV のエネルギー及び約1×1015イオン/
cm2 のドーズのホウ素イオンとする。この注入工程は、
そのドーズがソース領域をオーバドープするのに不十分
であるためにマスク無しで実施することができ、次のド
ライブインを部分6bが第4領域11の上部を、pn接
合12の所望の深さに応じてオーバドープするよう選択
することができる。必要に応じ、絶縁ゲート構造10を
この注入工程中マスクすることができる。
積し、慣例の技術を用いてパターン化して絶縁領域16
を形成する。次に金属化層を一主表面上に設けパターン
化してソース領域7を第2部分6bに短絡するソース金
属化層17及び絶縁ゲート金属化層(図示していないが
ゲート電極線Gで模式的に示してある)を形成する。ド
レイン金属化層14を図1に示すように他方の主表面1
5上に設ける。
いては、適切な電圧をソース及びドレイン金属化層17
及び14に供給すると共に適切なゲート電圧をゲートG
に供給して導通チャネル領域61に導通チャネルを発生
させると、電流がソース及びドレイン電極S及びD間を
流れる。誘導性負荷のスイッチング時に発生するような
臨界電圧以上の電圧がドレイン電極に供給されても、ア
バランシ降伏がトレンチコーナ部9aの近くではなくト
レンチ9から遠く離れた半導体本体のバルク内のpn接
合12の近くで発生するので、装置をトレンチコーナ部
近くの降伏の副作用、即ちバイポーラ降伏による装置破
壊又はゲート絶縁層10a内へのホットキャリア注入に
よる性能劣化から保護することができる。
実際の電圧は種々の領域の相対不純物濃度により決り、
特に第2部分6b及び第4領域11の不純物濃度により
決まる。当業者であればこれらの濃度を所望の如く選択
して装置の所望の定格電圧に等しい降伏電圧を達成する
ことができる。pn接合12は平面ではなく彎曲させて
逆バイアス時の接合部の電界を増大させ、これによりp
n接合12の降伏電圧を調整することもできる。
こともでき、またシリコン以外の他の種々の材料又はそ
れらの組合せを用いることもできること勿論である。上
述の例ではソース領域7を半導体領域としたが、US−
A−4983535 号に記載されているように第2領域に対し
ショットキ接点を形成する導電領域とすることもでき
る。上述した絶縁ゲート電界効果装置は個別装置とする
ことができ、また他のアクティブ装置素子、例えば論理
装置と集積化することもでき、この場合には絶縁ゲート
電界効果装置をパワー装置としていわゆるインテリジェ
ントパワースイッチ又はスマート個別装置を製造するこ
とができる。
ものではなく、幾多の変更や変形を加えることができ
る。例えば、上述した各構成要素と等価の構成要素や、
半導体分野で従来公知の構成要素を用いることができ、
さらに上述した実施例の構成要素の構成の一部を交換し
たり、構成要素を加えることもできる。特許請求の範囲
は構成要素の組み合わせとして記載されているが、本発
明で解決すべき技術的な問題の一部又は全部を解決す
る、しないにかかわらず、本明細書に開示された新規な
構成又は構成要素の組合せも本発明の範囲に含まれるも
のである。
図である。
去して示す上面図である。
す断面図である。
示す断面図である。
示す断面図である。
示す断面図である。
示す断面図である。
示す断面図である。
Claims (10)
- 【請求項1】 バーチカル絶縁ゲート電界効果装置を具
えた半導体装置であって、一主表面に隣接する一導電型
の第1半導体領域を有する半導体本体と、一主表面に隣
接するこの第1領域内に形成された反対導電型の第2半
導体領域と、この第2領域と一主表面に達する整流接合
を形成する第3領域と、一主表面から第1領域内まで延
在し第2及び第3領域に隣接する凹部と、この凹部内に
形成され、この凹部に隣接する第2領域の比較的低ドー
プの第1部分で形成される第1及び第3領域間の導通チ
ャネル領域の導通を制御する絶縁ゲートと、前記凹部か
ら遠く離れた第2領域の比較的高ドープの第2部分と整
流接合を形成する第4領域とを具え、この整流接合が装
置の少なくとも一つの動作モードにおいて逆バイアスさ
れ、且つこの整流接合が臨界電圧以上の印加電圧時に装
置を前記凹部から遠く離れたこの整流接合の近くで降伏
せしめる所定の降伏電圧を有していることを特徴とする
半導体装置。 - 【請求項2】 第2領域の第2部分が一主表面に隣接
し、一主表面に設けられた装置の主電極により第3領域
に電気的に短絡されていることを特徴とする請求項1記
載の半導体装置。 - 【請求項3】 第3領域が一導電型の半導体領域である
ことを特徴とする請求項1又は2記載の半導体装置。 - 【請求項4】 第4領域が、第1領域より高濃度にドー
プされ且つ第2領域の第2部分とpn接合を形成する一
導電型の半導体領域であることを特徴とする請求項1〜
3の何れかに記載の半導体装置。 - 【請求項5】 第2領域の第2部分が前記第4領域を一
主表面から分離していることを特徴とする請求項4記載
の半導体装置。 - 【請求項6】 絶縁ゲート電界効果装置が並列接続の装
置セルのアレーを具え、各装置セルが一主表面に隣接す
る第1領域内に形成された反対導電型の第2半導体領域
と、この第2領域と一主表面に達する整流接合を形成す
る第3領域と、一主表面から第1領域内まで延在して第
2及び第3領域に隣接する凹部とを具え、これら装置セ
ルの凹部が互いに接続されて連続トレンチを構成し、絶
縁ゲートがこのトレンチ内に形成され、これら装置セル
の第2領域の導通チャネル領域の導通を制御する連続絶
縁ゲート構造を構成し、各第2領域が、トレンチから離
れて位置すると共に各別の第4領域と整流接合を形成す
る比較的高ドープの第2部分を有し、この整流接合が装
置の少なくとも一動作モードにおいて逆バイアスされ、
且つこの整流接合が臨界電圧以上の印加電圧時に装置を
トレンチから遠く離れたこの整流接合の近くで降伏せし
める所定の降伏電圧を有していることを特徴とする請求
項1〜3の何れかに記載の半導体装置。 - 【請求項7】 各第4領域が、第1領域より高濃度にド
ープされ且つ第2領域の比較的低ドープの第1部分によ
り限界された一導電型の半導体領域を具え、第2領域の
比較的高ドープの第2部分が一主表面に隣接すると共に
第3領域により限界されていることを特徴とする請求項
6記載の半導体装置。 - 【請求項8】 各第2領域の第2部分が関連する第4領
域を一主表面から分離していることを特徴とする請求項
7記載の半導体装置。 - 【請求項9】 絶縁ゲートが凹部表面を覆う絶縁層と、
凹部内にこの絶縁層上に設けられた導電材料の充填体と
を具えていることを特徴とする請求項1〜8の何れかに
記載の半導体装置。 - 【請求項10】 バーチカル絶縁ゲート電界効果装置を
具えた半導体装置を製造するに当り、一主表面に隣接す
る一導電型の第1領域を有する半導体本体を準備し;規
則正しいメッシュ状の第1マスク窓を有する第1マスク
を一主表面上に設け;不純物を第1マスク孔を通して導
入して、後に複数の反対導電型の第2領域の比較的低ド
ープの第1部分になる反対導電型の比較的低ドープの第
1エリアを形成し;他の不純物を第1マスクを通して導
入して、後に複数の一導電型の第3領域になる一導電型
の第2エリアを形成し;第2エリアの上方に規則正しい
メッシュ状マスク孔を有する第2マスクを一主表面上に
設け、第2マスクを通して半導体本体をエッチングして
第1及び第2エリアを貫通して第1領域内まで延在する
メッシュ状トレンチを形成して第1及び第2エリアを複
数の第2領域の第1部分及び第3領域にそれぞれ分割
し;トレンチ表面上に絶縁層を設けると共にこの絶縁層
上に導電層を設けて、トレンチに隣接する第2領域の比
較的低ドープの部分で形成される第1及び第3領域間の
導通チャネル領域の導通を制御する絶縁ゲート構造を形
成し;一導電型の不純物を一主表面内に、第2領域の第
1部分をオーバドープするには不十分な濃度で導入して
第3領域のドーパント濃度より低く第1領域のドーパン
ト濃度より高いドーパント濃度を有する一導電型の第4
領域を形成し;反対導電型の不純物を第3領域をオーバ
ドープするには不十分な濃度で導入して第2領域の比較
的高ドープの第2部分を形成し、トレンチから遠く離れ
た各第2領域のこの各第2部分が関連する第4領域との
間に、装置の少なくとも一動作モードにおいて逆バイア
スされ且つ臨界電圧以上の印加電圧時に降伏する所定の
降伏電圧を有するpn接合を形成するようにしたことを
特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB929216599A GB9216599D0 (en) | 1992-08-05 | 1992-08-05 | A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device |
GB9216599:2 | 1992-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06169088A true JPH06169088A (ja) | 1994-06-14 |
JP3413250B2 JP3413250B2 (ja) | 2003-06-03 |
Family
ID=10719842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19125993A Expired - Fee Related JP3413250B2 (ja) | 1992-08-05 | 1993-08-02 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5527720A (ja) |
EP (1) | EP0583028B1 (ja) |
JP (1) | JP3413250B2 (ja) |
DE (1) | DE69305284T2 (ja) |
GB (1) | GB9216599D0 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001521281A (ja) * | 1997-10-17 | 2001-11-06 | ハリス コーポレイション | 併合したスプリットウエル領域を有するパワー半導体装置の製造方法および当該方法にて製造した装置 |
KR100440070B1 (ko) * | 2001-12-07 | 2004-07-14 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성방법 |
JP2008205497A (ja) * | 1994-12-30 | 2008-09-04 | Siliconix Inc | デルタ層を有する低オン抵抗のトレンチ型mosfet |
WO2017175460A1 (ja) * | 2016-04-07 | 2017-10-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008520A (en) * | 1994-12-30 | 1999-12-28 | Siliconix Incorporated | Trench MOSFET with heavily doped delta layer to provide low on- resistance |
US5674766A (en) * | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
JPH08213607A (ja) * | 1995-02-08 | 1996-08-20 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
JP2988871B2 (ja) * | 1995-06-02 | 1999-12-13 | シリコニックス・インコーポレイテッド | トレンチゲートパワーmosfet |
US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
US5661322A (en) * | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
US5998837A (en) * | 1995-06-02 | 1999-12-07 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode having adjustable breakdown voltage |
US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
JP3384198B2 (ja) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US5689128A (en) * | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
EP1895595B8 (en) * | 1996-10-18 | 2013-11-06 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
KR100225409B1 (ko) * | 1997-03-27 | 1999-10-15 | 김덕중 | 트렌치 디-모오스 및 그의 제조 방법 |
US5907776A (en) * | 1997-07-11 | 1999-05-25 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance |
US6429481B1 (en) | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
US6097061A (en) * | 1998-03-30 | 2000-08-01 | Advanced Micro Devices, Inc. | Trenched gate metal oxide semiconductor device and method |
US5897343A (en) * | 1998-03-30 | 1999-04-27 | Motorola, Inc. | Method of making a power switching trench MOSFET having aligned source regions |
US5937297A (en) * | 1998-06-01 | 1999-08-10 | Chartered Semiconductor Manufacturing, Ltd. | Method for making sub-quarter-micron MOSFET |
GB2338590A (en) * | 1998-06-16 | 1999-12-22 | Mitel Semiconductor Ltd | Insulated gate power semiconductor devices |
JP3851776B2 (ja) * | 1999-01-11 | 2006-11-29 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | パワーmos素子及びmos素子の製造方法 |
US6424022B1 (en) * | 2000-03-12 | 2002-07-23 | Mobilink Telecom, Inc. | Guard mesh for noise isolation in highly integrated circuits |
US6373098B1 (en) * | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
US6348712B1 (en) | 1999-10-27 | 2002-02-19 | Siliconix Incorporated | High density trench-gated power MOSFET |
US7186609B2 (en) | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
KR100794811B1 (ko) | 2000-05-13 | 2008-01-15 | 엔엑스피 비 브이 | 트렌치 게이트 반도체 장치 및 그 제조 방법 |
US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6713813B2 (en) * | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
EP1386352B1 (en) | 2001-04-28 | 2007-04-04 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices and their manufacture |
EP1430537A1 (en) * | 2001-09-04 | 2004-06-23 | Koninklijke Philips Electronics N.V. | Method for producing a semiconductor device having an edge structure |
US6693011B2 (en) * | 2001-10-02 | 2004-02-17 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Power MOS element and method for producing the same |
US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US6781196B2 (en) * | 2002-03-11 | 2004-08-24 | General Semiconductor, Inc. | Trench DMOS transistor having improved trench structure |
US6710414B2 (en) | 2002-05-10 | 2004-03-23 | General Semiconductor, Inc. | Surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes |
US6861337B2 (en) * | 2002-05-10 | 2005-03-01 | General Semiconductor, Inc. | Method for using a surface geometry for a MOS-gated device in the manufacture of dice having different sizes |
US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
WO2006108011A2 (en) | 2005-04-06 | 2006-10-12 | Fairchild Semiconductor Corporation | Trenched-gate field effect transistors and methods of forming the same |
DE102005056426B4 (de) | 2005-11-28 | 2012-03-15 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP2007208036A (ja) * | 2006-02-02 | 2007-08-16 | Sanken Electric Co Ltd | 半導体素子 |
US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US9437729B2 (en) | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
US20090020813A1 (en) * | 2007-07-16 | 2009-01-22 | Steven Howard Voldman | Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology |
US7772621B2 (en) * | 2007-09-20 | 2010-08-10 | Infineon Technologies Austria Ag | Semiconductor device with structured current spread region and method |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
JP2010056510A (ja) * | 2008-07-31 | 2010-03-11 | Nec Electronics Corp | 半導体装置 |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
US9431530B2 (en) | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
CN102299073A (zh) * | 2010-06-25 | 2011-12-28 | 无锡华润上华半导体有限公司 | Vdmos器件及其制作方法 |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9722041B2 (en) | 2012-09-19 | 2017-08-01 | Vishay-Siliconix | Breakdown voltage blocking device |
JP5925704B2 (ja) * | 2013-01-17 | 2016-05-25 | 東京エレクトロン株式会社 | シリコン膜の形成方法およびその形成装置 |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
CN107078161A (zh) | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
KR102098996B1 (ko) | 2014-08-19 | 2020-04-08 | 비쉐이-실리코닉스 | 초접합 금속 산화물 반도체 전계 효과 트랜지스터 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4983535A (en) * | 1981-10-15 | 1991-01-08 | Siliconix Incorporated | Vertical DMOS transistor fabrication process |
GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
GB2167229B (en) * | 1984-11-21 | 1988-07-20 | Philips Electronic Associated | Semiconductor devices |
US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
JP2724146B2 (ja) * | 1987-05-29 | 1998-03-09 | 日産自動車株式会社 | 縦形mosfet |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
US5405794A (en) * | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
-
1992
- 1992-08-05 GB GB929216599A patent/GB9216599D0/en active Pending
-
1993
- 1993-07-29 DE DE69305284T patent/DE69305284T2/de not_active Expired - Fee Related
- 1993-07-29 EP EP93202247A patent/EP0583028B1/en not_active Expired - Lifetime
- 1993-08-02 JP JP19125993A patent/JP3413250B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/471,298 patent/US5527720A/en not_active Expired - Lifetime
-
1996
- 1996-06-13 US US08/668,426 patent/US5656843A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205497A (ja) * | 1994-12-30 | 2008-09-04 | Siliconix Inc | デルタ層を有する低オン抵抗のトレンチ型mosfet |
JP2001521281A (ja) * | 1997-10-17 | 2001-11-06 | ハリス コーポレイション | 併合したスプリットウエル領域を有するパワー半導体装置の製造方法および当該方法にて製造した装置 |
KR100440070B1 (ko) * | 2001-12-07 | 2004-07-14 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 형성방법 |
WO2017175460A1 (ja) * | 2016-04-07 | 2017-10-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0583028B1 (en) | 1996-10-09 |
DE69305284T2 (de) | 1997-04-30 |
US5656843A (en) | 1997-08-12 |
EP0583028A1 (en) | 1994-02-16 |
DE69305284D1 (de) | 1996-11-14 |
JP3413250B2 (ja) | 2003-06-03 |
GB9216599D0 (en) | 1992-09-16 |
US5527720A (en) | 1996-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
US6621107B2 (en) | Trench DMOS transistor with embedded trench schottky rectifier | |
US6103578A (en) | Method for forming high breakdown semiconductor device | |
US7704864B2 (en) | Method of manufacturing a superjunction device with conventional terminations | |
US6624030B2 (en) | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region | |
US8148748B2 (en) | Adjustable field effect rectifier | |
KR20040030836A (ko) | 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기 | |
JP2000307115A (ja) | 高密度mosゲート型電力装置及びその製造方法 | |
JP2006510198A (ja) | 注入されたドレインドリフト領域を有するトレンチmosfetおよびこれを製造するための工程 | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
WO2018082455A1 (zh) | 功率器件及其制造方法 | |
US4809047A (en) | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short | |
TW201944494A (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
CN112397593B (zh) | 半导体器件及制造方法 | |
CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
CN111200025A (zh) | 超结器件及其制造方法 | |
EP0665597A1 (en) | IGBT and manufacturing process therefore | |
CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
US6107127A (en) | Method of making shallow well MOSFET structure | |
CN111584481A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
CN114600252A (zh) | 具有受控阳极注入的逆导型igbt | |
KR100248115B1 (ko) | 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |