CN104779278A - 双极半导体器件及其制造方法 - Google Patents

双极半导体器件及其制造方法 Download PDF

Info

Publication number
CN104779278A
CN104779278A CN201510016037.8A CN201510016037A CN104779278A CN 104779278 A CN104779278 A CN 104779278A CN 201510016037 A CN201510016037 A CN 201510016037A CN 104779278 A CN104779278 A CN 104779278A
Authority
CN
China
Prior art keywords
semiconductor
layer
metallization
semiconductor regions
annealing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510016037.8A
Other languages
English (en)
Other versions
CN104779278B (zh
Inventor
J.鲍尔
G.施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104779278A publication Critical patent/CN104779278A/zh
Application granted granted Critical
Publication of CN104779278B publication Critical patent/CN104779278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及双极半导体器件及其制造方法。一种功率半导体器件具有半导体基体，该半导体基体具有第一表面和与第一表面基本上平行伸延的第二表面。第一金属化被布置在第一表面上。第二金属化被布置在第二表面上。半导体基体包含：n掺杂第一半导体区域，与第一金属化间隔开并且具有第一最大掺杂浓度；n掺杂第二半导体区域，具有比第一最大掺杂浓度更高的第二最大掺杂浓度并且邻近该第一半导体区域；和第三半导体区域，与第二金属化欧姆接触，被布置在第二金属化与第二半导体区域之间，并且邻近该第二半导体区域。第二半导体区域由包含作为施主的电活性硫族元素杂质的半导体材料制成。至少90％的电活性硫族元素杂质在半导体材料中形成孤立缺陷。

Description

双极半导体器件及其制造方法
技术领域
本发明的实施例涉及双极半导体器件，特别涉及用于高反向电压的双极功率半导体器件以及用于生产双极半导体器件的相关方法。
背景技术
在汽车、消费和工业应用中的现代装置的许多功能诸如转换电能和驱动电动机或电机依赖半导体器件。绝缘栅双极晶体管（IGBT）将用于控制电流的隔离栅电极与双极晶体管的高电流和低饱和电压能力结合，并且因此已被用于包括但不限于牵引电动机控制的各种应用，并且被用作在电源和功率转换器中的开关，特别被用于中等功率到高功率的应用。
同时，诸如功率半导体器件的切换损耗和柔度（softness）的动态属性已变得更加重要。进一步，在高的切换速度下的鲁棒性（耐久性）经常希望是高的。甚至进一步，功率半导体的特性阻断曲线的退化经常要被避免。针对用于至少大约3kV的高反向电压（阻断电压）的功率IGBT和关联的续流二极管，n掺杂场停止层可以被提供来减小切换损耗，该n掺杂场停止层被布置成接近p掺杂背侧发射极或阴极区并且具有比邻近的n掺杂漂移或基底层更高的掺杂剂浓度。存在具有场停止层的双极功率半导体器件，该双极功率半导体器件具有高的切换鲁棒性。然而，制造的变化可以产生不太强的IGBT功率器件，在典型地以较低切换速度所实行的系列测试期间检测不到该IGBT功率器件。在操作期间，不太强的IGBT在大于108 V/s或大于109 V/s的高的切换速度下可能引起故障。因此，与在高的切换速度（硬换向）下的双极半导体器件的切换鲁棒性和合适的制造工艺有关的进一步改进是所希望的。
发明内容
根据功率半导体器件的实施例，功率半导体器件包含半导体基体，该半导体基体具有第一表面和与第一表面基本上平行伸延（run）的第二表面。第一金属化被布置在第一表面上。第二金属化被布置在第二表面上。半导体基体包含：n掺杂第一半导体区域，该n掺杂第一半导体区域与第一金属化间隔开并且具有第一最大掺杂浓度；n掺杂第二半导体区域，该n掺杂第二半导体区域具有比第一最大掺杂浓度更高的第二最大掺杂浓度并且邻近该第一半导体区域；和第三半导体区域，该第三半导体区域与第二金属化欧姆接触，被布置在第二金属化与第二半导体区域之间，并且邻近该第二半导体区域。第二半导体区域由包含作为施主的电活性硫族元素杂质的半导体材料制成。至少90％的电活性硫族元素杂质在半导体材料中形成孤立缺陷。
根据双极半导体器件的实施例，双极半导体器件包含单晶半导体材料的半导体基体，该半导体基体在第一表面和与第一表面基本上平行伸延的第二表面之间延伸。半导体基体包含：pn结；n掺杂场停止层，该n掺杂场停止层与第一表面和第二表面间隔开并且包含作为n型掺杂剂的硫族元素杂质；和n掺杂基底层，该n掺杂基底层具有比场停止层更低的最大掺杂浓度并且从场停止层延伸到pn结。至少90％的所述硫族元素杂质在单晶半导体材料中形成孤立缺陷并且在室温下具有至少大约1 s的再充电时间常数。
根据用于生产双极半导体器件方法的实施例，该方法包含：提供半导体衬底，该半导体衬底具有第一侧面和与第一侧面相反的第二侧面并且包括n型半导体层；注入硫族元素到n型半导体层的第一子层中；在第一温度下执行第一退火工艺至少大约10分钟；注入掺杂剂到接近第二侧面的n型半导体层的第二子层中；以及在不高于第一温度的第二温度下执行第二退火工艺。
通过阅读下面的详细描述以及通过查看附图，本领域技术人员将认识到附加的特征和优点。
附图说明
附图中的部件不必成比例，而是重点放在本文图示的原理上。
图1图示经过根据实施例的垂直半导体器件的半导体基体的横截面。
图2图示经过根据实施例的垂直半导体器件的半导体基体的横截面。
图3至图5图示在根据实施例的方法的方法步骤期间经过半导体基体的垂直横截面。
图6图示根据实施例的垂直半导体器件的半导体基体的掺杂轮廓。
图7图示根据实施例的作为退火温度的函数的掺杂浓度。
图8A和图8B图示根据实施例的垂直半导体器件的切换行为。
图9图示根据实施例的作为切换功率的函数的切换功率限制的累积频率分布。
具体实施方式
在下面的详细描述中，参考附图，附图形成描述的一部分，并且在附图中通过图解的方式示出其中可以实施本发明的具体实施例。在这点上，方向术语诸如“顶”、“底”、“前”、“后”、“首”、“尾”等是参考所描述的（一个或多个）附图的定向使用的。因为能够将实施例的部件在许多不同定向上定位，方向术语是为了图示目的使用的而绝非加以限制的。在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑的改变。所以，下面具体实施方式不要以限制的意义进行理解，并且本发明的范围由所附的权利要求书来限定。
现在对各种实施例进行详细参考，实施例中的一个或多个示例被图示在附图中。每个示例通过解释的方式被提供并且不意味着作为本发明的限制。例如，图示或描述为一个实施例的部分的特征能够被使用在其他实施例上或与其他实施例结合使用以产生又进一步的实施例。旨在本发明包含这样的修改和变化。示例使用具体语言被描述，其不应该被解释为限制所附权利要求书的范围。附图不是成比例的并且仅为了图示的目的。为了清楚起见，在不同的附图中通过相同参考已指定相同元件或制造步骤，如果不是另外声明。
在该说明书中所使用的术语“水平的”旨在描述与半导体衬底或基体的第一或主表面基本上平行的定向。这能够是例如晶圆或管芯的表面。
在该说明书中所使用的术语“垂直的”旨在描述定向，该定向基本上布置成与第一表面正交，即与半导体衬底或基体的第一表面的法线方向平行。
在该说明书中，半导体基体的半导体衬底的第二表面被认为通过下表面或背侧表面所形成，而第一表面被认为通过半导体衬底的上表面、前表面或主表面所形成。在该说明书中所使用的术语“上面”和“下面”因此在考虑该定向的情况下描述一个结构特征到另一个结构特征的相对位置。
在该说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可替代地，能够利用相反的掺杂关系形成半导体器件以致第一导电类型能够是p掺杂的并且第二导电类型能够是n掺杂的。而且，一些附图通过接近掺杂类型指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更大的掺杂浓度。然而，除非另外声明，指示相对掺杂浓度不意味着相同的相对掺杂浓度的掺杂区域必须具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区域能够具有不同的绝对掺杂浓度。例如，这同样适用于n+掺杂和p+掺杂区域。
在该说明书中所描述的具体实施例关于（而没有被限制到）涉及双极半导体器件诸如IGBT和双极二极管，特别涉及用于高的反向电压的双极功率半导体器件以及它们的制造方法。
典型地，半导体器件是具有有源区域的功率半导体器件，该有源区域具有用于整流两个功率金属化（阳极和阴极金属化）之间的负载电流的多个二极管单元和/或用于控制两个功率金属化（发射极金属化和集电极金属化）之间的负载电流的多个IGBT。进一步，半导体器件典型地是垂直半导体器件，该垂直半导体器件具有彼此相反布置的两个功率金属化。而且，功率半导体器件可以具有带有至少一个边缘终止结构的外围区域，该一个边缘终止结构在从上面观看时至少部分围绕有源单元的有源区域。
在该说明书中所使用的术语“功率半导体器件”旨在描述单个芯片上的具有高的电压和/或高的电流切换能力的半导体器件。换言之，功率半导体器件旨在针对高的电流和/或高的电压，该高的电流典型地在一上至几百安培的范围中，该高的电压典型地超过100V、更典型地超过400V、甚至更典型地超过600V并且甚至上至几kV。
在该说明书中所使用的术语“换向”旨在描述双极半导体器件的电流从正向方向或导通方向（在其中pn负载结，例如MOSFET或IGBT的基体区域与漂移或基底区域之间的pn结，是正向偏置的）到相反方向或反向方向（在其中pn负载结是反向偏置的）的切换。在该说明书中所使用的术语“硬换向”旨在描述以至少大约109 V/s的器件的反向电压上升的换向，更典型地以至少大约3*109 V/s的速度的换向。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电阻性电接触”和“处于电阻性电连接”旨在描述至少当没有电压或仅低的测试电压被施加到半导体器件和/或跨过半导体器件时存在半导体器件的相应元件或部分之间的欧姆电流路径。同样地，术语“处于低的欧姆接触、“处于低的电阻性电接触”和“处于低的电阻性电连接”旨在描述至少当没有电压被施加到半导体器件和/或跨过半导体器件时存在半导体器件的相应元件或部分之间的低的电阻性欧姆电流路径。在该说明书内，术语“处于低的欧姆接触”、“处于低的电阻电接触”、“电气耦合”和“处于低的电阻电连接”被同义地使用。在一些实施例中，例如由于将形成电流路径的至少一部分的半导体区域耗尽，半导体器件的相应元件或部分之间的低的电阻性电流路径的电阻率在超过阈值电压时变为高的，该电阻率在低的电压（例如小于一伏或几伏的探测电压）被施加到半导体器件和/或跨过半导体器件时是低的。
在本说明书的上下文中，术语“金属化”旨在描述具有与电导率有关的金属或近金属属性的区域或层。金属化可以与半导体区域接触以形成半导体器件的电极、焊盘和/或端子。金属化可以由诸如Al、Ti、W、Cu和Mo的金属或诸如NiAl的金属合金制成和/或包括诸如Al、Ti、W、Cu和Mo的金属或诸如NiAl的金属合金，但是还可以由以下具有与电导率有关的金属或近金属属性的材料制成：诸如高掺杂n型或p型多晶硅、TiN、导电硅化物诸如TaSi2、TiSi2、PtSi、WSi2、MoSi，或导电碳化物诸如AlC、NiC、MoC、TiC、PtC、WC等等。金属化还可以包含不同的导电材料例如这些材料的堆叠。
在本说明书的上下文中，术语“可耗尽的区域”或“可耗尽的区带”旨在描述下述事实：在半导体部件的关闭状态期间在所施加的反向电压处于给定的阈值之上的情况下对应的半导体区域或对应的半导体区带是基本上全部耗尽的（基本上没有自由电荷载流子）。为了这个目的，可耗尽的区域的掺杂电荷因此被设定，并且在一个或多个实施例中可耗尽的区域是弱掺杂区域。在关闭的状态下，（一个或多个）可耗尽的区域形成（一个或多个）耗尽区域，其还被称为（一个或多个）空间电荷区域，典型地接连的耗尽区带，由此能够防止在连接到半导体基体的两个电极或金属化之间的电流流动。
下面主要参考具有单晶硅（Si）半导体基体的Si半导体器件来解释关于半导体器件和用于形成半导体器件的制造方法的实施例。因此，半导体区域或层典型地是单晶Si区域或Si层，如果没有另外声明。然而，半导体基体能够由对于制造半导体器件合适的任何半导体材料制成。这样的材料的示例包含而没有被限制到基本半导体材料诸如硅（Si）或锗（Ge）、IV族化合物半导体材料诸如碳化硅（SiC）或硅锗（SiGe）、二元、三元或四元III-V族半导体材料诸如氮化镓（GaN）和砷化镓（GaAs）。对于功率半导体应用，主要使用Si、SiC、GaAs和GaN材料。如果半导体基体由宽带隙材料制成，即由具有至少大约两个电子伏特的带隙的半导体材料诸如SiC或GaN制成，并且分别具有高的击穿场强和高的临界雪崩场强，分别的半导体区域的掺杂能够被选择为较高，这就减小了导通状态的电阻Ron。
图1以垂直横截面示出具有半导体基体40的垂直半导体器件100的第一实施例。典型地在整个有源区域上，将第一金属化或第一电极10和第二金属化或第二电极11分别布置在半导体基体40的第一表面15上以及在与第一表面15相反的第二表面16上。第一表面15的法线方向定义垂直方向。
半导体基体40含有具有n掺杂剂的第一最大掺杂浓度的n掺杂第一半导体区域或半导体层1，其与第二金属化11欧姆接触。下面，第一半导体区域1还被称为基底层和基底区域。通过p型第四半导体区域4a将n掺杂第一半导体区域1与第一金属化15间隔开，p型第四半导体区域4a与第一半导体区域1形成pn结9a。第四半导体区域4a还被称为阳极发射极区域和阳极区域4a并且典型地与第一金属化15欧姆接触。因此，（一个或多个）双极电流路径可以形成在还被称为阳极金属化10的第一金属化10与还被称为阴极金属化11的第二金属化11之间。这通过图1中的垂直虚线和二极管符号14来指示。因此，半导体器件100可以被操作为二极管。例如，半导体器件100可以用在电路中作为IGBT的续流二极管。
为了形成与阳极区域4a和阳极金属化10的欧姆接触，可以分别接近阳极金属化10和第一表面15选择足够高的掺杂的阳极区域4a。可替代地，足够高的p掺杂附加的接触部分（未示出并且具有大于大约5*1018/cm3的掺杂浓度）可以布置在阳极区域4a与阳极金属化10之间。
在示例性实施例中，第一半导体区域1与第二表面16和第一表面15间隔开。在其它实施例中，第一半导体区域1和pn结9a在典型地围绕有源区域的外围区域（在图1中未示出）中可以延伸到第一表面15。
根据实施例，半导体基体40进一步包含：n掺杂第二半导体区域2或第二半导体层，该第二半导体区域2或第二半导体层具有比第一最大掺杂浓度大的第二最大掺杂浓度，布置在第一半导体区域1与第二金属化11之间并且邻近第一半导体区域1；以及第三半导体区域3a或第三半导体层3a，该第三半导体区域3a或第三半导体层3a布置在第二金属化11与第二半导体区域2之间并且邻近第二金属化11和第二半导体区域2。
第三半导体区域3a的最大掺杂浓度典型地高于第二最大掺杂浓度以确保与第二金属化11的直接欧姆接触。第三半导体区域3a还被称为阴极层3a。阴极层3a的垂直延伸可以在从大约几十nm到大约2μm或甚至更大的范围中。
典型地，第二半导体区域2与第一表面15和第二表面16间隔开，并且在器件操作期间充当场停止层以改进阻断行为。场停止层2可以包含作为施主的不同n型掺杂剂。场停止层2的施主的最大浓度可以在从大约5*1014 cm-3到大约5*1015 cm-3的范围中。进一步，场停止层2的施主的浓度可以在垂直方向上变化来修整切换行为。
根据实施例，场停止层2的单晶半导体材料（Si）包含作为施主的电活性硫族元素杂质，更典型地是作为施主的硫、硒和/或碲的杂质。大多数硫族元素杂质（典型地至少90％的电活性硫族元素杂质）在半导体材料中形成孤立缺陷（深的单个陷阱），即在半导体材料的价带边缘与半导体材料的导带边缘之间具有能级（施主能级）的单个点缺陷。更典型地，能级处于分别离价带边缘和导带边缘至少大约100 m eV（毫电子伏特）的距离。因此，半导体器件100的切换行为可以被改进。能级可以是远离半导体材料的导带边缘至少200 m eV。
典型地，孤立缺陷的至少部分（典型地大多数孤立缺陷）的再充电时间常数在室温下大于大约1 s，更典型地在室温下大于大约10 s或甚至大约100 s。孤立缺陷可以具有不同的离子化状态。在这个实施例中，离子化状态的至少一个具有在室温下大于大约1 s的再充电时间常数，更典型地在室温下大于大约10 s或甚至大约100 s的再充电时间常数。由于相当长的再充电时间，可以改进换向期间的柔度。这在下面关于图6至8B更详细被解释。进一步，可以改进半导体器件100的硬换向期间的鲁棒性。这在下面关于图9更详细被解释。
场停止层2可以包含进一步n型掺杂剂诸如磷、砷、锑和/或氧。这些掺杂剂还可以出现在第一半导体层1和第二半导体层3a中。
依赖于电压等级，场停止层2可以具有至少大约10 μm，例如至少大约20 μm或甚至25 μm的垂直延伸。
图2以垂直横截面的截面示意性图示半导体器件200的实施例。半导体器件200还包括半导体基体40，该半导体基体40具有第一表面15和与第一表面15相反布置的第二表面。
半导体基体40包含布置在第二表面16与第一表面15之间的n型基底层1。第一金属化10布置在第一表面15上并且第二金属化11布置在第二表面16上。
在示例性实施例中，第一垂直沟槽20、第二垂直沟槽21和第三垂直沟槽22从第一表面15部分地延伸进入基底层1。每个垂直沟槽20、21、22包含分别的栅电极12，其通过分别的栅电介质区域8与半导体基体40绝缘并且通过绝缘塞子7与第一金属化10绝缘。
p型基体区域4在第一垂直沟槽20与第二垂直沟槽21之间延伸，即在垂直沟槽20、21的栅电介质区域8之间延伸。基体区域4与基底层1形成第一pn结9。与第一金属化10欧姆接触的两个n＋型发射极区域5布置在第一垂直沟槽20与第二垂直沟槽21之间。两个发射极区域5中的每个邻近第一垂直沟槽20和第二垂直沟槽21中的一个。
在示例性实施例中，与第一金属化10欧姆接触的p＋型反闩锁区域6布置在第一垂直沟槽20与第二垂直沟槽21之间。反闩锁区域6在第一金属化10与基体区域2之间提供低的欧姆接触。
进一步pn结19垂直布置在第一pn结9下面并且形成在基底层1和与第二金属化11欧姆接触的p＋型背侧空穴发射极区域3b（还被称为集电极层和集电极区域）。因此，发射极区域5与基体区域4、基底层1和背侧空穴发射极区域3b在第一金属化10与第二金属化11之间以及在分别在第一垂直沟槽20和第二垂直沟槽21中的绝缘栅电极12之间形成晶闸管结构。绝缘栅电极12从主要水平表面15垂直延伸到第一pn结9下面。因此，可以通过相对于第一金属化10将栅电极12适当偏置而沿着在发射极区域5与基底层1之间分别的绝缘区域8在基体区域4中形成n型沟道区域。换言之，半导体器件200包含一个或多个IGBT单元110并且可以因此被操作为IGBT。因此，第一金属化10可以形成发射极金属化10并且第二金属化11可以形成集电极金属化11。
在示例性实施例中，第二金属化11经由n型接触区域或背侧n发射极区域3b典型地与基底层1欧姆接触，该n型接触区域或背侧n发射极区域3b布置在第二金属化11与基底层1之间并且具有大于基底层1的最大掺杂浓度的最大掺杂浓度。因此，电流还可以在反向模式下（其中集电极电压VC低于发射极电压VE）在第一与第二金属化10、11之间并且跨过正向偏置的第一pn结9流动。换言之，半导体器件200具有第一集成的续流二极管，其中它的电流路径伸延跨过在基体区域4、基底层1与阴极区域3a之间所形成的基体二极管，并且因此可以被操作为反向导通的半导体器件200。
根据实施例，p型阳极区域4a在第二垂直沟槽21与第三垂直沟槽22之间延伸并且仅与基底层1形成第二pn结9a。因此，半导体器件200可以包含一个或多个IGBT单元110和一个或多个二极管单元120，其中阳极区域2a与基底层1形成第二pn结9a。二极管单元120可以在沟槽21、22之间基本上形成，如上面关于图1所解释的。进一步，阳极区域4a可以具有与IGBT单元110的基体区域4基本上相同或具有比IGBT单元110的基体区域4低的掺杂浓度。甚至进一步，（一个或多个）第一pn结9和（一个或多个）第二pn结9a可以是基本上共面的。
阴极或接触区域3a和阳极区域4a可以在与第一表面15平行的水平面上的投影中重叠。因此，经过附加的集成续流二极管14的短电流路径可以在半导体器件200的反向模式下被提供。
根据实施例，半导体器件200是具有有源区域和带有边缘终止结构的外围区域的垂直功率半导体器件，该有源区域具有用于输送和/或控制负载电流的多个IGBT单元110和/或二极管单元120。在这些实施例中，IGBT单元110和/或二极管单元120可以布置在水平的一维或二维点阵上，例如在六方点阵或四方点阵上。IGBT单元110和二极管单元120还可以布置在不同的水平点阵上。
可替代地，双极半导体器件200可以具有布置在水平点阵上的仅IGBT单元110或仅二极管单元120。
典型地，n掺杂的接连场停止层2布置在基底层1与对于IGBT 200是可选的接触区域3a和背侧空穴发射极区域3b之间，该n掺杂的接连场停止层2具有在半导体材料中形成孤立缺陷例如孤立单个硒缺陷的硫族元素杂质，如上面关于图1所解释的。基底层1和较高掺杂的场停止层2在垂直横截面中可以在两个横向边缘典型地是锯形边缘之间延伸，从而在水平方向上划定半导体器件200的界限。
下面，解释用于形成双极半导体器件100、200的方法。
关于图3至图5，在经过典型地是半导体晶圆的半导体基体40的分别的垂直横截面中图示用于形成半导体器件100的方法的方法步骤。
在第一步骤中，在第一侧面15或第一表面15和与第一侧面15相反布置的第二侧面16或第二表面16之间延伸的例如Si晶圆的晶圆40被提供。
晶圆40典型地包含延伸到第二侧面15的n型半导体层1和p型层4a，该p型层4a与第一半导体层1形成pn结9a并且延伸到第一侧面15。如在图3中所图示，pn结9典型地分别基本上与第一侧面15和第二侧面16平行。
此后，硒离子或其它硫族元素离子可以典型地从第二侧面16被注入到n型半导体层1的下子层1a中。如在图4中所图示，还被称为第一子层的下子层1a可以延伸到第二侧面16。
此后，第一退火工艺在第一温度下被执行至少大约10分钟、更典型地至少大约30分钟或60分钟、甚至更典型地至少大约90分钟的第一退火时间，以扩散和激活所注入的硫族元素离子。因此，增加第一子层1a的垂直延伸并且在第一子层1a中增加施主的浓度。
在注入硫族元素离子期间的注入能量和剂量被典型地选择，使得第一子层1a的上部分2a可以被操作为场停止层。注意的是，硅中的硫族元素的扩散常数是相当高的。这促进通过n型半导体层1剩余的最上面部分所形成的n掺杂基底层1下面的足够厚的场停止层2的形成。在要被制造的半导体器件100中，基底层1中的硫族元素的浓度与场停止层2相比典型地低于至少一个数量级，更典型地至少两个数量级。注意的是，要被制造的半导体器件100的基底层1典型地利用其它掺杂剂诸如磷、砷和锑被掺杂。这可以通过进一步的注入和/或在硅棒的拉制过程期间被实现。
当硒离子用作硅的硫族元素杂质时，可以使用在从大约50 keV到大约500 keV的范围中的注入能量和从大约1013 cm-2变化到大约1015 cm-2的剂量。
典型地，第一温度是至少大约950℃。这可以依赖于退火时间和所使用的硫族元素。例如，第一退火针对注入到硅中的硒离子可以在大约950℃或大约1000℃的第一温度下被执行大约90分钟或大约180分钟。
此后，诸如磷离子、砷离子和锑离子的进一步n型掺杂剂离子可以接近第二侧面16被分别注入到n型半导体层1的第二子层1b和第一子层1a中。这个注入典型地从第二侧面16被执行。注意的是，这些掺杂剂的能级远离硅的导带边缘小于50 meV。例如，可以使用大约30 k eV到大约300 k eV的注入能量利用大约1015 cm-2到1016 cm-2的剂量从第二侧面16注入磷离子。
此后，以不高于（典型地低于）第一温度的第二温度的第二退火工艺可以被执行以至少部分激活接近第二侧面的进一步n型掺杂剂。因此，高的n掺杂阴极层3a可以形成在第二侧面16处。进一步，第二退火工艺还可以导致分解在邻近的场停止层2中的剩余对的硫族元素杂质。因此，关于柔度和/或鲁棒性的器件性能可以被改进。产生的半导体器件100被图示在图5中。
第二退火工艺典型地被执行至少大约10分钟、更典型地至少大约30分钟的第二退火时间。然而，已发现的是，导致仅部分激活进一步掺杂剂的相当短的第二退火时间足以确保柔软和鲁棒的切换行为。进一步，第二退火时间可以短于第一退火时间。
典型地，第二温度低于第一温度至少大约20℃，更典型地至少大约50℃。例如，第二退火可以在大约900℃下被执行30分钟，而第一退火可以在大约950℃下被执行90分钟。
第一退火工艺和第二退火工艺典型地被执行为炉工艺（oven process）。
方法典型地包含在第一侧面15上形成前侧金属化10以及在第二侧面15上形成背侧金属化11的进一步步骤。所产生的半导体器件可以对应于在图1中所图示的半导体器件100。
在形成前侧金属化之后，即在完成从第一侧面15处理半导体衬底40之后，典型地执行以下步骤：注入硫族元素离子到第一子层1a中、执行第一退火工艺、注入n型掺杂剂到第二子层1b中以及执行第二退火工艺。因此，可以促进制造。
在其中IGBT要被制造的实施例中，完成从第一侧面15处理半导体衬底40典型地包含在p型层4、4a中形成n+型发射极区域和p+型反闩锁区域、以及形成从第一侧面15部分延伸进入基底层1的隔离栅电极。后者典型地包含形成从第一侧面15部分进入基底层1的垂直沟槽、在沟槽的侧面和底壁形成电介质层以及利用导电材料诸如掺杂的多晶硅来填充沟槽。
根据实施例，在第一退火工艺之后从第二侧面16将质子注入到第一子层1a中。例如，可以使用大约2到3 M eV的注入能量以在大约1014 cm-2到大约5*1014 cm-2的范围中的剂量从第二侧面16注入质子。
此后，可以实行在低于第一温度的温度下（例如在大约500℃的温度下）的进一步退火工艺以在场停止层2中形成氧施主。
在其中IGBT要被制造的实施例中，在第二退火之前注入p型掺杂剂而不是n型掺杂剂。例如，可以使用大约45 k eV的注入能量以在大约1013 cm-2到大约5*1013 cm-2的范围中的剂量从第二侧面16注入硼离子。
在其中rc-IGBT要被制造的实施例中，在第二退火之前除了n型掺杂剂以外注入p型掺杂剂。在这些实施例中，对应的注入的至少一个被执行为掩模注入。
由于使用第一退火工艺和第二退火工艺，在半导体材料中形成孤立缺陷特别是具有相当长的再充电时间的孤立缺陷的活性硫族元素杂质被形成。因此，器件的切换行为被改进。这在下面关于图6至9被解释。
图6图示通过扩展电阻测量所获得的作为离在图1中所图示的垂直半导体器件的硅半导体基体的第二表面16距离d的函数的施主（n型施主）的浓度C的两个垂直轮廓a、b。曲线a是对于第一二极管所获得的，该第一二极管如上面关于图1所解释并且使用第一退火工艺和第二退火工艺被制造，第一退火工艺扩散和激活所注入的硒离子，第二退火工艺激活接近第二侧面16所注入的磷离子并且进一步分解硒对杂质，如上面关于图3至5所解释。曲线b是对于第二二极管所获得的，该第二二极管使用一个共同的退火工艺而不是两个分离的退火被制造。如能够从曲线a、b中推断，对于两个二极管获得类似的垂直施主轮廓。特别地，两个二极管的场停止层2的总体施主剂量是基本上相等的。处在离第二表面16大约60 μm的距离的施主浓度的峰值是由于质子注入所造成的。
然而，与使用共同一个退火工艺相比，由于使用两个退火工艺，孤立的单个硒缺陷和硒对缺陷之间的比率对于第一二极管被增加。这典型地导致更柔软的切换行为和增加的鲁棒性。
如在图7中所图示，图7示出作为退火温度T的函数的单个硒缺陷Se+(曲线b)和硒对缺陷Se2 0(曲线a)的浓度C，在900 ℃以上可以获得超过10比1或甚至超过100比1的单个硒缺陷Se+和对杂质Se2 0之间的比率。在至少1100 ℃的退火温度下，几乎所有硒对缺陷Se2 0可以被分解。通过深能级瞬态谱获得曲线a和b。因此，第一和第二退火的典型地更高的总体热预算被期望来促进硒对杂质的分解。
图8A图示第一二极管的切换行为，该第一二极管具有在图6的曲线a中所示出的掺杂轮廓但是由于使用两个退火所以在场停止层中具有单个硒缺陷Se+的增加的分数。为了比较，图8B示出具有在图6的曲线b中所示出的掺杂轮廓的第二二极管在相同硬切换条件下的切换行为。曲线a、b、c和d分别对应于在安全操作区域测试条件下（在1250 kW的切换功率下）作为时间t的函数的电压、电流、功率损耗和切换能量（集成的功率损耗）。如能够通过比较对应的曲线a至c所看到，第一二极管的场停止层中的单个硒缺陷Se+的增加的分数导致较短和较低的幅度振荡，即导致在切换期间更柔软的恢复。
虽然硅中的硒对缺陷在室温下（300°K）已经具有微秒范围中的再充电时间，但是硅中双重电离的单个硒缺陷Se+在室温下具有大约222 s的再充电时间。在大约400 ℃下，硅中双重电离的单个硒缺陷Se+的再充电时间被计算为减少下到大约1.8 s。因此，对于典型的操作温度，期望导致更柔软的切换行为的场停止层中的这个点缺陷的足够长的再充电时间。注意的是，场停止层在阻断模式期间不处于热平衡。由于阻断模式期间的场停止层中的高的电介质场强，半导体材料的费米能级远低于平衡值。因此，期望单个硒缺陷在这个条件下被电离两次。
而且，由于单个硒缺陷Se+的更高的分数，可以分别在高的切换功率和高的切换速度下增加鲁棒性。这能够从图9中被推断，图9图示对于第一二极管和第二二极管的作为切换功率P的函数的累积频率分布（器件默认值的累积概率）pC，第一二极管使用在950℃的第一温度下90分钟的第一退火工艺和随后的第二退火工艺被制造（曲线a）、第一二极管使用在900℃的第一温度下30分钟的第一退火工艺和随后的第二退火工艺被制造（曲线b）以及第二二极管使用共同的退火工艺被制造（曲线c），这些二极管所有都被实施为4.5 kV的二极管。因此，在相当低的900℃的第一温度和相当短的30min的第一退火时间下已经改进二极管的鲁棒性。进一步，第一退火的较高的温度和/或较长的时间导致进一步改进的鲁棒性，其与图7中所呈现的数据一致。对于4.5 kV的二极管和IGBT，获得类似的结果。
虽然本发明的各种示例性实施例已被公开，但是对本领域技术人员将显而易见的是，在不脱离本发明的精神和范围的情况下，可以做出各种改变和修改，其将实现本发明的一些优点。对本领域合理技术人员将明显的是，执行相同功能的其它部件可以合适替代。应当提到的是，参考特定附图所解释的特征可以与其它附图的特征组合，甚至在其中这还没有被明确提到的那些情况下。针对发明概念的这样的修改旨在被所附权利要求书所覆盖。
为了容易描述，使用诸如“下方”、“之下”、“下”、“上方”、“上”等空间相对术语来解释一个元件相对于第二元件的定位。除了与附图中所描绘的那些定向不同的定向以外，这些术语旨在涵盖器件的不同定向。进一步，还使用诸如“第一”、“第二”等术语来描述各种元件、区域、部分等，且这些术语也不旨在限制。在整个描述中，相似的术语指代相似的元件。
如这里使用的术语“具有”、“含有”、“包含”、“包括”等是开放型术语，其指示所声明的元素或特征的存在，但不排除附加元素或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚指示。
考虑到变化和申请的上面的范围，应当理解的是，本发明不是由前面的描述所限制的，也不是由附图所限制的。相反，本发明仅由下面所附的权利要求书及它们的法律等同物所限制。

Claims (20)

1.一种功率半导体器件，包括：
半导体基体，具有第一表面和与所述第一表面基本上平行伸延的第二表面；
第一金属化，被布置在所述第一表面上；以及
第二金属化，被布置在所述第二表面上，其中所述半导体基体包括：
　n掺杂第一半导体区域，与所述第一金属化间隔开并且具有第一最大掺杂浓度；
　n掺杂第二半导体区域，具有比第一最大掺杂浓度更高的第二最大掺杂浓度并且邻近所述第一半导体区域，其中所述第二半导体区域由包括作为施主的电活性硫族元素杂质的半导体材料组成，并且其中至少90％的所述电活性硫族元素杂质在所述半导体材料中形成孤立缺陷；以及
　第三半导体区域，与所述第二金属化欧姆接触，被布置在所述第二金属化与所述第二半导体区域之间，并且邻近所述第二半导体区域。
2.权利要求1的所述功率半导体器件，其中所述硫族元素选自由硫、硒和碲所构成的组。
3.权利要求1的所述功率半导体器件，其中所述半导体材料选自由硅、锗、碳化硅、和/或砷化镓所构成的组。
4.权利要求1的所述功率半导体器件，其中所述孤立缺陷的至少部分的再充电时间常数在室温下大于大约1 s。
5.权利要求1的所述功率半导体器件，其中所述第二半导体区域进一步包括作为n型掺杂剂的磷、砷、锑和/或氧。
6.权利要求1的所述功率半导体器件，其中所述第二半导体区域在基本上与所述第一表面正交的方向上具有至少大约10 μm的延伸。
7.权利要求1的所述功率半导体器件，其中所述第三半导体区域是具有比第二最大掺杂浓度更高的第三最大掺杂浓度的n掺杂半导体区域，或其中所述第三半导体区域是与所述第二半导体区域形成进一步pn结的p掺杂半导体区域。
8.权利要求1的所述功率半导体器件，进一步包括p型第四半导体区域，所述p型第四半导体区域被布置在所述第一半导体区域与所述第一金属化之间并且与所述第一半导体区域形成pn结，其中所述半导体器件是二极管、IGBT或反向导通的IGBT。
9.一种双极半导体器件，包括：
半导体基体，包括单晶半导体材料，在第一表面和与所述第一表面基本上平行伸延的第二表面之间延伸，并且包括：
　pn结；
　n掺杂场停止层，包括作为n型掺杂剂的硫族元素杂质，其中至少90％的所述硫族元素杂质在所述单晶半导体材料中形成孤立缺陷并且在室温下具有至少大约1 s的再充电时间常数，所述场停止层与所述第一表面和所述第二表面间隔开；以及
　n掺杂基底层，具有比场停止层更低的最大掺杂浓度并且从所述场停止层延伸到所述pn结。
10.权利要求9的所述双极半导体器件，进一步包括以下中的至少一个：
n掺杂阴极层，具有比所述场停止层更高的最大掺杂浓度并且从所述第二表面延伸到所述场停止层；
p掺杂集电极层，从所述第二表面延伸到所述场停止层；
p掺杂半导体层，被布置在所述第一表面与所述基底层之间并且与所述基底层形成pn结；
第一金属化，被布置在第一表面上，其中所述pn结被布置在所述第一金属化与所述基底层之间；
第二金属化，被布置在第二表面上，并且与所述集电极层和/或所述阴极层欧姆接触；以及
至少一个沟槽，经过所述pn结从所述第一表面延伸并且包括与所述半导体基体隔离的栅电极。
11.权利要求9的所述双极半导体器件，其中所述单晶半导体材料是硅，并且其中所述硫族元素杂质是孤立的单个硒缺陷。
12.一种用于生产双极半导体器件的方法，所述方法包括：
提供半导体衬底，所述半导体衬底具有第一侧面和与所述第一侧面相反的第二侧面并且包括n型半导体层；
注入硫族元素到所述n型半导体层的第一子层中；
在第一温度下执行第一退火工艺至少大约10分钟；
注入掺杂剂到所述n型半导体层的接近所述第二侧面的第二子层中；以及
在不高于所述第一温度的第二温度下执行第二退火工艺。
13.权利要求12的所述方法，其中所述第一温度是至少大约950°C。
14.权利要求12的所述方法，其中所述第一退火工艺被执行至少大约90分钟。
15.权利要求12的所述方法，其中所述第二温度低于所述第一温度至少大约20°C。
16.权利要求12的所述方法，进一步包括以下中的至少一个：
在第一退火工艺之后从第二侧面将质子注入到第一子层中；
在不高于第一温度的第三温度下执行第三退火工艺；以及
在第二侧面上形成背侧金属化。
17.权利要求12的所述方法，其中将掺杂剂注入到第二子层中包括以下中的至少一个：
在所述第二侧面上形成掩模；
从所述第二侧面注入n型掺杂剂；以及
从所述第二侧面注入p型掺杂剂。
18.权利要求12的所述方法，其中所述半导体衬底被提供有p型层，所述p型层与所述第一半导体层形成pn结。
19.权利要求12的所述方法，进一步包括在所述第一侧面上形成前侧金属化，其中在形成所述前侧金属化之后执行：注入硫族元素、执行第一退火工艺、注入掺杂剂到第二子层中以及执行第二退火工艺。
20.权利要求12的所述方法，其中所述第一退火工艺和所述第二退火工艺中的至少一个在炉中被执行。
CN201510016037.8A 2014-01-13 2015-01-13 双极半导体器件及其制造方法 Active CN104779278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/153377 2014-01-13
US14/153,377 US9484221B2 (en) 2014-01-13 2014-01-13 Bipolar semiconductor device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
CN104779278A true CN104779278A (zh) 2015-07-15
CN104779278B CN104779278B (zh) 2018-04-20

Family

ID=53522033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510016037.8A Active CN104779278B (zh) 2014-01-13 2015-01-13 双极半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9484221B2 (zh)
CN (1) CN104779278B (zh)
DE (1) DE102015100340A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6311840B2 (ja) 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
US9793386B2 (en) * 2015-10-14 2017-10-17 Ford Global Technologies, Llc Multiple zone power semiconductor device
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
DE102016118012A1 (de) 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
JP6674395B2 (ja) * 2017-02-03 2020-04-01 株式会社東芝 半導体装置
KR101928395B1 (ko) * 2017-04-26 2018-12-13 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102018123439B4 (de) * 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置
US11316063B2 (en) * 2020-03-13 2022-04-26 Globalfoundries Singapore Pte. Ltd. Diode devices and methods of forming a diode device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158680A1 (en) * 2006-01-10 2007-07-12 Denso Corporation Semiconductor device having IGBT and diode
US20120248576A1 (en) * 2011-03-30 2012-10-04 Infineon Technologies Ag Semiconductor Device and Substrate with Chalcogen Doped Region
CN103035691A (zh) * 2012-03-12 2013-04-10 上海华虹Nec电子有限公司 逆导型igbt半导体器件及其制造方法
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706026B2 (ja) 1998-07-17 2005-10-12 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い逆方向電圧用のパワー半導体素子
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158680A1 (en) * 2006-01-10 2007-07-12 Denso Corporation Semiconductor device having IGBT and diode
US20120248576A1 (en) * 2011-03-30 2012-10-04 Infineon Technologies Ag Semiconductor Device and Substrate with Chalcogen Doped Region
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法
CN103035691A (zh) * 2012-03-12 2013-04-10 上海华虹Nec电子有限公司 逆导型igbt半导体器件及其制造方法

Also Published As

Publication number Publication date
DE102015100340A1 (de) 2015-08-20
CN104779278B (zh) 2018-04-20
US20150200247A1 (en) 2015-07-16
US9484221B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
CN104779278A (zh) 双极半导体器件及其制造方法
CN104733519B (zh) 半导体器件
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
CN102593168B (zh) 半导体器件和逆导igbt
CN105322002B (zh) 反向传导igbt
US8933466B2 (en) Semiconductor element
US7602045B2 (en) Semiconductor device and inverter device using the same
US20120153348A1 (en) Insulated gate bipolar transistor and manufacturing method thereof
CN106098553A (zh) 通过外延生长制造半导体装置
KR20130093126A (ko) 개선된 쇼트키 정류기
JP6737401B2 (ja) 炭化珪素半導体装置および電力変換装置
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN104218087A (zh) 半导体器件及其制造方法
CN106252414A (zh) 具有场电极和改进的雪崩击穿行为的晶体管
CN114551601B (zh) 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
CN104425627A (zh) 垂直半导体器件和其制造方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant