CN103035691A - 逆导型igbt半导体器件及其制造方法 - Google Patents

逆导型igbt半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035691A
CN103035691A CN2012100640653A CN201210064065A CN103035691A CN 103035691 A CN103035691 A CN 103035691A CN 2012100640653 A CN2012100640653 A CN 2012100640653A CN 201210064065 A CN201210064065 A CN 201210064065A CN 103035691 A CN103035691 A CN 103035691A
Authority
CN
China
Prior art keywords
type
silicon chip
semiconductor device
barrier layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100640653A
Other languages
English (en)
Other versions
CN103035691B (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210064065.3A priority Critical patent/CN103035691B/zh
Priority to US13/790,292 priority patent/US20130234201A1/en
Publication of CN103035691A publication Critical patent/CN103035691A/zh
Application granted granted Critical
Publication of CN103035691B publication Critical patent/CN103035691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种逆导型IGBT半导体器件，在硅基片的背面形成有沟槽，该沟槽将场阻断层分割层一个三维结构，这样不仅能够增加场阻断层的深度，还能提高场阻断层的激活效率。在沟槽中形成有快速恢复二极管的第一电极区，从而能够实现IGBT器件和快速恢复二极管的集成。本发明还公开了一种逆导型IGBT半导体器件的制造方法。

Description

逆导型IGBT半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种逆导型IGBT半导体器件；本发明还涉及一种逆导型IGBT半导体器件的制造方法。
背景技术
在高压器件中，绝缘栅双极晶体管(IGBT)在600伏以上电压的器件中获得了越来越广泛的应用，最近更是往高电压、大电流密度的方向发展。在IGBT的使用中，通常要将IGBT与快恢复二极管(FAST RECOVERED DIODE，FRD)在模块封装中组合在一起，以降低开关功耗和提供反向电流的导通能力。最近，一些公司开始将FRD集成在IGBT芯片之中，以进一步提高器件的电流密度，特别是降低模块封装的难度，提高模块封装的可靠性并减小模块的体积。现有的做法是在硅片的背面的N型层之后，形成作为IGBT集电区的P+区域和作为FRD的n+区域，P+区域和n+区域之后形成背面金属化形成IGBT的集电极和FRD的阴极。
为了减少IGBT器件的导通电阻，现有工艺中，会在硅片的背面N-之后通过离子注入等工艺形成场阻断层，如利用在IGBT的飘移区的中间或靠近硅片背面处形成一个杂质浓度缓变的漂移层作为场阻断层，在保证器件导通电阻低的情况下，得到高可靠的开关特性。以漂移区为N型掺杂的IGBT即N型IGBT为例，如图1所示，为一种现有场阻断型IGBT的结构示意图，现有场阻断型IGBT和没有场阻断层的IGBT的区别是，在N型硅片1和P型集电区4间包括一N型的场阻断层3，所述场阻断层3的载流子浓度大于所述硅片1的载流子浓度，在P阱7和所述场阻断层3之间的所述硅片1组成器件的N型漂移区。现有场阻断型IGBT的其它结构和其它非场阻断型的IGBT的结构相同，包括：在所述硅片1中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述硅片1；P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12和背面金属14。如图1所示，其中截面A到截面B之间的区域为所述硅片，截面B到截面C之间的区域为所述场阻断层3。截面C以下为P型发射极4和背面金属14。
现有技术中的缓变漂移层组成的场阻断层的制作方法有：
一种方法是通过注入(正面或者背面注入)氦等质量很轻的离子之后通过退火来获得，它的注入深度可以达到数十微米，因此可以在离硅片背面较大的深度范围中形成场缓变层。
另一种方法是在器件正面工艺完成后在背面进行N型杂质如磷或砷的离子注入，之后通过退火来激活，该退火包括高温热退火和激光退火。由于此时器件正面已有AL等金属材料，在采用高温热退火技术时采用的温度一般不能高于500摄氏度，注入离子被激活的效率不高；采用激光退火能实现硅片背面局部的高温，从而在背面局部实现高温，得到高的激活率。但激光的激活深度有限，一般只有1微米～2微米，不能满足3微米～30微米场阻断层激活和扩散的需要。
发明内容
本发明所要解决的技术问题是提供一种逆导型IGBT半导体器件，能提高场阻断层的深度和激活效率，且能实现IGBT器件和快速恢复二极管的良好集成。本发明还提供一种逆导型IGBT半导体器件的制造方法。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，所述逆导型IGBT半导体器件包括：一具有第一导电类型的场阻断层，形成于第一导电类型的硅基片的背面，所述场阻断层的载流子浓度大于所述硅基片的载流子浓度；所述场阻断层由垂直注入的第一离子注入区和倾斜注入的第二离子注入区组成，所述第一离子注入区和所述第二离子注入区都经过退火激活。沟槽，形成于所述硅基片的背面，所述沟槽的深度小于所述场阻断层的厚度；所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。所述IGBT器件的集电区由形成于所述第二场阻断层的顶部的第二导电类型的离子注入区组成。所述快速恢复二极管的第一电极区由填充于所述沟槽中的第一导电类型的多晶硅或外延层组成。一背面金属，分别和所述IGBT器件的集电区以及所述快速恢复二极管的第一电极区相连接并作为所述IGBT器件的集电区和所述快速恢复二极管的第一电极区的连接电极。
进一步的改进是，所述第一导电类型为N型，第二导电类型为P型；所述第一离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合，所述第二离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合。
进一步的改进是，所述沟槽的深度为1微米～50微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，包括如下步骤：
步骤一、在第一导电类型的硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄。
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽。
步骤三、在形成有所述沟槽的所述硅基片的背面进行第一导电类型离子的垂直注入形成第一离子注入区。
步骤四、在形成有所述第一离子注入区的所述硅基片的背面进行第一导电类型离子的多步倾斜注入形成第二离子注入区。
步骤五、通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层，所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。
步骤六、在形成有所述场阻断层的所述硅基片的背面淀积第二介质膜，对所述第二介质膜进行回刻，使所述第二介质膜仅填充于所述沟槽中且仅填充于所述沟槽的部分深度中。
步骤七、在形成有所述第二介质膜的所述硅基片的背面进行第二导电类型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区。
步骤八、将所述第二介质膜去除。
步骤九、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充；所述多晶硅或外延层同时也形成于是所述沟槽外部的所述硅基片的背面表面、以及所述硅基片正面的所述第一介质膜上。
步骤十、将形成于所述硅基片正面的所述第一介质膜上所述多晶硅或外延层去除。
步骤十一、将位于所述沟槽顶部以及所述沟槽外部的所述硅基片的背面表面的所述多晶硅或外延层去除，使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区；之后，在所述硅基片的背面淀积第三介质膜，该第三介质膜将所述硅基片的背面保护好。
进一步的改进是，步骤二形成所述沟槽后，在所述硅基片的背面表面具有厚度大于20埃的第四介质膜。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，步骤三中所述第一离子注入区的垂直注入的N型离子为磷，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
进一步的改进是，步骤四中所述第二离子注入区的多步倾斜注入的N型离子为磷或砷，多步倾斜注入的每步注入角度能分别取不同值，注入剂量为2E11CM-2～5E12CM-2。
进一步的改进是，步骤五中退火工艺采用热退火工艺，退火温度为700℃～1250℃。
进一步的改进是，步骤七中所述IGBT器件的集电区的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。
进一步的改进是，步骤九中所述多晶硅或外延层的N型杂质浓度为1E19CM-3～5E20CM-3。
进一步的改进是，所述沟槽的深度为1微米～50微米，所述第一场阻断层的厚度大于5微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
进一步的改进是，步骤三中所述第一离子注入区的垂直注入的N型离子为硒或硫，步骤五中退火工艺采用热退火工艺，退火温度为700℃～900℃，时间为1小时～10小时。
进一步的改进是，步骤五中退火工艺采用激光退火工艺。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，包括如下步骤：
步骤一、在第一导电类型的硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄。
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽。
步骤三、在形成有所述沟槽的所述硅基片的背面进行第一导电类型离子的垂直注入形成第一离子注入区。
步骤四、在形成有所述第一离子注入区的所述硅基片的背面进行第一导电类型离子的多步倾斜注入形成第二离子注入区。
步骤五、通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层，所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。
步骤六、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充。
步骤七、将位于所述沟槽顶部以及所述沟槽外部的所述硅基片的背面表面的所述多晶硅或外延层去除，使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区。
步骤八、在形成有所述第一电极区的所述硅基片的背面进行第二导电类型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区。
进一步的改进是，步骤二形成所述沟槽后，在所述硅基片的背面表面具有厚度大于20埃的第四介质膜，该第四介质膜的最外层为一氮化硅膜。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，步骤三中所述第一离子注入区的垂直注入的N型离子为磷、硒或硫，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
进一步的改进是，步骤四中所述第二离子注入区的多步倾斜注入的N型离子为磷、砷、硒或硫，多步倾斜注入的每步注入角度能分别取不同值，注入剂量为2E11CM-2～5E12CM-2。
进一步的改进是，步骤五中退火工艺采用热退火工艺，退火温度为700℃～1250℃，时间为1小时～10小时。
进一步的改进是，步骤六中所述多晶硅或外延层的N型杂质浓度为1E19CM-3～5E20CM-3。
进一步的改进是，步骤八中所述IGBT器件的集电区的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。
进一步的改进是，所述沟槽的深度为1微米～50微米，所述第一场阻断层的厚度大于5微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
进一步的改进是，步骤五中退火工艺采用激光退火工艺。
本发明通过应用沟槽技术，能够采用垂直注入加多步倾斜注入的方式形成场阻断层，得到一个三维结构的场阻断层，这样能够增加场阻断层的深度。同时，本发明方法形成场阻断层时，硅基片的正面受到保护，所以能够采用高温热退火的工艺对场阻断层进行激活，从而能提高场阻断层的激活效率。本发明通过在沟槽中形成快速恢复二极管的第一电极区，能够实现IGBT器件和快速恢复二极管的集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有场阻断型IGBT的结构示意图；
图2是本发明实施例一逆导型IGBT半导体器件的结构示意图；
图3A-图3D是本发明实施例一逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图；
图4A是图3D中沿D1D1’的杂质分布示意图；
图4B是图3D中沿D2D2’的杂质分布示意图。
具体实施方式
如图2所示，是本发明实施例一逆导型IGBT半导体器件的结构示意图。本发明实施例一逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，本发明实施一的逆导型IGBT半导体器件集成的所述IGBT器件是以反向击穿电压为1200V、且漂移区为N型的场阻断型IGBT器件为例进行说明，漂移区为N型的场阻断型IGBT器件的第一导电类型为N型，第二导电类型为P型。对于所述IGBT器件是P型的场阻断型IGBT器件时，各掺杂区域的类型正好相反，如第一导电类型为P型，第二导电类型为N型，而其它技术特征和N型的场阻断型IGBT器件类似，本发明实施例中就不予详细说明。本发明实施一的所述逆导型IGBT半导体器件包括：
一具有N型的场阻断层3，形成于N型的硅基片1如区熔硅基片的背面，所述场阻断层3的载流子浓度大于所述硅基片1的载流子浓度；所述场阻断层3由垂直注入的第一离子注入区和倾斜注入的第二离子注入区组成，所述第一离子注入区和所述第二离子注入区都经过退火激活。所述第一离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合，所述第二离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合。
沟槽，形成于所述硅基片1的背面，所述沟槽的深度小于所述场阻断层3的厚度；所述沟槽将所述场阻断层3分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。所述沟槽的深度为1微米～50微米，较佳为，所述沟槽的深度为2微米～10微米。所述第一场阻断层的厚度大于5微米。所述IGBT器件的集电区的厚度为0.1微米～2微米，较佳为，所述IGBT器件的集电区15的厚度为0.5微米～2微米。所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2，较佳为，所述沟槽的宽度和所述沟槽之间的间距的比值为1/20～1/2。
所述IGBT器件的集电区15由形成于所述第二场阻断层的顶部的P型的离子注入区组成。
所述快速恢复二极管的第一电极区由填充于所述沟槽中的N型的多晶硅或外延层16组成，在本发明实施例中第一电极区为N型区也即阴极区。所述多晶硅或外延层16的N型杂质浓度为1E19CM-3～5E20CM-3。
一背面金属14，分别和所述IGBT器件的集电区15以及所述快速恢复二极管的第一电极区相连接并作为所述IGBT器件的集电区15和所述快速恢复二极管的第一电极区的连接电极。
本发明实施一的所述逆导型IGBT半导体器件还包括如下正面工艺结构：在所述硅基片1中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述硅基片1；P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12。如图2所示，其中截面A到截面B之间的所述硅基片1的区域中形成有所述P阱7，截面A到截面B1之间范围内的所述硅基片1中形成器件的漂移区；截面B1到截面B3之间的区域为所述场阻断层3，其中位于截面B1到截面B2之间的所述场阻断层3为所述第一场阻断层，位于截面B2到截面B3之间的所述场阻断层3为所述第二场阻断层，所述第一场阻断层的厚度d1大于5微米；所述IGBT器件的集电区15形成于截面B3到截面C之间；所述沟槽形成于截面B2到截面C之间，所述沟槽的深度d2为2微米～10微米。
在本发明实施例一中，所述快速恢复二极管的PIN结构为：所述快速恢复二极管的第二电极区为P型区且是由所述P阱7组成，所述P阱7和第一电极区即所述多晶硅或外延层16之间的所述硅基片1组成所述快速恢复二极管的I型区。由上可知，本发明实施例一通过应用沟槽技术，不仅能够增加场阻断层的深度以及激活效率，还能够实现IGBT器件和快速恢复二极管的集成。
如图3A至图3D所示，是本发明实施例一逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图。本发明实施例一逆导型IGBT半导体器件的制造方法，包括如下步骤：
步骤一、如图3A所示，首先提供一杂质浓度C1＝2.4E13CM-3、电阻率为90欧姆.厘米的N型的硅基片1，所述硅基片1的厚度700微米以上。在所述硅基片1的正面淀积第一介质膜，将所述硅基片1的正面保护好。本发明实施例一中所述第一介质膜为氧化膜，厚度为5000埃～20000埃。
从背面对所述N型硅片1进行减薄，将所述硅片1减薄到需要的500微米至550微米厚度。图3A中，截面A所示出的平面为所述硅片1的正面一侧；截面C所示的平面位于所述硅片1的背面一侧，所述硅片1减薄后的背面表面位于所述截面C处。
步骤二、如图3A所示，采用光刻刻蚀工艺在所述硅基片1的背面形成沟槽。形成所述沟槽后，在所述硅基片1的背面表面具有厚度大于20埃的第四介质膜；或者，形成所述沟槽后，在所述硅基片1的背面表面没有介质膜。所述沟槽形成于截面B2到截面C之间，所述沟槽的深度c为1微米～50微米，较佳为2微米～10微米；所述沟槽的宽度a和所述沟槽之间的间距b的比值为1/50～1/2，较佳为1/20～1/2。
步骤三、如图3A所示，在形成有所述沟槽的所述硅基片1的背面进行N型离子的垂直注入形成第一离子注入区。所述第一离子注入区的垂直注入的N型离子为磷，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
步骤四、如图3A所示，在形成有所述第一离子注入区的所述硅基片1的背面进行N型离子的多步倾斜注入形成第二离子注入区。所述第二离子注入区的多步倾斜注入的N型离子为磷或砷，多步倾斜注入的每步注入角度能分别取不同值，更优选择为，多步倾斜注入的角度为10度和45度的组合，注入剂量为2E11CM-2～5E12CM-2。
步骤五、如图3A所示，通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层3。本步骤中所述退火工艺采用热退火工艺，退火温度为700℃～1250℃，更优为1100℃～1250℃；退火时间为2小时～10小时。在另一实施例中，本步骤中所述退火工艺也能采用激光退火工艺。
所述场阻断层3形成于截面B1到截面C之间的厚度d的所述硅基片1区域中，所述沟槽将所述场阻断层3分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。所述第一场阻断层位于截面B1到截面B2之间，所述第一场阻断层的厚度大于5微米。
步骤六、如图3B所示，在形成有所述场阻断层3的所述硅基片1的背面淀积第二介质膜4，所述第二介质膜4进行回刻，使所述第二介质膜4仅填充于所述沟槽中且仅填充于所述沟槽的部分深度中。
步骤七、如图3C所示，在形成有所述第二介质膜4的所述硅基片1的背面进行P型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区15。所述IGBT器件的集电区15的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。所述IGBT器件的集电区15的厚度为0.1微米～2微米，较佳为0.5微米～2微米。
步骤八、如图3D所示，将所述第二介质膜4去除。
步骤九、如图3D所示，在所述沟槽中淀积N型的多晶硅或外延层16，所述多晶硅或外延层16的厚度满足将所述沟槽完全填充；所述多晶硅或外延层16同时也形成于是所述沟槽外部的所述硅基片1的背面表面、以及所述硅基片1正面的所述第一介质膜上。所述多晶硅或外延层16的N型杂质浓度为1E19CM-3～5E20CM-3。
步骤十、如图3D所示，将形成于所述硅基片1正面的所述第一介质膜上所述多晶硅或外延层16去除。
步骤十一、如图3D所示，将位于所述沟槽顶部以及所述沟槽外部的所述硅基片1的背面表面的所述多晶硅或外延层16去除，使所述多晶硅或外延层16仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层16组成所述快速恢复二极管的第一电极区，该第一电极区为N型区也即阴极区。之后，在所述硅基片1的背面淀积第三介质膜，该第三介质膜将所述硅基片1的背面保护好。
步骤十二、如图3D所示，将所述硅基片1的正面的所述第一介质膜去除。如图4A所示，是图3D中沿D1D1’的杂质分布示意图；图4B是图3D中沿D2D2’的杂质分布示意图。
上述步骤一至十二都是形成本发明实施例一逆导型IGBT半导体器件所采用的背面工艺，要形成完整的逆导型IGBT半导体器件还行要结合正面工艺。本发明实施例一中正面工艺放置于步骤十二之后，对于本发明实施例一的逆导型IGBT半导体器件的正面工艺，可以利用类似于VDMOS的已熟知的工艺流程完成，如图2所示，正面工艺包括：位于所述硅基片1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)，背面金属14的形成。在所述P阱7和所述场阻断层3之间的所述硅基片1组成器件的N型漂移区。
本发明实施例二逆导型IGBT半导体器件的制造方法中的正面工艺和背面工艺实现了更多的集成，本发明实施例二也可以参考图3A至图3D，本发明实施例二具有工艺步骤包括如下步骤：
步骤一、如图3A所示，首先提供一杂质浓度C1＝2.4E13CM-3、电阻率为90欧姆.厘米的N型的硅基片1，所述硅基片1的厚度700微米以上。
利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺：位于所述硅基片1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成；其中所述硅基片1的正面也能先形成一N-外延层，之后再形成栅氧5以及后续的各正面工艺。
之后，在所述硅基片1的正面淀积第一介质膜，将所述硅基片1的正面保护好。本发明实施例一中所述第一介质膜为氧化膜，厚度为5000埃～20000埃。
从背面对所述N型硅片1进行减薄，将所述硅片1减薄到需要的500微米至550微米厚度。图3A中，截面A所示出的平面为所述硅片1的正面一侧；截面C所示的平面位于所述硅片1的背面一侧，所述硅片1减薄后的背面表面位于所述截面C处。
步骤二、如图3A所示，采用光刻刻蚀工艺在所述硅基片1的背面形成沟槽。形成所述沟槽后，在所述硅基片1的背面表面具有厚度大于20埃的第四介质膜；或者，形成所述沟槽后，在所述硅基片1的背面表面没有介质膜。所述沟槽形成于截面B2到截面C之间，所述沟槽的深度c为1微米～50微米，较佳为2微米～10微米；所述沟槽的宽度a和所述沟槽之间的间距b的比值为1/50～1/2，较佳为1/20～1/2。
步骤三、如图3A所示，在形成有所述沟槽的所述硅基片1的背面进行N型离子的垂直注入形成第一离子注入区。所述第一离子注入区的垂直注入的N型离子为硒或硫，该N型离子也能为其它高扩散系数离子，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
步骤四、如图3A所示，在形成有所述第一离子注入区的所述硅基片1的背面进行N型离子的多步倾斜注入形成第二离子注入区。所述第二离子注入区的多步倾斜注入的N型离子为硒或硫，该N型离子也能为其它高扩散系数离子，多步倾斜注入的每步注入角度能分别取不同值，更优选择为，多步倾斜注入的角度为10度和45度的组合，注入剂量为2E11CM-2～5E12CM-2。
步骤五、如图3A所示，通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层3。本步骤中所述退火工艺采用热退火工艺，退火温度为700℃～900℃，时间为1小时～10小时。其中，所述沟槽之间的间距b还要小于所述第一离子注入区和所述第二离子注入区的扩散尺寸的两倍。
所述场阻断层3形成于截面B1到截面C之间的厚度d的所述硅基片1区域中，所述沟槽将所述场阻断层3分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。所述第一场阻断层位于截面B1到截面B2之间，所述第一场阻断层的厚度大于5微米。
步骤六、如图3B所示，在形成有所述场阻断层3的所述硅基片1的背面淀积第二介质膜4，所述第二介质膜4进行回刻，使所述第二介质膜4仅填充于所述沟槽中且仅填充于所述沟槽的部分深度中。
步骤七、如图3C所示，在形成有所述第二介质膜4的所述硅基片1的背面进行P型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区15。所述IGBT器件的集电区15的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。所述IGBT器件的集电区15的厚度为0.1微米～2微米，较佳为0.5微米～2微米。
步骤八、如图3D所示，将所述第二介质膜4去除。
步骤九、如图3D所示，在所述沟槽中淀积N型的多晶硅或外延层16，所述多晶硅或外延层16的厚度满足将所述沟槽完全填充；所述多晶硅或外延层16同时也形成于是所述沟槽外部的所述硅基片1的背面表面、以及所述硅基片1正面的所述第一介质膜上。所述多晶硅或外延层16的N型杂质浓度为1E19CM-3～5E20CM-3。
步骤十、如图3D所示，将形成于所述硅基片1正面的所述第一介质膜上所述多晶硅或外延层16去除。
步骤十一、如图3D所示，将位于所述沟槽顶部以及所述沟槽外部的所述硅基片1的背面表面的所述多晶硅或外延层16去除，使所述多晶硅或外延层16仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层16组成所述快速恢复二极管的第一电极区，该第一电极区为N型区也即阴极区。之后，在所述硅基片1的背面淀积第三介质膜，该第三介质膜将所述硅基片1的背面保护好。
步骤十二、如图3D所示，将所述硅基片1的正面的所述第一介质膜去除。
之后，将所述硅基片1反转过来，继续完成如下正面工艺：包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)，背面金属14的形成。在所述P阱7和所述场阻断层3之间的所述硅基片1组成器件的N型漂移区。
本发明实施例三逆导型IGBT半导体器件的制造方法能够进一步减少工艺的复杂性，本发明实施例三可以参考图2所示，本发明实施例三具有工艺步骤包括如下步骤：
步骤一、首先提供一杂质浓度C1＝2.4E13CM-3、电阻率为90欧姆.厘米的N型的硅基片1，所述硅基片1的厚度700微米以上。在所述硅基片1的正面淀积第一介质膜，将所述硅基片1的正面保护好。本发明实施例一中所述第一介质膜为氧化膜，厚度为5000埃～20000埃。
从背面对所述N型硅基片1进行减薄，将所述硅基片1减薄到需要的500微米至550微米厚度。图2中，截面A所示出的平面为所述硅基片1的正面一侧；截面C所示的平面位于所述硅基片1的背面一侧，所述硅基片1减薄后的背面表面位于所述截面C处。
步骤二、采用光刻刻蚀工艺在所述硅基片1的背面形成沟槽。形成所述沟槽后，在所述硅基片1的背面表面具有厚度大于50埃的第四介质膜，该第四介质膜的最外层为一氮化硅膜；或者，形成所述沟槽后，在所述硅基片1的背面表面没有介质膜。所述沟槽形成于截面B2到截面C之间，所述沟槽的深度c为1微米～50微米，较佳为2微米～10微米；所述沟槽的宽度a和所述沟槽之间的间距b的比值为1/50～1/2，较佳为1/20～1/2。
步骤三、在形成有所述沟槽的所述硅基片1的背面进行N型离子的垂直注入形成第一离子注入区。所述第一离子注入区的垂直注入的N型离子为磷，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
步骤四、在形成有所述第一离子注入区的所述硅基片1的背面进行N型离子的多步倾斜注入形成第二离子注入区。所述第二离子注入区的多步倾斜注入的N型离子为磷或砷，多步倾斜注入的角度为10度和45度的组合，注入剂量为2E11CM-2～5E12CM-2。
步骤五、通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层3。本步骤中所述退火工艺采用热退火工艺，退火温度为900℃～1250℃，时间为2小时～10小时。
所述场阻断层3形成于截面B1到截面C之间的厚度d的所述硅基片1区域中，所述沟槽将所述场阻断层3分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层。所述第一场阻断层位于截面B1到截面B2之间，所述第一场阻断层的厚度大于5微米。
步骤六、将所述硅基片1反转过来，并将所述第一介质膜去除。利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺：位于所述硅基片1上端的栅氧5的形成。形成栅氧5的同时也会在所述硅基片1的背面形成氧化膜。在栅氧5形成之后，还需要利用背面刻蚀工艺把形成所述沟槽中的氧化膜去除。
进行N型多晶硅淀积，该多晶硅在所述硅基片1的正面形成器件的多晶硅电极6，在背面的所述沟槽中形成的为多晶硅或外延层16，所述多晶硅或外延层16的厚度满足将所述沟槽完全填充。所述多晶硅或外延层16的N型杂质浓度为1E19CM-3～5E20CM-3。
步骤七、将位于所述沟槽顶部以及所述沟槽外部的所述硅基片1的背面表面的所述多晶硅或外延层16去除，使所述多晶硅或外延层16仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层16组成所述快速恢复二极管的第一电极区。
将所述硅基片1反转过来，利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺：P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)。
步骤八、在形成有所述第一电极区和上述正面工艺后的所述硅基片1的背面进行P型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区15，所述IGBT器件的集电区15的厚度为0.5微米～2微米。所述IGBT器件的集电区15的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。所述IGBT器件的集电区15的硼离子的体浓度要小于所述沟槽中的所述多晶硅或外延层16的N型杂质浓度的1/5。
最后，再形成背面金属14。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (24)

1.一种逆导型IGBT半导体器件，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，其特征在于，所述逆导型IGBT半导体器件包括：
一具有第一导电类型的场阻断层，形成于第一导电类型的硅基片的背面，所述场阻断层的载流子浓度大于所述硅基片的载流子浓度；所述场阻断层由垂直注入的第一离子注入区和倾斜注入的第二离子注入区组成，所述第一离子注入区和所述第二离子注入区都经过退火激活；
沟槽，形成于所述硅基片的背面，所述沟槽的深度小于所述场阻断层的厚度；所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层；
所述IGBT器件的集电区由形成于所述第二场阻断层的顶部的第二导电类型的离子注入区组成；
所述快速恢复二极管的第一电极区由填充于所述沟槽中的第一导电类型的多晶硅或外延层组成；
一背面金属，分别和所述IGBT器件的集电区以及所述快速恢复二极管的第一电极区相连接并作为所述IGBT器件的集电区和所述快速恢复二极管的第一电极区的连接电极。
2.如权利要求1所述的逆导型IGBT半导体器件，其特征在于：所述第一导电类型为N型，第二导电类型为P型；所述第一离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合，所述第二离子注入区的杂质为磷、砷、硒和硫四种杂质中一个或多个的组合。
3.如权利要求1或2所述的逆导型IGBT半导体器件，其特征在于：所述沟槽的深度为1微米～50微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
4.一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在第一导电类型的硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄；
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；
步骤三、在形成有所述沟槽的所述硅基片的背面进行第一导电类型离子的垂直注入形成第一离子注入区；
步骤四、在形成有所述第一离子注入区的所述硅基片的背面进行第一导电类型离子的多步倾斜注入形成第二离子注入区；
步骤五、通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层，所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层；
步骤六、在形成有所述场阻断层的所述硅基片的背面淀积第二介质膜，对所述第二介质膜进行回刻，使所述第二介质膜仅填充于所述沟槽中且仅填充于所述沟槽的部分深度中；
步骤七、在形成有所述第二介质膜的所述硅基片的背面进行第二导电类型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区；
步骤八、将所述第二介质膜去除；
步骤九、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充；所述多晶硅或外延层同时也形成于是所述沟槽外部的所述硅基片的背面表面、以及所述硅基片正面的所述第一介质膜上；
步骤十、将形成于所述硅基片正面的所述第一介质膜上所述多晶硅或外延层去除；
步骤十一、将位于所述沟槽顶部以及所述沟槽外部的所述硅基片的背面表面的所述多晶硅或外延层去除，使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区；之后，在所述硅基片的背面淀积第三介质膜，该第三介质膜将所述硅基片的背面保护好。
5.如权利要求4所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤二形成所述沟槽后，在所述硅基片的背面表面具有厚度大于20埃的第四介质膜。
6.如权利要求4所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
7.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤三中所述第一离子注入区的垂直注入的N型离子为磷，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
8.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤四中所述第二离子注入区的多步倾斜注入的N型离子为磷或砷，多步倾斜注入的每步注入角度能分别取不同值，注入剂量为2E11CM-2～5E12CM-2。
9.如权利要求4或6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤五中退火工艺采用热退火工艺，退火温度为700℃～1250℃。
10.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤七中所述IGBT器件的集电区的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。
11.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤九中所述多晶硅或外延层的N型杂质浓度为1E19CM-3～5E20CM-3。
12.如权利要求4或6所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述沟槽的深度为1微米～50微米，所述第一场阻断层的厚度大于5微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
13.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤三中所述第一离子注入区的垂直注入的N型离子为硒或硫，步骤五中退火工艺采用热退火工艺，退火温度为700℃～900℃，时间为1小时～10小时。
14.如权利要求4或6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤五中退火工艺采用激光退火工艺。
15.一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在第一导电类型的硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄；
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；
步骤三、在形成有所述沟槽的所述硅基片的背面进行第一导电类型离子的垂直注入形成第一离子注入区；
步骤四、在形成有所述第一离子注入区的所述硅基片的背面进行第一导电类型离子的多步倾斜注入形成第二离子注入区；
步骤五、通过退火工艺对所述第一离子注入区和所述第二离子注入区进行激活和扩散，由所述第一离子注入区和所述第二离子注入区组成场阻断层，所述沟槽将所述场阻断层分割成位于各所述沟槽的底部的第一场阻断层、和位于各相邻所述沟槽间的第二场阻断层；
步骤六、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充；
步骤七、将位于所述沟槽顶部以及所述沟槽外部的所述硅基片的背面表面的所述多晶硅或外延层去除，使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区；
步骤八、在形成有所述第一电极区的所述硅基片的背面进行第二导电类型离子的注入在所述第二场阻断层的顶部形成所述IGBT器件的集电区。
16.如权利要求15所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤二形成所述沟槽后，在所述硅基片的背面表面具有厚度大于20埃的第四介质膜，该第四介质膜的最外层为一氮化硅膜。
17.如权利要求15所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
18.如权利要求17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤三中所述第一离子注入区的垂直注入的N型离子为磷、硒或硫，注入能量为200KEV～3000KEV，注入剂量为1E11CM-2～1E14CM-2。
19.如权利要求17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤四中所述第二离子注入区的多步倾斜注入的N型离子为磷、砷、硒或硫，多步倾斜注入的每步注入角度能分别取不同值，注入剂量为2E11CM-2～5E12CM-2。
20.如权利要求15或17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤五中退火工艺采用热退火工艺，退火温度为700℃～1250℃，时间为1小时～10小时。
21.如权利要求17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤六中所述多晶硅或外延层的N型杂质浓度为1E19CM-3～5E20CM-3。
22.如权利要求17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤八中所述IGBT器件的集电区的P型离子注入的工艺条件为：注入杂质为硼，注入能量为30KEV～100KEV，注入剂量为3E14CM-2～5E15CM-2。
23.如权利要求15所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述沟槽的深度为1微米～50微米，所述第一场阻断层的厚度大于5微米，所述IGBT器件的集电区的厚度为0.1微米～2微米，所述沟槽的宽度和所述沟槽之间的间距的比值为1/50～1/2。
24.如权利要求15或17所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤五中退火工艺采用激光退火工艺。
CN201210064065.3A 2012-03-12 2012-03-12 逆导型igbt半导体器件及其制造方法 Active CN103035691B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210064065.3A CN103035691B (zh) 2012-03-12 2012-03-12 逆导型igbt半导体器件及其制造方法
US13/790,292 US20130234201A1 (en) 2012-03-12 2013-03-08 Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210064065.3A CN103035691B (zh) 2012-03-12 2012-03-12 逆导型igbt半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103035691A true CN103035691A (zh) 2013-04-10
CN103035691B CN103035691B (zh) 2015-08-19

Family

ID=48022409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210064065.3A Active CN103035691B (zh) 2012-03-12 2012-03-12 逆导型igbt半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US20130234201A1 (zh)
CN (1) CN103035691B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311245A (zh) * 2013-06-08 2013-09-18 株洲南车时代电气股份有限公司 一种逆导igbt芯片及其制备方法
CN103594466A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103617954A (zh) * 2013-11-27 2014-03-05 上海联星电子有限公司 一种Trench-RB-IGBT的制备方法
WO2014206193A1 (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
WO2015000354A1 (zh) * 2013-07-03 2015-01-08 无锡华润上华半导体有限公司 Igbt的制造方法
WO2015000355A1 (zh) * 2013-07-03 2015-01-08 无锡华润上华半导体有限公司 Igbt制造方法
WO2015027961A1 (zh) * 2013-09-02 2015-03-05 无锡华润上华半导体有限公司 反向导通绝缘栅双极型晶体管制造方法
WO2015027850A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 反向导通场截止型绝缘栅双极型晶体管的制造方法
CN104779278A (zh) * 2014-01-13 2015-07-15 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN105225946A (zh) * 2014-06-30 2016-01-06 比亚迪股份有限公司 逆导型igbt结构及其形成方法
CN105244273A (zh) * 2015-11-04 2016-01-13 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件
EP3002781A4 (en) * 2013-08-23 2017-01-25 CSMC Technologies Fab1 Co., Ltd. Manufacturing method for reverse conducting insulated gate bipolar transistor
CN106816377A (zh) * 2015-11-30 2017-06-09 株洲中车时代电气股份有限公司 Igbt背面制作方法及igbt

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US9082741B2 (en) * 2012-05-18 2015-07-14 Infineon Technologies Ag Semiconductor device including first and second semiconductor materials
CN203339170U (zh) * 2013-04-26 2013-12-11 英飞凌科技股份有限公司 绝缘栅双极型晶体管
US11200997B2 (en) * 2014-02-17 2021-12-14 City Labs, Inc. Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power
US20150364550A1 (en) * 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
CN105895682B (zh) * 2016-07-11 2019-04-23 刘佩斯 逆导绝缘栅双极型晶体管结构及其对应的制造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
US11990538B2 (en) * 2019-11-27 2024-05-21 Suzhou Oriental Semiconductor Co., Ltd. IGBT device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073110A1 (fr) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Procédé de fabrication de composants unipolaires
US6605830B1 (en) * 1999-01-07 2003-08-12 Mitsubishi Denki Kaisha Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein
JP2005142336A (ja) * 2003-11-06 2005-06-02 Fuji Electric Holdings Co Ltd 半導体素子の製造方法
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component
JP2010129697A (ja) * 2008-11-26 2010-06-10 Fuji Electric Systems Co Ltd 半導体装置
US20110180902A1 (en) * 2010-01-27 2011-07-28 Renesas Electronics Corporation Reverse conducting igbt

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
DE10127950B4 (de) * 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
US7442584B2 (en) * 2005-11-21 2008-10-28 Stmicroelectronics, Inc. Isolated vertical power device structure with both N-doped and P-doped trenches
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP2184781A1 (en) * 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device
CN102460338B (zh) * 2009-05-19 2014-08-13 最大输出可再生能源公司 包括发电装置的集群的电站的构造
JP5526811B2 (ja) * 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605830B1 (en) * 1999-01-07 2003-08-12 Mitsubishi Denki Kaisha Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein
EP1073110A1 (fr) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Procédé de fabrication de composants unipolaires
JP2005142336A (ja) * 2003-11-06 2005-06-02 Fuji Electric Holdings Co Ltd 半導体素子の製造方法
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component
JP2010129697A (ja) * 2008-11-26 2010-06-10 Fuji Electric Systems Co Ltd 半導体装置
US20110180902A1 (en) * 2010-01-27 2011-07-28 Renesas Electronics Corporation Reverse conducting igbt

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311245B (zh) * 2013-06-08 2015-07-15 株洲南车时代电气股份有限公司 一种逆导igbt芯片及其制备方法
CN103311245A (zh) * 2013-06-08 2013-09-18 株洲南车时代电气股份有限公司 一种逆导igbt芯片及其制备方法
WO2014206193A1 (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104282552A (zh) * 2013-07-03 2015-01-14 无锡华润上华半导体有限公司 一种igbt的制造方法
WO2015000354A1 (zh) * 2013-07-03 2015-01-08 无锡华润上华半导体有限公司 Igbt的制造方法
WO2015000355A1 (zh) * 2013-07-03 2015-01-08 无锡华润上华半导体有限公司 Igbt制造方法
CN104282551A (zh) * 2013-07-03 2015-01-14 无锡华润上华半导体有限公司 一种igbt的制造方法
US9673193B2 (en) 2013-08-23 2017-06-06 Csmc Technologies Fab1 Co., Ltd. Manufacturing method for reverse conducting insulated gate bipolar transistor
EP3002781A4 (en) * 2013-08-23 2017-01-25 CSMC Technologies Fab1 Co., Ltd. Manufacturing method for reverse conducting insulated gate bipolar transistor
WO2015027850A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 反向导通场截止型绝缘栅双极型晶体管的制造方法
WO2015027961A1 (zh) * 2013-09-02 2015-03-05 无锡华润上华半导体有限公司 反向导通绝缘栅双极型晶体管制造方法
CN104425259B (zh) * 2013-09-02 2017-09-15 无锡华润上华半导体有限公司 反向导通绝缘栅双极型晶体管制造方法
CN104425259A (zh) * 2013-09-02 2015-03-18 无锡华润上华半导体有限公司 反向导通绝缘栅双极型晶体管制造方法
US9666682B2 (en) 2013-09-02 2017-05-30 Csmc Technologies Fab1 Co., Ltd. Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method
CN103617954A (zh) * 2013-11-27 2014-03-05 上海联星电子有限公司 一种Trench-RB-IGBT的制备方法
CN103594466B (zh) * 2013-11-27 2016-05-04 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103594466A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN104779278A (zh) * 2014-01-13 2015-07-15 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN104779278B (zh) * 2014-01-13 2018-04-20 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN105225946A (zh) * 2014-06-30 2016-01-06 比亚迪股份有限公司 逆导型igbt结构及其形成方法
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件
CN105244273A (zh) * 2015-11-04 2016-01-13 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN105244273B (zh) * 2015-11-04 2018-10-26 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN106816377A (zh) * 2015-11-30 2017-06-09 株洲中车时代电气股份有限公司 Igbt背面制作方法及igbt
CN106816377B (zh) * 2015-11-30 2019-11-22 株洲中车时代电气股份有限公司 Igbt背面制作方法及igbt

Also Published As

Publication number Publication date
US20130234201A1 (en) 2013-09-12
CN103035691B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN103035691B (zh) 逆导型igbt半导体器件及其制造方法
CN101299436B (zh) 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法
US8933506B2 (en) Diode structures with controlled injection efficiency for fast switching
CN101645448B (zh) 用于在沟槽下形成pn嵌位区的结构和方法
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
CN101632151B (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
US9553179B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier structure
CN106252396A (zh) 半导体器件及其制造方法
US7781842B2 (en) Semiconductor device and method for producing it
CN203690306U (zh) 半导体器件及半导体器件结构
CN102169898B (zh) 含埋置绝缘层和穿过其的垂直导电结构的电子器件及方法
CN103180961A (zh) 改进的肖特基整流器
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN107564908A (zh) 具有背对背场效应晶体管的双向开关
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN109478570A (zh) 半导体装置
CN101777514A (zh) 一种沟槽型半导体功率器件及其制备方法
CN106062961A (zh) 半导体装置以及半导体装置的制造方法
CN109585529A (zh) 半导体装置及其制造方法
CN102347366A (zh) Mos型半导体器件及其制造方法
CN106024863A (zh) 一种高压功率器件终端结构
CN204130542U (zh) 功率半导体器件
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
CN103050523A (zh) 绝缘栅双极型晶体管及其制造方法
US8530300B2 (en) Semiconductor device with drift regions and compensation regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant