CN103311245B - 一种逆导igbt芯片及其制备方法 - Google Patents
一种逆导igbt芯片及其制备方法 Download PDFInfo
- Publication number
- CN103311245B CN103311245B CN201310228700.1A CN201310228700A CN103311245B CN 103311245 B CN103311245 B CN 103311245B CN 201310228700 A CN201310228700 A CN 201310228700A CN 103311245 B CN103311245 B CN 103311245B
- Authority
- CN
- China
- Prior art keywords
- sub
- igbt
- chip
- substrate
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 238000009792 diffusion process Methods 0.000 claims description 122
- 230000001413 cellular effect Effects 0.000 claims description 83
- 238000002360 preparation method Methods 0.000 claims description 79
- 238000000576 coating method Methods 0.000 claims description 54
- 239000011248 coating agent Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000001465 metallisation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 abstract description 19
- 238000011084 recovery Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Abstract
本发明提供了一种逆导IGBT芯片及其制备方法。该逆导IGBT芯片包括第一导电类型衬底、位于所述衬底第一表面之上的第一表面结构和位于衬底第二表面之上的第二表面结构。所述第一表面结构包括，位于所述衬底第一子表面上的IGBT区，位于所述衬底第二子表面上的FRD区，以及位于衬底第三子表面内的终端区；本发明将芯片元胞区划分为两个宏观的区域：IGBT区和FRD区，免去了现有技术中制备逆导IGBT芯片时需要对IGBT芯片的集电极进行光刻窗口和离子掺杂浓度的准确控制的问题，减小了设计和制备逆导IGBT芯片的难度。
Description
技术领域
本发明涉及半导体器件领域，更具体地说，涉及一种逆导IGBT芯片及其制备方法。
背景技术
众所周知，IGBT大多数情况下使用在感性负载条件下，需要反并联FRD（fast recovery diode，快速恢复二极管）一起使用。其中一种制备方法是将IGBT芯片与FRD芯片的功能集成到一个芯片上，称之为反向导通IGBT或逆导IGBT。
现行制备逆导IGBT芯片的方法是基于元胞的概念进行逆导IGBT芯片的制备。该制备方法是对IGBT芯片上的IGBT元胞的集电极进行光刻，并进行选择性的P/N型掺杂，形成P、N型相间的结构，该掺杂结构充当IGBT的集电极和FRD的阴极，从而使原来的一个IGBT元胞形成包括IGBT部分和FRD部分的逆导IGBT元胞。因此，该制备方法必须十分准确地控制光刻的窗口大小及掺杂的浓度，才能得到性能良好的逆导IGBT。此外，逆导IGBT正向导通时的电流大小及反向导通时的电流大小均与集电极光刻窗口大小及掺杂浓度有关，这进一步缩小了集电极光刻窗口的设计范围，这给芯片设计及其工艺制备均带来了不小的难度。
发明内容
基于此，本发明提供了一种逆导IGBT芯片及其制备方法，以克服上述制备方法难度大的技术问题。
为了解决上述技术问题，本发明采用了以下技术方案：
一种逆导IGBT芯片，包括，
第一导电类型衬底，所述衬底包括第一表面和第二表面，所述第一表面和所述第二表面相对，所述第一表面包括第一子表面、第二子表面和第三子表面，其中，所述第二子表面围绕所述第一子表面，所述第三子表面围绕所述第二子表面；
位于所述衬底第一表面之上的第一表面结构，所述第一表面结构包括，位于所述衬底第一子表面上的IGBT区，位于所述衬底第二子表面上的FRD区，以及位于衬底第三子表面上的终端区；所述IGBT区和所述FRD区均包括若干个并联的IGBT元胞，每个所述IGBT元胞包括第二导电类型的基区，所述FRD区还包括第二导电类型的扩散阱，所述扩散阱的结深大于所述基区的结深，所述扩散阱的掺杂浓度大于所述基区的掺杂浓度；
位于所述衬底第二表面之下的第二表面结构，所述第二表面结构包括，位于除与所述FRD区相对应的部分所述第二表面以外的其它所述第二表面下方的第一扩散层，位于与所述FRD区相对应的部分所述第二表面下方的第二扩散层，其中，所述第一扩散层的导电类型为第二导电类型，所述第二扩散层的导电类型为第一导电类型，所述第二扩散层的掺杂浓度大于所述第一扩散层的掺杂浓度；
所述第一导电类型和所述第二导电类型相反。
优选的，所述扩散阱的第一边界延伸至所述终端区内。
优选的，所述扩散阱与所述终端区重叠的长度为5～10μm。
优选的，所述扩散阱的第二边界位于第一预定IGBT元胞的基区和第二预定IGBT元胞的基区之间，其中，所述第一预定IGBT元胞为位于所述IGBT区内的相距所述FRD区最近的IGBT元胞，所述第二预定IGBT元胞为位于所述FRD区内的相距所述IGBT区最近的IGBT元胞。
优选的，所述FRD区面积与所述IGBT区的面积的比值为1:2。
优选的，还包括位于所述衬底第二表面下方的缓冲层。
优选的，所述缓冲层包括第一缓冲层和位于所述第一缓冲层下方的第二缓冲层；所述第二缓冲层的掺杂浓度大于所述第一缓冲层的掺杂浓度。
优选的，所述第一子表面位于所述第一表面的中心区域。
一种逆导IGBT芯片的制备方法，包括芯片第一表面结构的制备方法和芯片第二表面结构的制备方法，
所述芯片第一表面结构的制备方法，包括，
在第一导电类型衬底的第二子表面上方形成第一注入窗口；其中，所述衬底包括第一表面和第二表面，所述第一表面和所述第二表面相对，所述第一表面包括第一子表面、第二子表面和第三子表面，其中，所述第二子表面围绕所述第一子表面，所述第三子表面围绕所述第二子表面；
依据所述第一注入窗口，对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
对所述衬底的第一表面进行芯片常规正面加工，所述常规正面加工包括在所述第一子表面和所述第二子表面内制备若干个IGBT元胞，在所述第一子表面和所述第二子表面上方制备栅氧化层和多晶硅栅，在所述第三子表面制备终端区；每个所述IGBT元胞包括第二导电类型的基区，所述扩散阱的结深大于所述基区的结深，所述扩散阱的掺杂浓度大于所述基区的掺杂浓度；
光刻和刻蚀位于所述第二子表面上方的栅氧化层和多晶硅栅；
对所述衬底的第一表面进行芯片正面金属化以形成金属层，所述金属层的边界与所述第一注入窗口或所述第二注入窗口的第一边界对齐；
或者，
对所述衬底的第一表面进行芯片常规正面加工，所述常规正面加工包括在所述第一子表面和所述第二子表面内制备若干个IGBT元胞，在所述第一子表面和所述第二子表面上方制备栅氧化层和多晶硅栅，在所述第三子表面制备终端区；
光刻和刻蚀位于所述第二子表面上方的栅氧化层和多晶硅栅，以在所述第二子表面上方形成第二注入窗口；
依据所述第二注入窗口，对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
对所述衬底的第一表面进行芯片正面金属化以形成金属层，所述金属层的边界与所述第一注入窗口或所述第二注入窗口的第一边界对齐；
所述第一导电类型和所述第二导电类型相反；
所述芯片第二表面结构的制备方法，包括，
在所述衬底第二表面的下方形成第二导电类型的第一扩散层：
在与所述第二子表面相对应的部分所述第一扩散层的下方形成第三注入窗口：
依据所述第三注入窗口，进行第一导电类型的离子注入，以在与所述第二子表面相对应的部分所述第一扩散层区域形成第二扩散层：
对所述衬底的第二表面进行芯片背面金属化；
或者，包括，
在与所述第二子表面相对应的部分所述第二表面下方形成第四注入窗口：
依据所述第四注入窗口，对与所述第二子表面相对应的部分所述第二表面进行第一导电类型的离子注入，以形成第二扩散层：
对除与所述第二子表面相对应的部分所述第二表面以外的其它第二表面进行第二导电类型的离子注入，以形成第一扩散层：
对所述衬底的第二表面进行芯片背面金属化。
优选的，所述第一注入窗口或所述第二注入窗口的第一边界位于所述第二子表面的内部，且与所述第二子表面和所述第三子表面的交界线相距3-10μm。
优选的，所述IGBT元胞包括欧姆接触区，所述第一注入窗口或所述第二注入窗口的第二边界与预定IGBT元胞的欧姆接触区靠近所述第一子表面区域的边界对齐；所述预定IGBT元胞为位于所述第二子表面区域内相距所述第一子表面区域最近的IGBT元胞。
优选的，所述第一注入窗口或所述第二注入窗口与所述第三注入窗口或所述第四注入窗口在垂直方向上基本对齐。
优选的，所述对所述衬底的第二表面进行芯片背面金属化之前，还包括在所述衬底的第二表面下方形成缓冲层。
优选的，所述缓冲层包括第一缓冲层和位于所述第一缓冲层下方的第二缓冲层，所述第二缓冲层的掺杂浓度大于所述第一缓冲层的掺杂浓度。
本发明的有益效果：
本发明提供的逆导IGBT芯片及其制备方法基于现有的IGBT芯片结构及制备工艺流程将IGBT芯片的元胞区分为两个宏观的区域，一个区域对应逆导IGBT芯片的IGBT区，另一个区域对应逆导IGBT芯片的FRD区，在FRD区形成有一结深大于IGBT元胞基区的扩散阱，并且该扩散阱的掺杂浓度大于基区的掺杂浓度，因此该FRD区对外表现出逆导IGBT芯片FRD部分的功能。本发明提供的逆导IGBT芯片的制备方法，能够完全兼容现有技术中制备IGBT芯片的工艺流程，仅在FRD区对应的宏观区域进行离子注入以形成所述的扩散阱，免去了现有技术中对IGBT芯片的集电极进行光刻窗口和离子掺杂浓度的准确控制的问题，减小了设计和制备逆导IGBT芯片的难度。
同时，通过调整上述所述的两个宏观窗口的大小，可以很方便地调整逆导IGBT芯片的FRD区和IGBT区的电流比例。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是传统IGBT芯片的剖面结构示意图；
图2是本发明实施例一的逆导IGBT芯片的正面俯视图;
图3是本发明实施例一的逆导IGBT芯片结构沿A-A’方向的剖面图；
图4是本发明实施例二的逆导IGBT芯片正面结构的第一种制备方法流程图；
图5（1）至图5（5）是本发明实施例二的逆导IGBT芯片正面结构的第一种制备方法一系列制程沿A-A’方向的剖面图；
图6是本发明实施例二的逆导IGBT芯片正面结构的第二种制备方法流程图；
图7（1）至图7（4）是本发明实施例二的逆导IGBT芯片正面结构的第二种制备方法一系列制程沿A-A’方向的剖面图；
图8是本发明实施例二的逆导IGBT芯片背面结构第一种制备方法流程图；
图9（1）至图9（4）是本发明实施例二的逆导IGBT芯片背面结构的第一种制备方法一系列制程沿A-A’方向的剖面图；
图10是本发明实施例二的逆导IGBT芯片背面结构第二种制备方法流程图；
图11（1）至图11（4）是本发明实施例二的逆导IGBT芯片背面结构的第一种制备方法一系列制程沿A-A’方向的剖面图。
附图标记：
100：衬底，200：衬底第一表面结构，300：衬底第二表面结构，10：元胞区，11：IGBT区，12：FRD区，20：终端区：201：基区，202：源极区，203：欧姆接触区：204：扩散阱，301：第一缓冲层，302:第二缓冲层，303：第一扩散层，304：第二扩散层。400：栅氧化层，500：多晶硅栅，600：金属层。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标识，这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明基于传统的IGBT芯片结构和工艺流程（传统的IGBT芯片的剖面结构示意图如图1所示），将传统的IGBT芯片的元胞区划分为两个区域，一个区域为逆导IGBT芯片的IGBT区，另外一个区域为逆导IGBT芯片的FRD区，通过在FRD区对应的区域进行离子注入使该区域的IGBT元胞区的特性被覆盖，对外表现出FRD芯片的特性，从而形成逆导IGBT芯片。这种逆导IGBT芯片的制备方法不需对IGBT集电极进行光刻和离子掺杂，解决了现有技术中需要对IGBT芯片集电极光刻窗口尺寸和离子掺杂浓度准确控制的技术问题，此外，本发明提供的逆导IGBT芯片及其制备方法通过调整FRD区的窗口大小，可以很方便地调整IGBT区与FRD区的电流比例，方便不同的应用需求。
实施例一
具体地，参见图2。图2是本发明实施例一的IGBT芯片的正面俯视图。该IGBT芯片包括元胞区10和围绕元胞区10的终端区20，其中，元胞区包括IGBT区11和FRD区12。其中，优选地，IGBT区11位于芯片正面的靠近中心区域，FRD区12介于IGBT区11和终端区20之间，可见，FRD区12位于芯片元胞区的边缘。
需要说明的是，FRD区12的面积占元胞区10（IGBT区和FRD区）总面积的比例大小可以调整逆导IGBT芯片的IGBT区11和FRD区12的电流的比例。较优地，FRD区12面积占元胞区10（IGBT区和FRD区）总面积的33%，即FRD区12的面积与IGBT区的面积的比值为1:2，本发明可以通过调整IGBT区11和FRD区12的面积比例控制IGBT区和FRD区的电流比例，相较于现有技术中通过调整IGBT集电极的P型和N型离子的掺杂浓度来控制IGBT正向导通及反向导通时的电流大小，本发明控制电流的方法实现起来更为简便。
图3是本发明实施例一的逆导IGBT芯片沿A-A'方向的剖面示意图。该IGBT芯片包括第一导电类型的衬底100，衬底第一表面结构200和衬底第二表面结构300，其中，衬底第一表面结构200位于衬底100的第一表面的上方，衬底第二表面结构300位于衬底100的第二表面的下方。
所述第一导电类型衬底100包括第一表面（正面）和与第一表面（正面）相对的第二表面（背面），其中，该第一表面（正面）包括第一子表面、第二子表面和第三子表面，其中，第二子表面围绕第一子表面，第三子表面围绕第二子表面。优选地，第一子表面位于衬底第一表面的中心区域，第二子表面位于其外围，第三子表面位于第二子表面的外围。
本实施例可以采用本领域常用的制备逆导IGBT芯片的半导体衬底作为本实施例的衬底。例如该衬底材料可以为普通的硅（Si）材料，也可以为碳化硅（SiC）、氮化镓（GaN）以及金刚石等宽禁带半导体材料，厚度为50～800μm。
所述衬底第一表面结构200包括：位于衬底第一子表面上的IGBT区11和位于衬底第二子表面上的FRD区12以及位于衬底第三子表面上的终端区20。
所述IGBT区11包括形成于衬底100第一子表面上的若干个并联的IGBT元胞，所述FRD区12包括形成于衬底100第二子表面上的第二导电类型的扩散阱204以及形成于该扩散阱204内的若干个并联的IGBT元胞。形成于IGBT区11的IGBT元胞和FRD区12的IGBT元胞的结构完全相同。每个IGBT元胞包括基区201，源极区202以及欧姆接触区203。其中，基区201为第二导电类型，源极区202为第一导电类型，欧姆接触区203为第二导电类型。并且基区201、源极区202以及欧姆接触区203各自具有预定离子掺杂浓度以及在衬底内部具有一定尺寸的结深。也可以这么理解，如果在FRD区12去除了第二导电类型的扩散阱204，其IGBT区11和FRD区12的结构相同，换句话说，FRD区12是在传统IGBT芯片结构IGBT元胞区的基础上增设了一第二导电类型的扩散阱204。
位于FRD区12的第二导电类型的扩散阱204能够覆盖该FRD区12内的所有IGBT元胞，该扩散阱204的结深大于基区201的结深，且该扩散阱204的掺杂浓度大于基区201的掺杂浓度。在IGBT元胞的基区201、源极区202和欧姆接触区203中，结深最深的为基区201，所以当该扩散阱204的结深大于基区201的结深时，该扩散阱204的结深大于IGBT元胞的结深，能够覆盖IGBT元胞。只有该扩散阱204满足上述两个条件，位于FRD区12的IGBT元胞的功能特性才能被扩散阱204所覆盖，扩散阱204才能作为逆导IGBT芯片的FRD部分的阳极。否则，该FRD区对外表现出IGBT元胞的性能，该整个芯片不能实现逆导IGBT芯片的功能。
进一步地，为了降低芯片元胞区10与终端区20边界处的电场强度，该扩散阱204可以与终端区20重叠，即扩散阱204的外边界（第一边界）位于终端区20内。这样可以提高逆导IGBT芯片的耐压稳定性及击穿电压。进一步地，扩散阱204与终端区20重叠区域的长度为5-10μm。
进一步地，为了简化制备该逆导IGBT芯片（使得用于形成扩散阱204的光刻掩模板也可以用于栅氧化层400和多晶硅栅500的光刻、刻蚀，免去设计一种新的光刻掩模板的需要），该扩散阱204的内边界（第二边界）位于第一预定IGBT元胞的基区和第二预定IGBT元胞的基区之间。该第一预定IGBT元胞为位于IGBT区11内相距FRD区12最近的IGBT元胞，该第二预定IGBT元胞为位于FRD区12内的相距IGBT区11最近的IGBT元胞。换句话说，扩散阱204的内边界（第二边界）位于IGBT区11和FRD区12相邻的两个IGBT元胞的基区之间。需要说明的是，扩散阱204的内边界（第二边界）可以位于芯片元胞区10内的任意位置，通过调整该扩散阱204的内边界的位置可以调整IGBT区11和FRD区12的电流，这种调整电流的方法相对简单。
为了实现IGBT区11的芯片IGBT的功能，在IGBT区11的上方还形成有栅氧化层400和多晶硅栅500。所述的IGBT区11就具有了逆导IGBT芯片的IGBT部分的功能，所述FRD区12就具有了逆导IGBT芯片的FRD部分的功能。
进一步地，在IGBT区11和FRD区12的上方还形成有金属层600。该金属层600可以作为逆导IGBT芯片的金属电极。金属层600的边界位于衬底100的第二子表面的内部，优选的，该金属层600的边界相距第二子表面和第三子表面的交界线的距离为3-10μm，防止金属电极与终端区20接触。
本实施例中由于逆导IGBT芯片的FRD区12位于围绕IGBT区11的外围，作为该FRD区阳极的扩散阱204位于靠近芯片元胞区10的边缘，通过芯片正面的金属层600与IGBT区11的IGBT元胞进行连接，相当于在芯片元胞区10内形成有一个等电位环，提高了芯片边缘的耐压性能。
所述衬底第二表面结构300包括位于除与FRD区12相对应的衬底100部分第二表面以外的其它第二表面下方的第二导电类型的第一扩散层303，该第一扩散层303可以作为IGBT区11的集电极区。
所述衬底第二表面结构300还包括位于与FRD区12相对应的衬底100部分第二表面下方的第一导电类型的第二扩散层304，该第二扩散层304可以作为FRD区12的阴极，其中，第一扩散层303的掺杂浓度小于第二扩散层304的掺杂浓度。从图3中可以看出，该第二扩散层304的边界与上述所述的扩散阱204的边界在垂直方向上基本对齐。
需要说明的是，本实施例对衬底100的导电类型不做限定，可以为P型，也可以为N型。本实施例只要满足所述第一导电类型和第二导电类型的导电类型相反即可。
为了进一步改善该逆导IGBT芯片的性能，衬底第二表面结构300还包括位于第二表面下方的缓冲层。该缓冲层可以为一层缓冲层，也可以为两层缓冲层。
具体地参见图3。衬底第二表面结构300还包括位于衬底100第二表面下方的第一缓冲层301。该第一缓冲层301的导电类型与衬底100的导电类型相同，为第一导电类型，且该第一缓冲层301的掺杂浓度大于衬底100的掺杂浓度。
进一步地，该逆导IGBT芯片还可以包括两层缓冲层，在上述所述的第一缓冲层301的下方还包括第二缓冲层302。该第二缓冲层302的导电类型与第一缓冲层301的导电类型相同，且该第二缓冲层302的掺杂浓度大于第一缓冲层301的掺杂浓度。
以上所述为本发明实施例的逆导IGBT芯片的结构。本实施例基于现有的IGBT芯片结构，将原有的IGBT芯片的元胞区10分为两部分：IGBT区11和FRD区12。在FRD区12的正面形成有一扩散阱204，该扩散阱204作为FRD区12的阳极，在FRD区12的背面形成有一第二扩散层304作为FRD区的阴极。这样FRD区12即能实现逆导IGBT芯片的FRD区的功能，该IGBT区仍然保留原有的IGBT结构，可以实现逆导IGBT芯片的IGBT区的功能。该芯片结构制备工艺简单，避免了准确控制IGBT芯片的集电极的光刻窗口大小和离子掺杂浓度的过程。
本发明还提供了上述实施例一所述的逆导IGBT芯片的制备方法。详细参见实施例二。
实施例二
本发明提供的逆导IGBT芯片的制备方法包括芯片第一表面（正面）结构的制备方法和芯片第二表面（背面）结构的制备方法。
首先描述逆导IGBT芯片第一表面（正面）结构的制备方法，该芯片第一表面（正面）结构的制备方法又分为两种方法，首先介绍该芯片第一表面（正面）结构的第一种制备方法，参见图4至图5（5）。图4是本发明实施例的芯片第一表面（正面）结构的第一种制备方法流程图，图5（1）至图5（5）是本实施例的芯片第一表面（正面）结构的第一种制备方法的一系列制程沿A-A’方向的剖面图。
如图4所示，该逆导IGBT芯片第一表面（正面）结构的制备方法包括以下步骤：
S41、在第一导电类型衬底的第一表面上方形成第一注入窗口：
首先需要说明的是，所述第一导电类型衬底100包括第一表面（正面）和与第一表面相对的第二表面（背面），其中，该第一表面（正面）包括第一子表面、第二子表面和第三子表面，其中，第二子表面围绕第一子表面，第三子表面围绕第二子表面。优选地，第一子表面位于衬底第一表面的中心区域，第二子表面位于其外围，第三子表面位于第二子表面的外围。
本步骤之前，预先设计一预定光刻掩模板，该光刻掩模板的尺寸与衬底的第二子表面的尺寸基本相同，优选的，当该光刻掩模板放置在衬底100第一表面上方时，该光刻掩模板的一边与衬底的第一子表面和第二子表面的交界线对齐，该光刻板的另一边位于第二子表面的内部，并且该光刻板的另一边与第二子表面的外边界相距一定距离，该距离优选为3～10μm。参见图5（1），利用该预先设计好的光刻掩模板对第一表面进行光刻，在衬底100的第一表面上方形成第一注入窗口w1。该第一注入窗口w1的第一边界位于第二子表面的内部。优选的，第一注入窗口w1的第一边界与第二子表面和第三子表面的交界线相距3-10μm。
S42、依据所述第一注入窗口对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
参见图5（2），依据该第一注入窗口w1，对衬底的第二子表面内部进行第二导电类型的离子注入，对第二子表面对应的衬底部分进行掺杂，并退火推进以形成第二导电类型的扩散阱204。在对第二子表面对应的衬底部分进行掺杂、退火推进的过程中，由于横向扩散的作用，离子会向第一注入窗口w1边界以外的区域甚至向衬底第二子表面边界以外的区域扩散，使得形成的第二导电类型的扩散阱204的实际边界超出第一注入窗口w1的边界和第二子表面的边界，造成该扩散阱204的内边界（第二边界）会超出第二子表面与第一子表面的交界线，使得一部分扩散阱204位于第一子表面下方的衬底内部，同时该扩散阱204的外边界（第一边界）会超出第二子表面与第三子表面的交界线，使得一部分扩散阱204位于第三子表面下方的衬底内部。
S43、对衬底的第一表面进行芯片常规正面加工：
参见图5（3），采用本领域熟知的技术手段对衬底100的第一表面进行常规IGBT芯片的正面加工，如对第一子表面和第二子表面进行多个可重复的第一扩散阱201、第二扩散阱202和第三扩散阱203的形成，以在衬底100第一子表面和第二子表面的内部区域形成若干个并联的IGBT元胞，其第一扩散阱201对应IGBT元胞的基区201，第二扩散阱202对应IGBT元胞的源极区202，第三扩散阱203对应IGBT元胞的欧姆接触区203。本步骤还需要采用本领域熟知的技术手段在衬底100的第三子表面内部形成终端区20。可以看出，在衬底的第一子表面和第二子表面区域形成了逆导IGBT芯片的元胞区（包括IGBT部分和FRD部分），在衬底的第三子表面区域形成了芯片的终端区。
需要说明的是，位于第二子表面内的IGBT元胞被扩散阱204所覆盖，对外IGBT元胞的功能不能表现出来。具体地说，扩散阱204的结深大于IGBT元胞的基区204的结深，扩散阱204的掺杂浓度大于IGBT元胞的基区的掺杂浓度。
该芯片常规正面加工还包括在第一子表面和第二子表面的上方形成栅氧化层400和多晶硅栅500，最终形成如图5（3）所示的剖面结构图。
S44、光刻和刻蚀位于第二子表面上方的栅氧化层和多晶硅栅：
参见图5（4），采用本领域熟知的技术手段，利用S41中的光刻掩模板，将衬底第二子表面上方的栅氧化层400和多晶硅栅500去除掉，仅保留衬底第一子表面上方的栅氧化层400和多晶硅栅500。
S45、对衬底的第一表面进行芯片正面金属化：
参见图5（5），对衬底的第一表面进行正面金属化，以形成金属层600。该金属层600可以作为芯片的金属电极。所述金属层600的边界与所述第一注入窗口的第一边界对齐，所述第一注入窗口的第一边界为窗口的外边界，该外边界的位置相距衬底第二子表面的外边界（芯片元胞区和芯片终端区的边界）的距离优选为3～10μm。
在衬底100的第一子表面形成的结构和第二子表面形成的结构构成上述实施例一所述的元胞区10，其中，第一子表面的结构作为逆导IGBT芯片的IGBT区11，第二子表面的结构作为逆导IGBT芯片的FRD区12。其中，扩散阱204作为FRD区的阳极。
上述实施例所述的逆导IGBT芯片第一表面（正面）结构的第一种制备方法的扩散阱204的形成（S41至S42）是在对IGBT芯片的常规正面加工（步骤S43）之前进行的。该扩散阱204的形成还可以在对IGBT芯片的常规正面加工之后进行。具体参见图6至图7（4）。
本发明实施例的逆导IGBT芯片第一表面（正面）结构还可以采用以下方法制备。参见图6，图6是本实施例的逆导IGBT芯片第一表面（正面）结构的第二种制备方法的流程图。该制备方法包括以下步骤：
S61、对衬底的第一表面进行芯片常规正面加工：
如上述实施例示例的第一表面结构的第一种制备方法所述，衬底的第一表面包括第一子表面、第二子表面和第三子表面。
该步骤的具体实现方式与上述步骤S43的实现方式相同。为了简要起见，在此不再详细描述。该步骤执行结束后，对应的剖面图如图7（1）所示。
S62、光刻和刻蚀第二子表面上方的栅氧化层400和多晶硅栅500，以在所述第二子表面上方形成第二注入窗口：
参见图7（2），以预先设计好的光刻掩膜板（该光刻掩膜板的尺寸与上述步骤S41中所述的光刻掩膜板相同）作为IGBT元胞区的栅氧化层400和多晶硅栅500光刻和刻蚀的掩膜板，对第二子表面上方的栅氧化层400和多晶硅栅500进行光刻和刻蚀，将第二子表面上方的栅氧化层400和多晶硅栅500刻蚀掉，以在第二子表面上方形成第二注入窗口w2。该第二注入窗口w2与上述所述的第一注入窗口的大小和位置相同。
S63、依据所述第二注入窗口，对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
参见图7（3），依据第二注入窗口w2，对第二子表面进行第二导电类型的离子注入，对第二子表面进行掺杂、退火推进以在该第二子表面形成第二导电类型的扩散阱204。如上所述，在进行掺杂、退火推进的过程中，由于横向扩散的作用，离子会向第二子表面边界以外的区域扩散，使得形成的扩散阱204的实际边界超出第二子表面的边界，使得扩散的扩散阱204一部分位于终端区20内，一部分位于IGBT区11内。
S64、对衬底的第一表面进行芯片正面金属化：
参见图7（4），采用本领域熟知的技术手段，对逆导IGBT芯片的第一表面进行正面金属化，以形成相应的金属层600，该金属层600可以作为芯片的金属电极。所述金属层600的边界与所述第一注入窗口或所述第二注入窗口的第一边界对齐，所述第一注入窗口或所述第二注入窗口的第一边界为窗口的外边界，该外边界的位置相距衬底第二子表面的外边界（芯片元胞区和芯片终端区的边界）的距离优选为3～10μm。
以上为逆导IGBT芯片第一表面（正面）结构的两种制备方法。
下面对逆导IGBT芯片第二表面（背面）结构的制备方法进行表述。该芯片第二表面（背面）结构的制备方法也有两种方法。参见图8至图9（4）。图8是本实施例的芯片第二表面（背面）结构的第一种制备方法流程图，图9（1）至图9（4）是本实施例的芯片第二表面（背面）结构的第一种制备方法的一系列制程沿A-A’方向的剖面图。
参见图8，该逆导IGBT芯片第二表面（背面）结构的制备方法包括以下步骤：
S81、在衬底的第二表面下方形成缓冲层：
参见图9（1），为了提高芯片的性能，本实施例可以首先在衬底的第二表面下方形成第一缓冲层301。进一步地，还可以在第一缓冲层301的下方形成第二缓冲层302，其中，第二缓冲层302的掺杂浓度大于第一缓冲层301的掺杂浓度。
S82、在衬底的第二表面的下方形成第一扩散层：
参见图9（2），采用本领域熟知的技术手段在衬底100的第二表面下方形成第二导电类型的第一扩散层303。
S83、在与所述第二子表面相对应的部分所述第一扩散层的下方形成第三注入窗口：
参见图9（3），采用步骤S41的光刻掩模板，在与所述FRD区相对应的部分所述第一扩散层301的下方形成第三注入窗口w3。该第三注入窗口w3与上述所述的第一注入窗口w1或第二注入窗口w2在垂直方向上基本对齐。
S84、依据所述第三注入窗口，进行第一导电类型的离子注入，以在与所述第二子表面相对应的部分所述第一扩散层区域形成第二扩散层：
参见图9（4），依据所述第三注入窗口w3，对与所述第二子表面相对应的部分所述第一扩散层303进行第一导电类型的离子注入，在FRD区相对应的部分所述第一扩散层303区域形成第二扩散层304，该第二扩散层304的掺杂浓度大于第一扩散层303的掺杂浓度，其可以作为FRD区的阴极。
上述所述的步骤S81至步骤S82为芯片背面的常规加工工艺。可见，上述所述的逆导IGBT芯片第二表面（背面）结构的第一种制备方法是在完成芯片背面常规工艺之后形成FRD区的阴极即第二扩散层304。本实施例也可以在芯片背面的常规加工工艺之前形成FRD区的阴极即第二扩散层304。详细参见图10和图11（4）。
图10是逆导IGBT芯片第二表面（背面）结构的第二种制备方法流程图。图11（1）至图11（4）是逆导IGBT芯片第二表面（背面）结构的第二种制备方法一系列制程对应的剖面图
该逆导IGBT芯片第二表面（背面）结构的制备方法包括以下步骤：
S101、在衬底第二表面下方形成第四注入窗口：
参见图11（1），对衬底第二表面进行光刻，以在与FRD区对应的部分衬底第二表面下方形成第四注入窗口w4。该第四注入窗口与第三注入窗口w3的位置和尺寸相同。
S102、依据所述第四注入窗口，对FRD区对应的部分衬底第二表面进行第一导电类型的离子注入、以形成第二扩散层：
参见图11（2），依据所述第四注入窗口w4，对FRD区对应的部分衬底第二表面进行第一导电类型的离子注入，以在与FRD区对应的部分衬底第二表面下方形成第二扩散层304。
S103、在衬底第二表面下方形成缓冲层。
参见图11（3），在衬底第二表面下方形成第一缓冲层301，本发明还可以在第一缓冲层的下方形成第二缓冲层302，其中，第一缓冲层301的掺杂浓度小于第二缓冲层302的掺杂浓度。
S104、对除与FRD区相对应的部分衬底第二表面以外的其它第二表面进行第二导电类型离子注入，以形成第一扩散层：
参见图11（4），采用本领域的常规技术手段，对除与FRD区相对应的部分衬底第二表面以外的其它第二表面进行第二导电类型离子注入，以在该第二表面的下方形成第一扩散层303，该第一扩散层303作为逆导IGBT芯片的集电极。该第一扩散层303的掺杂浓度小于第二扩散层304的掺杂浓度。
以上所述为本实施例提供的逆导IGBT芯片第二表面（背面）结构制备方法。
实施例二所述的逆导IGBT芯片的制备方法将芯片分为宏观的两个窗口区域，在其中一个窗口区域内形成具有IGBT功能的结构，在另外一个窗口区域内形成具有FRD功能的结构，从而形成逆导IGBT芯片。该制备方法免去了现有技术中需要在传统IGBT芯片的集电极区域形成尺寸较为准确的光刻窗口，并进行离子掺杂的工艺带来的工艺上的难度，本实施例提供的逆导IGBT芯片的制备方法与现有技术中制备IGBT芯片的工艺完全兼容，本实施例仅在现有制备IGBT芯片的工艺上增加了形成扩散阱204和第二扩散层304的工艺步骤。该制备方法通过在宏观的区域内进行离子注入，掺杂，该制备工艺相对简单，能够很容易地实现。
需要说明的是，本实施例提供的两种逆导IGBT芯片第一表面（正面）结构的制备方法和两种第二表面（背面）结构的制备方法可以任意组合构成逆导IGBT芯片的制备方法。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明构思所做的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (14)
1.一种逆导IGBT芯片，其特征在于，包括，
第一导电类型衬底，所述衬底包括第一表面和第二表面，所述第一表面和所述第二表面相对，所述第一表面包括第一子表面、第二子表面和第三子表面，其中，所述第二子表面围绕所述第一子表面，所述第三子表面围绕所述第二子表面；
位于所述衬底第一表面之上的第一表面结构，所述第一表面结构包括，位于所述衬底第一子表面上的IGBT区，位于所述衬底第二子表面上的FRD区，以及位于衬底第三子表面上的终端区；所述IGBT区和所述FRD区均包括若干个并联的IGBT元胞，每个所述IGBT元胞包括第二导电类型的基区，所述FRD区还包括第二导电类型的扩散阱，所述扩散阱的结深大于所述基区的结深，所述扩散阱的掺杂浓度大于所述基区的掺杂浓度；
位于所述衬底第二表面之下的第二表面结构，所述第二表面结构包括，位于除与所述FRD区相对应的部分所述第二表面以外的其它所述第二表面下方的第一扩散层，位于与所述FRD区相对应的部分所述第二表面下方的第二扩散层，其中，所述第一扩散层的导电类型为第二导电类型，所述第二扩散层的导电类型为第一导电类型，所述第二扩散层的掺杂浓度大于所述第一扩散层的掺杂浓度；
所述第一导电类型和所述第二导电类型相反。
2.根据权利要求1所述的逆导IGBT芯片，其特征在于，所述扩散阱的第一边界延伸至所述终端区内。
3.根据权利要求2所述的逆导IGBT芯片，其特征在于，所述扩散阱与所述终端区重叠的长度为5～10μm。
4.根据权利要求1-3任一项所述的逆导IGBT芯片，其特征在于，所述扩散阱的第二边界位于第一预定IGBT元胞的基区和第二预定IGBT元胞的基区之间，其中，所述第一预定IGBT元胞为位于所述IGBT区内的相距所述FRD区最近的IGBT元胞，所述第二预定IGBT元胞为位于所述FRD区内的相距所述IGBT区最近的IGBT元胞。
5.根据权利要求1-3任一项所述的逆导IGBT芯片，其特征在于，所述FRD区面积与所述IGBT区的面积的比值为1:2。
6.根据权利要求1-3任一项所述的逆导IGBT芯片，其特征在于，还包括位于所述衬底第二表面下方的缓冲层。
7.根据权利要求6所述的逆导IGBT芯片，其特征在于，所述缓冲层包括第一缓冲层和位于所述第一缓冲层下方的第二缓冲层；所述第二缓冲层的掺杂浓度大于所述第一缓冲层的掺杂浓度。
8.根据权利要求1-3任一项所述的逆导IGBT芯片，其特征在于，所述第一子表面位于所述第一表面的中心区域。
9.一种逆导IGBT芯片的制备方法，其特征在于，包括芯片第一表面结构的制备方法和芯片第二表面结构的制备方法，
所述芯片第一表面结构的制备方法，包括，
在第一导电类型衬底的第二子表面上方形成第一注入窗口；其中，所述衬底包括第一表面和第二表面，所述第一表面和所述第二表面相对，所述第一表面包括第一子表面、第二子表面和第三子表面，其中，所述第二子表面围绕所述第一子表面，所述第三子表面围绕所述第二子表面；
依据所述第一注入窗口，对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
对所述衬底的第一表面进行芯片常规正面加工，所述常规正面加工包括在所述第一子表面和所述第二子表面内制备若干个IGBT元胞，在所述第一子表面和所述第二子表面上方制备栅氧化层和多晶硅栅，在所述第三子表面制备终端区；每个所述IGBT元胞包括第二导电类型的基区，所述扩散阱的结深大于所述基区的结深，所述扩散阱的掺杂浓度大于所述基区的掺杂浓度；
刻蚀位于所述第二子表面上方的栅氧化层和多晶硅栅；
对所述衬底的第一表面进行芯片正面金属化以形成金属层，所述金属层的边界与所述第一注入窗口或所述第二注入窗口的第一边界对齐；
或者，
对所述衬底的第一表面进行芯片常规正面加工，所述常规正面加工包括在所述第一子表面和所述第二子表面内制备若干个IGBT元胞，在所述第一子表面和所述第二子表面上方制备栅氧化层和多晶硅栅，在所述第三子表面制备终端区；
刻蚀位于所述第二子表面上方的栅氧化层和多晶硅栅，以在所述第二子表面上方形成第二注入窗口；
依据所述第二注入窗口，对衬底的第二子表面进行第二导电类型的离子注入，以形成第二导电类型的扩散阱：
对所述衬底的第一表面进行芯片正面金属化以形成金属层，所述金属层的边界与所述第一注入窗口或所述第二注入窗口的第一边界对齐；
所述第一导电类型和所述第二导电类型相反；
所述芯片第二表面结构的制备方法，包括，
在所述衬底第二表面的下方形成第二导电类型的第一扩散层：
在与所述第二子表面相对应的部分所述第一扩散层的下方形成第三注入窗口：
依据所述第三注入窗口，进行第一导电类型的离子注入，以在与所述第二子表面相对应的部分所述第一扩散层区域形成第二扩散层：
对所述衬底的第二表面进行芯片背面金属化；
或者，包括，
在与所述第二子表面相对应的部分所述第二表面下方形成第四注入窗口：
依据所述第四注入窗口，对与所述第二子表面相对应的部分所述第二表面进行第一导电类型的离子注入，以形成第二扩散层：
对除与所述第二子表面相对应的部分所述第二表面以外的其它第二表面进行第二导电类型的离子注入，以形成第一扩散层：
对所述衬底的第二表面进行芯片背面金属化。
10.根据权利要求9所述的制备方法，其特征在于，所述第一注入窗口或所述第二注入窗口的第一边界位于所述第二子表面的内部，且与所述第二子表面和所述第三子表面的交界线相距3-10μm。
11.根据权利要求10所述的制备方法，其特征在于，所述IGBT元胞包括欧姆接触区，所述第一注入窗口或所述第二注入窗口的第二边界与预定IGBT元胞的欧姆接触区靠近所述第一子表面区域的边界对齐；所述预定IGBT元胞为位于所述第二子表面区域内相距所述第一子表面区域最近的IGBT元胞。
12.根据权利要求9-11任一项所述的制备方法，其特征在于，所述第一注入窗口或所述第二注入窗口与所述第三注入窗口或所述第四注入窗口在垂直方向上基本对齐。
13.根据权利要求9-11任一项所述的制备方法，其特征在于，所述对所述衬底的第二表面进行芯片背面金属化之前，还包括在所述衬底的第二表面下方形成缓冲层。
14.根据权利要求13所述的制备方法，其特征在于，所述缓冲层包括第一缓冲层和位于所述第一缓冲层下方的第二缓冲层，所述第二缓冲层的掺杂浓度大于所述第一缓冲层的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310228700.1A CN103311245B (zh) | 2013-06-08 | 2013-06-08 | 一种逆导igbt芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310228700.1A CN103311245B (zh) | 2013-06-08 | 2013-06-08 | 一种逆导igbt芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103311245A CN103311245A (zh) | 2013-09-18 |
| CN103311245B true CN103311245B (zh) | 2015-07-15 |
Family
ID=49136281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310228700.1A Active CN103311245B (zh) | 2013-06-08 | 2013-06-08 | 一种逆导igbt芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103311245B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244274B (zh) * | 2015-11-19 | 2018-12-14 | 株洲中车时代电气股份有限公司 | 一种逆导型igbt器件及其制作方法 |
| CN113394278A (zh) * | 2020-03-11 | 2021-09-14 | 珠海格力电器股份有限公司 | 逆导型igbt及其制备方法 |
| CN111987089A (zh) * | 2020-08-19 | 2020-11-24 | 株洲中车时代半导体有限公司 | 逆导型igbt功率集成模块 |
| CN114050183B (zh) * | 2021-11-10 | 2024-04-12 | 安徽瑞迪微电子有限公司 | 逆导型功率芯片制造方法 |
| CN116544231B (zh) * | 2023-07-06 | 2023-09-29 | 上海埃积半导体有限公司 | 一种压接式igbt器件结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN102044543A (zh) * | 2010-11-22 | 2011-05-04 | 株洲南车时代电气股份有限公司 | 一种单片集成igbt和frd的半导体器件 |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012199434A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 半導体装置 |
-
2013
- 2013-06-08 CN CN201310228700.1A patent/CN103311245B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN102044543A (zh) * | 2010-11-22 | 2011-05-04 | 株洲南车时代电气股份有限公司 | 一种单片集成igbt和frd的半导体器件 |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103311245A (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6475635B2 (ja) | ゲート酸化膜層において電界を低下させた半導体デバイス | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| KR101494935B1 (ko) | 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들 | |
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| CN105210187A (zh) | 半导体装置 | |
| US20160181391A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN103563087A (zh) | 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法 | |
| CN102549759A (zh) | 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法 | |
| CN108183131A (zh) | 一种集成sbd结构的单侧mos型器件制备方法 | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105122458A (zh) | 半导体装置及其制造方法 | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| CN109585529A (zh) | 半导体装置及其制造方法 | |
| CN108292676A (zh) | 碳化硅半导体装置 | |
| CN103681883A (zh) | 肖特基垫垒二极管及其制造方法 | |
| CN104638023A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| US20150318385A1 (en) | Semiconductor device | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN109103186A (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| CN116072710A (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| KR20130049919A (ko) | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 | |
| CN113644117A (zh) | 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200927 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |