CN104779303B - 一种垂直型恒流二极管及其制造方法 - Google Patents
一种垂直型恒流二极管及其制造方法 Download PDFInfo
- Publication number
- CN104779303B CN104779303B CN201510080466.1A CN201510080466A CN104779303B CN 104779303 B CN104779303 B CN 104779303B CN 201510080466 A CN201510080466 A CN 201510080466A CN 104779303 B CN104779303 B CN 104779303B
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- heavily doped
- lightly doped
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000001413 cellular effect Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 21
- 239000007924 injection Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 3
- -1 phosphonium ion Chemical class 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提出了一种垂直型恒流二极管及其制造方法，属于半导体技术领域。本发明垂直型恒流二极管包括依次连接的元胞结构和终端结构，所述元胞结构由多个结构相同并依次连接的元胞组成，所述终端结构由截止环和多个依次连接的场限环组成。本发明恒流二极管采用与外延层掺杂类型相反的P型掺杂半导体材料作为衬底，P型轻掺杂衬底会向N型轻掺杂外延层注入空穴，使得恒流二极管为空穴电流和电子电流两种载流子电流，增大了器件的电流密度；且不同掺杂类型的衬底会辅助沟道的耗尽，加快JFET区沟道的夹断，使夹断电压在4V以下。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种垂直型恒流二极管及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，即用二极管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，目前恒流二极管的输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流二极管的外围电路非常简单，使用方便，已广泛应用于自动控制、仪表仪器、保护电路等领域。但是，目前恒流二极管的击穿电压高位普遍为30～100V，因此存在击穿电压较低的问题，同时能提供的恒定电流也较低。
发明内容
本发明针对恒流二极管夹断电压较高、击穿电压较低、恒流能力较差的问题，提出了一种垂直型恒流二极管及其制造方法，本发明恒流二极管采用与外延层掺杂类型相反的P型掺杂半导体材料作为衬底，使得恒流二极管为空穴和电子两种载流子导电，增大了器件的电流密度；本发明恒流二极管实现了较低的夹断电压、较高的击穿电压和较好的恒流能力，且恒流二极管的终端结构和元胞结构可同时形成，简化了工艺，降低了成本。
本发明的技术方案如下：
一种垂直型恒流二极管，包括依次连接的元胞结构和终端结构，所述元胞结构由多个结构相同并依次连接的元胞组成，所述元胞包括P型轻掺杂衬底2，位于P型轻掺杂衬底2之上的N型轻掺杂外延层3，位于N型轻掺杂外延层3之中的第一扩散P型阱区4，所述第一扩散P型阱区4为两个并分别位于元胞的两端，位于第一扩散P型阱区4之中的第一P型重掺杂区5和第一N型重掺杂区7，位于第一N型重掺杂区7和N型轻掺杂外延层3之间且嵌入第一扩散P型阱区4上表面的耗尽型沟道区6，位于N型轻掺杂外延层3和耗尽型沟道区6上表面的第一氧化层10，覆盖整个元胞表面的第一金属阴极9，位于P型轻掺杂衬底2下表面的金属阳极8，所述第一P型重掺杂区5、第一N型重掺杂区7和第一金属阴极9形成欧姆接触；
所述终端结构由截止环和多个依次连接的场限环组成，所述场限环包括P型轻掺杂衬底2、位于P型轻掺杂衬底2之上的N型轻掺杂外延层3、位于N型轻掺杂外延层3之中的第二扩散P型阱区41、位于第二扩散P型阱区41之中的第二P型重掺杂区51、第二氧化层101、第二金属阴极91、位于P型轻掺杂衬底2下表面的金属阳极8，所述第二P型重掺杂区51与第二金属阴极91形成欧姆接触，所述两个场限环的第二扩散P型阱区41之间有间距；所述截止环包括嵌入N型轻掺杂外延层3端部上表面的第二N型重掺杂区11，所述元胞结构、场限环和截止环之间均有一定间距。
进一步地，所述终端结构中各场限环的宽度相同。
进一步地，所述终端结构中各场限环的间距相等。
进一步地，所述垂直型恒流二极管所用半导体材料为硅或者碳化硅等。
进一步地，所述垂直型恒流二极管中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
进一步地，所述终端结构中第二金属阴极91沿第二氧化层101上表面延伸形成场板，金属场板的有无由耐压要求决定，场限环宽度、金属场板长度、场限环间距及最后一个场限环到截止环的距离均可根据耐压要求调节。
进一步地，所述元胞中第一扩散P型阱区4之间的距离、元胞及场限环的个数、最后一个元胞距第一个场限环的距离13可根据具体耐压及夹断电压的要求进行调节，大大增加了器件设计的灵活性。
上述垂直型恒流二极管的制造方法，包括以下步骤：
步骤1：采用P型硅片作为衬底，在其表面进行轻掺杂N型外延，形成N型轻掺杂外延层3；
步骤2：进行第一扩散P型阱区4和第二扩散P型阱区41注入前预氧，淀积Si3N4，光刻元胞和场限环P+窗口；
步骤3：刻蚀Si3N4，进行第一扩散P型阱区4和第二扩散P型阱区41注入，注入剂量根据不同电流能力调节，然后进行第一扩散P型阱区4和第二扩散P型阱区41推结，刻蚀多余的Si3N4及氧化层；
步骤4：进行第一P型重掺杂区5、第二P型重掺杂区51、第一N型重掺杂区7、第二N型重掺杂区11和耗尽型沟道区6注入前预氧，光刻耗尽型沟道区6窗口，进行耗尽型沟道区6注入；
步骤5：光刻N+窗口，进行第一N型重掺杂区7和第二N型重掺杂区11注入，光刻P+窗口，进行第一P型重掺杂区5和第二P型重掺杂区51注入，元胞中阴极欧姆接触的第一P型重掺杂区5和终端场限环中第二P型重掺杂区51同时形成，刻蚀多余的氧化层；
步骤6：淀积前预氧，淀积氧化层；
步骤7：欧姆孔刻蚀，淀积铝金属；
步骤8：刻蚀金属，形成金属阴极；
步骤9：淀积钝化层，刻PAD孔；
步骤10：P型轻掺杂衬底2下表面形成金属阳极8。
本发明的有益效果为：
1、本发明恒流二极管采用与外延层掺杂类型相反的P型掺杂半导体材料作为衬底，P型轻掺杂衬底2会向N型轻掺杂外延层注入空穴，使得恒流二极管为空穴电流和电子电流两种载流子电流，增大了器件的电流密度。
2、本发明恒流二极管在外延层中注入推结形成阱区，在两个阱区之间形成导电沟道，由于衬底与沟道的掺杂类型不同，可以采用衬底辅助沟道的耗尽，加快JFET区沟道的夹断，使夹断电压控制在4V以下。
3、本发明恒流二极管为双极型器件，相比单极型器件，本发明恒流二极管有更大的电流密度，可节省芯片面积；且本发明恒流二极管采用双沟道设计，使器件有较强的恒流能力，且电流值更加稳定。
4、本发明中元胞的个数、场限环的个数、最后一个元胞距第一个场限环的距离、最后一个场限环与截止环的距离、场限环的宽度、金属场板的长度、场限环间距、元胞中第一扩散阱区4之间的距离均可根据具体耐压、恒定电流和夹断电压的要求进行调节，大大增加了器件设计的灵活性。
5、本发明中元胞结构和终端结构在工艺上可同时形成，省去了额外的光刻板，节省了制造成本。
附图说明
图1为本发明提供的一种垂直型恒流二极管的结构示意图；
图2为本发明提供的一种垂直型恒流二极管结构中的元胞的结构示意图；
图3为本发明实施例的元胞的工艺仿真示意图；
图4为本发明实施例的终端结构的工艺仿真示意图；
图5为本发明实施例提供的垂直型恒流二极管的电流电压特性曲线图；
图6为本发明实施例提供的垂直型恒流二极管的元胞的制造方法的工艺流程示意图；
图7为图6元胞制造过程中对应的工艺仿真图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
如图1所示，为本发明提供的一种垂直型恒流二极管的结构示意图，所述垂直型恒流二极管包括依次连接的元胞结构和终端结构，所述元胞结构由e个结构相同并依次连接的元胞1(1)、1(2)…1(e)组成，所述元胞包括P型轻掺杂衬底2、N型轻掺杂外延层3、第一扩散P型阱区4、第一P型重掺杂区5、耗尽型沟道区6、第一N型重掺杂区7、金属阳极8、第一金属阴极9和第一氧化层10；所述N型轻掺杂外延层3位于P型轻掺杂衬底2之上，所述第一扩散P型阱区4位于N型轻掺杂外延层3之中，所述第一扩散P型阱区4为两个并分别位于元胞的两端，所述第一P型重掺杂区5和第一N型重掺杂区7位于第一扩散P型阱区4之中，所述耗尽型沟道区6位于第一N型重掺杂区7和N型轻掺杂外延层3之间且嵌入第一扩散P型阱区4上表面，所述耗尽型沟道区6、第一N型重掺杂区7和第一P型重掺杂区5并排位于第一扩散P型阱区4之中，所述第一N型重掺杂区7位于耗尽型沟道区6和第一P型重掺杂区5之间，所述第一氧化层10位于N型轻掺杂外延层3、耗尽型沟道区6和部分第一N型重掺杂区7的上表面，所述第一金属阴极9位于第一氧化层10、第一P型重掺杂区5和第一N型重掺杂区7上表面，覆盖整个元胞表面，所述金属阳极8与P型轻掺杂衬底2的下表面连接，所述第一P型重掺杂区5、第一N型重掺杂区7和第一金属阴极9形成欧姆接触；所述元胞个数e可根据具体电流能力要求进行调整，13为最后一个元胞距第一个场限环的距离，其长度可根据耐压要求调节；
所述终端结构由截止环和i个结构相同的场限环12(1)、12(2)…12(i)组成，位于元胞结构1(1)、1(2)…1(e)的外侧，包括P型轻掺杂衬底2、N型轻掺杂外延层3、第二扩散P型阱区41、第二P型重掺杂区51、金属阳极8、第二金属阴极91和第二氧化层101；所述N型轻掺杂外延层3位于P型轻掺杂衬底2之上，所述第二扩散P型阱区41位于N型轻掺杂外延层3之中，所述第二P型重掺杂区51位于第二扩散P型阱区41之中且与第二金属阴极91形成欧姆接触，第二金属阴极91表面部分跨过第二氧化层101，跨过第二氧化层101的部分称为场板，场板的长度可根据耐压的具体要求调节，所述金属阳极8与P型轻掺杂衬底2的下表面连接，所述场限环之间有一定间距，各个场限环之间通过氧化层相互隔离；所述截止环包括嵌入N型轻掺杂外延层3端部上表面的第二N型重掺杂区11，第二N型重掺杂区11上表面覆盖氧化层，所述截止环可防止电势线耗到器件边缘，14为最后一个场限环到截止环的距离，其距离可根据耐压要求进行调整；所述场限环之间有一定间距，场限环之间的间距及场限环的个数可根据具体耐压要求的不同进行灵活的调整。
进一步地，所述终端结构中第二金属阴极91沿第二氧化层101上表面延伸形成场板，终端结构中金属场板的有无由耐压要求决定，场限环宽度、金属场板长度、场限环间距及最后一个场限环到截止环的距离均可根据耐压要求调节。
进一步地，所述元胞中第一扩散P型阱区4之间的距离、元胞及场限环的个数、最后一个元胞距第一个场限环的距离13可根据具体耐压及夹断电压的要求进行调节，大大增加了器件设计的灵活性。
进一步地，所述垂直型恒流二极管采用了结终端技术，终端结构包括结深相同的场限环，通过结终端技术，使外延层耗尽到最后一个场限环；场限环组成的结终端技术简单，且可与器件元胞同时形成，有效提高了该器件的横向耐压，且工艺步骤简单易操作。
进一步地，所述垂直型恒流二极管终端结构中各个场限环的宽度及各个环间距可相同也可不同，截止环到最后一个场限环的距离可根据具体要求调节。
进一步地，所述元胞通过在第一扩散P型阱区4表面注入磷离子与P型阱区补偿形成薄层沟道，即为耗尽型沟道区6，本发明垂直型恒流二极管即通过耗尽型沟道区6导电，器件的电流能力可通过控制耗尽型沟道区6注入的剂量和能量进行调节；所述耗尽型沟道区6是在热扩散形成P阱后，通过磷离子浅层注入得到的。
进一步地，所述垂直型恒流二极管元胞中的第一扩散P型阱区4采用硼离子注入，然后进行热扩散推结得到，可通过调节硼注入剂量、能量及推结时间控制所形成第一扩散P型阱区的宽度、P阱间间距及耗尽型沟道区6的长度。
进一步地，所述元胞中的第一扩散P型阱区4和终端场限环中的第二扩散P型阱区41为同时进行硼离子注入实现，可省去额外的光刻版，节省了制造成本。
本发明的工作原理为：
本发明垂直型恒流二极管的元胞结构1(1)、1(2)…1(e)如图2所示，包括P型轻掺杂衬底2、N型轻掺杂外延层3、第一扩散P型阱区4、用作欧姆接触的第一P型重掺杂区5、耗尽型沟道区6、第一N型重掺杂区7、金属阳极8、第一金属阴极9及第一氧化层10；终端场限环12(1)、12(2)…12(i)位于元胞结构1(1)、1(2)…1(e)的外侧，由P型轻掺杂衬底2、N型轻掺杂外延层3、依次排列的第二扩散P型阱区41、用作欧姆接触的第二P型重掺杂区51、金属阳极8、第二金属阴极91和第二氧化层101组成；器件最外侧上部为第二N型重掺杂区11，为截止环，防止电势线耗到器件边缘，元胞的个数e和场限环的个数i及间距均可根据恒流电流和夹断电压要求灵活调节。
本发明所述垂直型恒流二极管在第一扩散P型阱区4表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区6，再通过注入形成P型重掺杂区、第一N型重掺杂区7、第二N型重掺杂区11。通过调节调沟注入磷离子的剂量及第一扩散P型阱区4之间的距离可使沟道区实现较小的夹断电压；耗尽型沟道6夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入第一N型重掺杂区7，电流不随电压增大而增大，可实现较好的恒流能力；电流大小可通过调整调沟注入的磷离子剂量和耗尽型沟道长度进行调节，器件的耐压可通过调整外延层3的浓度和厚度进行调节。
本发明所述垂直型恒流二极管的金属阳极8连接高电位，第一金属阴极9和第二金属阴极91连接低电位，第一扩散P型阱区4和N型轻掺杂外延层3形成耗尽层，元胞两端的耗尽区之间形成垂直沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层的扩展导致导电沟道变窄；与此同时，P型轻掺杂衬底2注入N型轻掺杂外延层3的空穴加快了垂直沟道的耗尽。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时二极管工作在线性区；当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。由于耗尽型沟道区6的存在，在耗尽型沟道区6两端形成电压降可以加快耗尽区的耗尽速度，在垂直沟道夹断后，电流不随电压增大而增大，从而实现恒流能力；电流大小可通过调整调沟注入的磷离子剂量、沟道长度以及JFET区浓度和间距进行调节，器件耐压可通过调整外延以及衬底的浓度和厚度进行调节。
实施例
本实施例以耐压250V，电流约为2E-5A/μm的垂直型恒流二极管为例，详述本发明的技术方案。
借助TSUPREM4及MEDICI仿真软件对如图2所示的垂直型恒流二极管的元胞进行工艺仿真，仿真参数为：初始硅片厚度约为250μm，P型轻掺杂衬底2浓度为7.5E14cm-3，N型轻掺杂外延层3厚度为22μm，浓度为8E14 cm-3；对称的两个第一扩散P型阱区4的深度约为5μm，宽度约为11.2μm，两个第一扩散P型阱区4之间的距离为8μm，注入硼的剂量约为1.5E13cm-2，注入能量为120keV，推结时间为200分钟；调沟注入磷离子的剂量为1.6E13cm-2，注入能量为70keV；用作欧姆接触的第一P型重掺杂区5注入硼的剂量约为3E15cm-2，注入能量为70keV；第一N型重掺杂区7注入磷的剂量约为5E15cm-2，注入能量为75keV；第一金属阴极9的厚度为3μm；耗尽型沟道区6的长度约为6.5μm；第一氧化层10的厚度为0.8μm。
图5为本发明实施例提供的垂直型恒流二极管通过仿真得到的i-v特性曲线图。从图5中可看出器件的夹断电压在4V以下，夹断电压可通过调节第一扩散P型阱区4的注入剂量、P型衬底浓度以及调沟剂量进行控制。本发明器件为双极型器件，电流密度较单极型器件大，到达饱和区之后，载流子漂移速度达到饱和速度，电流大小基本不随电压增大而改变，从图中也可看出到达饱和区后电流基本恒定，恒流特性较好。
图6为本发明实施例提供的垂直型恒流二极管的元胞的制造方法的工艺流程示意图；图7为图6元胞制造过程中对应的工艺仿真图。其中，(1)为初始硅片；(2)为外延；(3)为P型掺杂注入推结形成对称的第一扩散P型阱区4；(4)为调沟注入及N型重掺杂注入、P型重掺杂注入；(5)为淀积氧化层、金属层及钝化。初始硅片在外延后，进行预氧及P型重掺杂注入，注入剂量根据不同电流能力调节，而后进行推结形成第一扩散P型阱区，元胞中的第一扩散P型阱区4与终端场限环中的第二扩散P型阱区41为同一道光刻板、同时推结形成；然后，预氧后进行调沟注入，形成表面耗尽沟道，再进行N型重掺杂注入、P型重掺杂注入，元胞中的第一P型重掺杂区5和终端场限环中的第二P型重掺杂区51也为同时形成，刻蚀多余的氧化层；最后淀积氧化层、金属层及钝化。
其中，所述元胞结构中的第一扩散P型阱区4和终端结构中的第二扩散P型阱区41为同时刻槽后进行硼注入实现，省去了额外的光刻板，节省了制造成本。
Claims (6)
1.一种垂直型恒流二极管，包括依次连接的元胞结构和终端结构，所述元胞结构由多个结构相同并依次连接的元胞组成，所述元胞包括P型轻掺杂衬底(2)，位于P型轻掺杂衬底(2)之上的N型轻掺杂外延层(3)，位于N型轻掺杂外延层(3)之中的第一扩散P型阱区(4)，所述第一扩散P型阱区(4)为两个并分别位于元胞的两端，位于第一扩散P型阱区(4)之中的第一P型重掺杂区(5)和第一N型重掺杂区(7)，位于第一N型重掺杂区(7)和N型轻掺杂外延层(3)之间且嵌入第一扩散P型阱区(4)上表面的耗尽型沟道区(6)，位于N型轻掺杂外延层(3)和耗尽型沟道区(6)上表面的第一氧化层(10)，覆盖整个元胞表面的第一金属阴极(9)，位于P型轻掺杂衬底(2)下表面的金属阳极(8)，所述第一P型重掺杂区(5)、第一N型重掺杂区(7)和第一金属阴极(9)形成欧姆接触；
所述终端结构由截止环和多个依次连接的场限环组成，所述场限环包括P型轻掺杂衬底(2)、位于P型轻掺杂衬底(2)之上的N型轻掺杂外延层(3)、位于N型轻掺杂外延层(3)之中的第二扩散P型阱区(41)、位于第二扩散P型阱区(41)之中的第二P型重掺杂区(51)、位于N型轻掺杂外延层(3)和第二扩散P型阱区(41)和部分第二P型重掺杂区(51)上表面的第二氧化层(101)、第二金属阴极(91)、位于P型轻掺杂衬底(2)下表面的金属阳极(8)，所述第二金属阴极(91)与第二P型重掺杂区(51)形成欧姆接触，且沿第二氧化层(101)上表面延伸形成场板，所述两个场限环的第二扩散P型阱区(41)之间有间距；所述截止环包括嵌入N型轻掺杂外延层(3)端部上表面的第二N型重掺杂区(11)，所述元胞结构、场限环和截止环之间均有一定间距。
2.根据权利要求1所述的垂直型恒流二极管，其特征在于，所述终端结构中各场限环的宽度相同。
3.根据权利要求1所述的垂直型恒流二极管，其特征在于，所述终端结构中各场限环的间距相等。
4.根据权利要求1所述的垂直型恒流二极管，其特征在于，所述垂直型恒流二极管所用半导体材料为硅或碳化硅。
5.根据权利要求1所述的垂直型恒流二极管，其特征在于，所述垂直型恒流二极管中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
6.一种如权利要求1所述的垂直型恒流二极管的制造方法，包括以下步骤：
步骤1：采用P型硅片作为衬底，在其表面进行轻掺杂N型外延，形成N型轻掺杂外延层(3)；
步骤2：进行第一扩散P型阱区(4)和第二扩散P型阱区(41)注入前预氧，淀积Si3N4，光刻元胞和场限环P+窗口；
步骤3：刻蚀Si3N4，进行第一扩散P型阱区(4)和第二扩散P型阱区(41)注入，注入剂量根据不同电流能力调节，然后进行第一扩散P型阱区(4)和第二扩散P型阱区(41)推结，刻蚀多余的Si3N4及氧化层；
步骤4：进行第一P型重掺杂区(5)、第二P型重掺杂区(51)、第一N型重掺杂区(7)、第二N型重掺杂区(11)和耗尽型沟道区(6)注入前预氧，光刻耗尽型沟道区(6)窗口，进行耗尽型沟道区(6)注入；
步骤5：光刻N+窗口，进行第一N型重掺杂区(7)和第二N型重掺杂区(11)注入，光刻P+窗口，进行第一P型重掺杂区(5)和第二P型重掺杂区(51)注入，元胞中阴极欧姆接触的第一P型重掺杂区(5)和终端场限环中第二P型重掺杂区(51)同时形成，刻蚀多余的氧化层；
步骤6：淀积前预氧，淀积氧化层；
步骤7：欧姆孔刻蚀，淀积铝金属；
步骤8：刻蚀金属，形成金属阴极；
步骤9：淀积钝化层，刻PAD孔；
步骤10：P型轻掺杂衬底(2)下表面形成金属阳极(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080466.1A CN104779303B (zh) | 2015-02-15 | 2015-02-15 | 一种垂直型恒流二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080466.1A CN104779303B (zh) | 2015-02-15 | 2015-02-15 | 一种垂直型恒流二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779303A CN104779303A (zh) | 2015-07-15 |
| CN104779303B true CN104779303B (zh) | 2017-08-11 |
Family
ID=53620667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510080466.1A Expired - Fee Related CN104779303B (zh) | 2015-02-15 | 2015-02-15 | 一种垂直型恒流二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779303B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN105405873A (zh) * | 2015-12-25 | 2016-03-16 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN106206751A (zh) * | 2016-07-27 | 2016-12-07 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN106206750A (zh) * | 2016-07-27 | 2016-12-07 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| CN108172616A (zh) * | 2017-12-27 | 2018-06-15 | 电子科技大学 | 恒流器件及其制造方法 |
| CN108074967A (zh) * | 2017-12-27 | 2018-05-25 | 电子科技大学 | 恒流器件及其制造方法 |
| CN108183129A (zh) * | 2017-12-27 | 2018-06-19 | 电子科技大学 | 恒流器件及其制造方法 |
| CN108155225B (zh) * | 2017-12-27 | 2021-04-02 | 电子科技大学 | 恒流器件及其制造方法 |
| CN108074966A (zh) * | 2017-12-27 | 2018-05-25 | 电子科技大学 | 恒流器件及其制造方法 |
| CN108183128A (zh) * | 2017-12-27 | 2018-06-19 | 电子科技大学 | 恒流器件及其制造方法 |
| CN110534513B (zh) * | 2019-09-06 | 2022-02-08 | 电子科技大学 | 一种高低压集成器件及其制造方法 |
| CN110534581B (zh) * | 2019-09-06 | 2023-07-28 | 电子科技大学 | 一种半导体器件及其制造方法 |
| CN111244087B (zh) * | 2020-01-20 | 2023-03-14 | 电子科技大学 | 集成多晶硅电阻及二极管的场效应充电式半导体启动器件 |
| CN112928100B (zh) * | 2021-02-25 | 2021-11-09 | 扬州国宇电子有限公司 | 一种垂直型恒流二极管的测试结构及其制备方法和应用 |
| CN116453955A (zh) * | 2023-06-20 | 2023-07-18 | 中国电子科技集团公司第五十八研究所 | 一种抗单粒子辐射vdmos器件终端的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035745A (zh) * | 2012-12-31 | 2013-04-10 | 杭州士兰集成电路有限公司 | 采用刻槽工艺形成的恒流二极管及其制造方法 |
| CN103426939A (zh) * | 2013-08-27 | 2013-12-04 | 天津儒创新材料科技有限公司 | 太阳能电池用复合减反射膜及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4469584B2 (ja) * | 2003-09-12 | 2010-05-26 | 株式会社東芝 | 半導体装置 |
| KR101370984B1 (ko) * | 2012-06-05 | 2014-03-07 | 선문대학교 산학협력단 | 대전력 정전류 다이오드 |
-
2015
- 2015-02-15 CN CN201510080466.1A patent/CN104779303B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035745A (zh) * | 2012-12-31 | 2013-04-10 | 杭州士兰集成电路有限公司 | 采用刻槽工艺形成的恒流二极管及其制造方法 |
| CN103426939A (zh) * | 2013-08-27 | 2013-12-04 | 天津儒创新材料科技有限公司 | 太阳能电池用复合减反射膜及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779303A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779303B (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| US10559663B2 (en) | Semiconductor device with improved current flow distribution | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| US8598652B2 (en) | Semiconductor device | |
| US20090057713A1 (en) | Semiconductor device with a semiconductor body | |
| US20010048131A1 (en) | Semiconductor device | |
| CN101855726A (zh) | 具有台面结构及包含台面台阶的缓冲层的功率半导体器件 | |
| US7952166B2 (en) | Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device | |
| US20050116284A1 (en) | Semiconductor devices | |
| US6674152B2 (en) | Bipolar diode | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| CN107437566B (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| CN105609548A (zh) | 一种半导体器件及其制造方法 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN108735808A (zh) | 半导体开关元件及其制造方法 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170811 |