CN103035745A - 采用刻槽工艺形成的恒流二极管及其制造方法 - Google Patents

Abstract

本发明提供一种采用刻槽工艺形成的恒流二极管，包括：衬底；位于衬底正面上的外延层；设有第一窗口和第二窗口的第一绝缘层覆盖在外延层表面上；与第一绝缘层紧邻且位于外延层表面上的第二绝缘层；位于外延层中且两端分别与衬底和第二绝缘层连接的P+隔离区；位于第一窗口对应的外延层上的P+多晶硅填充深槽；每个P+多晶硅填充深槽外设有的浅P区；位于第二窗口对应的外延层上且位于相邻两个P+多晶填充深槽区域之间的N+区；位于第一窗口、第二窗口及第一绝缘层上的负电极；位于远离外延层的衬底背面上的正电极。本发明还提供一种采用刻槽工艺形成的恒流二极管的制造方法，以解决现有技术中出现的单位面积电流密度与恒流特性不能同时兼顾问题。

Description

采用刻槽工艺形成的恒流二极管及其制造方法

技术领域

本发明属于半导体制造工艺技术领域，尤其涉及一种采用刻槽工艺形成的恒流二极管及其制造方法。

背景技术

恒流二极管是一种利用硅材料制造的两端恒流器件。恒流二极管正向恒电流导通，反向截止。当恒流二极管按极性接入电路回路中，正向导通时输出恒定电流，回路即可达到恒流的效果，应用简单。因此恒流二极管广泛使用于交直流放大器、直流稳压电源、波形发生器以及保护电路等电子线路中。

一般恒流二极管采用平面沟道结型场效应管(JFET)结构，恒定电流值主要由N外延层的厚度和电阻率以及P+栅的结深决定，由于N外延层受其下的P型衬底自掺杂影响，N型外延层的厚度、浓度均匀性较差，同时N型外延层的电阻率不均又会导致P+栅结深不均匀，最终恒定电流值均匀性很差，成品率较低，成本较高。

已授权专利CN201877434U《一种垂直沟道恒流二极管》公开了了一种垂直沟道恒流二极管的结构及制造方法，所述垂直沟道恒流二极管的结构的沟道长度等于P+扩散区6结深减去N+区7结深，为获得较好的恒流特性，恒流二极管的沟道长度不能太短，即P+扩散区6结深要足够深，由于P+扩散区6是通过扩散工艺在外延层3上形成的，当P+扩散区6结深要足够深，则在外延层3上会存在较大横向扩散，占用较大芯片面积，从而导致单位面积电流密度降低，成本大幅增加。

发明内容

本发明的目的在于提供一种采用刻槽工艺形成的恒流二极管及其制造方法，以解决出现的单位面积电流密度与恒流特性不能同时兼顾问题。

为了解决上述问题，本发明提供一种采用刻槽工艺形成的恒流二极管，包括：

衬底；

一外延层，所述外延层位于衬底正面上；

设有第一窗口和第二窗口的第一绝缘层，所述第一绝缘层覆盖在所述外延层表面上；

第二绝缘层，所述第二绝缘层与第一绝缘层紧邻且位于所述外延层表面上；

P+隔离区，所述P+隔离区位于外延层中且两端分别与所述衬底和第二绝缘层连接；

一组P+多晶硅填充深槽，所述P+多晶硅填充深槽位于所述第一窗口对应的外延层上；

一组浅P区，每个所述P+多晶硅填充深槽外有浅P区；

N+区，所述N+区位于所述第二窗口对应的外延层上，且每个所述N+区位于相邻两个所述P+多晶填充深槽区域之间；

负电极，所述负电极位于第一窗口、第二窗口及第一绝缘层上；

正电极，所述正电极位于远离所述外延层的衬底背面上。

优选的，所述P+多晶硅填充深槽的深度为2～6um。

进一步的，所述P+隔离区是在所述外延层上注入P型杂质扩散形成的离子区域。

进一步的，所述P+多晶硅填充深槽是在外延层上刻槽填入P型高掺杂的多晶硅形成的区域。

进一步的，所述N+区是在外延层上注入N型离子扩散形成的区域。

优选的，所述衬底采用的材料为高掺杂的P型半导体材料。

优选的，所述外延层采用的材料为低掺杂的N型半导体材料。

优选的，所述半导体材料为硅材料。

优选的，所述第一绝缘层和第二绝缘层为二氧化硅绝缘材料层。

为了达到本发明的另一目的，还提供一种采用刻槽工艺形成的恒流二极管的制造方法，步骤如下：

提供一衬底，在所述衬底正面上由下至上依次生长一外延层和第一绝缘层；

光刻去除部分第一绝缘层，形成隔离开口，暴露出外延层，向所述隔离开口对应的外延层注入P型杂质后，在所述隔离开口中重新生长出第二绝缘层，且在外延层中扩散形成两端分别与所述衬底和第二绝缘层连接的P+隔离区；

间隔均匀地由上至下光刻去除部分第一绝缘层和外延层，分别在所述第一绝缘层中形成第一窗口以及在外延层中对应第一窗口的深槽，向所述深槽注入P型多晶硅，去除所述深槽以外的多晶硅，生成P+多晶硅填充深槽；

在相邻两个所述第一窗口之间光刻去除部分第一绝缘层，在所述第一绝缘层中分别形成第二窗口，向所述第二窗口对应的外延层注入N型离子；

采用退火工艺，同时在每个所述P+多晶硅填充深槽外形成浅P区以及在相邻两个所述P+多晶填充深槽区域之间注入的N型离子扩散形成N+区；

在所述第一窗口、第二窗口和第一绝缘层形成负电极；

在远离所述外延层的衬底背面形成正电极。

优选的，所述P+多晶硅填充深槽的深度为2～6um。

优选的，所述衬底是用高掺杂的P型半导体材料制成。

优选的，所述外延层是用低掺杂的N型半导体材料制成。

优选的，所述半导体材料为硅材料。

优选的，所述P型多晶硅为高掺杂的多晶硅。

优选的，所述第一绝缘层和第二绝缘层为二氧化硅绝缘材料层。

本发明与现有技术相比，存在以下优势：

通过光刻工艺对所述外延层中刻槽的深度可以控制，从而对外延层中刻槽填充制备的P+多晶硅填充深槽的深度可以控制，因此对后续工艺形成的恒流二极管的沟道长度进行控制；P+多晶硅填充深槽外的浅P区结深很浅，占用芯片面积很小，因此本发明的恒流二极管具有很好的恒流性能，使恒定电流值均匀性好，且具有很大的单位面积电流密度，成本可以大幅降低；采用P+隔离工艺，可以避免划片后器件PN结表面沾污，使器件具有很小的反向漏电。

附图说明

图1为本发明采用刻槽工艺形成的恒流二极管的制造方法流程示意图；

图2至图9为本发明采用刻槽工艺形成的恒流二极管的制造方法。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

图1为本发明提供的一种采用刻槽工艺形成的恒流二极管的制造方法的流程，参见图1，结合图2至图，对本发明提供的一种采用刻槽工艺形成的恒流二极管的制造方法的制作工艺进行详细描述。

S1：参见图2，提供一衬底1，在所述衬底1正面上外延淀积生长一外延层2，在所述外延层2上生长第一绝缘层3。所述衬底1是用高掺杂的P型半导体材料制成，所述外延层2是用低掺杂的N型半导体材料制成，且所述半导体材料用硅材料制成。所述第一绝缘层3为二氧化硅绝缘材料层。

S2：参见图3，光刻去除部分第一绝缘层3，形成隔离开口4，暴露出外延层，参见图4，向所述隔离开口4对应的外延层注入P型杂质后，在所述隔离开口4中重新生长出第二绝缘层5，且在外延层2中扩散形成两端分别与所述衬底1和第二绝缘层5连接的P+隔离区6。采用P+隔离工艺，可以避免划片后器件上形成的PN结表面沾污，使器件具有很小的反向漏电。在本步骤中，需确保所述P+隔离区6是否已扩散至衬底1。所述第二绝缘层也为二氧化硅绝缘材料层。

S3：参见图5，间隔均匀地光刻去除部分第一绝缘层3，形成第一窗口7，所述第一窗口7的特征尺寸(CD)为2um～5um，沿着所述第一窗口7继续刻蚀外延层2，在外延层2中形成对应所述第一窗口7的深槽8，所述深槽的深度H1为2um～6um，参见图6，向所述深槽8淀积P型高掺杂的多晶硅，确保P型高掺杂的多晶硅填满所述深槽，采用光刻和刻蚀等工艺去除所述深槽外多余多晶硅，生成P+多晶硅填充深槽9，因此，所述P+多晶硅填充深槽9与深槽的深度相同，所述P+多晶硅填充深槽9与第一窗口的特征尺寸相同。

S4：参见图7，在相邻两个所述第一窗口7之间光刻去除部分第一绝缘层3，在所述第一绝缘层3中分别形成第二窗口10，向所述第二窗口10对应的外延层2注入N型离子。

S5：参见图8，采用退火工艺，同时在每个所述P+多晶硅填充深槽9外形成浅P区11以及在相邻两个所述P+多晶填充深槽9区域之间注入的N型离子扩散形成N+区12。此时，所述浅P区的结深为0.2um～1um。由于通过光刻工艺对所述外延层中刻槽的深度可以控制，从而对外延层中刻槽填充制备的P+多晶硅填充深槽的深度(即H1)可以控制，因此对后续工艺形成的恒流二极管的沟道长度进行控制，且在通过刻槽工艺获得P+多晶硅填充深槽后在经过退化工艺使得P+多晶硅填充深槽外的浅P区结深(0.2um～1um)很浅，占用芯片面积很小，避免了现有技术完全通过扩散工艺形成的P+扩散区存在较大横向扩散面积的问题，因此本发明后续形成的恒流二极管具有很好的恒流性能，恒定电流值均匀性好，且具有很大的单位面积电流密度，成本可以大幅降低

S6：参见图9，在所述第一窗口7、第二窗口10和第一绝缘层3形成负电极13。

S7：参见图9，在远离所述外延层2的衬底背面形成正电极14。

基于上述制造方法，参见图9，本发明形成一种采用刻槽工艺形成的恒流二极管，包括：

衬底1；

一外延层2，所述外延层2位于衬底1正面上；

设有第一窗口7和第二窗口10的第一绝缘层3，所述第一绝缘层3覆盖在所述外延层2表面上；

第二绝缘层5，所述第二绝缘层4与第一绝缘层3紧邻且位于所述外延层2表面上；

P+隔离区6，所述P+隔离区6位于外延层2中且两端分别与所述衬底1和第二绝缘层5连接；

一组P+多晶硅填充深槽9，所述P+多晶硅填充深槽9位于所述第一窗口7对应的外延层2上；

一组浅P区11，每个所述P+多晶硅填充深槽9外有浅P区11；

N+区12，所述N+区12位于所述第二窗口10对应的外延层2上，且每个所述N+区12位于相邻两个所述P+多晶填充深槽9区域之间；

负电极13，所述负电极12位于第一窗口7、第二窗口10及第一绝缘层3上；

正电极14，所述正电极14位于远离所述外延层2的衬底背面上。

优选的，所述P+多晶硅填充深槽的深度为2um～6um。

进一步的，所述P+隔离区是在所述外延层上注入P型杂质扩散形成的离子区域。

进一步的，所述P+多晶硅填充深槽是在外延层上刻槽填入P型高掺杂的多晶硅形成的区域。

进一步的，所述N+区是在外延层上注入N型离子扩散形成的区域。

优选的，所述衬底采用的材料为高掺杂的P型半导体材料。

优选的，所述外延层采用的材料为低掺杂的N型半导体材料。

优选的，所述半导体材料为硅材料。

优选的，所述第一绝缘层和第二绝缘层为二氧化硅绝缘材料层。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种采用刻槽工艺形成的恒流二极管，包括：

衬底；

一外延层，所述外延层位于衬底正面上；

设有第一窗口和第二窗口的第一绝缘层，所述第一绝缘层覆盖在所述外延层表面上；

第二绝缘层，所述第二绝缘层与第一绝缘层紧邻且位于所述外延层表面上；

P+隔离区，所述P+隔离区位于外延层中且两端分别与所述衬底和第二绝缘层连接；

一组P+多晶硅填充深槽，所述P+多晶硅填充深槽位于所述第一窗口对应的外延层上；

一组浅P区，每个所述P+多晶硅填充深槽外有浅P区；

N+区，所述N+区位于所述第二窗口对应的外延层上，且每个所述N+区位于相邻两个所述P+多晶填充深槽区域之间；

负电极，所述负电极位于第一窗口、第二窗口及第一绝缘层上；

正电极，所述正电极位于远离所述外延层的衬底背面上。

2.如权利要求1所述的恒流二极管，其特征在于，所述P+多晶硅填充深槽的深度为2～6um。

3.如权利要求1所述的恒流二极管，其特征在于，所述P+隔离区是在所述外延层上注入P型杂质扩散形成的离子区域。

4.如权利要求1所述的恒流二极管，其特征在于，所述P+多晶硅填充深槽是在外延层上刻槽填入P型高掺杂的多晶硅形成的区域。

5.如权利要求1所述的恒流二极管，其特征在于，所述N+区是在外延层上注入N型离子扩散形成的区域。

6.如权利要求1所述的恒流二极管，其特征在于，所述衬底采用的材料为高掺杂的P型半导体材料。

7.如权利要求1所述的恒流二极管，其特征在于，所述外延层采用的材料为低掺杂的N型半导体材料。

8.如权利要求6或7所述的恒流二极管，其特征在于，所述半导体材料为硅材料。

9.如权利要求1所述的恒流二极管，其特征在于，所述第一绝缘层和第二绝缘层为二氧化硅绝缘材料层。

10.一种采用刻槽工艺形成的恒流二极管的制造方法，步骤如下：

提供一衬底，在所述衬底正面上由下至上依次生长一外延层和第一绝缘层；

光刻去除部分第一绝缘层，形成隔离开口，暴露出外延层，向所述隔离开口对应的外延层注入P型杂质后，在所述隔离开口中重新生长出第二绝缘层，且在外延层中扩散形成两端分别与所述衬底和第二绝缘层连接的P+隔离区；

间隔均匀地由上至下光刻去除部分第一绝缘层和外延层，分别在所述第一绝缘层中形成第一窗口以及在外延层中对应第一窗口的深槽，向所述深槽注入P型多晶硅，去除所述深槽以外的多晶硅，生成P+多晶硅填充深槽；

在相邻两个所述第一窗口之间光刻去除部分第一绝缘层，在所述第一绝缘层中分别形成第二窗口，向所述第二窗口对应的外延层注入N型离子；

采用退火工艺，同时在每个所述P+多晶硅填充深槽外形成浅P区以及在相邻两个所述P+多晶填充深槽区域之间注入的N型离子扩散形成N+区；

在所述第一窗口、第二窗口和第一绝缘层形成负电极；

在远离所述外延层的衬底背面形成正电极。

11.如权利要求10所述的制造方法，其特征在于，所述P+多晶硅填充深槽的深度为2～6um。

12.如权利要求10所述的制造方法，其特征在于，所述衬底是用高掺杂的P型半导体材料制成。

13.如权利要求10所述的制造方法，其特征在于，所述外延层是用低掺杂的N型半导体材料制成。

14.如权利要求12或13所述的制造方法，其特征在于，所述半导体材料为硅材料。

15.如权利要求10所述的制造方法，其特征在于，所述P型多晶硅为高掺杂的多晶硅。

16.如权利要求10所述的制造方法，其特征在于，所述第一绝缘层和第二绝缘层为二氧化硅绝缘材料层。

Images