CN103123935A - Nldmos器件及其制造方法 - Google Patents

Nldmos器件及其制造方法 Download PDF

Info

Publication number
CN103123935A
CN103123935A CN2011103695808A CN201110369580A CN103123935A CN 103123935 A CN103123935 A CN 103123935A CN 2011103695808 A CN2011103695808 A CN 2011103695808A CN 201110369580 A CN201110369580 A CN 201110369580A CN 103123935 A CN103123935 A CN 103123935A
Authority
CN
China
Prior art keywords
trap
type
dark
floating
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103695808A
Other languages
English (en)
Inventor
张帅
董科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011103695808A priority Critical patent/CN103123935A/zh
Publication of CN103123935A publication Critical patent/CN103123935A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种NLDMOS器件，P型硅衬底上形成有深N阱，在与所述深N阱相邻的在P型硅衬底上形成有P阱，在所述深N阱中形成有浮置P型结构，在所述深N阱上形成有漏极，在所述P阱上形成有源极，在所述P阱同所述深N阱交界区域上方形成栅极，所述浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。本发明还公开了一种NLDMOS器件的制造方法。本发明，能提高NLDMOS器件的导通电阻。

Description

NLDMOS器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)器件及其制造方法。
背景技术
随着半导体器件操作电压的不断提高，为了获得更高的器件耐压及较小的导通电阻，就引入了super Junction(超结)概念。以NLDMOS(N型横向双扩散金属氧化物半导体)为例，首先为了获得较小的导通电阻而形成了浓度较高的N型漂移区，由于漂移区浓度较高使器件击穿值偏低，这时在N型漂移区内形成一定的P型区域。该P型区域一股是在漂移区的表面，沿沟道方向呈条状分布。通过引入的P型杂质与漂移区的N型杂质达到电荷平衡，以增强漂移区的耗尽，提高器件的击穿电压。但是由于该P型区是通过小能量注入到漂移区表面，电流只能从其下方的漂移区流过。而且为使其能够在纵向上耗尽整个漂移区，P型区的结深就不能太浅，因此必须经过一定的热过程推阱形成，这样就会使得N型漂移区杂质浓度受到P型杂质的影响而降低，抬高了导通电阻。而且经过热过程形成的P型
区由于横扩使其尺寸增大，同样减小了电流流经的路径，再次抬高了导通电阻。
有鉴于此，中国专利申请200910188704.5公开了一种NLDMOs器件，如图1所示，该NLDMOs器件包括衬底引出101，源区引出103，栅极引出105，第一场氧区107，第二场氧区109，漏端引出111，高压N阱做成的N型漂移区113，浮置-P型结构115，埋氧层117，高压P阱做成的衬底119，N型漂移区113位于埋氧层117之上，衬底119和N型漂移区113相邻位于埋氧层117之上，浮置-P型结构115置于N型漂移区113之内。
上述NLDMOS器件的制造方法包括以下步骤：
步骤一：采用常规的外延生产工艺在埋氧层上形成外延层；
步骤二：采用常规的MOS工艺的进行阱注入，形成所述的N型漂移区；
步骤三：通过生长形成所述第一场氧区和所述第二场氧区，所述第一场氧区和第二场氧区之间就是有源区，该有源区尺寸配合将要注入的浮置-P型结构的长度；
步骤四：注入源栅和漏区；
步骤五：透过所述第一场氧区和所述第二场氧区之间的有源区将浮置-P型结构植入所述N型漂移区的中部。
中国专利申请200910188704.5公开的NLDMOs器件及其制造方法，在N型漂移区里插入浮置-P型结构，浮置-P型结构位于N型漂移区的中部，在漏端N型漂移区形成上、下两个通道，浮置-P型结构可以在横向和纵向上耗尽N型杂质，有利于N型漂移区的耗尽，提高器件的击穿电压。
中国专利申请200910188704.5公开的NLDMOs器件及其制造方法，上通道由于受到P型杂质注入设备能力的限制，N型与P型浓度的影响会导致上通道宽度比较窄，影响器件的导通电阻。
发明内容
本发明要解决的技术问题提高NLDMOS器件的导通电阻。
为解决上述技术问题，本发明提供了一种NLDMOS器件，P型硅衬底上形成有深N阱，在与所述深N阱相邻的在P型硅衬底上形成有P阱，在所述深N阱中形成有浮置P型结构，在所述深N阱上形成有漏极，在所述P阱上形成有源极，在所述P阱同所述深N阱交界区域上方形成栅极，所述浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。
可以在所述深N阱中行成有一处浮置P型结构或多处深度相同的浮置P型结构，各处浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。
为解决上述技术问题，本发明号公开的一种NLDMOS器件的制造方法，包括以下步骤：
一.在P型硅衬底上进行深N阱注入，形成N型漂移区；
二.在与所述深N阱相邻的在P型硅衬底上注入P型杂质形成P阱，在所述深N阱中注入P型杂质，形成浮置P型结构；
三.在浮置P型结构所对应的上方的所述深N阱中注入N型杂质；
四.在所述深N阱上形成漏极，在所述P阱上形成源极，在所述P阱同所述深N阱交界区域上方形成栅极。
可以在所述深N阱中注入P型杂质形成一处浮置P型结构或形成多处深度相同的浮置P型结构。
本发明的NLDMOS器件及其制造方法，在深N阱中注入P型杂质，形成浮置P型结构，并在浮置P型结构PTOP所对应的上方的深N阱中(上通道)注入N型杂质，增加了上通道的N型载流子浓度，从而能降低NLDMOS器件的导通电阻。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对本发明或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有的NLDMOs器件的结构示意图；
图2是本发明的NLDMOs器件一实施例的结构示意图。
具体实施方式
下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
NLDMOS器件如图2所示，P型硅衬底PSUB上形成有深N阱DNW(N型漂移区)，在与所述深N阱DNW相邻的在P型硅衬底PSUB上形成有P阱PW，在所述深N阱DNW中形成有浮置P型结构PTOP，在所述深N阱DNW上形成有漏极Drain，在所述P阱上形成有源极Source，在所述P阱PW同所述深N阱DNW交界区域上方形成栅极Gate，浮置P型结构PTOP所对应的上方的深N阱DNW中的N型杂质浓度大于下方的深N阱DNW中的N型杂质浓度。
在所述深N阱DNW中形成有一处浮置P型结构PTOP或多处深度相同的浮置P型结构PTOP，各处浮置P型结构PTOP所对应的上方的深N阱DNW中的N型杂质浓度大于下方的深N阱DNW中的N型杂质浓度，图2中，在所述深N阱DNW中形成有两处浮置P型结构PTOP。
实施例二
图2所示的NLDMOS器件的制造方法，包括以下步骤：
一.在P型硅衬底PSUB上进行深N阱DNW注入，形成N型漂移区；
二.在与所述深N阱DNW(N型漂移区)相邻的在P型硅衬底PSUB上注入P型杂质形成P阱PW，在所述深N阱DNW中注入P型杂质，形成浮置P型结构PTOP；
三.在浮置P型结构PTOP所对应的上方的所述深N阱DNW(上通道)中注入N型杂质；
四.在所述深N阱DNW上形成漏极Drain，在所述P阱PW上形成源极Source，在所述P阱PW同所述深N阱DNW交界区域上方形成栅极Gate。
在所述深N阱DNW中注入P型杂质形成的浮置P型结构PTOP可以是一处，也可以是深度相同的多处，在各处浮置P型结构PTOP所对应的上方的所述深N阱DNW中分别注入N型杂质，较佳的，在所述深N阱DNW中注入P型杂质形成的两处深度相同的浮置P型结构，在所述两处浮置P型结构PTOP所对应的上方的所述深N阱DNW中分别注入N型杂质。
在所述深N阱DNW中注入的P型杂质可以为硼，注入面密度可以为1E12～6E12个/cm2，注入能量可以为800Kev到1500Kev。
在各浮置P型结构PTOP所对应的上方的所述深N阱DNW(上通道)中注入的N型杂质可以为磷或砷，注入面密度可以为1E11～1E12个/cm2，注入能量可以为200Kev到1000Kev。
本发明的NLDMOS器件及其制造方法，在深N阱中注入P型杂质，形成浮置P型结构，并在浮置P型结构PTOP所对应的上方的深N阱中(上通道)注入N型杂质，增加了上通道的N型载流子浓度，从而能降低NLDMOS器件的导通电阻。

Claims (8)

1.一种NLDMOS器件，P型硅衬底上形成有深N阱，在与所述深N阱相邻的在P型硅衬底上形成有P阱，在所述深N阱中形成有浮置P型结构，在所述深N阱上形成有漏极，在所述P阱上形成有源极，在所述P阱同所述深N阱交界区域上方形成栅极，其特征在于，
所述浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。
2.根据权利要求1所述的NLDMOS器件，其特征在于，在所述深N阱中行成有一处浮置P型结构或多处深度相同的浮置P型结构，各处浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。
3.根据权利要求2所述的NLDMOS器件，其特征在于，在所述深N阱中形成有两处深度相同的浮置P型结构。
4.一种NLDMOS器件的制造方法，其特征在于，包括以下步骤：
一.在P型硅衬底上进行深N阱注入，形成N型漂移区；
二.在与所述深N阱相邻的在P型硅衬底上注入P型杂质形成P阱，在所述深N阱中注入P型杂质，形成浮置P型结构；
三.在浮置P型结构所对应的上方的所述深N阱中注入N型杂质；
四.在所述深N阱上形成漏极，在所述P阱上形成源极，在所述P阱同所述深N阱交界区域上方形成栅极。
5.根据权利要求4所述的NLDMOS器件的制造方法，其特征在于，
在所述深N阱中注入P型杂质形成一处浮置P型结构或形成多处深度相同的浮置P型结构。
6.根据权利要求5所述的NLDMOS器件的制造方法，其特征在于，
在所述深N阱中注入P型杂质形成两处深度相同的浮置P型结构。
7.根据权利要求5所述的NLDMOS器件的制造方法，其特征在于，
在所述深N阱DNW中注入的P型杂质为硼，注入面密度为1E12～6E12个/cm2，注入能量为800Kev～1500Kev。
8.根据权利要求5所述的NLDMOS器件的制造方法，其特征在于，
在各浮置P型结构所对应的上方的所述深N阱中注入的N型杂质为磷或砷，注入面密度为1E11～1E12个/cm2，注入能量为200Kev到1000Kev。
CN2011103695808A 2011-11-18 2011-11-18 Nldmos器件及其制造方法 Pending CN103123935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103695808A CN103123935A (zh) 2011-11-18 2011-11-18 Nldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103695808A CN103123935A (zh) 2011-11-18 2011-11-18 Nldmos器件及其制造方法

Publications (1)

Publication Number Publication Date
CN103123935A true CN103123935A (zh) 2013-05-29

Family

ID=48454867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103695808A Pending CN103123935A (zh) 2011-11-18 2011-11-18 Nldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103123935A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051505A (zh) * 2014-06-23 2014-09-17 北京大学 一种ldmos esd器件
CN107452794A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种高压横向扩散金属氧化物半导体 ldmos
CN112349764A (zh) * 2019-08-08 2021-02-09 天津大学 一种具有场限环结构的resurf ldmos器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627536A (zh) * 2003-12-12 2005-06-15 松下电器产业株式会社 半导体器件
KR20100046354A (ko) * 2008-10-27 2010-05-07 주식회사 동부하이텍 Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법
CN101752421A (zh) * 2008-12-04 2010-06-23 东部高科股份有限公司 半导体器件及其制造方法
CN102214692A (zh) * 2010-04-02 2011-10-12 台湾积体电路制造股份有限公司 高压半导体晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627536A (zh) * 2003-12-12 2005-06-15 松下电器产业株式会社 半导体器件
KR20100046354A (ko) * 2008-10-27 2010-05-07 주식회사 동부하이텍 Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법
CN101752421A (zh) * 2008-12-04 2010-06-23 东部高科股份有限公司 半导体器件及其制造方法
CN102214692A (zh) * 2010-04-02 2011-10-12 台湾积体电路制造股份有限公司 高压半导体晶体管及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051505A (zh) * 2014-06-23 2014-09-17 北京大学 一种ldmos esd器件
CN104051505B (zh) * 2014-06-23 2017-01-18 北京大学 一种ldmos esd器件
CN107452794A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种高压横向扩散金属氧化物半导体 ldmos
CN112349764A (zh) * 2019-08-08 2021-02-09 天津大学 一种具有场限环结构的resurf ldmos器件

Similar Documents

Publication Publication Date Title
CN103367445B (zh) 带有积累增益植入物的横向双扩散金属氧化物半导体
CN106298932B (zh) 横向超级结mosfet器件及端接结构
CN103632974B (zh) P型ldmos表面沟道器件提高面内均匀性的制造方法
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN104051540A (zh) 超级结器件及其制造方法
CN102969245B (zh) 一种逆导型集成门极换流晶闸管制作方法
CN106298541B (zh) 用于制备横向超级结结构的方法
CN105097914A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN105914231B (zh) 电荷存储型igbt及其制造方法
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN101916729A (zh) 具有多层超结结构的soi ldmos器件制作方法
CN102867849A (zh) 一种快恢复二极管及其制造方法
CN102738001B (zh) 具有超级介面的功率晶体管的制作方法
CN103123935A (zh) Nldmos器件及其制造方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN102088031B (zh) Nldmos器件及其制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN104617139B (zh) Ldmos器件及制造方法
CN103456784B (zh) 高压p型ldmos器件及制造方法
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
CN103872098A (zh) 功率半导体器件
CN209104155U (zh) 功率器件和电子设备
CN103681791B (zh) Nldmos器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130529