CN209104155U - 功率器件和电子设备 - Google Patents

Abstract

一种功率器件，包括：衬底；第一导电类型的外延层，设置于所述衬底之上，所述外延层包括元胞区和终端区；多个第二导电类型的第一体区，设置于所述外延层的元胞区中；多个第二导电类型的第二体区，设置于所述外延层的终端区中；其中，所述多个第二体区之间的多个间隔区为第二导电类型，所述多个第二导电类型的第二体区与多个第二导电类型的间隔区构成掺杂浓度分布可调整的整体耐压环。

Description

功率器件和电子设备

技术领域

本实用新型涉及半导体领域，具体地，涉及一种功率器件及其制造方法。

背景技术

功率半导体器件的元胞区(有源区)是由多个重复排列的元胞构成的，在耗尽的状态下，元胞区的电场在耐压层中分布是处处相等的，因此元胞区中不会发生因电场集中导致的击穿。但是在元胞区的边界处，器件通常会受到结曲率效应的影响而导致电场在结附近聚集，使器件极易发生击穿，所以需要特殊的终端结构来改善结曲率效应对器件耐压的影响。

目前，传统的高压功率器件中有许多的终端技术来改善器件终端的耐压：例如，场限环，场板技术、JTE(junction terminal extension)等。但是传统的终端结构依然存在高耐压和耐压稳定性问题。

实用新型内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的功率器件及其制造方法以及包括这种功率器件的电子设备。

根据本公开的一个方面，本公开提供了一种功率器件，包括：衬底；第一导电类型的外延层，设置于所述衬底之上，所述外延层包括元胞区和终端区；多个第二导电类型的第一体区，设置于所述外延层的元胞区中；多个第二导电类型的第二体区，设置于所述外延层的终端区中；其中，所述多个第二体区之间的多个间隔区为第二导电类型，所述多个第二导电类型的第二体区与多个第二导电类型的间隔区构成掺杂浓度分布可调整的整体耐压环。

其中，相邻的第二体区的注入窗口之间的间距小于所述第二体区的结深。

其中，相邻的第二体区的注入窗口之间的间距是相等的。

其中，相邻的第二体区的注入窗口之间的间距是变化的。

其中，所述第二体区的掺杂浓度高于所述间隔区的掺杂浓度。

其中，所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。

其中，所述第二体区的结深大于所述第一体区的结深。

其中，还包括形成在所述第一体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。

根据本公开的另一个方面，本公开提供了一种制造功率器件的方法，其中，包括：在衬底上外延生长外延层，所述外延层包括元胞区和终端区；在外延层上方进行离子注入以形成多个第二体区；对多个第二体区热推阱以形成整体耐压环；在外延层上生长场氧化层，然后进行掩模刻蚀以去除元胞区上方的场氧化层；进行离子注入和热推阱以形成多个第一体区。

其中，所述方法还包括：在外延层的元胞区上方生长栅氧化层，然后沉积和刻蚀多晶硅以形成多晶硅栅极；在所述第一体区内形成源区，将所述各个第一体区和源区用金属层连接，以形成源极；对所述衬底底部进行背面减薄和背面金属层制作，以形成漏极。

其中，在进行离子注入以形成多个第二体区时，将相邻的第二体区的注入窗口之间的间距设置为小于所述第二体区的结深。

根据本公开的另一个方面，本公开提供了一种电子设备，包括至少部分地由如上所述的方案中任意一项所述的功率器件形成的集成电路。

由此本公开的功率器件形成具有形成整体耐压环的多个第二体区和位于其间的多个间隔区的终端结构，采用多个体区注入的终端耐压结构，通过设置多个体区的注入窗口的注入剂量和间距，经过高温推阱和横向扩散可以实现浓度梯度交替的整体耐压环，在高压条件下提供多个表面电场峰值，从而提高耐压性以及耐压稳定性。例如，间距沿着横向耐压方向递增变化，则在整体耐压环中形成掺杂浓度递减的分布，从而提高了器件的耐压效果，改善了器件的耐压稳定性，此外，本公开还提供了一种制造具有多个保护环的功率器件的方法。该方法与目前主流功率器件工艺平台都兼容，无需增加额外的生产成本，易于实现。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是根据本公开的实施例的具有整体耐压环终端结构的功率器件的示意图；

图2至图8是制造根据本公开的实施例的具有整体耐压环终端结构的功率器件的各个阶段的横截面框图；

图9是制造根据本公开的实施例的具有整体耐压环终端结构的功率器件的流程图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开实施例的功率器件可以包括在衬底上形成的元胞区和终端区。元胞区作为器件的有源区包括栅极、第一体区、位于所述第一体区内的源区、以及漏区。终端区包括多个第二体区以及位于相邻的第二体区之间的间隔区。衬底为第一导电类型，例如N型。第一体区、第二体区和间隔区为第二导电类型，例如P型。其中，第一体区的掺杂浓度低于第一体区，间隔区的掺杂浓度低于第二体区。第二体区的结深大于第一体区的结深。各个第二体区的注入窗口之间的间距(即，间隔区的宽度)可以被设置为小于第二体区的结深。由此利用离子注入后的热推阱工艺(例如，热退火工艺)，使得在最终形成的器件结构中间隔区的导电类型与第二体区的导电类型相同(例如，二者都可以为第二导电类型)且掺杂浓度低于第二体区的掺杂浓度。

图1示出了根据本公开的实施例的具有整体耐压环终端结构的功率器件100的示意图。如图1所示，功率器件可以包括在衬底1上形成的外延层2，外延层可以被划分为元胞区3和终端区4，在元胞区3中形成多个第一体区5，在终端区中形成多个第二体区6。各个相邻的两个第二体区6之间分别形成间隔区7，间隔区7的宽度(即，相邻的两个体区之间的间距)小于第二体区6的结深。各个间隔区7的宽度可以是相同的，也可以是变化的，即，各个相邻的两个第二体区6之间的间距可以是等间距的，也可以是变间距的。衬底1和外延层2为第一导电类型。第一体区5、第二体区6和间隔区7均为第二导电类型，且掺杂浓度呈递减分布，即，第一体区5的掺杂浓度大于第二体区6的掺杂浓度，第二体区6的掺杂浓度大于间隔区7的掺杂浓度。由此，位于终端区4中的第二体区6和间隔区7形成具有缓变结的整体耐压环。

包含多个第二体区和间隔区的该整体耐压环结构相对于传统的单道耐压环结构提高了耐压效率。这是因为传统的单道耐压环结构的掺杂浓度沿着耐压方向是均匀分布，在承受高压时，耐压环全部耗尽，表面电场分布是仅在两头出现峰值，与外延层之间形成突变结，耐压的效率不高。包含多个第二体区和间隔区的该整体耐压环结构相对于传统的具有多个第二体区(即，相邻的第二体区之间间隔有外延层2的部分)的多道环结构，可以在保证耐压效率的前提下，节省芯片面积。这是因为传统的多道环结构，推阱之后仍然是多道环，而且是悬浮电位环，在承受高压时，它的耐压环是半耗尽状态，且每个电位环感应不同的电压，会在表面电场引入多个峰值。但由于在相邻的环(例如，第二体区)之间的间隔区需要是较宽的，因此需要大的芯片面积。

如图1所示，功率器件100还包括形成在第一体区中的重掺杂的源区8和体接触区9，源区8为第一导电类型，体接触区9为第二导电类型。体接触区9用作第一体区的重掺杂接触区。图1的功率器件还同时设有栅氧化层10，栅极多晶硅11和场氧化层12，栅氧化层10和栅极多晶硅11位于元胞区3中以形成功率器件的栅极结构，场氧化层12位于终端区4中并且覆盖多个第二体区6以及多个间隔区7。在元胞区中还设有绝缘层10和金属电极11。金属电极11与源区8和体接触区9相连以形成功率器件的源极结构。在衬底1中形成第一导电类型的漏区，然后对衬底底部进行背面减薄和背面金属层制作，以形成功率器件的漏极。

如图1所示，在终端区4中与元胞区相邻的位置处还设置有过渡区，所述过渡区包括具有与第一体区相同结深的第一部分和具有与第二体区相同结深的第二部分。

图2至图8是制造根据本公开的实施例的具有整体耐压环终端结构的功率器件的各个阶段的横截面框图。

如图2所示，提供衬底1，衬底1例如可以是硅衬底，在衬底1上外延生长形成外延层2，衬底1和外延层2二者都可以为第一导电类型，例如N型。

如图3所示，设置注入窗口，在外延层上方进行离子注入以形成多个第二体区6，然后进行热推阱(例如，热退火)使得注入的离子进行再分布。该离子注入为第二导电类型的离子注入，即使得第二体区6的导电类型为第二导电类型，例如P型。其中，注入窗口设置在终端区中。注入窗口之间的间距可以是等间距的。在另外的实施例中，注入窗口之间的间距也可以是变间距的，例如在横向耐压方向上是递增变化的。在进行热推阱之后，形成的第二体区6具有一定的结深，则在注入时可以预先将注入窗口之间的间距设置为小于第二体区的结深。并且调节注入剂量，以在完成热推阱之后，实现相邻的两个体区6之间的间隔区7的反型，即，间隔区7的导电类型由第一导电类型转变为第二导电类型，例如由N型转变为P型。

其中，多个注入窗口注入剂量可以是一致的，也可以是在横向耐压方向上变化的，例如是递减变化的。由此可以按需要调整最后形成的整体耐压环的掺杂浓度分布。在不考虑特定需求的情况下，多个注入窗口的注入剂量可以是一致的，以避免增加光刻版，节省工艺成本。当然，在特定需求下，可以调整多个注入窗口的注入剂量，使得各个注入窗口的注入剂量不一致，例如是递减变化的。

如图4所示，在外延层2上生长场氧化层10，然后进行掩模刻蚀以去除元胞区3上方的场氧化层10。由此露出外延层2的元胞区3的上表面。

如图5所示，在外延层2的元胞区3上方生长栅氧化层11，然后沉积多晶硅材料并进行掩模刻蚀，以保留多个间隔开的多晶硅结构12。多晶硅结构12用作功率器件的栅极。

如图6所示，进行离子注入和热推阱以形成第一体区5。可以形成间隔开的多个第一体区5，且各个第一体区5的位置分别对应于各个相邻的多晶硅结构12之间的开口位置。第二导电类型的离子穿透薄的栅氧化层11注入外延层2中，然后进行热推阱(例如，热退火)以形成对应的多个第一体区5，通过调剂注入剂量和注入能量，第一体区5的结深可以小于之前形成第二体区的结深。

此外，如图6所示，在终端区4中与元胞区3相邻的位置处，相邻的一个第一体区和一个第二体区连成一体以形成过渡区13，由此，过渡区13包括具有与第一体区相同结深的第一部分和具有与第二体区相同结深的第二部分。

如图7所示，刻蚀掉相邻的多晶硅结构之间的开口位置处的栅氧化层部分，然后在第一体区5中进行离子注入和热退火以形成源区8和体接触区9。源区8和体接触区9二者都是重掺杂的。其中，源区8是第一导电类型，例如N型，体接触区9是第二导电类型，例如P型。体接触区9用作第一体区5以及过渡区13的接触区。

如图8所示，用金属层14将体接触区9和源区8连接，构成晶体管源极；将衬底进行背面减薄和金属层15制作，构成晶体管漏极。金属层15覆盖整个衬底背面。由此可以形成具有整体耐压环的功率器件。

图9是制造根据本公开的实施例的具有整体耐压环终端结构的功率器件的流程图。其中，具体记载了以下步骤：

步骤S110：在衬底上外延生长外延层，所述外延层包括元胞区和终端区；

步骤S120：在外延层上方进行离子注入以形成多个第二体区；

步骤S130：对多个第二体区热推阱以形成整体耐压环；

步骤S140：在外延层上生长场氧化层，然后进行掩模刻蚀以去除元胞区上方的场氧化层；

步骤S150：在外延层的元胞区上方生长栅氧化层，然后沉积和刻蚀多晶硅以形成多晶硅栅极；

步骤S160：进行离子注入和热推阱以形成多个第一体区。

步骤S170：在所述第一体区内形成源区，将所述各个第一体区和源区用金属层连接，以形成源极；

步骤S180：对所述衬底底部进行背面减薄和背面金属层制作，以形成漏极。

在上述步骤中，可以针对其中的某些步骤做具体调整和设置。例如，在步骤S120中，进行第二体区离子注入时预先设计注入窗口的间距、注入剂量以及注入能量等因素，使得注入窗口的间距小于最终形成的第二体区的结深，进而在S130的热推阱过程中，使得相邻的第二体区之间的间隔区被反型，从而使得第二体区及其间隔区的导电类型变为相同，例如均为第二导电类型(例如，P型)。由此，在最终形成的功率器件中，位于终端区的第二体区及其间隔区由于具备相同的导电类型而形成整体耐压环。例如，在步骤S120和步骤S160的离子注入中，分别设计不同的离子注入剂量和注入能量，使得最终形成的第一体区内的掺杂浓度大于第二体区内的掺杂浓度。且在步骤S120的离子注入中，由于形成多个注入窗口以形成多个第二体区，因此，可以针对不同的注入窗口设计相同的注入剂量，使得多个第二体区的掺杂浓度相同。在另外的实施例中，也可以针对不同的注入窗口设计不同的注入剂量，例如，在横向耐压方向上递减的方式设计注入剂量，使得多个第二体区的掺杂浓度在横向耐压方向上递减。

由此，在根据本公开的实施例的的功率器件中，由于在终端区中形成由多个第二体区及其多个间隔区构成的整体耐压环，提高了耐压性以及耐压稳定性。由于根据本公开的实施例的功率器件中的用于形成整体耐压环的多个间隔区的宽度较小，因此根据本公开的实施例的功率器件在保证高耐压性能的前提下，减小了终端区的占用面积，进而减小了整个功率器件的占用面积，减小了工艺成本。同时，制造根据本公开的实施例的功率器件的方法与目前主流功率器件工艺平台都兼容，因此在工艺制造方面也不增加额外的工艺成本。

尽管已经描述了示例实施例，但是对于本领域技术人员来说显而易见的是，在不脱离本实用新型构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述示例实施例不是限制性的，而是说明性的。

Claims (9)

1.一种功率器件，包括：

衬底；

第一导电类型的外延层，设置于所述衬底之上，所述外延层包括元胞区和终端区；

多个第二导电类型的第一体区，设置于所述外延层的元胞区中；

多个第二导电类型的第二体区，设置于所述外延层的终端区中；

其中，所述多个第二体区之间的多个间隔区为第二导电类型，所述多个第二导电类型的第二体区与多个第二导电类型的间隔区构成掺杂浓度分布可调整的整体耐压环。

2.如权利要求1所述的功率器件，其中，相邻的第二体区的注入窗口之间的间距小于所述第二体区的结深。

3.如权利要求1所述的功率器件，其中，相邻的第二体区的注入窗口之间的间距是相等的。

4.如权利要求1所述的功率器件，其中，相邻的第二体区的注入窗口之间的间距是变化的。

5.如权利要求1所述的功率器件，其中，所述第二体区的掺杂浓度高于所述间隔区的掺杂浓度。

6.如权利要求1所述的功率器件，其中，所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。

7.如权利要求1所述的功率器件，其中，所述第二体区的结深大于所述第一体区的结深。

8.如权利要求1所述的功率器件，其中，还包括形成在所述第一体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。

9.一种电子设备，包括至少部分地由如权利要求1至8中任意一项所述的功率器件形成的集成电路。