CN102723353B - 高压功率ldmos器件及其制造方法 - Google Patents

Abstract

本发明实施例公开了一种高压功率LDMOS器件及其制造方法。所述高压功率LDMOS器件包括：基底；位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；位于所述渐变漂移区上的场氧化层。本发明所提供的高压功率LDMOS器件及其制造方法，具有工艺简单、成本较低的优点；且工艺过程容易控制，可使器件的击穿电压和导通电阻等关键参数保持较好的稳定性。

Description

高压功率LDMOS器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种高压功率LDMOS器件及其制造方法。

背景技术

LDMOS(横向双扩散金属氧化物半导体场效应管，Lateral Double-diffuseMOS)器件的制造主要是利用双扩散技术，在相同的有源区相继进行两次硼磷扩散，由两次硼磷扩散的横向结深之差来精确控制沟道的长度。LDMOS器件中，在源区和漏区之间有高阻层，称为漂移区(drift)。漂移区的存在提高了器件的击穿电压，并减小了源、漏两极之间的寄生电容，有利于改善频率特性。同时，漂移区在沟道和漏之间起缓冲作用，削弱了LDMOS器件的短沟道效应。

高压功率LDMOS器件常与低压功率器件(或电路)集成，实现高压功率集成电路(HVIC)的单片集成。传统的高压功率LDMOS器件通常采用Double-RESURF技术来形成，所述Double-RESURF技术为：在器件的漂移区中部表面内引入与漂移区导电类型相反的掺杂区，改善漂移区表面电场分布，提高击穿电压；同时提高漂移区的掺杂浓度，降低导通电阻。

参考图1，图1为现有技术中一种高压功率LDMOS器件的剖面结构示意图。所述LDMOS器件(以N型LDMOS器件为例进行说明，下同)包括：基底1；位于基底内的漂移区2和埋层区3；位于漂移区2内靠近顶部、与漂移区2掺杂类型相反的p-top层7；位于所述漂移区2上的场氧化层8；位于所述埋层区3上的有源阱区4；位于所述有源阱区4内的源区5；位于所述有源阱区4上的栅极6；位于所述漂移区2内的漏区9。

高压功率LDMOS器件在结构上一般具有如下两个特点：第一，漂移区(对应图1中2所示部分)的纵向深度较大，一般在10μm左右；第二，漂移区顶部具有p-top层(对应图1中7所示部分)，所述p-top层能帮助载流子在漂移区的耗尽，以实现较高的击穿电压和较低的导通电阻。

上述高压功率LDMOS器件，其漂移区的形成一般有两种实现方式：第一，采用扩散技术：在衬底上采用长时间(30～40h)的高温(1250℃左右)推阱来形成大约10μm深的漂移区；第二，采用外延技术：在衬底上采用大约10μm厚的低浓度外延层来形成高压功率LDMOS器件的漂移区。

这两种形成漂移区的方式各有缺点：前者除对制造设备要求较高外，还需要花费大量的时间，给大批量生产带来困难，工艺复杂，成本高。后者由于外延层厚度大，浓度低，因此可产生两方面的问题：第一，厚的外延层会产生图形畸变，给后续工艺的光刻对位造成困难，一般外延后需要增加新的对位标记，使得工艺过程变得复杂；第二，低浓度的外延控制难度大，造成高压功率LDMOS器件的击穿电压和导通电阻等关键参数随外延层浓度的波动而波动。

高压功率LDMOS器件，在形成漂移区后，一般采用离子注入工艺在所述漂移区顶部形成p-top层。由于离子注入在场氧化层形成之前进行，因此，所述p-top层位于场氧化层之下，后续形成场氧化层的过程中将伴随着吸硼排磷效应的产生，且厚的场氧化层使得该吸硼排磷效应更加严重，从而导致p-top层浓度的波动。所述p-top层浓度的波动将直接影响p-top层中载流子和漂移区中载流子的电荷平衡，进而影响高压功率LDMOS器件击穿电压和导通电阻等关键参数的稳定性。

由上可知，通过现有工艺来形成高压功率LDMOS器件，具有工艺复杂，成本较高，且工艺过程难以控制，器件的击穿电压和导通电阻等关键参数不稳定的缺点。

发明内容

有鉴于此，本发明提供一种高压功率LDMOS器件及其制造方法，该方法具有工艺简单，成本较低，且工艺过程容易控制，器件的击穿电压和导通电阻等关键参数较稳定的优点。

为实现上述目的，本发明提供如下技术方案：

一种高压功率LDMOS器件，该高压功率LDMOS器件包括：

基底；

位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；

位于所述渐变漂移区上的场氧化层。

优选的，上述高压功率LDMOS器件中，所述漏端阱区的长度与渐变漂移区的长度之比为：1∶4～3∶4。

优选的，上述高压功率LDMOS器件中，所述基底包括本体层和外延层；所述源端阱区位于所述外延层内；所述漏端阱区包括本体区和外延区，所述本体区位于本体层内，所述外延区位于外延层内。

优选的，上述高压功率LDMOS器件中，所述漏端阱区为N型漏端阱区。

本发明还提供了一种高压功率LDMOS器件制造方法，该方法包括：

提供基底，所述基底包括本体层；

在所述基底内形成渐变漂移区，所述渐变漂移区包括相连通的漏端阱区和源端阱区，且所述漏端阱区的深度大于源端阱区的深度；

在所述渐变漂移区上形成场氧化层。

优选的，上述高压功率LDMOS器件制造方法中，在所述基底内形成渐变漂移区，具体包括：

在基底的本体层内形成靠近漏端的深阱区；

在所述本体层上形成外延层，同时所述深阱区在外延层内形成反扩散部分；

在所述外延层内形成位于源端与漏端之间的浅阱区，所述浅阱区覆盖所述深阱区；

所述浅阱区与外延层内深阱区的反扩散部分相连形成渐变漂移区。

优选的，上述高压功率LDMOS器件制造方法中，在所述本体层内形成深阱区采用离子注入方式，在所述外延层内形成浅阱区采用离子注入方式。

优选的，上述高压功率LDMOS器件制造方法中，在所述本体层内形成深阱区采用离子注入方式，具体包括：

在所述本体层上形成具有深阱区图案的光刻胶层；

以所述具有深阱区图案的光刻胶层为掩膜向所述本体层内注入离子；

对所述注入的离子进行推阱，形成深阱区。

优选的，上述高压功率LDMOS器件制造方法中，对所述注入的离子进行推阱，具体为：使所述注入的离子在1100℃下扩散5h。

优选的，上述高压功率LDMOS器件制造方法中，所述浅阱区内的掺杂剂量大于所述深阱区内的掺杂剂量；且所述深阱区内的掺杂剂量为5×10¹¹cm^-2～2×10¹²cm^-2，所述浅阱区内的掺杂剂量为8×10¹¹cm^-2～3×10¹²cm^-2。

从上述技术方案可以看出，本发明所提供的高压功率LDMOS器件包括：基底、位于基底内的渐变漂移区及位于渐变漂移区上的场氧化层。由于所述渐变漂移区包括相连通的源端阱区和漏端阱区，且源端阱区的深度小于漏端阱区的深度，因此，所述渐变漂移区易于在源端阱区形成耗尽层，进而可实现漏端耐高压的目的。本发明所提供的高压功率LDMOS器件的制造方法，由于渐变漂移区中的源端阱区和漏端阱区的形成过程与普通CMOS工艺过程相类似，因此，该工艺过程可与CMOS工艺兼容，加之在所述渐变漂移区上没有形成p-top层，故整个工艺过程简单、成本较低。

除此之外，本发明所提供的高压功率LDMOS器件，由于所述渐变漂移区包括了深度不相同的源端阱区和漏端阱区，此种结构可使渐变漂移区的掺杂剂量提高，因此，由该结构来实现高压功率LDMOS器件具备高击穿电压的同时，也可降低器件的导通电阻，使工艺过程容易控制；且本发明所提供的高压功率LDMOS器件，在所述渐变漂移区上没有形成p-top层，因此，不会由于p-top层浓度的波动而对器件的击穿电压和导通电阻等关键参数造成影响，易于使击穿电压和导通电阻等参数保持良好的稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种高压功率LDMOS器件的剖面结构示意图；

图2为本发明实施例所提供的一种高压功率LDMOS器件的剖面结构示意图；

图3为本发明实施例所提供的另一种高压功率LDMOS器件的剖面结构示意图；

图4为本发明实施例所提供的一种高压功率LDMOS器件的制造方法流程示意图；

图5～图13为本发明实施例所提供的高压功率LDMOS器件制造过程中的剖面结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参考图2，图2为本发明实施例所提供的一种高压功率LDMOS器件的剖面结构示意图。所述高压功率LDMOS器件包括：基底100；位于基底100内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区202和源端阱区201，所述漏端阱区202和源端阱区201相连通，且所述漏端阱区202的深度大于源端阱区201的深度；位于所述渐变漂移区上的场氧化层108。

除此之外，所述高压功率LDMOS器件还包括：位于基底100内的埋层区103；位于埋层区103上的有源阱区105，所述有源阱区105与源端阱区201相邻；位于有源阱区105内的源区113；位于有源阱区105上的栅极109；位于漏端阱区202内的漏区114。

本发明实施例所提供的高压功率LDMOS器件，所述渐变漂移区包括漏端阱区202和源端阱区201，顾名思义，漏端阱区202为靠近LDMOS器件漏区114的阱区，源端阱区201为靠近LDMOS器件源区113的阱区。由于漏端阱区202的深度大于源端阱区201的深度，故本发明将由深度不相同的漏端阱区202和源端阱区201所形成的漂移区称为“渐变漂移区”。又由于所述漏端阱区202和源端阱区201相连通，故所述渐变漂移区的长度等于漏端阱区202与源端阱区201的长度之和。在所述渐变漂移区中，所述漏端阱区202的长度与渐变漂移区的长度之比为：1∶4～3∶4。

本发明所提供的高压功率LDMOS器件，其渐变漂移区的形成过程为：首先在基底内(基底的本体层内)通过离子注入方式形成深阱区，所述深阱区的位置靠近后续将要形成的漏区；接着在所述本体层上形成外延层，该外延层形成的同时伴随着深阱区的反扩散，即所述深阱区中掺入的离子会扩散到所述外延层中；随后采用离子注入方式在所述外延层内形成与深阱区掺杂类型相同的浅阱区，所述浅阱区位于后续形成的源区和漏区之间，且所述浅阱区的横向长度大于所述深阱区的横向长度，所述浅阱区覆盖所述深阱区，所述浅阱区的一个纵向端面(靠近漏区的端面)和深阱区的一个纵向端面重合。在所述外延层内形成浅阱区时，所述浅阱区与外延层中深阱区的反扩散部分相连通，至此，所述渐变漂移区形成。在所述渐变漂移区中，深阱区以及位于深阱区竖直方向上的浅阱区统称为漏端阱区，浅阱区中除去覆盖深阱区部分的区域称为源端阱区。

由上可知，本发明所提供的高压功率LDMOS器件，其渐变漂移区包括了深度不相同的源端阱区和漏端阱区，且漏端阱区的深度大于源端阱区的深度，这就使得载流子相对于漏端阱区易于在所述源端阱区内耗尽，使得漏端阱区可以承受较高的电压。且渐变漂移区的掺杂剂量可以适当提高，进而在保证所述高压功率LDMOS器件具有高击穿电压性能的同时，还可以具有较小的导通电阻，解决了常见的高击穿电压和低导通电阻之间的矛盾。

所述渐变漂移区的形成过程，与普通CMOS工艺过程相类似，因此，本发明所提供的高压功率LDMOS器件，可与普通CMOS工艺兼容，整个工艺过程简单，工艺过程容易控制，成本较低。且本发明所提供的高压功率LDMOS器件，相对现有技术来说省去了p-top层，这一方面使工艺过程简单，另一方面不会由于p-top层浓度的波动而对器件的击穿电压和导通电阻等关键参数造成影响，使器件的击穿电压和导通电阻等参数能够保持良好的稳定性。

下面结合图3更为详细地描述本发明所提供的高压功率LDMOS器件。

参考图3，图中所示高压功率LDMOS器件包括：基底100，所述基底100包括本体层和外延层；位于基底100内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的源端阱区201和漏端阱区202，所述源端阱区201和漏端阱区202相连通，且所述漏端阱区202的深度大于源端阱区201的深度；位于所述渐变漂移区上的场氧化层108。所述源端阱区201位于外延层内，所述漏端阱区202包括本体区和外延区，所述本体区位于本体层内，所述外延区位于外延层内。

所述高压功率LDMOS器件还包括：位于本体层内的埋层区103，所述埋层区103的掺杂类型与渐变漂移区的掺杂类型相反。埋层区103之上设置有有源阱区105，所述有源阱区105与源端阱区201相邻；所述有源阱区105内形成有体接触区112和源区113，所述有源阱区105上形成有栅极109。栅极109从有源阱区105上延长到场氧化层108之上，覆盖场氧化层108的部分栅极109称为源端栅场板，该源端栅场板的存在利于载流子在源端阱区201的耗尽，从而利于器件承受高的击穿电压。在形成栅极109的同时，在靠近漏区部位，在场氧化层108上也形成了漏端栅场板110，所述漏端栅场板110的存在利于提高高压功率LDMOS器件的高压动态I-V特性。

在该高压功率LDMOS器件中，可通过离子注入工艺在所述漏端阱区202内形成低压阱区107，所述低压阱区107的形成也利于提高高压功率LDMOS器件的高压动态I-V特性。所述低压阱区107内形成有漏区114。

所述漏区114和漏端栅场板110分别通过接触孔内的金属117和118与漏端第一金属层120相连，漏端第一金属层120又通过通孔内的钨塞124和125与漏端第二金属层128相连。同理，所述体接触区112和源区113分别通过接触孔内的金属115和116与源端第一金属层119相连，源端第一金属层119又通过通孔内的钨塞122和123与源端第二金属层126相连。各金属层之间、各通孔内的钨塞之间以及金属层与通孔内的钨塞之间均通过金属间介质层127相隔离，源端第一金属层119、漏端第一金属层120与栅极109、漏端栅场板110等之间通过层间介质121相隔离。

各金属层延长到场氧化层108竖直方向上的部分形成金属场板(包括漏端金属场板和源端金属场板)，所述金属场板的存在也利于载流子在渐变漂移区内的耗尽，进而为器件的高击穿电压做贡献。

需要说明的是，本发明所提供的高压功率LDMOS器件，其渐变漂移区包括了深度不相同的漏端阱区202和源端阱区201，且渐变漂移区上没有p-top层，这也使得各场板(包括栅场板和金属场板)在对载流子耗尽方面所做的贡献，较现有技术来说，有了很大的提高。

实施例二

以上详细描述了本发明所提供的高压功率LDMOS器件，下面介绍高压功率LDMOS器件的制造方法。

参考图4，图4为本发明所提供的高压功率LDMOS器件的制造方法流程示意图。该方法具体包括：

步骤S1：提供基底，所述基底包括本体层。

本步骤中所提供的基底包括本体层(也可称衬底)，后续需要在所述本体层上形成外延层，所述本体层和外延层统称为基底。后续步骤中将涉及到“基底内”和“基底上”等相关概念，所述“基底内”是指由基底表面向下延伸的一定深度的区域，该区域属于基底的一部分；所述“基底上”是指由基底表面向上的区域，该区域不属于基底本身，其它描述所表示的意思也可以此类推。

步骤S2：在所述基底内形成渐变漂移区，所述渐变漂移区包括相连通的漏端阱区和源端阱区，且所述漏端阱区的深度大于源端阱区的深度。

该步骤又可包括如下几个步骤：

步骤S21：在基底的本体层内形成靠近漏端的深阱区。

具体实施过程中，通过离子注入工艺在所述基底的本体层内形成深阱区，该深阱区的位置靠近后续将要形成的漏区。通过离子注入工艺形成深阱区的过程与一般CMOS工艺中的离子注入工艺相类似，离子注入之后可使其在1100℃下扩散5h，完成推阱过程。

步骤S22：在所述本体层上形成外延层，同时所述深阱区在外延层内形成反扩散部分。

在具有深阱区的本体层上生长外延层，该外延层的形成过程中，将伴随深阱区中离子的反扩散过程，即：外延层生长过程中，所述深阱区内的离子会扩散到所述外延层中。

相比现有技术中用来形成较深(约10μm)漂移区的外延层来说，本实施例中所形成的外延层较薄，一般在3～6μm之间。较薄的外延层使得后续工艺过程中不会出现对位标记看不清的问题，从而不用在外延后重新形成新的对位标记，可节省工艺步骤，使工艺过程简单化。

步骤S23：在所述外延层内形成位于源端与漏端之间的浅阱区，所述浅阱区覆盖所述深阱区。

通过离子注入工艺在所述外延层内形成浅阱区，所述浅阱区位于后续形成的源区与漏区之间。所述浅阱区的掺杂类型与深阱区相同，且所述浅阱区的横向长度大于所述深阱区的横向长度，所述浅阱区覆盖深阱区，且所述浅阱区靠近漏区的端面与深阱区靠近漏区的端面重合。

步骤S24：所述浅阱区与外延层内深阱区的反扩散部分相连形成渐变漂移区。

外延层内的浅阱区与外延层内深阱区的反扩散部分相连就构成了渐变漂移区。在所述渐变漂移区中，将靠近漏端部分的区域(包括深阱区及位于深阱区竖直方向上的浅阱区)称为漏端阱区，将靠近源端部分的区域(浅阱区中除去位于深阱区竖直方向上的部分区域)称为源端阱区。

所述渐变漂移区的横向长度即为浅阱区的横向长度，所述渐变漂移区中漏端阱区的深度大于源端阱区的深度，这种结构的渐变漂移区，使得载流子首先在源端阱区内耗尽，从而利于漏端承受较高的击穿电压。且这种结构的渐变漂移区，能够在制作过程中适当提高掺入离子的剂量，从而降低器件的导通电阻，具体实施过程中，可使器件的比导通电阻降至18～35ohm·mm²。

步骤S3：在所述渐变漂移区上形成场氧化层。

采用硅局部氧化(Local Oxidation of Silicon，LOCOS)工艺在所述渐变漂移区上形成场氧化层，所述场氧化层的作用是隔离有源器件。

由以上描述可知，本发明所提供的高压功率LDMOS器件制造方法，首先在基底的本体层内形成深阱区，接着生长外延层，然后在所述外延层内形成浅阱区，所述浅阱区和深阱区相连通就形成了渐变漂移区，所述渐变漂移区中包括了靠近漏区的漏端阱区和靠近源区的源端阱区，且所述漏端阱区的深度大于源端阱区的深度，这种结构的漂移区内虽然没有p-top层，但同样可使器件实现耐高压的目的；且这种结构的漂移区可以适当提高掺杂剂量，进而减小器件的导通电阻。

所述渐变漂移区的形成过程与普通CMOS工艺中的离子注入工艺相类似，故所述高压功率LDMOS器件的制造过程可与普通CMOS工艺兼容，加之该渐变漂移区内没有形成p-top层，因此，整个工艺过程简单，工艺过程容易控制，成本较低；且器件设计没有p-top层，可避免p-top层浓度的波动对器件的击穿电压和导通电阻等参数造成影响，保持器件击穿电压和导通电阻等参数的稳定性。而且，本发明所提供的高压功率LDMOS器件制造方法，在形成渐变漂移区的过程中，所形成的外延层较薄，从而在后续工艺过程中不会出现对位标记看不清的问题，不用重新做对位标记，使工艺过程简单。

下面结合附图详细描述本发明所提供的高压功率LDMOS器件制造方法。

提供基底，所述基底包括本体层。本实施例中所述本体层为P型硅衬底。

在基底的本体层内形成深阱区及埋层区。

参考图5，首先在所述本体层101内采用离子注入工艺形成深阱区102，所述深阱区102的位置靠近后续将要形成的漏区，本实施例中所形成的深阱区102为N型掺杂深阱区102；接着在所述本体层101内采用离子注入工艺形成埋层区103，所述埋层区103的位置位于后续将要形成的有源阱区的下方，且所述埋层区103与深阱区102之间有一定的距离，本实施例中所述埋层区103为P型掺杂埋层区103。

采用离子注入工艺在所述本体层101内形成深阱区102，具体过程为：首先在所述本体层101上旋涂光刻胶层，借助具有深阱区图案的掩膜版对所述光刻胶层进行曝光，之后显影，进而在所述本体层101上形成具有深阱区图案的光刻胶层；然后以所述具有深阱区图案的光刻胶层为掩膜向所述本体层101内注入N型离子(如磷、砷等五价离子)。本实施例中在形成深阱区102时所注入的N型离子的剂量为5×10¹¹cm^-2～2×10¹²cm^-2。

埋层区103的形成过程与深阱区102相类似，在此不再赘述。

在埋层区103的离子注入完成后，通过高温推阱工艺实现掺杂离子在深阱区102及埋层区103内的扩散，高温推阱的温度约为1100℃左右，时间约为5h左右。使掺杂离子在1100℃下进行推阱，此工艺过程在CMOS工艺中极易实现，相比现有技术中需要在1250℃下来形成漂移区的工艺，本步骤中形成深阱区102及埋层区103的工艺过程比较简单。

参考图6，通过外延生长技术在所述P型硅衬底101上生长低浓度的P型硅外延层104，本实施例中所形成的外延层104的厚度约为3～6μm。在外延层104的形成过程中，深阱区102及埋层区103中的掺杂离子会发生反扩散现象，即所述掺杂离子会向外延层104内扩散，从而使得所述深阱区102及埋层区103延伸至外延层104内。

在所述外延层内形成浅阱区、低压阱区及有源阱区。

参考图7，首先采用离子注入工艺在所述外延层内形成与深阱区102掺杂类型相同的浅阱区106，所述浅阱区106位于后续形成的源区和漏区之间，所述浅阱区106的深度与外延层的深度大约相同，约为3～6μm。本实施例中在形成浅阱区106时所注入的N型离子的剂量为8×10¹¹cm^-2～3×10¹²cm^-2，一般情况下，在形成浅阱区106时所注入的离子的剂量要大于形成深阱区102时所注入的离子剂量。

所述浅阱区106覆盖所述深阱区102，浅阱区106与深阱区102在外延层中的反扩散部分相连通，进而形成渐变漂移区。在所述渐变漂移区中，靠近漏区的部分(包括深阱区102及位于深阱区102竖直方向上的部分浅阱区)称为漏端阱区(可参见图3中202所示部分)，靠近源区的部分(浅阱区106中除去位于深阱区102竖直方向上的部分区域)称为源端阱区(可参见图3中201所示部分)。本实施例中所述漏端阱区的深度为6～12μm，且所述漏端阱区的横向长度与渐变漂移区的横向长度之比为：1∶4～3∶4。

浅阱区106形成之后，采用离子注入工艺在所述浅阱区106内靠近漏区的位置形成低压阱区107，所述低压阱区107的掺杂类型与浅阱区106相同。该低压阱区107的形成有利于提高高压功率LDMOS器件的高压动态I-V特性。

低压阱区107形成之后，采用离子注入工艺在所述外延层内形成有源阱区105，所述有源阱区105位于埋层区103的上方，本实施例中所述有源阱区105为P型阱区。所述有源阱区105与浅阱区106相连接，从而使得所述外延层内均为掺杂离子的区域。

在有源阱区105的离子注入完成后，通过高温推阱工艺实现掺杂离子在浅阱区106、低压阱区107及有源阱区105内的扩散，高温推阱的温度约为1100℃左右，时间约为5h左右。

参考图8，采用LOCOS工艺在所述浅阱区106上形成场氧化层108，所述场氧化层的作用是隔离有源器件。

参考图9，首先在所述外延层上形成栅介质层，接着在所述栅介质层上形成栅极材料，然后通过光刻、刻蚀工艺在所述有源阱区105上形成栅极109，并在所述场氧化层108上形成靠近漏区的漏端栅场板110。所述栅极109中延长至场氧化层108上的部分称为源端栅场板。源端栅场板和漏端栅场板110的形成有利于使得载流子在渐变漂移区中的耗尽，从而利于提高器件的击穿电压。

本实施例中所述栅介质层为二氧化硅，所述栅极材料为多晶硅。

参考图10，通过离子注入工艺在所述低压阱区107内形成重掺杂的N型漏区114，同样，通过离子注入工艺在所述有源阱区105内形成重掺杂的N型源区113，通过离子注入工艺在所述有源阱区105内形成重掺杂的P型体接触区112。

参考图11，在形成源区及漏区后，在所述基底表面形成层间介质121，本实施例中所述层间介质121为二氧化硅。

参考图12，通过光刻、刻蚀工艺在所述层间介质121内形成接触孔115、116、117和118，这四个接触孔分别和体接触区112、源区113、漏端栅场板110和漏区114相连。

参考图13，在所述层间介质121上形成第一金属层，之后通过光刻、刻蚀工艺在所述层间介质121上形成源端第一金属层119和漏端第一金属层120。所述第一金属层形成的同时，接触孔115、116、117和118内也会填充有金属，进而可使体接触区112和源区113分别通过接触孔115和116内的金属与源端第一金属层119相连，可使漏端栅场板110和漏区114分别通过接触孔117和118内的金属与漏端第一金属层120相连。

所述源端第一金属层119延伸至场氧化层108之上的部分为源端第一金属层场板，所述漏端第一金属层120延伸至场氧化层108之上的部分为漏端第一金属层场板，这两个场板的存在有利于载流子在渐变漂移区中的耗尽，从而利于提高器件的击穿电压。

参考图3，在所述第一金属层上形成金属间介质层127，然后通过光刻、刻蚀工艺在所述金属间介质层127内形成通孔，并在各通孔内填充钨塞，填充了钨塞的通孔分别有122、123、124和125。在金属间介质层127上形成第二金属层，之后通过光刻、刻蚀工艺在所述金属间介质层127上形成源端第二金属层126和漏端第二金属层128。源端第一金属层119可通过通孔122及123内的钨塞与源端第二金属层126相连，同样，漏端第一金属层120可通过通孔124及125内的钨塞与漏端第二金属层128相连。所述漏端第二金属层128延伸至场氧化层108之上的部分为漏端第二金属层场板，该场板的存在同样利于提高器件的击穿电压。

上述实施例详细描述了高压功率LDMOS器件的制造过程。具体实施过程中，可以根据需要设计制造出能承受200V～1600V之间的不同击穿电压的高压功率LDMOS器件。

本发明所提供的高压功率LDMOS器件制造方法，所述渐变漂移区的形成过程与普通CMOS工艺过程相类似，故该制造方法可与普通CMOS工艺结合，加之该制造过程中不用形成p-top层及厚的外延层，也不用在约1250℃的高温下进行长时间(约30～40h)的扩散来形成漂移区，因此，工艺过程简单，成本较低。且此种结构的渐变漂移区可适当提高掺杂剂量，易于控制器件的低导通电阻；又由于消除了p-top层，故不会因p-top层浓度的波动而对器件的击穿电压和导通电阻等参数造成影响，可使器件的击穿电压和导通电阻等参数保持较好的稳定性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种高压功率LDMOS器件，其特征在于，包括：

基底；

位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；

所述基底包括本体层和外延层；所述源端阱区位于所述外延层内；所述漏端阱区包括本体区和外延区，所述本体区位于本体层内，所述外延区位于外延层内；

位于所述渐变漂移区上的场氧化层；

其中，所述漏端阱区包括深阱区及位于所述深阱区竖直方向上的浅阱区，所述源端阱区包括所述浅阱区中除去位于所述深阱区竖直方向上的部分区域。

2.根据权利要求1所述的高压功率LDMOS器件，其特征在于，所述漏端阱区的长度与渐变漂移区的长度之比为：1:4～3:4。

3.根据权利要求1所述的高压功率LDMOS器件，其特征在于，所述漏端阱区为N型漏端阱区。

4.一种高压功率LDMOS器件制造方法，其特征在于，包括：

提供基底，所述基底包括本体层；

在所述基底内形成渐变漂移区，所述渐变漂移区包括相连通的漏端阱区和源端阱区，且所述漏端阱区的深度大于源端阱区的深度；

在所述基底内形成渐变漂移区，具体包括：

在基底的本体层内形成靠近漏端的深阱区；

在所述本体层上形成外延层，同时所述深阱区在外延层内形成反扩散部分；

在所述外延层内形成位于源端与漏端之间的浅阱区，所述浅阱区覆盖所述深阱区；

所述浅阱区与外延层内深阱区的反扩散部分相连形成渐变漂移区；

在所述渐变漂移区上形成场氧化层；

其中，所述漏端阱区包括深阱区及位于所述深阱区竖直方向上的浅阱区，所述源端阱区包括所述浅阱区中除去位于所述深阱区竖直方向上的部分区域。

5.根据权利要求4所述的方法，其特征在于，在所述本体层内形成深阱区采用离子注入方式，在所述外延层内形成浅阱区采用离子注入方式。

6.根据权利要求5所述的方法，其特征在于，在所述本体层内形成深阱区采用离子注入方式，具体包括：

在所述本体层上形成具有深阱区图案的光刻胶层；

以所述具有深阱区图案的光刻胶层为掩膜向所述本体层内注入离子；

对所述注入的离子进行推阱，形成深阱区。

7.根据权利要求6所述的方法，其特征在于，对所述注入的离子进行推阱，具体为：使所述注入的离子在1100℃下扩散5h。

8.根据权利要求4～7任一项所述的方法，其特征在于，所述浅阱区内的掺杂剂量大于所述深阱区内的掺杂剂量；且所述深阱区内的掺杂剂量为5×10¹¹cm^-2～2×10¹²cm^-2，所述浅阱区内的掺杂剂量为8×10¹¹cm^-2～3×10¹²cm^-2。