CN105762192B - 横向高压半导体器件 - Google Patents
横向高压半导体器件 Download PDFInfo
- Publication number
- CN105762192B CN105762192B CN201410804861.5A CN201410804861A CN105762192B CN 105762192 B CN105762192 B CN 105762192B CN 201410804861 A CN201410804861 A CN 201410804861A CN 105762192 B CN105762192 B CN 105762192B
- Authority
- CN
- China
- Prior art keywords
- doped region
- conductor device
- voltage
- conduction type
- voltage semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种横向高压半导体器件,包括:第一导电类型的衬底;第二导电类型的第一掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的高压端一侧,第一导电类型的第二掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的低压端一侧,所述第二掺杂区与所述第一掺杂区相邻;第二导电类型的第三掺杂区,形成在所述第一掺杂区之下,自所述横向高压半导体器件的高压端一侧向所述横向高压半导体器件的低压端一侧延伸,至少一个第一导电类型的第四掺杂区,形成在所述第三掺杂区内靠近所述高压端一侧。本发明的横向高压半导体器件缓解了击穿电压和导通电阻两者之间的矛盾。
Description
技术领域
本发明涉及一种集成电路技术,特别是涉及横向高压半导体器件。
背景技术
横向高压半导体器件是功率集成电路中常用的器件,具体包括横向双扩散金属氧化物晶体管、横向绝缘栅双极型晶体管、横向隔离节等。其中,击穿电压和导通电阻是衡量横向高压半导体器件指标的重要参数,对同一器件而言,击穿电压越大越好,导通电阻越小越好。
图1为现有技术中横向双扩散金属氧化物晶体管的剖面结构示意图,横向高压半导体器件主要包括:多晶硅场板101、源端102、体区103、漏端104、N型漂移区105以及P型衬底106。当漏端104承受高电位时,N型漂移区105和P型衬底106之间组成的纵向PN节以及N型漂移区105和体区103组成的横向PN节均反向偏置,空间电荷区展宽,分担漏端104和源端102之间的电位差。空间电荷区内的电场强度越大,其分担的电压越高;空间电荷区的宽度越大,其分担的电压越高;当空间电荷区之中任意一点的电场强度超过临界电场时,就会发生击穿。
如图1所示,为提高横向双扩散金属氧化物晶体管的击穿电压,需降低N型漂移区105的掺杂浓度,这无疑会增加N型漂移区105的电阻率,导致横向双扩散金属氧化物晶体管的导通电阻也增大,可见,击穿电压和导通电阻两者之间是互相矛盾的。
发明内容
本发明的目的是提供一种横向高压半导体器件,用以解决现有技术中提高横向高压半导体器件的击穿电压时,导通电阻也增大的问题。
为实现上述目的,本发明提供了一种横向高压半导体器件,包括:
第一导电类型的衬底;第二导电类型的第一掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的高压端一侧;第一导电类型的第二掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的低压端一侧,所述第二掺杂区与所述第一掺杂区相邻;第二导电类型的第三掺杂区,形成在所述第一掺杂区之下,自所述横向高压半导体器件的高压端一侧向所述横向高压半导体器件的低压端一侧延伸;至少一个第一导电类型的第四掺杂区,形成在所述第三掺杂区内靠近所述高压端一侧。
如上所述的横向高压半导体器件,优选地,若所述第四掺杂区为多个,则多个所述第四掺杂区为均匀分布。
如上所述的横向高压半导体器件,优选地,所述第三掺杂区自所述高压端一侧延伸至所述第一掺杂区宽度的1/3-2/3处。
如上所述的横向高压半导体器件,优选地,还包括:至少一个第一导电类型的第五掺杂区形成在所述第一掺杂区的下方,所述第五掺杂区与所述第一掺杂区部分重叠且与所述第三掺杂区不重叠。
如上所述的横向高压半导体器件,优选地,若所述第五掺杂区为多个,则多个所述第五掺杂区的分布密度从所述低压端一侧至所述高压端一侧逐渐减小。
如上所述的横向高压半导体器件,优选地,还包括:至少一个第一导电类型的第六掺杂区形成在所述第三掺杂区内靠近所述低压端一侧。
如上所述的横向高压半导体器件,优选地,若所述第六掺杂区为多个,则多个所述第六掺杂区的分布密度从所述低压端一侧至所述高压端一侧逐渐减小。
如上所述的横向高压半导体器件,优选地,所述第四掺杂区为岛状,宽度为0.5微米至5微米,长度为0.5微米至5微米,各所述第四掺杂区之间的间隔为0.5微米至5微米。
如上所述的横向高压半导体器件,优选地,若所述第一导电类型为P型,则所述第二导电类型为N型,若所述第一导电类型为N型,则所述第二导电类型为P型。
如上所述的横向高压半导体器件,优选地,若所述第一导电类型为P型,则所述横向高压半导体器件的高压端承受正高电位,若所述第二导电类型为P型,则所述横向高压半导体器件的高压端承受负高电位。
如上所述的横向高压半导体器件,优选地,还包括:场氧化层,形成在所述第一掺杂区上;栅氧化层,形成在所述第二掺杂区上及所述未形成场氧化层的第一掺杂区上;多晶硅场板,形成在所述横向高压半导体器件的低压端一侧的栅氧化层上并延伸至所述场氧化层上。
由以上技术方案可知,本发明通过在第二导电类型的第三掺杂区高压端一侧形成至少一个第一导电类型的第四掺杂区,相当于降低了第三掺杂区中第二导电类型的掺杂浓度,使得自横向高压半导体器件的高压端至衬底在垂直方向上第二导电类型的掺杂浓度是递减的,形成了自横向高压半导体器件的高压端至衬底在垂直方向上均匀分布的电场,提高了横向高压半导体器件的击穿电压,却又避免了通过降低漂移区掺杂浓度的方式来提高横向高压半导体器件的击穿电压,缓解了横向高压半导体器件的击穿电压和导通电阻两者之间的矛盾。
附图说明
图1为现有技术中横向双扩散金属氧化物晶体管的剖面结构示意图;
图2为本发明一实施例的横向高压半导体器件的剖面结构示意图;
图3为本发明图2中的横向高压半导体器件剖面结构示意图的A-A向剖面结构示意图;
图4为本发明另一个实施例的横向高压半导体器件的剖面结构示意图;
图5为本发明又一个实施例的横向高压半导体器件的剖面结构示意图;
图6为本发明图5中的横向高压半导体器件剖面结构示意图的A-A向剖面结构示意图;
图7为本发明再一个实施例的横向高压半导体器件的剖面结构示意图。
具体实施方式
实施例一
如图2所示,为本实施例的横向高压半导体器件的剖面示意图。本实施例提供一种横向高压半导体器件,该横向高压半导体器件包括:第一导电类型的衬底201、第二导电类型的第一掺杂区202、第一导电类型的第二掺杂区203、第二导电类型的第三掺杂区204以及至少一个第一导电类型的第四掺杂区205。
其中,第二导电类型的第一掺杂区202形成在衬底201内靠近横向高压半导体器件的高压端一侧;第一导电类型的第二掺杂区203形成在衬底201内靠近横向高压半导体器件的低压端一侧,第二掺杂区203与第一掺杂区202相邻;第二导电类型的第三掺杂区204形成在第一掺杂区202之下,自横向高压半导体器件的高压端一侧向横向高压半导体器件的低压端一侧延伸;至少一个第一导电类型的第四掺杂区205形成在第三掺杂区204内靠近高压端一侧。具体的,该第一导电类型的第四掺杂区205可以为一个,也可以为多个。
如图2所示,本实施例的横向高压半导体器件的高压端和低压端指的是横向高压半导体器件上的预设区域,分别为横向高压半导体器件的两端:低压端2091和高压端2092,在使用该横向高压半导体器件时,会在高压端施加高电压,在低压端施加低电压。
本实施例中的第一导电类型和第二导电类型是相反的导电类型。具体地,若第一导电类型为P型,则第二导电类型为N型,或者若第一导电类型为N型,则第二导电类型为P型。本实施例中,第四掺杂区205与第三掺杂区204的导电类型相反,相当于降低了第三掺杂区204中第二导电类型的离子掺杂浓度。
并且,在本实施例中,当第一导电类型为P型,第二导电类型为N型时,则横向高压半导体器件的高压端2092承受正的高电位,或者当第一导电类型为N型,第二导电类型为P型时,则横向高压半导体器件的高压端2092承受负的低电位。
可选地,本实施例所提供的横向高压板导体器件,还包括场氧化层208、栅氧化层209和多晶硅场板210,具体地,场氧化层208形成在第一掺杂区202上;栅氧化层209形成在第二掺杂区203上及未形成场氧化层208的第一掺杂区202上;多晶硅场板210,形成在横向高压半导体器件的低压端2091一侧的栅氧化层209上并延伸至场氧化层208上。本实施例中的多晶硅场板210可以起到减弱靠近横向高压半导体器件的低压端2091一侧的场氧化层208边缘位置的电场强度的作用。
由以上技术方案可知,本发明通过在第二导电类型的第三掺杂区204内靠近高压端2092一侧形成至少一个第一导电类型的第四掺杂区205,相当于降低了第三掺杂区204中第二导电类型的掺杂浓度,提高了横向高压半导体器件的击穿电压,同时又保证了第三掺杂区204整体掺杂浓度较大,即导通电阻很小,避免了通过降低第三掺杂区204中整体离子掺杂浓度的方式来提高横向高压半导体器件的击穿电压,缓解了横向高压半导体器件的击穿电压和导通电阻两者之间的矛盾。
实施例二
本实施例对上述实施例做进一步补充说明。
如图2所示,若第四掺杂区205为多个,则多个第四掺杂区205为均匀分布。
本实施例中,第四掺杂区205与第三掺杂区204的导电类型相反,相当于降低了第三掺杂区204中第二导电类型的离子掺杂浓度。具体地,形成第一掺杂区202时采用的离子注入浓度可以高于形成第三掺杂区204时采用的离子注入浓度。当然,也可以是第一掺杂区202的离子掺杂浓度与第三掺杂区204的离子掺杂浓度相等,并且,第四掺杂区205并不限于形成在横向高压半导体器件的高压端2092一侧的第三掺杂区204内,也可以进一步的延伸至第一掺杂区202内或/和衬底201内部,只要保证形成在横向高压半导体器件的高压端2092一侧,并且保证第二导电类型的离子掺杂浓度自横向高压半导体器件的高压端2092至衬底201之间是逐渐降低的即可,从而保证在高压端2092承受高电位时,横向高压半导体器件在高压端2092至衬底201之间的电场强度分布比较均匀,进一步的提高横向高压半导体器件的击穿电压。
可选地,在本实施例中,第四掺杂区205呈岛状分布,图3为本发明图2的A-A向剖面结构示意图,如图3所示,各第四掺杂区205的宽度为0.5微米至5微米,长度为0.5微米至5微米,各第四掺杂区205之间的间隔为0.5微米至5微米。可选地,本实施例中的第四掺杂区205的形状可以为六面体,还可以为椭球状、圆台等各种形状,本实施例中不做限定。各第四掺杂区205的形状可以相同,也可以不同。
可选地,在本实施例中,第三掺杂区204自横向高压半导体器件的高压端2092一侧延伸至第一掺杂区202宽度的1/3-2/3处,即第一掺杂区202将第三掺杂区204完全覆盖,并且第三掺杂区204靠近横向高压半导体器件的低压端2091的一端与第一掺杂区202靠近横向高压半导体器件的低压端2091的一端不重合。
如图4所示,可选地,在本实施例中,至少一个第一导电类型的第五掺杂区206形成在第一掺杂区202的下方,第五掺杂区206与第一掺杂区202部分重叠且与第三掺杂区204不重叠,即增加了衬底201内靠近横向高压半导体器件的低压端2091一侧第一导电类型的离子掺杂浓度,相当于降低了第一掺杂区202内靠近横向高压半导体器件的低压端2091一侧的第二导电类型的离子掺杂浓度。
在本实施例中,若第一导电类型的第五掺杂区206为多个,则多个第五掺杂区206的分布密度从横向高压半导体器件的低压端2091一侧至横向高压半导体器件的高压端2092一侧逐渐减小。
可选地,若第五掺杂区206的个数为多个,则各第五掺杂区206呈岛状分布。可选地,第五掺杂区206宽度为0.5微米至5微米,长度为0.5微米至5微米,各第五掺杂区206之间的间隔为0.5微米至5微米。各第五掺杂区206的形状可以为六面体,还可以为椭球状、圆台状等各种形状,各第五掺杂区206的形状可以相同也可以不同。
由以上技术方案可知,本发明通过进一步的在第一掺杂区202的下方形成至少一个第一导电类型的第五掺杂区206,增加了衬底201中第一导电类型的离子掺杂浓度,使得自横向高压半导体器件的低压端2091至横向高压半导体器件的高压端2092第二导电类型的离子浓度是递变增大的,形成了自横向高压半导体器件的低压端2091至横向高压半导体器件的高压端2092在水平方向上均匀分布的电场,提高了横向高压半导体器件的击穿电压,同时又保证了第三掺杂区204整体掺杂浓度较大,避免了通过降低第三掺杂区204中整体离子掺杂浓度的方式来提高横向高压半导体器件的击穿电压,缓解了横向高压半导体器件的击穿电压和导通电阻两者之间的矛盾。
实施例三
本实施例对上述实施例做进一步补充说明。
本实施例提供的横向高压半导体器件,还包括至少一个第一导电类型的第六掺杂区207,如图5和图6所示,为横向高压半导体器件同时包括第五掺杂区206和第六掺杂区207的结构示意图,当然,还可以如图7所示,为横向高压半导体不包括第五掺杂区的结构示意图。本实施例中,具体以图5的情况进行说明。
本实施例的第六掺杂区207形成在第三掺杂区204内靠近横向高压半导体器件的低压端2091一侧。具体的,该第一导电类型的第六掺杂区207可以为一个,也可以为多个。在第三掺杂区204内增加了第一导电类型的离子掺杂,相当于降低了第三掺杂区204内第二导电类型的浓度。
此外,若第六掺杂207区为多个,则多个第六掺杂区207的分布密度从横向高压半导体器件的低压端2091一侧至横向高压半导体器件的高压端2092一侧逐渐减小,即自横向高压半导体器件的低压端2091一侧至横向高压半导体器件的高压端2092一侧的第三掺杂区204内部的第二导电类型的离子掺杂浓度呈逐渐增大的趋势。需要说明的是,第四掺杂区205和第六掺杂区207单位体积内第一导电类型的离子掺杂浓度可以相等也可以不等,只要保证在第三掺杂区204内部第二导电类型的离子浓度呈逐渐增大的趋势即可。
可选地,若第六掺杂区207为多个,则第六掺杂区207呈岛状分布。
可选地,第六掺杂区207宽度为0.5微米至5微米,长度为0.5微米至5微米,各第六掺杂区207之间的间隔为0.5微米至5微米。各第六掺杂区207的形状可以为六面体,还可以为椭球状、圆台状等各种形状,各第六掺杂区207的形状可以相同也可以不同,各第六掺杂区207的形状可以相同也可以不同。
本实施例的横向高压半导体器件,本发明不仅通过在第三掺杂区204内靠近高压端2092一侧形成至少一个第一导电类型的第四掺杂区205,相当于降低了第三掺杂区204中第二导电类型的掺杂浓度,提高了横向高压半导体器件的击穿电压,而且由于至少一个第一导电类型的第五掺杂区206和/或第六掺杂区207形成在相反导电类型的第一掺杂区202的下方,当高压端承受高电位时,使得横向高压半导体器件内部电场分布比较均匀,进一步提高了横向高压半导体器件的击穿电压,同时避免了通过降低第三掺杂区204掺杂浓度的方式来提高横向高压半导体器件的击穿电压,缓解了横向高压半导体器件的击穿电压和导通电阻两者之间的矛盾。
上述实施例中的的第一掺杂区202、第二掺杂区203和第三掺杂区204具体可以通过离子注入并高温处理的方式形成,第四掺杂区205、第五掺杂区206以及第六掺杂区207也通过离子注入的方式形成,并可以通过调整光刻掩膜板上相邻的离子注入区的间隔距离来调整第四、第五、第六掺杂区分布的间隔距离。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种横向高压半导体器件,其特征在于,包括:
第一导电类型的衬底;
第二导电类型的第一掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的高压端一侧;
第一导电类型的第二掺杂区,形成在所述衬底内靠近所述横向高压半导体器件的低压端一侧,所述第二掺杂区与所述第一掺杂区相邻;
第二导电类型的第三掺杂区,形成在所述第一掺杂区之下,自所述横向高压半导体器件的高压端一侧向所述横向高压半导体器件的低压端一侧延伸;
至少一个第一导电类型的第四掺杂区,形成在所述第三掺杂区内靠近所述高压端一侧;
至少一个第一导电类型的第六掺杂区,形成在所述第三掺杂区内靠近所述低压端一侧;
若所述第六掺杂区为多个,则多个所述第六掺杂区的分布密度从所述低压端一侧至所述高压端一侧逐渐减小。
2.根据权利要求1所述的横向高压半导体器件,其特征在于,若所述第四掺杂区为多个,则多个所述第四掺杂区为均匀分布。
3.根据权利要求1所述的横向高压半导体器件,其特征在于,所述第三掺杂区自所述高压端一侧延伸至所述第一掺杂区宽度的1/3-2/3处。
4.根据权利要求3所述的横向高压半导体器件,其特征在于,还包括:
至少一个第一导电类型的第五掺杂区形成在所述第一掺杂区的下方,所述第五掺杂区与所述第一掺杂区部分重叠且与所述第三掺杂区不重叠。
5.根据权利要求4所述的横向高压半导体器件,其特征在于,若所述第五掺杂区为多个,则多个所述第五掺杂区的分布密度从所述低压端一侧至所述高压端一侧逐渐减小。
6.根据权利要求 2所述的横向高压半导体器件,其特征在于,所述第四掺杂区呈岛状分布,宽度为0.5微米至5微米,长度为0.5微米至5微米,各所述第四掺杂区之间的间隔为0.5微米至5微米。
7.根据权利要求1所述的横向高压半导体器件,其特征在于,若所述第一导电类型为P型,则所述第二导电类型为N型,若所述第一导电类型为N型,则所述第二导电类型为P型。
8.根据权利要求1所述的横向高压半导体器件,其特征在于,若所述第一导电类型为P型,则所述横向高压半导体器件的高压端承受正高电位,若所述第二导电类型为P型,则所述横向高压半导体器件的高压端承受负高电位。
9.根据权利要求1所述的横向高压半导体器件,其特征在于,还包括:
场氧化层,形成在所述第一掺杂区上;
栅氧化层,形成在所述第二掺杂区上及未形成场氧化层的第一掺杂区上;
多晶硅场板,形成在所述横向高压半导体器件的低压端一侧的栅氧化层上并延伸至所述场氧化层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410804861.5A CN105762192B (zh) | 2014-12-19 | 2014-12-19 | 横向高压半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410804861.5A CN105762192B (zh) | 2014-12-19 | 2014-12-19 | 横向高压半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105762192A CN105762192A (zh) | 2016-07-13 |
CN105762192B true CN105762192B (zh) | 2019-01-29 |
Family
ID=56341528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410804861.5A Active CN105762192B (zh) | 2014-12-19 | 2014-12-19 | 横向高压半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105762192B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969074A (zh) * | 2010-10-28 | 2011-02-09 | 电子科技大学 | 一种高压ldmos器件 |
CN102157560A (zh) * | 2011-03-02 | 2011-08-17 | 电子科技大学 | 一种高压ldmos器件 |
CN102723353A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
CN103413831A (zh) * | 2013-08-30 | 2013-11-27 | 电子科技大学 | 一种横向高压器件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7550804B2 (en) * | 2006-03-27 | 2009-06-23 | Freescale Semiconductor, Inc. | Semiconductor device and method for forming the same |
-
2014
- 2014-12-19 CN CN201410804861.5A patent/CN105762192B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969074A (zh) * | 2010-10-28 | 2011-02-09 | 电子科技大学 | 一种高压ldmos器件 |
CN102157560A (zh) * | 2011-03-02 | 2011-08-17 | 电子科技大学 | 一种高压ldmos器件 |
CN102723353A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
CN103413831A (zh) * | 2013-08-30 | 2013-11-27 | 电子科技大学 | 一种横向高压器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105762192A (zh) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101840935B (zh) | Soi横向mosfet器件 | |
CN101710591B (zh) | 具有不同宽度硅柱的高压垂直晶体管 | |
CN106463503A (zh) | 半导体装置 | |
US20190097005A1 (en) | Semiconductor Device Having Termination Trench | |
US8937352B2 (en) | High voltage metal-oxide-semiconductor transistor device and layout pattern thereof | |
CN102184944A (zh) | 一种横向功率器件的结终端结构 | |
JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
CN102376762A (zh) | 超级结ldmos器件及制造方法 | |
CN106024905A (zh) | 一种低导通电阻横向双扩散金属氧化物半导体器件 | |
CN104124274A (zh) | 超结横向双扩散金属氧化物半导体场效应管及其制作方法 | |
DE102013107758A1 (de) | Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench | |
CN107564965B (zh) | 一种横向双扩散mos器件 | |
CN103700697A (zh) | 纵向超结金属氧化物场效应晶体管 | |
CN112447822A (zh) | 一种半导体功率器件 | |
CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
CN104009089A (zh) | 一种psoi横向双扩散金属氧化物半导体场效应管 | |
WO2020125326A1 (zh) | 半导体超结功率器件 | |
CN102800688A (zh) | 半导体结构及其操作方法 | |
CN207896095U (zh) | 一种双通道变掺杂ldmos器件 | |
CN105762192B (zh) | 横向高压半导体器件 | |
CN107359194B (zh) | 一种消除高电场的器件 | |
TWI524525B (zh) | 具有汲極在頂部的功率電晶體及其形成方法 | |
CN107359192A (zh) | 一种横向高压器件 | |
CN105576022B (zh) | 具有超结结构的半导体器件及其制备方法 | |
CN203690304U (zh) | 纵向超结金属氧化物场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |