CN113851427A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN113851427A CN113851427A CN202010595375.2A CN202010595375A CN113851427A CN 113851427 A CN113851427 A CN 113851427A CN 202010595375 A CN202010595375 A CN 202010595375A CN 113851427 A CN113851427 A CN 113851427A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- semiconductor device
- oxygen
- rich silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000010410 layer Substances 0.000 claims abstract description 168
- 239000002184 metal Substances 0.000 claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 239000010703 silicon Substances 0.000 claims abstract description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000001301 oxygen Substances 0.000 claims abstract description 55
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 55
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 210000000746 body region Anatomy 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请涉及一种半导体器件，包括：半导体衬底以及形成于半导体衬底上的有源区，有源区包括沟道区、形成于沟道区上的栅极结构以及形成于沟道区两侧的源区和漏区；层间介质层，形成于有源区上；顶层金属层，位于层间介质层上并通过接触孔与有源区电连接；钝化层，位于顶层金属上，钝化层包括富氧硅层和叠设于富氧硅层上的富硅氮化硅层，其中，富氧硅层的厚度范围为
富氧硅层的折射率范围为1.67～1.70。上述半导体器件，将富氧硅的厚度调整至
Description
技术领域
本申请涉及半导体领域，尤其涉及一种半导体器件。
背景技术
半导体制造中，在金属氧化物半导体场效应管(MOSFET)生产出来以后一般不会立即投入使用，而是要利用相关的可靠性试验对该MOS管的可靠性以及实际使用寿命进行测试。其中MOS管的高温反偏(High Temperature Reverse Bias，HTRB)特性是MOS管的一项非常重要的可靠性项目，其反映了MOS管在高温下的PN结反向击穿特性。
目前，基于CSMC高压BCD G3S-SM平台的500V横向双扩散金属氧化物半导体场效应管(LDMOS)的HTRB的稳定性非常差，且有失效问题，对终端应用及客户的市场推广带来不利影响。
发明内容
基于此，有必要针对目前LDMOS的HTRB稳定性差的技术问题，提出一种新的半导体器件。
一种半导体器件，包括：
半导体衬底以及形成于所述半导体衬底上的有源区，所述有源区包括沟道区、形成于沟道区上的栅极结构以及形成于所述沟道区两侧的源区和漏区，所述沟道区具有第一导电类型，所述源区和漏区具有第二导电类型；
层间介质层，形成于所述有源区上；
顶层金属层，位于所述层间介质层上并通过接触孔与所述有源区电连接；
钝化层，位于所述顶层金属上，所述钝化层包括富氧硅层和叠设于所述富氧硅层上的富硅氮化硅层，其中，所述富氧硅层的厚度范围为
所述富氧硅层的折射率范围为67～70。
在其中一个实施例中，所述富氧硅层的厚度为
所述富氧硅层的折射率为67。
在其中一个实施例中，所述富硅氮化硅层的厚度范围为
所述富硅氮化硅层的折射率范围为2.17～2.23。
在其中一个实施例中，所述半导体器件基于CSMC高压BCD平台制备而成。
在其中一个实施例中，所述半导体器件的击穿电压大于或等于500V。
在其中一个实施例中，所述半导体器件为LDMOS。
在其中一个实施例中，所述半导体衬底具有第一导电类型，所述有源区还包括：
漂移区，具有第二导电类型，形成于所述半导体衬底上，所述漏区形成于所述漂移区内；
体区，具有第一导电类型，与所述漂移区并排设置于所述半导体衬底上；
阱区，具有第一导电类型，形成于所述体区内且阱区的掺杂浓度大于所述体区的掺杂浓度，所述源区形成于所述阱区内，所述沟道区包括位于所述源区和所述漂移区之间的所述阱区和体区。
在其中一个实施例中，所述漏区和所述体区之间的漂移区上形成有场氧，所述栅极结构延伸至所述场氧上。
在其中一个实施例中，所述顶层金属层包括源极金属条和栅极金属条，所述层间介质层包括第一层介质层和第二介质层，所述第一介质层和所述第二介质层之间夹设有中间金属层，所述中间金属层包括覆盖所述漏区且与所述漏区电连接的第一金属场板、覆盖部分所述场氧并与所述栅极结构电连接的第二金属场板，所述第一金属场板与所述漏极金属条电连接，所述第二金属场板与所述栅极金属条电连接。
在其中一个实施例中，所述场氧下方的漂移区内形成有掺杂区，所述掺杂区具有第一导电类型。
上述半导体器件，在有源区上形成层间介质层并在层间介质层上形成顶层金属层，顶层金属层与有源区电连接，为对顶层金属层进行保护，还在顶层金属层上形成一层钝化层，钝化层通常为叠设的富氧硅和富硅氮化硅，各电极连接端穿过钝化层与相应的顶层金属层电连接。在传统技术中，为了提高半导体器件的HTRB的稳定性，一般是从器件内部结构设计、封装材料、环境影响以及层间介质层等方面进行改进，目前为止，尚未发现通过调节钝化层的参数来改善器件HTRB稳定性的做法，而传统半导体器件中所使用的钝化层，其富氧硅的厚度一般为
其折射率范围一般是1.60～1.63。在本申请中，通过优化钝化层的参数，将富氧硅的厚度调整至
(2400-3000)范围内，并将其折射率调整至1.67～1.70范围内，即降低富氧硅的厚度并增大富氧硅的折射率，可以在不增加额外操作便能提升半导体器件的HTRB稳定性。同时，降低富氧硅的厚度，还可以节省生产成本，提高生产效益。
附图说明
图1为一实施例的半导体器件的结构示意图；
图2为另一实施例的半导体器件的结构示意图；
图3为半导体器件HTRB随钝化层压应力的变化趋势图；
图4为钝化层压应力随富氧硅层厚度的变化图；
图5为富氧硅具有不同折射率时半导体器件HTRB测试效果图；
图6为传统半导体器件HTRB的测试效果图；
图7为本申请半导体器件HTRB的测试效果图。
元件标号说明：
半导体衬底：100；沟道区：101；漂移区：110；漏区：111；漏区接触区：112；掺杂区：113；体区：120；阱区：121；源区：122；体区接触区：123；场氧：200；栅极结构：300；层间介质层：400；第一介质层：410；第二介质层：420；中间金属层：500；第一金属场板：510；第二金属场板：520；第一连接金属：530；第二连接金属：540；顶层金属层：600；漏极金属条：610；源极金属条：620；衬底电极条：630；钝化层：700；富氧硅层：710；富硅氮化硅层：720。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
结合图1所示，半导体器件包括：
半导体衬底100，该半导体衬底100可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。
有源区，形成于上述半导体衬底100上，有源区包括沟道区101、形成于沟道区101上的栅极结构300以及形成于沟道区101两侧的源区122和漏区111。其中，沟道区101具有第一导电类型，源区122和漏区111均具有第二导电类型。第一导电类型与第二导电类型相反，当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。在本实施例中，第一导电类型为P型，第二导电类型为N型。栅极结构300位于所述沟道区101上，通过栅极结构300调节沟道区101中载流子的分布，当在沟道区101内形成反型层时，该反型层则为接通源区122和漏区111的导通沟道，从而使半导体器件导通；当沟道区101未形成反型层时，则半导体器件关断。其中，栅极结构300包括栅介质层和栅导电层。具体的，栅介质层可为氧化硅层，栅导电层可为多晶硅层。
层间介质层400，形成于有源区上，具体覆盖有源区的所有结构以对有源区进行保护。具体的，层间介质层400可为氧化硅或氮化硅，也可为氧化硅和氮化硅的复合层。在本实施例中，层间介质层400包括氧化硅、富氧硅和硼磷硅玻璃(BPSG)的复合结构。
顶层金属层600，位于层间介质层400上并通过穿透层间介质层400的接触孔与层间介质层400下方的有源区电连接。具体的，顶层金属层600包括漏极金属条610、栅极金属条和源极金属条620，其中，漏极金属条610通过对应的接触孔与漏区111电连接，源极金属条620通过对应的接触孔与源区122电连接，栅极金属条通过对应的接触孔与栅极结构300电连接。具体的，漏区111表层还形成有漏区接触区112，漏区接触区112具有第二导电类型且漏区接触区112的掺杂浓度高于漏区111的掺杂浓度，漏极金属条610通过接触孔与漏区接触区112接触，由此可以降低接触电阻。可以理解的，在层间介质层400中可根据需要设置中间金属层，顶层金属层600可通过接触孔和中间金属层与下方的有源区电连接。
钝化层700，位于顶层金属层600上，具体可保形地覆盖顶层金属层600以及顶层金属层600之外的层间介质层400。钝化层700包括富氧硅(SRO)层叠设于富氧硅层710上的富硅氮化硅(SRN)层。其中，富氧硅层710的厚度范围为
富氧硅层710的折射率范围为1.67～1.70。具体的，可以调节富氧硅层710的硅含量来调节富氧硅层710的折射率。在一实施例中，可通过化学气相沉积工艺形成富氧硅层710，且形成富氧硅层710的反应气体包括N2O和SiH4，可以通过调节N2O和SiH4的流量得到不同折射率的富氧硅层710。
在传统技术中，为了提高半导体器件的HTRB的稳定性，一般是从器件内部结构设计、封装材料、环境影响以及层间介质层400等方面进行改进，目前为止，尚未发现通过调节钝化层的参数来改善器件HTRB稳定性的做法。而传统半导体器件中所使用的钝化层，其富氧硅层的厚度通常为
其折射率范围通常是1.60～1.63。
研究发现，增加钝化层700的压应力，可以改善半导体器件HTRB的稳定性。如图3所示为两组器件HTRB测试结果对比，其中，左边一组器件的钝化层700压应力|F|小于4E+08，右边一组器件的钝化层700压应力|F|大于1E+09，结果显示，钝化层700压应力较大的一组器件的HTRB结果更加稳定。在本申请中，通过优化钝化层700的参数，降低富氧硅的厚度D，将富氧硅层710的厚度减小至
范围内，可以提高钝化层700的压应力。如图4所示为具有常规厚度
的富氧硅层和厚度降低至
的富氧硅层710对钝化层700压应力的影响对比，图4中显示，富氧硅层710的厚度为
所对应的钝化层700的压应力远大于富氧硅层710的厚度为
所对应的钝化层的压应力。同时，还测试了改变富氧硅层710折射率RI对压应力的影响，如图4所示，测试多组富氧硅层710厚度均为
而富氧硅层710折射率不同的钝化层700的压应力，图4显示，富氧硅层710的折射率不同时，钝化层700的压应力也有所不同，因此，富氧硅层710的折射率对压应力也有一定的影响。在本申请中，将富氧硅层710的折射率调整至1.67～1.70范围内，可以进一步提高器件HTRB的稳定性，如图5所示，富氧硅层710的厚度为
时，改变富氧硅层的折射率，对半导体器件进行多组HTRB测试，结果显示，富氧硅层710的折射率处于1.67～1.70范围内所对应的器件HTRB结果更加稳定。如图6和图7所示为传统半导体器件与本申请半导体器件的HTRB结果对比，其中，图6为一组富氧硅层710的厚度范围为
折射率范围为1.60～1.63的半导体器件的HTRB测试结果，图7为一组富氧硅层710的厚度为
折射率范围为1.67～1.70的半导体器件的HTRB的测试结构，通过对比可见，本申请将富氧硅层710的厚度减小至
并将其折射率提高至1.67～1.70，可以在不增加额外操作的情况下提升半导体器件的HTRB稳定性。同时，降低富氧硅的厚度，还可以节省生产成本，提高生产效益。
在一实施例中，富氧硅层710的厚度具体选择
富氧硅层710的折射率具体选择1.67，此时，半导体器件的HTBR测试结果最佳。
在一实施例中，富硅氮化硅层720的厚度范围为
富硅氮化硅层720的折射率范围为2.17～2.23，此为传统技术中富硅氮化硅层720的参数，在本方案中，仅调整富氧硅层710的参数，富硅氮化硅层720继续采用常规参数，可以使得半导体器件的HTRB测试具有较好的稳定性。
在一实施例中，上述半导体器件可为横向双扩散金属氧化物半导体场效应管(LDMOS)。
在一具体实施例中，如图2所示，半导体衬底100具有第一导电类型，上述有源区还包括漂移区110，漂移区110具有第二导电类型且形成于半导体衬底100上；漏区111形成于该漂移区内，且漏区111的掺杂浓度大于漂移区110的掺杂浓度；有源区还包括体区120，体区120具有第一导电类型且体区120与漂移区110并排于半导体衬底100上，体区120内形成有阱区121，阱区121具有第一导电类型，且阱区121的掺杂浓度高于体区120的掺杂浓度，上述源区122形成于阱区121内，上述沟道区101包括位于源区122和漂移区110之间的阱区121和体区120，栅极结构300形成于该沟道区101上。
在一实施例中，漏区接触区112和体区120之间的漂移区110上形成有场氧200，栅极结构300自沟道区101延伸至部分场氧200上，具体是栅导电层延伸至场氧200上形成场板结构以调节漂移区110的电场分布，辅助漂移区110耗尽，从而增强器件耐压。
进一步的，上述层间介质层400包括第一介质层410和第二介质层420，第一介质层410和第二介质层420之间夹设有中间金属层500，该中间金属层500包括第一金属场板510和第二金属场板520。其中第一金属场板510覆盖漏区111并通过接触孔与漏区111电连接，第二金属场板520覆盖部分场氧200并通过接触孔与栅极结构300电连接。同时，位于第二介质层420上的漏极金属条610通过接触孔与第一金属场板510电连接，位于第二介质层420上方的栅极金属条通过接触孔与第二金属场板520电连接。在本实施例中，在层间介质层400内形成金属场板，可以进一步辅助漂移区110的耗尽，从而进一步增强器件耐压。在一实施例中，中间金属层500还包括位于源区122上方的第一连接金属530，第一连接金属530通过接触孔与源区122电连接，位于第二介质层420上的源极金属条620则通过接触孔与第一连接金属530电连接。在一实施例中，在漂移区110内还形成有位于场氧200下方的掺杂区113，掺杂区113具有第一导电类型，即掺杂区113和漂移区110的导电类型相反，可以进一步辅助漂移区110耗尽，增强器件耐压。
在一实施例中，在阱区121内还形成有体区接触区123，体区接触区123具有第一导电类型且体区接触区123的掺杂浓度大于阱区121的掺杂浓度，层间介质层400上的顶层金属层600还包括衬底电极条630，衬底电极条630通过接触孔与体区接触区123电连接。进一步的，中间金属层500还包括第二连接金属540，第二连接金属540通过接触孔与体区接触区123电连接，衬底电极条630则通过接触孔与第二连接金属540电连接。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件，其特征在于，包括：
半导体衬底以及形成于所述半导体衬底上的有源区，所述有源区包括沟道区、形成于沟道区上的栅极结构以及形成于所述沟道区两侧的源区和漏区，所述沟道区具有第一导电类型，所述源区和漏区具有第二导电类型；
层间介质层，形成于所述有源区上；
顶层金属层，位于所述层间介质层上并通过接触孔与所述有源区电连接；
钝化层，位于所述顶层金属上，所述钝化层包括富氧硅层和叠设于所述富氧硅层上的富硅氮化硅，其中，所述富氧硅层的厚度范围为
所述富氧硅层的折射率范围为1.67～1.70。
2.如权利要求1所述的半导体器件，其特征在于，所述富氧硅层的厚度为
所述富氧硅层的折射率为1.67。
3.如权利要求1所述的半导体器件，其特征在于，所述富硅氮化硅的厚度范围为
所述富硅氮化硅的折射率范围为2.17～2.23。
4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件基于CSMC高压BCD平台制备而成。
5.如权利要求4所述的半导体器件，其特征在于，所述半导体器件的击穿电压大于或等于500V。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为LDMOS。
7.如权利要求6所述的半导体器件，其特征在于，所述半导体衬底具有第一导电类型，所述有源区还包括：
漂移区，具有第二导电类型，形成于所述半导体衬底上，所述漏区形成于所述漂移区内；
体区，具有第一导电类型，与所述漂移区并排设置于所述半导体衬底上；
阱区，具有第一导电类型，形成于所述体区内且阱区的掺杂浓度大于所述体区的掺杂浓度，所述源区形成于所述阱区内，所述沟道区包括位于所述源区和所述漂移区之间的所述阱区和体区。
8.如权利要求7所述的半导体器件，其特征在于，所述漏区和所述体区之间的漂移区上形成有场氧，所述栅极结构延伸至所述场氧上。
9.如权利要求8所述的半导体器件，其特征在于，所述顶层金属层包括源极金属条和栅极金属条，所述层间介质层包括第一层介质层和第二介质层，所述第一介质层和所述第二介质层之间夹设有中间金属层，所述中间金属层包括覆盖所述漏区且与所述漏区电连接的第一金属场板、覆盖部分所述场氧并与所述栅极结构电连接的第二金属场板，所述第一金属场板与所述漏极金属条电连接，所述第二金属场板与所述栅极金属条电连接。
10.如权利要求8所述的半导体器件，其特征在于，所述场氧下方的漂移区内形成有掺杂区，所述掺杂区具有第一导电类型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010595375.2A CN113851427A (zh) | 2020-06-28 | 2020-06-28 | 半导体器件 |
| PCT/CN2020/138621 WO2022001030A1 (zh) | 2020-06-28 | 2020-12-23 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010595375.2A CN113851427A (zh) | 2020-06-28 | 2020-06-28 | 半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113851427A true CN113851427A (zh) | 2021-12-28 |
Family
ID=78972282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010595375.2A Pending CN113851427A (zh) | 2020-06-28 | 2020-06-28 | 半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113851427A (zh) |
| WO (1) | WO2022001030A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115020497A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117497598A (zh) * | 2023-12-08 | 2024-02-02 | 芯联集成电路制造股份有限公司 | 一种碳化硅平面mos器件及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577243B (zh) * | 2008-05-09 | 2013-09-18 | 南亚科技股份有限公司 | 半导体结构及其制作方法 |
| US9142671B2 (en) * | 2009-10-30 | 2015-09-22 | Vanguard International Semiconductor Corporation | Lateral double-diffused metal oxide semiconductor |
| CN102723353B (zh) * | 2011-03-30 | 2015-09-09 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
| CN103390647A (zh) * | 2012-05-10 | 2013-11-13 | 无锡华润上华半导体有限公司 | 一种功率mos器件结构 |
| CN110350019A (zh) * | 2018-04-02 | 2019-10-18 | 无锡华润上华科技有限公司 | 一种半导体器件 |
| US20200013880A1 (en) * | 2018-07-09 | 2020-01-09 | Silterra Malaysia Sdn. Bhd. | Integrated circuit device with faraday shield |
-
2020
- 2020-06-28 CN CN202010595375.2A patent/CN113851427A/zh active Pending
- 2020-12-23 WO PCT/CN2020/138621 patent/WO2022001030A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115020497A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117497598A (zh) * | 2023-12-08 | 2024-02-02 | 芯联集成电路制造股份有限公司 | 一种碳化硅平面mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022001030A1 (zh) | 2022-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101800228B (zh) | 半导体装置 | |
| US10014381B2 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| US8779510B2 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| CN113851427A (zh) | 半导体器件 | |
| KR100878509B1 (ko) | 하이 브레이크다운 전압 및 로우 온 저항을 갖는 수평형전력 ｍｏｓｆｅｔ | |
| US7838383B2 (en) | Methods for forming MOS capacitors | |
| JP3721172B2 (ja) | 半導体装置 | |
| US7602014B2 (en) | Superjunction power MOSFET | |
| CN102629626B (zh) | 半导体器件 | |
| US8704300B1 (en) | Semiconductor device and fabricating method thereof | |
| US10910377B2 (en) | LDMOS devices, integrated circuits including LDMSO devices, and methods for fabricating the same | |
| US7816767B2 (en) | Negative differential resistance diode and SRAM utilizing such device | |
| KR101591517B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20090085113A1 (en) | Semiconductor device | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| US7649222B2 (en) | Semiconductor device | |
| US10741638B2 (en) | Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices | |
| US7939881B2 (en) | Semiconductor device | |
| US20220123142A1 (en) | Semiconductor device with lateral transistor | |
| US11715773B2 (en) | Semiconductor device | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| CN100481499C (zh) | 具有改善闭锁电压和导通电阻性能的横向fet结构及方法 | |
| TWI615970B (zh) | 半導體元件 | |
| US12002892B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof | |
| EP4328977A1 (en) | Laterally diffused metal oxide semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |