CN103943471B - 外延层形成方法及半导体结构 - Google Patents

外延层形成方法及半导体结构 Download PDF

Info

Publication number
CN103943471B
CN103943471B CN201410189309.XA CN201410189309A CN103943471B CN 103943471 B CN103943471 B CN 103943471B CN 201410189309 A CN201410189309 A CN 201410189309A CN 103943471 B CN103943471 B CN 103943471B
Authority
CN
China
Prior art keywords
type
epitaxial layer
substrate
forming method
kind substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410189309.XA
Other languages
English (en)
Other versions
CN103943471A (zh
Inventor
刘峰松
梁博
史超
王海红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ADVANCED SEMICONDUCTO
GTA Semiconductor Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201410189309.XA priority Critical patent/CN103943471B/zh
Publication of CN103943471A publication Critical patent/CN103943471A/zh
Application granted granted Critical
Publication of CN103943471B publication Critical patent/CN103943471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种外延层形成方法及半导体结构，其中，所述外延层形成方法包括：提供第一类型衬底；对所述第一类型衬底正面执行掺杂工艺，以在所述第一类型衬底正面形成第二类型掺杂区和未掺杂区；在所述第一类型衬底背面形成阻挡层；对所述第一类型衬底正面执行外延生长工艺，以在所述第二类型掺杂区上形成第二类型外延层，在所述未掺杂区上形成第一类型外延层。通过在第一类型衬底正面形成第二类型掺杂区和未掺杂区，由此在执行外延生长工艺时，能够在第二类型掺杂区上形成第二类型外延层，在未掺杂区上形成第一类型外延层，即在同一衬底上形成了两种类型的外延层。

Description

外延层形成方法及半导体结构
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种外延层形成方法及半导体结构。
背景技术
外延生长技术发展于50年代末60年代初。当时，为了制造高频大功率器件，需要减小集电极串联电阻，又要求材料能耐高压和大电流，因此需要在低阻值衬底上生长一层薄的高阻外延层。外延生长的新单晶层可在导电类型、电阻率等方面与衬底不同，还可以生长不同厚度和不同要求的多层单晶，从而大大提高器件设计的灵活性和器件的性能。外延工艺还广泛用于集成电路中的PN结隔离技术和大规模集成电路中改善材料质量方面。
通常的掺杂外延层在整个衬底上都是同一种类型的外延层，要么都是N型，要么都是P型。但是有时根据器件需要，衬底的不同区域需要外延层的掺杂类型不同，有些区域要求是N型外延层，有些区域要求是P型外延层，而且这些外延层的电阻率要求较高，通常在100ohm·cm以上，例如低电容TVS(瞬态电压抑制器)的PIN二极管。如果通过先生长同一类型的外延层，再通过外延层生长之后的注入掺杂来改变外延层的掺杂类型，则注入区域的电阻率很难稳定地达到100ohm·cm以上，因为为了达到100ohm·cm以上的电阻率，注入剂量必须在109/cm2左右，这么小的注入剂量很难稳定地控制。即使通过注入能够改变掺杂的类型，也要多一道光刻工艺，增加了成本。
因此，提供一种外延层形成方法，其能够同时形成两种类型的外延层，并且进一步的能够保证电阻率达到100ohm·cm以上，这成了本领域技术人员需要解决的一个难题。
发明内容
本发明的目的在于提供一种外延层形成方法及半导体结构，以解决现有的外延生长工艺在整个衬底上所形成的外延层都是同一种类型的问题。
为解决上述技术问题，本发明提供一种外延层形成方法，所述外延层形成方法包括：
提供第一类型衬底；
对所述第一类型衬底正面执行掺杂工艺，以在所述第一类型衬底正面形成第二类型掺杂区和未掺杂区；
在所述第一类型衬底背面形成阻挡层；
对所述第一类型衬底正面执行外延生长工艺，以在所述第二类型掺杂区上形成第二类型外延层，在所述未掺杂区上形成第一类型外延层。
可选的，在所述的外延层形成方法中，在所述第一类型衬底背面形成阻挡层之后，对所述第一类型衬底正面执行外延生长工艺之前，还包括：
利用氢气对所述第一类型衬底进行吹扫。
可选的，在所述的外延层形成方法中，利用氢气对所述第一类型衬底进行吹扫的时间为300s～1000s。
可选的，在所述的外延层形成方法中，所述阻挡层包括形成于所述第一类型衬底背面的氧化层以及形成于所述氧化层表面的氮化硅层。
可选的，在所述的外延层形成方法中，所述第一类型衬底的电阻率为10mohm·cm～100mohm·cm。
可选的，在所述的外延层形成方法中，对所述第一类型衬底正面执行掺杂工艺包括：
对所述第一类型衬底正面执行掺杂离子的注入；
对所述第一类型衬底正面的掺杂离子进行推进。
可选的，在所述的外延层形成方法中，所述掺杂离子的注入剂量为1E15/cm2～1E16/cm2。
可选的，在所述的外延层形成方法中，对所述第一类型衬底正面的掺杂离子进行推进的工艺温度为1000℃～1100℃，工艺时间为20分钟～40分钟。
可选的，在所述的外延层形成方法中，在减压外延炉中对所述第一类型衬底正面执行外延生长工艺。
可选的，在所述的外延层形成方法中，对所述第一类型衬底正面执行外延生长工艺的工艺温度为1050℃～1150℃，压力为20Torr～30Torr。
可选的，在所述的外延层形成方法中，所述第一类型为P型，所述第二类型为N型；或者，所述第一类型为N型，所述第二类型为P型。
可选的，在所述的外延层形成方法中，当所述第一类型为P型，所述第二类型为N型时，所述第一类型衬底中掺有硼，所述第二类型掺杂区中掺有磷。
可选的，在所述的外延层形成方法中，当所述第一类型为N型，所述第二类型为P型时，所述第一类型衬底中掺有砷，所述第二类型掺杂区中掺有硼。
本发明还提供一种半导体结构，所述半导体结构包括：第一类型衬底；形成于所述第一类型衬底正面的第二类型掺杂区和未掺杂区；形成于所述第一类型衬底背面的阻挡层；形成于所述第二类型掺杂区上的第二类型外延层；及形成于所述未掺杂区上的第一类型外延层。
可选的，在所述的半导体结构中，所述阻挡层包括形成于所述第一类型衬底背面的氧化层以及形成于所述氧化层表面的氮化硅层。
可选的，在所述的半导体结构中，所述第一类型衬底的电阻率为10mohm·cm～100mohm·cm。
可选的，在所述的半导体结构中，所述第一类型为P型，所述第二类型为N型；或者，所述第一类型为N型，所述第二类型为P型。
可选的，在所述的半导体结构中，当所述第一类型为P型，所述第二类型为N型时，所述第一类型衬底中掺有硼，所述第二类型掺杂区中掺有磷。
可选的，在所述的半导体结构中，当所述第一类型为N型，所述第二类型为P型时，所述第一类型衬底中掺有砷，所述第二类型掺杂区中掺有硼。
在本发明提供的外延层形成方法及半导体结构中，通过在第一类型衬底正面形成第二类型掺杂区和未掺杂区，由此在执行外延生长工艺时，能够在第二类型掺杂区上形成第二类型外延层，在未掺杂区上形成第一类型外延层，即在同一衬底上形成了两种类型的外延层。
附图说明
图1是本发明实施例的外延层形成方法的流程示意图；
图2～图5是本发明实施例的外延层形成方法中所形成的器件的剖面示意图；
图6和图7是本发明实施例的外延层形成方法中所形成的外延层的电阻率及载流子浓度示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的外延层形成方法及半导体结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例的外延层形成方法的流程示意图。如图1所示，在本申请实施例中，所述外延层形成方法包括：
步骤S10：提供第一类型衬底；
步骤S11：对所述第一类型衬底正面执行掺杂工艺，以在所述第一类型衬底正面形成第二类型掺杂区和未掺杂区；
步骤S12：在所述第一类型衬底背面形成阻挡层；
步骤S13：对所述第一类型衬底正面执行外延生长工艺，以在所述第二类型掺杂区上形成第二类型外延层，在所述未掺杂区上形成第一类型外延层。
具体的，请参考图2～图5，图2～图5为本发明实施例的外延层形成方法中所形成的器件的剖面示意图。
首先，请参考图2，提供第一类型衬底20，优选的，所述第一类型衬底20的电阻率为10mohm·cm～100mohm·cm。在本申请实施例中，所述第一类型衬底20为P型衬底，优选的，所述第一类型衬底20可以通过在单晶硅衬底中掺杂硼离子而形成。在本申请的其他实施例中，所述第一类型衬底20也可以为N型衬底，优选的，所述第一类型衬底20可以通过在单晶硅衬底中掺杂砷离子而形成。
接着，请参考图3，对所述第一类型衬底20正面执行掺杂工艺，以在所述第一类型衬底20正面形成第二类型掺杂区21和未掺杂区22。在此，所述未掺杂区22是相对于第一类型衬底20而言的，也就是说与第一类型衬底20相同，即在本申请实施例中，所述未掺杂区22为掺杂有硼离子的单晶硅。当在本申请的其他实施例中，所述第一类型衬底20通过在单晶硅衬底中掺杂砷离子而形成时，则所述未掺杂区22为掺杂有砷离子的单晶硅。
在本申请实施例中，所述第二类型掺杂区21为N型，优选的，所述第二类型掺杂区21中的掺杂离子为磷。在本申请的其他实施例中，所述第二类型掺杂区21也可以为P型，此时，优选的，所述第二类型掺杂区21中的掺杂离子为硼。
具体的，对所述第一类型衬底20正面执行掺杂工艺包括：对所述第一类型衬底20正面执行掺杂离子的注入；对所述第一类型衬底20正面的掺杂离子进行推进。其中，优选的，所述掺杂离子的注入剂量为1E15/cm2～1E16/cm2。即当所述第二类型掺杂区21为N型，其掺杂离子为磷时，磷离子的注入剂量为1E15/cm2～1E16/cm2；即当所述第二类型掺杂区21为P型，其掺杂离子为硼时，硼离子的注入剂量为1E15/cm2～1E16/cm2。进一步的，对所述第一类型衬底20正面的掺杂离子进行推进的工艺温度为1000℃～1100℃，工艺时间为20分钟～40分钟。在本申请实施例中，通过对工艺温度和工艺时间的选择与控制，能够很好的保证推进的效果。
接着，请参考图4，在所述第一类型衬底20背面形成阻挡层23。在本申请实施例中，所述阻挡层23包括形成于所述第一类型衬底20背面的氧化层23A以及形成于所述氧化层23A表面的氮化硅层23B。在此，通过氧化层23A和氮化硅层23B的双层结构，有效的封住了第一类型衬底20背面，防止其中的离子游离出来影响到外延生长工艺，保证了外延生长工艺的质量及可靠性。
在本申请实施例中，在对所述第一类型衬底20正面执行外延生长工艺之前，先利用氢气对所述第一类型衬底20进行吹扫。以保证所述第一类型衬底20正面的清洁度，从而保证后续外延生长工艺的可靠性。优选的，利用氢气对所述第一类型衬底20进行吹扫的时间为300s～1000s。
接着，请参考图5，对所述第一类型衬底20正面执行外延生长工艺，以在所述第二类型掺杂区21上形成第二类型外延层24，在所述未掺杂区22上形成第一类型外延层25。在本申请实施例中，所述第二类型外延层24为N型，所述第一类型外延层25为P型。在本申请的其他实施例中，当所述第一类型衬底20为N型时，所述第二类型外延层24为P型，所述第一类型外延层25为N型。
在本申请实施例中，在减压外延炉中对所述第一类型衬底20正面执行外延生长工艺。具体的，对所述第一类型衬底20正面执行外延生长工艺的工艺温度为1050℃～1150℃，压力为20Torr～30Torr。在此，通过对外延生长工艺的工艺温度及压力的选择，能够很好的保证所得到的第二类型外延层24和第一类型外延层25的电阻率达到100ohm·cm以上。
具体的，请参考图6和图7，图6和图7为本发明实施例的外延层形成方法中所形成的外延层的电阻率及载流子浓度示意图。如图6和图7所示，通过本申请实施例的外延层形成方法所形成的外延层，即第二类型外延层24和第一类型外延层25的电阻率基本都能够达到100ohm·cm以上，从而能够很好的满足一些特殊器件的要求，例如低电容TVS的PIN二极管。
请继续参考图5，通过上述外延层形成方法，将形成一半导体器件2，所述半导体器件2包括：第一类型衬底20；形成于所述第一类型衬底20正面的第二类型掺杂区21和未掺杂区22；形成于所述第一类型衬底20背面的阻挡层23；形成于所述第二类型掺杂区21上的第二类型外延层24；及形成于所述未掺杂区22上的第一类型外延层25。进一步的，所述阻挡层23包括形成于所述第一类型衬底20背面的氧化层23A以及形成于所述氧化层23A表面的氮化硅层23B。所述第一类型衬底20的电阻率为10mohm·cm～100mohm·cm。所述第一类型为P型，所述第二类型为N型；或者，所述第一类型为N型，所述第二类型为P型。当所述第一类型为P型，所述第二类型为N型时，所述第一类型衬底20中掺有硼，所述第二类型掺杂区21中掺有磷。当所述第一类型为N型，所述第二类型为P型时，所述第一类型衬底20中掺有砷，所述第二类型掺杂区21中掺有硼。
在本发明实施例提供的外延层形成方法及半导体结构中，通过在第一类型衬底正面形成第二类型掺杂区和未掺杂区，由此在执行外延生长工艺时，能够在第二类型掺杂区上形成第二类型外延层，在未掺杂区上形成第一类型外延层，即在同一衬底上形成了两种类型的外延层。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种外延层形成方法，其特征在于，包括：
提供第一类型衬底；
对所述第一类型衬底正面执行掺杂工艺，以在所述第一类型衬底正面形成第二类型掺杂区和未掺杂区；
在所述第一类型衬底背面形成阻挡层；
对所述第一类型衬底正面执行外延生长工艺，以在所述第二类型掺杂区上形成第二类型外延层，在所述未掺杂区上形成第一类型外延层；
其中，在所述第一类型衬底背面形成阻挡层之后，对所述第一类型衬底正面执行外延生长工艺之前，还包括：利用氢气对所述第一类型衬底进行吹扫，利用氢气对所述第一类型衬底进行吹扫的时间为300s～1000s；
所述第一类型衬底的电阻率为10mohm·cm～100mohm·cm；
对所述第一类型衬底正面执行掺杂工艺包括：对所述第一类型衬底正面执行掺杂离子的注入；对所述第一类型衬底正面的掺杂离子进行推进；所述掺杂离子的注入剂量为1E15/cm2～1E16/cm2；对所述第一类型衬底正面的掺杂离子进行推进的工艺温度为1000℃～1100℃，工艺时间为20分钟～40分钟；
在减压外延炉中对所述第一类型衬底正面执行外延生长工艺；对所述第一类型衬底正面执行外延生长工艺的工艺温度为1050℃～1150℃，压力为20Torr～30Torr。
2.如权利要求1所述的外延层形成方法，其特征在于，所述阻挡层包括形成于所述第一类型衬底背面的氧化层以及形成于所述氧化层表面的氮化硅层。
3.如权利要求1所述的外延层形成方法，其特征在于，所述第一类型为P型，所述第二类型为N型；或者，所述第一类型为N型，所述第二类型为P型。
4.如权利要求3所述的外延层形成方法，其特征在于，当所述第一类型为P型，所述第二类型为N型时，所述第一类型衬底中掺有硼，所述第二类型掺杂区中掺有磷。
5.如权利要求3所述的外延层形成方法，其特征在于，当所述第一类型为N型，所述第二类型为P型时，所述第一类型衬底中掺有砷，所述第二类型掺杂区中掺有硼。
CN201410189309.XA 2014-05-06 2014-05-06 外延层形成方法及半导体结构 Active CN103943471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410189309.XA CN103943471B (zh) 2014-05-06 2014-05-06 外延层形成方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410189309.XA CN103943471B (zh) 2014-05-06 2014-05-06 外延层形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN103943471A CN103943471A (zh) 2014-07-23
CN103943471B true CN103943471B (zh) 2017-05-10

Family

ID=51191085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410189309.XA Active CN103943471B (zh) 2014-05-06 2014-05-06 外延层形成方法及半导体结构

Country Status (1)

Country Link
CN (1) CN103943471B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305839B (zh) * 2016-04-18 2020-07-28 中芯国际集成电路制造(上海)有限公司 防止自掺杂效应的方法
CN108538716A (zh) * 2017-03-06 2018-09-14 中芯国际集成电路制造(上海)有限公司 降低自掺杂效应的方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3861968A (en) * 1972-06-19 1975-01-21 Ibm Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800699B (zh) * 2011-05-25 2015-04-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN202662612U (zh) * 2012-03-20 2013-01-09 宁波敏泰光电科技有限公司 一种多晶硅柱超结mosfet结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3861968A (en) * 1972-06-19 1975-01-21 Ibm Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor

Also Published As

Publication number Publication date
CN103943471A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN101877358B (zh) 具有对称击穿电压的瞬时电压抑制器
CN105793991B (zh) 半导体装置
CN104637821B (zh) 超级结器件的制造方法
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN109742136A (zh) 一种肖特基二极管结构及其制造方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
US20120007222A1 (en) Method of manufacturing diode, and diode
CN108110081B (zh) 异质结雪崩光电二极管
CN109461768A (zh) 一种SiC结势垒肖特基二极管及其制造方法
US9673273B2 (en) High breakdown n-type buried layer
CN103943471B (zh) 外延层形成方法及半导体结构
CN106816376A (zh) 一种超结器件耐压层的制备方法
CN106409898A (zh) 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN105931952A (zh) 一种雪崩二极管结构的制造方法
CN104124276A (zh) 一种超级结器件及其制作方法
CN103730355A (zh) 一种超结结构的制造方法
CN104392912B (zh) 一种在半导体器件中形成n型埋层的方法
CN113782586A (zh) 一种多通道超结igbt器件
CN107393955B (zh) 一种高效率高可靠度的碳化硅mos管及制造方法
KR102215893B1 (ko) 측면-확산 트렌치 플러그를 가지는 반도체 디바이스
CN104795327B (zh) 一种制作平面型vdmos的方法及平面型vdmos
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法
CN102412147B (zh) 场阻断型半导体器件的制作方法
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
CN203721734U (zh) 一种低vf的功率mosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District

Patentee after: SHANGHAI ADVANCED SEMICONDUCTO

Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District

Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210425

Address after: 200120 No.600 Yunshui Road, Pudong New Area, Shanghai

Patentee after: Shanghai Jita Semiconductor Co.,Ltd.

Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District

Patentee before: SHANGHAI ADVANCED SEMICONDUCTO

TR01 Transfer of patent right