CN105931952A - 一种雪崩二极管结构的制造方法 - Google Patents
一种雪崩二极管结构的制造方法 Download PDFInfo
- Publication number
- CN105931952A CN105931952A CN201610327054.8A CN201610327054A CN105931952A CN 105931952 A CN105931952 A CN 105931952A CN 201610327054 A CN201610327054 A CN 201610327054A CN 105931952 A CN105931952 A CN 105931952A
- Authority
- CN
- China
- Prior art keywords
- type
- avalanche diode
- diode structure
- manufacture method
- impurity ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000000407 epitaxy Methods 0.000 claims description 15
- 230000001052 transient effect Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 3
- 238000005457 optimization Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 abstract 1
- 230000000877 morphologic effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Abstract
本发明提供一种雪崩二极管结构的制造方法，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种雪崩二极管结构的制造方法。
背景技术
雪崩二极管广泛应用于高频电路的瞬态电压保护和浪涌防护上。一个单向截至型的瞬态电压抑制器件(TVS)由一个低击穿电压雪崩二极管D1和一个低电容的导引二极管D2串联构成，如图1a所示。其中雪崩二极管D1在瞬态高电压脉冲到来时起电压钳位作用，而串联低电容导引二极管D2后，整个回路的电容值减小，更符合高频应用要求。TVS器件还可以根据应用需要，在一个单向截至型的TVS器件旁，并联一个低电容导引二极管D3，成为单向导通型TVS器件，提供对正反双向浪涌的保护，如图2b所示。
为了提高电压瞬态事件中的抗浪涌能力，需要使雪崩二极管的雪崩击穿发生在高掺PN结的深处，此外，pn结雪崩击穿时面积越大、电流泻放能力越好、对电压瞬态防护能力也越强。现有的高耐量TVS采用两种结构制造工艺：平面工艺和深槽工艺。平面工艺是传统工艺，虽然工艺简单但热过程时间长、横向扩散大，所以器件的芯片面积大，如图2a所示。深槽工艺是近年来新发展的工艺，先在低掺杂的外延衬底上通过刻蚀方法形成深槽，再将浓掺杂的n型多晶硅添入槽中作为高掺杂扩散源，短时间高温扩散后即可与p+衬底形成大结深p+n+雪崩二极管结构，如图2b所示。深槽工艺的优点是n+横向扩散小，因而可以大幅缩小器件面积；缺点是刻蚀深槽并填充多晶硅后，深槽底部容易产生缺陷，器件漏电流较高；同时沟槽工艺的均匀性和一致性不如传统平面工艺，用该工艺制造的TVS器件浪涌防护能力较弱。
基于以上所述，提供一种可以在保持传统平面工艺抗浪涌能力强的优点同时，有效缩小器件的芯片尺寸的雪崩二极管结构的制造方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种雪崩二极管结构的制造方法，用于解决现有技术中雪崩二极管结构的制造方法工艺复杂、抗浪涌能力弱或器件面积过大的问题。
为实现上述目的及其他相关目的，本发明提供一种雪崩二极管结构的制造方法，所述制造方法包括步骤：步骤1)，提供一P型半导体衬底，于所述P型半导体衬底表面形成带注入窗口的阻挡层，基于注入窗口于所述P型半导体衬底中注入N型杂质离子；步骤2)，去除所述阻挡层，于所述P型半导体衬底表面形成P型外延层，于所述P型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子；步骤3)，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层叠层结构；步骤4)，进行热扩散处理,使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。
作为本发明的雪崩二极管结构的制造方法的一种优选方案，N型杂质离子的注入剂量范围为1×1015/cm2-3×1016/cm2。
进一步地，所述N型杂质离子为通过单一能量注入或分为不同能量注入。
优选地，N型杂质离子的注入能量范围为15KeV-500KeV。
作为本发明的雪崩二极管结构的制造方法的一种优选方案，所述P型外延层的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为1×1018/cm3-2×1019/cm3。
作为本发明的雪崩二极管结构的制造方法的一种优选方案，还包括步骤：基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。
优选地，制备单向截至型的瞬态电压抑制器件包括步骤：步骤a)，去除最顶层的P型外延层上的阻挡层厚，于该最顶层的P型外延层表面注入N型杂质离子，并通过后续的热扩散处理形成n+型埋层；步骤b)，于最顶层的P型外延层表面形成N型外延层，于所述N型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子；步骤c)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。
进一步地，在进行步骤b)及步骤c)的过程中，还包括于N型外延层的两侧注入P型杂质离子，并通过后续的热扩散处理形成p+型隔离区的步骤。
进一步地，还包括步骤：于最顶层的N型外延层上形成p+型掺杂区的步骤，所述p+型掺杂区位于N型杂质离子注入区与P型杂质离子注入区之间。
如上所述，本发明的雪崩二极管结构的制造方法，具有以下有益效果：本发明与现有技术相比，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。
附图说明
图1a显示为单向截至型的瞬态电压抑制器件的结构示意图。
图1b显示为单向导通型的瞬态电压抑制器件的结构示意图。
图2a显示为传统平面工艺制作的雪崩二极管的结构示意图。
图2b显示为传统深槽工艺制作的雪崩二极管的结构示意图。
图3～图9显示为本发明的雪崩二极管结构的制造方法各步骤所呈现的结构示意图。
元件标号说明
101 P型半导体衬底
102 阻挡层
103 P型外延层
104 N型外延层
105 n+型埋层
106 p+型隔离区
107 p+型掺杂区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图9所示，本实施例提供一种雪崩二极管结构的制造方法，所述制造方法包括步骤：
如图3所示，首先进行步骤1)，提供一P型半导体衬底101，于所述P型半导体衬底101表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型半导体衬底101中注入N型杂质离子。
作为示例，所述N型杂质离子的注入剂量范围为1×1015/cm2-3×1016/cm2。所述N型杂质离子为通过单一能量注入或分为不同能量注入。所述N型杂质离子的注入能量范围为15KeV-500KeV。
具体地，基于P型半导体衬底101上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102)；在注入窗口注入1×1015/cm2-3×1016/cm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeV。
如图4～图5所示，然后进行步骤2)，去除所述阻挡层102，于所述P型半导体衬底101表面形成P型外延层103，于所述P型外延层103表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型外延层103中注入N型杂质离子；
作为示例，所述P型外延层103的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为1×1018/cm3-2×1019/cm3。
具体地，清除光刻胶并清洗P型半导体衬底101后，在表面上生长P型外延层103。P型外延层103的厚度范围为3微米至10微米，掺杂浓度为1×1018/cm3-2×1019/cm3；然后，在P型外延层103上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102)；在注入窗口注入1×1015/cm2-3×1016/cm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeV。
如图6～图7所示，接着进行步骤3)，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层103叠层结构；
具体地，清除光刻胶并清洗基片后，在P型外延层103表面上再次生长P型外延层103。P型外延层103的厚度范围为3微米至10微米，掺杂浓度为1×1018/cm3-2×1019/cm3。重复进行步骤2)，得到累积外延厚度达到要求的厚度。在最表面P型外延层103上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102)；在注入窗口注入1×1015/cm2-3×1016/cm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeV.最后清除表面光刻胶。
如图8所示，接着进行步骤4)，进行热扩散处理，使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。
具体地，在高温炉管中进行热扩散处理,使垂直方向对准的各外延层中的高掺杂n+区连接贯通，即形成大结深的雪崩PN二极管结构。
如图9所示，最后进行步骤5)，可以根据应用要求，基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出更加复杂的功能性器件，如单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。
在本实施例中，制备单向截至型的瞬态电压抑制器件包括步骤：
步骤a)，去除最顶层的P型外延层103上的阻挡层102厚，于该最顶层的P型外延层103表面注入N型杂质离子，并通过后续的热扩散处理形成n+型埋层105；
步骤b)，于最顶层的P型外延层103表面形成N型外延层104，于所述N型外延层104表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型外延层103中注入N型杂质离子；
步骤c)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。
进一步地，在进行步骤b)及步骤c)的过程中，还包括于N型外延层104的两侧注入P型杂质离子，并通过后续的热扩散处理形成p+型隔离区106的步骤。
进一步地，还包括步骤：于最顶层的N型外延层104上形成p+型掺杂区107的步骤，所述p+型掺杂区107位于N型杂质离子注入区与P型杂质离子注入区之间。
如上所述，本发明的雪崩二极管结构的制造方法，具有以下有益效果：本发明与现有技术相比，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种雪崩二极管结构的制造方法，其特征在于，所述制造方法包括步骤：
步骤1)，提供一P型半导体衬底，于所述P型半导体衬底表面形成带注入窗口的阻挡层，基于注入窗口于所述P型半导体衬底中注入N型杂质离子；
步骤2)，去除所述阻挡层，于所述P型半导体衬底表面形成P型外延层，于所述P型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子；
步骤3)，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层叠层结构；
步骤4)，进行热扩散处理，使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。
2.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于：N型杂质离子的注入剂量范围为1×1015/cm2-3×1016/cm2。
3.根据权利要求2所述的雪崩二极管结构的制造方法，其特征在于：所述N型杂质离子为通过单一能量注入或分为不同能量注入。
4.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于：N型杂质离子的注入能量范围为15KeV-500KeV。
5.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于：所述P型外延层的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为1×1018/cm3-2×1019/cm3。
6.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于：还包括步骤：基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。
7.根据权利要求6所述的雪崩二极管结构的制造方法，其特征在于：制备单向截至型的瞬态电压抑制器件包括步骤：
步骤a)，去除最顶层的P型外延层上的阻挡层厚，于该最顶层的P型外延层表面注入N型杂质离子，并通过后续的热扩散处理形成n+型埋层；
步骤b)，于最顶层的P型外延层表面形成N型外延层，于所述N型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子；
步骤c)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。
8.根据权利要求7所述的雪崩二极管结构的制造方法，其特征在于：在进行步骤b)及步骤c)的过程中，还包括于N型外延层的两侧注入P型杂质离子，并通过后续的热扩散处理形成p+型隔离区的步骤。
9.根据权利要求8所述的雪崩二极管结构的制造方法，其特征在于：还包括步骤：于最顶层的N型外延层上形成p+型掺杂区的步骤，所述p+型掺杂区位于N型杂质离子注入区与P型杂质离子注入区之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327054.8A CN105931952B (zh) | 2016-05-17 | 2016-05-17 | 一种雪崩二极管结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327054.8A CN105931952B (zh) | 2016-05-17 | 2016-05-17 | 一种雪崩二极管结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105931952A true CN105931952A (zh) | 2016-09-07 |
| CN105931952B CN105931952B (zh) | 2019-06-11 |
Family
ID=56841667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610327054.8A Active CN105931952B (zh) | 2016-05-17 | 2016-05-17 | 一种雪崩二极管结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105931952B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946333A (zh) * | 2017-11-30 | 2018-04-20 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| CN116759311A (zh) * | 2023-08-16 | 2023-09-15 | 北京市天润中电高压电子有限公司 | 一种半导体雪崩高压二极管的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT202100022547A1 (it) * | 2021-08-30 | 2023-03-02 | St Microelectronics Srl | Dispositivo opto-elettronico per il rilevamento e la localizzazione di oggetti per applicazioni lidar |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150039A1 (en) * | 2003-01-23 | 2004-08-05 | International Rectifier Corporation | Trench MOSFET superjunction structure and method to manufacture |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
| CN103299437A (zh) * | 2010-09-08 | 2013-09-11 | 爱丁堡大学评议会 | 用于cmos电路的单光子雪崩二极管 |
| CN104465723A (zh) * | 2014-12-30 | 2015-03-25 | 北京燕东微电子有限公司 | 一种低电容瞬态电压抑制器件及其制作方法 |
| CN104538459A (zh) * | 2006-04-25 | 2015-04-22 | 皇家飞利浦电子股份有限公司 | 采用(bi) cmos工艺的雪崩光电二极管的实现 |
| CN104716038A (zh) * | 2013-12-12 | 2015-06-17 | 江苏宏微科技股份有限公司 | 复合快恢复二极管及其制备方法 |
-
2016
- 2016-05-17 CN CN201610327054.8A patent/CN105931952B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150039A1 (en) * | 2003-01-23 | 2004-08-05 | International Rectifier Corporation | Trench MOSFET superjunction structure and method to manufacture |
| CN104538459A (zh) * | 2006-04-25 | 2015-04-22 | 皇家飞利浦电子股份有限公司 | 采用(bi) cmos工艺的雪崩光电二极管的实现 |
| CN103299437A (zh) * | 2010-09-08 | 2013-09-11 | 爱丁堡大学评议会 | 用于cmos电路的单光子雪崩二极管 |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
| CN104716038A (zh) * | 2013-12-12 | 2015-06-17 | 江苏宏微科技股份有限公司 | 复合快恢复二极管及其制备方法 |
| CN104465723A (zh) * | 2014-12-30 | 2015-03-25 | 北京燕东微电子有限公司 | 一种低电容瞬态电压抑制器件及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946333A (zh) * | 2017-11-30 | 2018-04-20 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| CN116759311A (zh) * | 2023-08-16 | 2023-09-15 | 北京市天润中电高压电子有限公司 | 一种半导体雪崩高压二极管的制造方法 |
| CN116759311B (zh) * | 2023-08-16 | 2023-11-14 | 北京市天润中电高压电子有限公司 | 一种半导体雪崩高压二极管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105931952B (zh) | 2019-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN104969360A (zh) | 半导体装置 | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN106206425A (zh) | 一种电荷调制终端及其制备方法和含该终端的SiC高压器件 | |
| CN105931952A (zh) | 一种雪崩二极管结构的制造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN107093632A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN106783611A (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| CN104282739A (zh) | 双极晶体管以及制造双极晶体管的方法 | |
| CN109148563A (zh) | 齐纳二极管的制备方法及齐纳二极管 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| KR102608860B1 (ko) | 자체 균형 초접합 구조 및 그 제조 방법 | |
| CN204011437U (zh) | 双向瞬态电压抑制二极管 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN110212015A (zh) | 超结器件结构及其制备方法 | |
| CN116093152A (zh) | 半导体器件 | |
| CN103943471B (zh) | 外延层形成方法及半导体结构 | |
| CN106298537B (zh) | 终端结构制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |