CN105206680A - 双向瞬态电压抑制二极管及其制造方法 - Google Patents

双向瞬态电压抑制二极管及其制造方法 Download PDF

Info

Publication number
CN105206680A
CN105206680A CN201410284802.XA CN201410284802A CN105206680A CN 105206680 A CN105206680 A CN 105206680A CN 201410284802 A CN201410284802 A CN 201410284802A CN 105206680 A CN105206680 A CN 105206680A
Authority
CN
China
Prior art keywords
active area
conduction type
substrate
buried regions
transient voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410284802.XA
Other languages
English (en)
Other versions
CN105206680B (zh
Inventor
王艳春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201410284802.XA priority Critical patent/CN105206680B/zh
Publication of CN105206680A publication Critical patent/CN105206680A/zh
Application granted granted Critical
Publication of CN105206680B publication Critical patent/CN105206680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提出了一种双向瞬态电压抑制二极管及其制造方法,本发明通过在二极管内设置同时形成的且具有相同导电类型、掺杂浓度和形状的第二有源区和第三有源区,将传统的双向瞬态电压抑制二极管的纵向NPN或PNP结构转化为横向NPN或者PNP结构,并通过由导通层、埋层和第一有源区形成的电流通道,使得本发明的双向瞬态电压抑制二极管无论是施加正向电压还是反向电压,都能保证正反向抑制电压对称,而且整体器件结构为纵向结构,保证了其过电流能力,不影响封装。

Description

双向瞬态电压抑制二极管及其制造方法
技术领域
本发明属于基本电气元件领域,涉及半导体器件的制备,特别涉及一种双向瞬态电压抑制二极管及其制造方法。
背景技术
瞬态电压抑制二极管(TransientVoltageSuppressorDiode,简称TVS)是由硅通过扩散工艺形成的PN结半导体二极管器件。当TVS的两极受到反向瞬态高能量冲击时,它能以10-12s量级的时间将其两极间的高阻抗变为低阻抗,以吸收高达数千瓦的浪涌功率,使两极间的电压箝位在一个预定值,有效保护了电子线路中的精密元器件免受各种浪涌脉冲和静电的损坏。TVS有单向型(Unidirectional)TVS和双向型(Bi-directional)TVS两种。双向型TVS等同于由两只单向TVS反向串接而成,使用时无论浪涌脉冲和静电从正向或反向冲击都可以很好的保护器件。
传统的双向瞬态电压抑制二极管一般由纵向的NPN或者PNP结构组成,如图1所示,该N型双向瞬态电压抑制二极管包括:阴极金属层101,阴极金属层101上面依次是N+衬底102、N-外延层103、P阱区104、N+有源区105、绝缘护层106和阳极金属层107。由此结构形成的双向瞬态电压抑制二极管,无论从阳极或者阴极加电压,始终都一个PN结处于反偏状态,因此可以达到双向电压箝位的功能。
该工艺形成的瞬态电压抑制二极管,因N-外延层103和P阱区104形成的PN结和P阱区104和N+有源区105形成的PN结面积和结构的不对称(P阱区104和N+有源区105形成的PN结面积始终小于N-外延层103和P阱区104形成PN结面积,且被P阱区104和N+有源区105形成的PN结包围),造成该器件正反向抑制电压和浪涌电流的不对称,使得该器件工作在正向和反向时抑制电压和浪涌电流偏差较大,这对其保护的器件是致命的,很容易引起被保护电路单向烧毁的情况发生。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,特别创新地提出了一种双向瞬态电压抑制二极管及其制造方法。
为了实现本发明的上述目的,根据本发明的第一个方面,本发明提供了一种双向瞬态电压抑制二极管,其包括:衬底,所述衬底为重掺杂;在所述衬底内形成有埋层,所述埋层掺杂浓度大于所述衬底掺杂浓度,所述埋层导电类型与所述衬底的导电类型相同;在所述衬底的正面形成有外延层,所述外延层为轻掺杂,其导电类型与所述衬底的导电类型相同;在所述外延层内形成有阱区,其导电类型与所述衬底的导电类型相反;在所述外延层内,位于所述埋层上方的位置上形成有第一有源区,其导电类型与所述衬底的导电类型相同;在所述阱区内,位于所述第一有源区水平的方向上同时形成有第二有源区和第三有源区,所述第二有源区和第三有源区具有相同的导电类型和掺杂浓度,其掺杂浓度大于所述外延层掺杂浓度,且其导电类型与所述第一有源区导电类型相同,所述第二有源区与所述第三有源区的形状相同,所述第二有源区和所述阱区形成的PN结面积与所述第三有源区和所述阱区形成的PN结面积之比为100:1-1:100;在所述埋层和所述第一有源区之间形成有导通层,所述导通层使所述埋层和所述第一有源区相连形成完整的电流通道;在所述外延层之上形成有保护层,所述保护层上有若干个接触孔,使所述第一有源区、第二有源区和第三有源区部分暴露;在所述保护层之上和所述接触孔内形成有互不相连的阳极金属层和桥接金属层;所述阳极金属层与所述第二有源区相连,所述第三有源区通过所述桥接金属层与第一有源区相连;在所述衬底的背面形成有阴极金属层。
本发明通过设置同时形成的且具有相同导电类型、掺杂浓度和形状的第二有源区和第三有源区,将传统的双向瞬态电压抑制二极管的纵向NPN或PNP结构转化为横向NPN或者PNP结构,并通过由导通层、埋层和第一有源区形成的电流通道,使得本发明的双向瞬态电压抑制二极管无论是施加正向电压还是反向电压,都能保证正反向抑制电压对称,而且整体器件结构为纵向结构,保证了其过电流能力,不影响封装。
为了实现本发明的上述目的,根据本发明的第二个方面,本发明提供了一种双向瞬态电压抑制二极管的制造方法,其包括如下步骤:S11:提供衬底,所述衬底为重掺杂;S12:在所述衬底内形成有埋层,所述埋层掺杂浓度大于所述衬底掺杂浓度,所述埋层导电类型与所述衬底的导电类型相同;S13:在所述衬底的正面形成外延层,所述外延层为轻掺杂,其导电类型与所述衬底的导电类型相同;S14:在所述外延层内形成阱区,其导电类型与所述衬底的导电类型相反;S15:在所述外延层内,位于所述埋层上方的位置上形成第一有源区,其导电类型与所述衬底的导电类型相同;S16:在所述阱区内,与所述第一有源区水平的位置上同时形成第二有源区和第三有源区,所述第二有源区和第三有源区具有相同的导电类型和掺杂浓度,其掺杂浓度大于所述外延层掺杂浓度,且其导电类型与所述第一有源区导电类型相同,所述第二有源区与所述第三有源区的形状相同,所述第二有源区和所述阱区形成的PN结面积与所述第三有源区和所述阱区形成的PN结面积之比为100:1-1:100;S17:在所述埋层和所述第一有源区之间形成导通层,所述导通层使所述埋层和所述第一有源区相连形成完整的电流通道;S18:在所述外延层之上形成保护层,同时在所述保护层上形成若干个接触孔,使所述第一有源区、第二有源区和第三有源区部分暴露;S19:在所述保护层之上和所述接触孔内形成互不相连的阳极金属层和桥接金属层;所述阳极金属层与所述第二有源区相连,所述第三有源区通过所述桥接金属层与第一有源区相连;S20:减薄所述衬底,在所述衬底的背面形成阴极金属层。
本发明的制造方法通过同时形成导电类型相同、掺杂浓度相同和形状相同的第二有源区和第三有源区,将传统的双向瞬态电压抑制二极管的纵向NPN或PNP结构转化为横向NPN或者PNP结构,并通过形成由导通层、埋层和第一有源区形成的电流通道,使得本发明的双向瞬态电压抑制二极管无论是施加正向电压还是反向电压,都能保证正反向抑制电压对称,而且整体器件结构为纵向结构,保证了其过电流能力,不影响封装。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是传统N型双向瞬态电压抑制二极管的剖面示意图;
图2是本发明的一个实施例中N型双向瞬态电压抑制二极管的剖面示意图;
图3是本发明的另一个实施例中N型双向瞬态电压抑制二极管的剖面示意图;
图4是本发明的另一个实施例中N型双向瞬态电压抑制二极管施加正向电压时的剖面示意图;
图5是本发明的另一个实施例中N型双向瞬态电压抑制二极管施加反向电压时的剖面示意图;
图6-15是实现图3中所示双向瞬态电压抑制二极管的工艺步骤示意图。
附图标记:
101阴极金属层;102N+衬底;103N-外延层;104P-阱区;105N+有源区;106绝缘护层;107阳极金属层;
201阴极金属层;202N+衬底;203N-外延层;204P-阱区;205N+第一有源区;206保护层;207阳极金属层;208N+第二有源区;209N+第三有源区;210N+导通层;211桥接金属层;212N+埋层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,除非另有规定和限定,需要说明的是,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
需要说明的是,本发明以下各实施例均以N型双向瞬态电压抑制二极管为例进行说明,对于P型双向瞬态电压抑制二极管,可以参照本发明实施例,相应改变掺杂类型即可,在此不再赘述。
图2是本发明一个实施例中N型双向瞬态电压抑制二极管的剖面示意图,图中仅仅是示意的给出了各区域的尺寸,具体的尺寸可以根据器件参数的要求进行设计。
从图中可见,本实施例中N型双向瞬态电压抑制二极管包括:N+衬底202,在本实施例中,N+衬底202包括但不限于基本半导体,例如硅、锗、金刚石,或化合物半导体,例如碳化硅、砷化镓、砷化铟或者磷化铟,N+衬底202为重掺杂,优选地N+衬底202的掺杂浓度高于1e16ea/cm2
在N+衬底202内形成有N+埋层212,N+埋层212的掺杂浓度大于N+衬底202掺杂浓度。在N+衬底202的正面形成有N-外延层203,N-外延层203为轻掺杂,优选地,N-外延层203的掺杂浓度为5e12~5e15ea/cm2;在N-外延层203内形成有P-阱区204;在N-外延层203内,位于N+埋层212上方的位置上形成有N+第一有源区205;
在P-阱区204内,位于N+第一有源区205水平的方向上同时形成有N+第二有源区208和N+第三有源区209,N+第二有源区208和N+第三有源区209具有相同的导电类型和掺杂浓度,其掺杂浓度大于N-外延层203掺杂浓度,N+第二有源区208和N+第三有源区209的形状相同,N+第二有源区208和P-阱区204形成的PN结面积与N+第三有源区209和P-阱区204形成的PN结面积之比为100:1-1:100,这样即在双向瞬态电压抑制二极管内形成了两个大小一样的横向PNP结。
在N+埋层212和N+第一有源区205之间形成有N+导通层210,N+导通层210使N+埋层212和N+第一有源区205相连形成完整的电流通道;当向双向瞬态电压抑制二极管施加正向或反向电压时,电流可通过该电流通道泄放。
在N-外延层203之上形成有保护层206,保护层206上有若干个接触孔,使N+第一有源区205、N+第二有源区208和N+第三有源区209部分暴露;所述接触孔的形状可以是任意的,优选地为圆形、矩形;保护层206的材质可以是二氧化硅或氮化硅。
在保护层206之上和接触孔内形成有互不相连的阳极金属层207和桥接金属层211;阳极金属层207与N+第二有源区208相连,N+第三有源区209通过桥接金属层211与N+第一有源区205相连;在N+衬底202的背面形成有阴极金属层201。
本实施例中通过设置同时形成的且具有相同导电类型、掺杂浓度和形状的N+第二有源区208和N+第三有源区209,将传统的双向瞬态电压抑制二极管的纵向PNP结构转化为横向PNP结构,以及由N+导通层210、N+埋层212和第N+第一有源区205形成的电流通道,使得本实施例中双向瞬态电压抑制二极管的无论施加正向电压还是反向电压,都能保证正反向抑制电压对称,而且整体器件结构为纵向结构,保证了其过电流能力,不影响封装。
作为本实施例的优选实施方式之一,N+第二有源区208和N+第三有源区209分别与P-阱区204形成的PN结面积相等,PN结面积相等能保证,当双向瞬态电压抑制二极管遭受正反向浪涌脉冲时,二极管容许的正反向最大浪涌电流对称。
作为本实施例的另一优选实施方式,N+第二有源区208包括多个第二有源区单元,多个第二有源区单元均与阳极金属层207相连,多个第二有源区单元的形状相同。N+第三有源区209包括多个第三有源区单元,多个第三有源区单元均与桥接金属层211相连,多个第三有源区单元与所述第二有源区单元的个数和形状相同;第二有源区单元和第三有源区单元分别与P-阱区204形成的PN结面积相等。
作为本实施例的又一优选实施方式,在N+第二有源区208和N+第三有源区209的四周分别形成有第一保护环和第二保护环,图中没有示出,其掺杂浓度小于N+第二有源区208和N+第三有源区209掺杂浓度,且其导电类型与N+第一有源区205导电类型相同,第一保护环和第二保护环的深度小于所述N+第二有源区208和N+第三有源区209;且阳极金属层207覆盖第一保护环,桥接金属层211覆盖第二保护环。优选地,第一保护环和第二保护环的大小相同。当施加在双向瞬态电压抑制二极管两端的电压较高时,由于电场较强,二极管易发生表面击穿,第一保护环和第二保护环能扩展其耗尽区,使表面电场分布较平缓,使击穿发生在PN结低端,提高了二极管其击穿电压,还能够降低该PN结的反向漏电流。具体地,第一保护环和第二保护环的形成方法为,在N+第二有源区208和N+第三有源区209的四周通过光罩定义第一保护环和第二保护环,然后通过注入并推进的方式形成第一保护环和第二保护环。
图3是本发明的另一个实施例中N型双向瞬态电压抑制二极管的剖面示意图,其中,N+埋层212大致呈环型且环绕着P-阱区204。相对于上一个实施例,由于其导电通道的截面积增大,使得该双向瞬态电压抑制二极管的正反向能够承受的最大浪涌电流也同步增加。
作为本发明的又一个实施例中的N型双向瞬态电压抑制二极管,N+埋层212包括多个间隔分布在P-阱区204四周的埋层单体。
下面结合图4-5来详细说明当双向瞬态电压抑制二极管施加正向电压和反向电压时,N型双向瞬态电压抑制二极管的工作原理。其中,J1、J2和J3分别代表:N+第二有源区208和P-阱区204形成的PN结,N+第三有源区209和P-阱区204形成的PN结,P-阱区204和N-外延层203形成的PN结,图中箭头所指方向为电流方向。
如图4所示,当向N型双向瞬态电压抑制二极管施加正向电压时,即在阳极金属层207和阴极金属层201之间加正向电压。当施加的正向电压大于J1的反向击穿电压时,J1被反向击穿,进行电压箝位,即双向瞬态电压抑制二极管两电极间的高阻抗变为低阻抗,以吸收浪涌功率,使两电极间的电压箝位在一个预定值。此时J2、J3正向导通,电流或瞬态电压一方面通过J2、桥接金属层211和电流通道泄放,另一方面通过J3和N+衬底202泄放。
如图5所示,当向N型双向瞬态电压抑制二极管施加反向电压时,即在阳极金属层207和阴极金属层201之间加反向电压。由于N+第二有源区208和第N+第三有源区209的掺杂浓度大于N-外延层203掺杂浓度,因此J3的反向击穿电压大于J1和J2的反向击穿电压,当施加的反向电压大于J2的反向击穿电压时,J2反向击穿,进行电压箝位,双向瞬态电压抑制二极管两电极间的高阻抗变为低阻抗,以吸收浪涌功率,使两电极间的电压箝位在一个预定值,J3无电流通过,J1正向导通,电流或瞬态电压通过J1、电流通道泄放电流。
本发明还提供了一种双向瞬态电压抑制二极管的制造方法,在本发明的一实施例中,如图6-15所示,双向瞬态电压抑制二极管的工艺步骤如下:
S11:提供N+衬底202,为重掺杂,N+衬底202的材料可以是制备IGBT的任何半导体材料,具体可以是但不限于硅、锗、砷化镓。
S12:在N+衬底202内形成有N+埋层212,N+埋层212掺杂浓度大于N+衬底202掺杂浓度。形成N+埋层212的方法具体为,在N+衬底202上通过光罩定义N+埋层212,并通过离子注入或固态源扩散方法形成N+埋层212。
S13:在N+衬底202的正面形成N-外延层203,N-外延层203为轻掺杂。N-外延层203的形成方法可以是外延生长方法或沉积的方法,在本实施方式中优选地采用沉积的方法。本发明所指正面是指衬底的上表面,背面是指衬底的下表面。
S14:在N-外延层203内形成P-阱区204。具体地,在N-外延层203内有选择掺杂P型杂质并扩散形成P-阱区204,其掺杂源为硼。
S15:在N-外延层203内,位于N+埋层212上方的位置上形成N+第一有源区205;形成N+第一有源区205的方法具体为,在203N-外延层上通过光罩定义N+第一有源区205,并通过离子注入或固态源扩散方法形成N+第一有源区205。
S16:在P-阱区204内,与N+第一有源区205水平的位置上同时形成N+第二有源区208和N+第三有源区209,所述N+第二有源区208和N+第三有源区209具有相同的导电类型和掺杂浓度,其掺杂浓度大于203N-外延层掺杂浓度,N+第二有源区208和N+第三有源区209的形状相同,N+第二有源区208和N+第三有源区209分别与P-阱区204形成的PN结面积之比为100:1-1:100。形成N+第二有源区208和N+第三有源区209的方法具体为,在203N-外延层上通过光罩分别定义N+第二有源区208和N+第三有源区209,并通过离子注入或固态源扩散方法形成N+第二有源区208和N+第三有源区209。
S17:在N+埋层212和N+第一有源区205之间形成N+导通层210,所述N+导通层210使N+埋层212和N+第一有源区205相连形成完整的电流通道。具体地,N+导通层210的形成方法为,在N+埋层212和N+第一有源区205之间通过推进或退火形成。
S18:在203N-外延层之上形成保护层206,同时在保护层206上形成若干个接触孔301,使所述N+第一有源区205、N+第二有源区208和N+第三有源区209的部分暴露出来。具体地,保护层206的形成方法为,在203N-外延层上通过淀积或热氧化工艺形成二氧化硅或氮化硅保护层206;同时,通过光刻、刻蚀等工艺在保护层206上形成若干个接触孔,N+第一有源区205、N+第二有源区208和N+第三有源区209暴露出来的部分,以便使其能够连接到阳极金属层207或桥接金属层211。
S19:在保护层206之上和接触孔301内形成互不相连的阳极金属层207和桥接金属层211;阳极金属层207与N+第二有源区208相连,N+第三有源区209通过桥接金属层211与N+第一有源区205相连。桥接金属层211的主要目的是连接J2与电流通道,使J2电流通过电流通道到202N+衬底和阴极金属层201。具体地,先在保护层207上的接触孔301内淀积金属,然后通过光刻、刻蚀工艺形成阳极金属层207和桥接金属层211。
S20:减薄202N+衬底,在202N+衬底的背面形成阴极金属层201。形成阴极金属层201的方法优选为:蒸镀。减薄的方法可以是任何基片减薄技术,具体可以是但不限于研磨、化学机械抛光、干法刻蚀、电化学腐蚀或湿法腐蚀方法,优选采用研磨方法。
本实施例的制造方法中通过同时形成的且具有相同导电类型、掺杂浓度和形状的N+第二有源区208和N+第三有源区209,将传统的双向瞬态电压抑制二极管的纵向PNP结构转化为横向PNP结构,以及由N+导通层210、N+埋层212和第N+第一有源区205形成的电流通道,使得按照本实施例中的制造方法制造出的双向瞬态电压抑制二极管,无论施加正向电压还是反向电压,都能保证正反向抑制电压对称,而且整体器件结构为纵向结构,保证了其过电流能力,不影响封装。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种双向瞬态电压抑制二极管,其特征在于,包括:
衬底,所述衬底为重掺杂;
在所述衬底内形成有埋层,所述埋层掺杂浓度大于所述衬底掺杂浓度,所述埋层导电类型与所述衬底的导电类型相同;
在所述衬底的正面形成有外延层,所述外延层为轻掺杂,其导电类型与所述衬底的导电类型相同;
在所述外延层内形成有阱区,其导电类型与所述衬底的导电类型相反;
在所述外延层内,位于所述埋层上方的位置上形成有第一有源区,其导电类型与所述衬底的导电类型相同;
在所述阱区内,位于所述第一有源区水平的方向上同时形成有第二有源区和第三有源区,所述第二有源区和第三有源区具有相同的导电类型和掺杂浓度,其掺杂浓度大于所述外延层掺杂浓度,且其导电类型与所述第一有源区导电类型相同,所述第二有源区与所述第三有源区的形状相同,所述第二有源区和所述阱区形成的PN结面积与所述第三有源区和所述阱区形成的PN结面积之比为100:1-1:100;
在所述埋层和所述第一有源区之间形成有导通层,所述导通层使所述埋层和所述第一有源区相连形成完整的电流通道;
在所述外延层之上形成有保护层,所述保护层上有若干个接触孔,使所述第一有源区、第二有源区和第三有源区部分暴露;
在所述保护层之上和所述接触孔内形成有互不相连的阳极金属层和桥接金属层;所述阳极金属层与所述第二有源区相连,所述第三有源区通过所述桥接金属层与第一有源区相连;
在所述衬底的背面形成有阴极金属层。
2.如权利要求1所述的双向瞬态电压抑制二极管,其特征在于,所述第二有源区和所述第三有源区分别与所述阱区形成的PN结面积相等。
3.如权利要求1所述的双向瞬态电压抑制二极管,其特征在于,所述第二有源区包括多个第二有源区单元,所述第二有源区单元均与所述阳极金属层相连,所述多个第二有源区单元的形状相同。
4.如权利要求3所述的双向瞬态电压抑制二极管,其特征在于,所述第三有源区包括多个第三有源区单元,所述第三有源区单元均与所述桥接金属层相连,所述多个第三有源区单元与所述第二有源区单元的个数和形状相同。
5.如权利要求4所述的双向瞬态电压抑制二极管,其特征在于,所述第二有源区单元和第三有源区单元分别与所述阱区形成的PN结面积相等。
6.如权利要求1所述的双向瞬态电压抑制二极管,其特征在于,所述埋层包括多个间隔分布在所述阱区四周的埋层单体。
7.如权利要求1所述的双向瞬态电压抑制二极管,其特征在于,所述埋层呈环型且环绕着所述阱区。
8.一种双向瞬态电压抑制二极管的制造方法,其特征在于,包括如下步骤:
S11:提供衬底,所述衬底为重掺杂;
S12:在所述衬底内形成有埋层,所述埋层掺杂浓度大于所述衬底掺杂浓度,所述埋层导电类型与所述衬底的导电类型相同;
S13:在所述衬底的正面形成外延层,所述外延层为轻掺杂,其导电类型与所述衬底的导电类型相同;
S14:在所述外延层内形成阱区,其导电类型与所述衬底的导电类型相反;
S15:在所述外延层内,位于所述埋层上方的位置上形成第一有源区,其导电类型与所述衬底的导电类型相同;
S16:在所述阱区内,与所述第一有源区水平的位置上同时形成第二有源区和第三有源区,所述第二有源区和第三有源区具有相同的导电类型和掺杂浓度,其掺杂浓度大于所述外延层掺杂浓度,且其导电类型与所述第一有源区导电类型相同,所述第二有源区与所述第三有源区的形状相同,所述第二有源区和所述阱区形成的PN结面积与所述第三有源区和所述阱区形成的PN结面积之比为100:1-1:100;
S17:在所述埋层和所述第一有源区之间形成导通层,所述导通层使所述埋层和所述第一有源区相连形成完整的电流通道;
S18:在所述外延层之上形成保护层,同时在所述保护层上形成若干个接触孔,使所述第一有源区、第二有源区和第三有源区部分暴露;
S19:在所述保护层之上和所述接触孔内形成互不相连的阳极金属层和桥接金属层;所述阳极金属层与所述第二有源区相连,所述第三有源区通过所述桥接金属层与第一有源区相连;
S20:减薄所述衬底,在所述衬底的背面形成阴极金属层。
9.如权利要求8所述的双向瞬态电压抑制二极管的制造方法,其特征在于,所述步骤S16具体包括:
在所述外延层上通过光罩分别定义出所述第二有源区和第三有源区,然后通过离子注入或固态源扩散方法形成所述第二有源区和第三有源区。
10.如权利要求8所述的双向瞬态电压抑制二极管的制造方法,其特征在于,所述步骤S17具体包括:
在所述第一有源区和所述埋层之间通过推进或退火形成导通层,所述导通层使所述埋层和所述第一有源区相连,形成完整的电流通道。
CN201410284802.XA 2014-06-24 2014-06-24 双向瞬态电压抑制二极管及其制造方法 Active CN105206680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410284802.XA CN105206680B (zh) 2014-06-24 2014-06-24 双向瞬态电压抑制二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410284802.XA CN105206680B (zh) 2014-06-24 2014-06-24 双向瞬态电压抑制二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN105206680A true CN105206680A (zh) 2015-12-30
CN105206680B CN105206680B (zh) 2018-09-11

Family

ID=54954238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410284802.XA Active CN105206680B (zh) 2014-06-24 2014-06-24 双向瞬态电压抑制二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN105206680B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158851A (zh) * 2016-08-31 2016-11-23 北京燕东微电子有限公司 一种双向超低电容瞬态电压抑制器及其制作方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法
CN107342283A (zh) * 2017-07-12 2017-11-10 车成凯 瞬态电压抑制器及其制作方法
CN113764404A (zh) * 2021-09-22 2021-12-07 成都吉莱芯科技有限公司 一种低电容低残压的双向esd保护器件及其制作方法
CN114038902A (zh) * 2021-12-01 2022-02-11 上海镓芯科技有限公司 一种薄膜型半导体的瞬态电压抑制二极管
CN113764404B (zh) * 2021-09-22 2024-06-04 江苏吉莱微电子股份有限公司 一种低电容低残压的双向esd保护器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770742B2 (ja) * 1992-12-15 1995-07-31 サンケン電気株式会社 半導体装置
KR20050112623A (ko) * 2004-05-27 2005-12-01 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
CN102013436A (zh) * 2010-01-15 2011-04-13 傲迪特半导体(南京)有限公司 具有双向击穿防护功能的低电压过电压抑制器及制造方法
US20120025350A1 (en) * 2010-08-02 2012-02-02 Amazing Microelectronic Corp. Vertical transient voltage suppressors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770742B2 (ja) * 1992-12-15 1995-07-31 サンケン電気株式会社 半導体装置
KR20050112623A (ko) * 2004-05-27 2005-12-01 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
CN102013436A (zh) * 2010-01-15 2011-04-13 傲迪特半导体(南京)有限公司 具有双向击穿防护功能的低电压过电压抑制器及制造方法
US20120025350A1 (en) * 2010-08-02 2012-02-02 Amazing Microelectronic Corp. Vertical transient voltage suppressors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158851A (zh) * 2016-08-31 2016-11-23 北京燕东微电子有限公司 一种双向超低电容瞬态电压抑制器及其制作方法
CN106158851B (zh) * 2016-08-31 2022-11-11 北京燕东微电子有限公司 一种双向超低电容瞬态电压抑制器及其制作方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法
CN107342283A (zh) * 2017-07-12 2017-11-10 车成凯 瞬态电压抑制器及其制作方法
CN113764404A (zh) * 2021-09-22 2021-12-07 成都吉莱芯科技有限公司 一种低电容低残压的双向esd保护器件及其制作方法
CN113764404B (zh) * 2021-09-22 2024-06-04 江苏吉莱微电子股份有限公司 一种低电容低残压的双向esd保护器件及其制作方法
CN114038902A (zh) * 2021-12-01 2022-02-11 上海镓芯科技有限公司 一种薄膜型半导体的瞬态电压抑制二极管

Also Published As

Publication number Publication date
CN105206680B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
US10840238B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
CN102856318B (zh) 单向瞬态电压抑制器
CN102867846B (zh) 半导体器件
CN106129058B (zh) 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法
WO2015190579A1 (ja) 半導体装置
US10593789B2 (en) Semiconductor apparatus and method of manufacturing the same
CN104969360A (zh) 半导体装置
TW201622096A (zh) 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
US20150206758A1 (en) Method for manufacturing semiconductor device
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
US9385242B2 (en) Semiconductor diode assembly
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN105206680A (zh) 双向瞬态电压抑制二极管及其制造方法
JP2020178138A (ja) パワーmosfet及びその製造方法
EP2827373B1 (en) Protection device and related fabrication methods
CN204011437U (zh) 双向瞬态电压抑制二极管
KR102076374B1 (ko) Esd 장치 및 그 제조 방법
JP5565134B2 (ja) 半導体装置の製造方法
CN111668210A (zh) 一种单向高电压瞬态电压抑制保护器件及其制备方法
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
JP6594296B2 (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
CN109148442B (zh) 一种电压抑制器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191227

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009

Patentee before: BYD Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

CP01 Change in the name or title of a patent holder